JP4755193B2 - Fm変調器 - Google Patents
Fm変調器 Download PDFInfo
- Publication number
- JP4755193B2 JP4755193B2 JP2007540950A JP2007540950A JP4755193B2 JP 4755193 B2 JP4755193 B2 JP 4755193B2 JP 2007540950 A JP2007540950 A JP 2007540950A JP 2007540950 A JP2007540950 A JP 2007540950A JP 4755193 B2 JP4755193 B2 JP 4755193B2
- Authority
- JP
- Japan
- Prior art keywords
- vco
- frequency
- characteristic
- signal
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
換することができる。変換された直流信号は、加算器913を通してVCOゲイン補正回路915に出力される。
、順番に印加される。次に、VCOゲイン補正回路915は、印加電圧と対応するVCO93の出力信号を、VCOゲイン補正回路915が保持する補正テーブルに記憶する。図19において示される曲線C4を、測定されたVCO93のf−V特性とする。
前記補正部は、前記発振周波数の極性が反転する時間から、前記発振周波数の極性が当該時間から二回目に反転する時間までの間において、前記f−V特性を測定するとよい。
択できる。
以下、第1の実施形態について、図面を参照しながら説明する。図1は、第1の実施形態におけるFM変調器1の概略構成を示す図である。図1において、FM変調器1は、基準信号発生器101と、制御回路102と、電圧制御発振器103(以下、VCO103という)と、特性測定タイミング制御部110とを備える。
出力信号を発振する。VCO制御端子には、制御回路102から出力されるアナログ電圧が印加される。
以下、FM変調器の詳細な構成について説明する。
Digitally Controlled PLL for SoC Applications)、アイイーイーイー ジャーナル オブ ソリッド−ステイト サーキッツ(IEEE JOURNAL OF SOLID−STATE CIRCUITS)、2004年5月、39巻、5号、p.751に記載されている。
間t1である。また、第1の実施形態において特性測定タイミング制御部110が判断するf−V特性測定終了のタイミングとは、搬送波周波数が所望の周波数を中心とした所定の変動幅内に収束する時間t4である。時間t1から時間t4の期間を第1の期間と呼ぶ。
に応じた直流値を出力する。LPF106から出力される位相差に応じた直流値は、補正部108に入力される。補正部108は、特性測定タイミング制御部110からのタイミングの通知に基づいて、加算器105からの入力信号から計算した補正値を、デジタル値としてDAC104に出力する。DAC104は、補正部108から入力されたデジタル値をアナログ電圧に変換し、VCO103に印加する。以上の動作を繰り返すことで、誤差検出回路107において検出される位相差が収束し、誤差検出回路107に入力される掛け算器111の出力信号の位相と、VCO103の出力信号の位相とが同期することとなる。
するタイミングを、図5における時間t1としたが、それ以外のタイミングでも良い。例えば、補正部108がVCO103のf−V特性の測定を開始するタイミングは、図4の第1の期間において、時間t2で表されている、搬送波周波数の極性が反転する時間でもよい。この場合、特性測定タイミング制御部110は、時間t2が到来するとVCO103のf−V特性測定開始タイミングを、補正部108に通知する。特性測定タイミング制御部110は、測定を開始した時間から極性が2回目に反転する時間(図示せず)が到来すると、f−V特性測定終了タイミングを補正部108に通知する。測定を開始した時間極性が2回目に反転する時間とは、予め特性測定タイミング制御部110に設定されている時間である。この方法によっても、補正部108は、VCO103のf−V特性を測定することができる。
本発明の第2の実施形態について、図面を参照しながら説明する。図8は、本発明の第2の実施形態におけるFM変調器1aの概略構成を示す図である。図9は、本発明の第2の実施形態に係るFM変調器1aの詳細な構成を示すブロック図である。図8において、FM変調器1aは、基準信号発生器101と、制御回路102aと、VCO103と、特性測定タイミング制御部110aとを備える。図9において、制御回路102aは、DAC104と、加算器105と、LPF106と、誤差検出回路107と、補正部108aと、周波数−デジタル変換器109と、掛け算器111と、ADC112と、ADC113とを含む。本実施形態の構成要素のうち、第1の実施形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。図8及び図9に示すFM変調器1aは、以下に示す2つの点で、図2に示すFM変調器1と異なる。
本発明の第3の実施形態について、図面を参照しながら説明する。図11は、本発明の実施形態におけるFM変調器2の概略構成を示す図である。図11において、FM変調器2は、基準信号発生器201と、制御回路202と、VCO203と、特性測定タイミング制御部211とを備える。本発明の第3の実施形態が、第1の実施形態と異なる点は、第1の実施形態における制御回路がデジタル回路で構成されているのに対し、第3の実施形態における制御回路202は、制御回路202に含まれるVCOゲイン補正回路以外が全てアナログ回路で構成されている点である。
ることで、FM変調の開始及び終了のタイミングと、VCO203のf−V特性測定の開始及び終了のタイミングとを判断し、VCOゲイン補正回路204に通知する。
開始した時点以降の次の変曲点(図示せず)が到来すると、f−V特性測定終了タイミングをVCOゲイン補正回路204に通知する。測定を開始した時間以降の次の変曲点とは、予め特性測定タイミング制御部211に設定されている時間である。この方法によっても、VCOゲイン補正回路204は、VCO203のf−V特性を測定することができる。
以下、本発明の第4の実施形態について、図面を参照しながら説明する。図14は、本発明の第4の実施形態におけるFM変調器2aの概略構成を示す図である。図15は、本発明の第4の実施形態に係るFM変調器2aの詳細な構成を示すブロック図である。図14において、FM変調器2aは、基準信号発生器201と、制御回路202aと、VCO203と、特性測定タイミング制御部211aとを備える。図15において、制御回路202aは、VCOゲイン補正回路204aと、加算器205と、LPF206と、位相比較器207と、掛け算器208、210と、周波数分周器209とを含む。本実施形態の構成要素のうち、第3の実施形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。図14及び15に示すFM変調器2aは、以下に示す2つの点で、図12に示すFM変調器2と異なる。
らの出力信号とを、対応させて記憶する点が、図12に示すVCOゲイン補正回路204の動作と異なる点である。
101 基準信号発生器
102 制御回路
103 電圧制御発振器(VCO)
104 デジタルーアナログ変換器(DAC)
105 加算器
106 ローパスフィルタ(LPF)
107 誤差検出回路
108 補正部
109 周波数―デジタル変換器
110 特性測定タイミング制御部
111 掛け算器
112 アナログーデジタル変換器(ADC)
113 アナログーデジタル変換器(ADC)
1a FM変調器
102a 制御回路
108a 補正部
110a 特性測定タイミング制御部
2 FM変調器
201 基準信号発生器
202 制御回路
203 電圧制御発振器(VCO)
204 VCOゲイン補正回路
205 加算器
206 ローパスフィルタ(LPF)
207 位相比較器
208 掛け算器
209 周波数分周器
210 掛け算器
211 特性測定タイミング制御部
2a FM変調器
202a 制御回路
204a VCOゲイン補正回路
211a 特性測定タイミング制御部
Claims (7)
- 基準信号を発生する基準信号発生器と、
印加される制御電圧に応じた周波数の信号を出力する電圧制御発振器と、
前記電圧制御発振器からの前記信号を出力とする位相同期ループを前記電圧制御発振器とともに構成し、
前記基準信号を用いて前記位相同期ループから出力される前記信号の前記周波数を所望の搬送波周波数に収束させる過程において前記電圧制御発振器のf―V特性を測定し、
前記搬送波周波数に対するFM変調時に変調成分を含む信号を入力し、測定された前記f−V特性により前記電圧制御発振器が線形なf―V特性を持った場合と等価な周波数を出力するように前記電圧制御発振器へ補正された制御電圧を印加する、制御回路と、
を含むFM変調器。 - 前記制御回路に、前記測定のタイミングを通知する特性測定タイミング制御部をさらに備える、請求項1に記載のFM変調器。
- 前記制御回路は、デジタル処理によって前記周波数を前記搬送波周波数に収束させる、請求項1に記載のFM変調器。
- 前記制御回路は、アナログ処理によって前記周波数を前記搬送波周波数に収束させる、請求項1に記載のFM変調器。
- 前記周波数を所望の搬送波周波数に収束させる過程は、他の搬送波周波数から前記搬送波周波数を用いるチャンネルにチャンネルが切り替えられた後の過程である、請求項1記載のFM変調器。
- 前記周波数を所望の搬送波周波数に収束させる過程は、前記FM変調器に電源が投入された後の過程である、請求項1記載のFM変調器。
- FM変調された無線信号を送信する無線装置であって、
前記無線装置は前記無線信号を出力するFM変調器を含み、
前記FM変調器は、
基準信号を発生する基準信号発生器と、
印加される制御電圧に応じた周波数の信号を出力する電圧制御発振器と、
前記電圧制御発振器からの前記信号を出力とする位相同期ループを前記電圧制御発振器とともに構成し、
前記基準信号を用いて前記位相同期ループから出力される前記信号の前記周波数を所望の搬送波周波数に収束させる過程において前記電圧制御発振器のf―V特性を測定し、
前記搬送波周波数に対するFM変調時に変調成分を含む信号を入力し、測定された前記f−V特性により前記電圧制御発振器が線形なf―V特性を持った場合と等価な周波数を出力するように前記電圧制御発振器へ補正された制御電圧を印加する、制御回路と、
を含む無線装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007540950A JP4755193B2 (ja) | 2005-10-21 | 2006-10-13 | Fm変調器 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307661 | 2005-10-21 | ||
JP2005307661 | 2005-10-21 | ||
PCT/JP2006/320490 WO2007046304A1 (ja) | 2005-10-21 | 2006-10-13 | Fm変調器 |
JP2007540950A JP4755193B2 (ja) | 2005-10-21 | 2006-10-13 | Fm変調器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011061626A Division JP5011440B2 (ja) | 2005-10-21 | 2011-03-18 | Fm変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007046304A1 JPWO2007046304A1 (ja) | 2009-04-23 |
JP4755193B2 true JP4755193B2 (ja) | 2011-08-24 |
Family
ID=37962399
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007540950A Expired - Fee Related JP4755193B2 (ja) | 2005-10-21 | 2006-10-13 | Fm変調器 |
JP2011061626A Expired - Fee Related JP5011440B2 (ja) | 2005-10-21 | 2011-03-18 | Fm変調器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011061626A Expired - Fee Related JP5011440B2 (ja) | 2005-10-21 | 2011-03-18 | Fm変調器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7587180B2 (ja) |
EP (1) | EP1940018A4 (ja) |
JP (2) | JP4755193B2 (ja) |
CN (1) | CN101292419B (ja) |
WO (1) | WO2007046304A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8185567B2 (en) * | 2006-01-02 | 2012-05-22 | Telecommunication Systems, Inc. | Location aware content using presence information data formation with location object (PIDF-LO) |
US8508303B2 (en) | 2009-04-01 | 2013-08-13 | Panasonic Corporation | Digital frequency/phase locked loop |
US8446191B2 (en) * | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
US8554159B2 (en) * | 2010-04-09 | 2013-10-08 | Intel Mobile Communications GmbH | Direct FM/PM modulation |
US8890507B2 (en) * | 2010-05-19 | 2014-11-18 | Tektronix, Inc. | Phase transient response measurements using automatic frequency estimation |
US8977310B2 (en) | 2010-12-30 | 2015-03-10 | Motorola Solutions, Inc. | Methods for coordinating wireless coverage between different wireless networks for members of a communication group |
JP6392592B2 (ja) * | 2014-09-03 | 2018-09-19 | 旭化成エレクトロニクス株式会社 | 周波数シンセサイザ |
WO2017110657A1 (ja) | 2015-12-24 | 2017-06-29 | アール・エフ・アーキテクチャ株式会社 | 位相同期回路、rfフロントエンド回路、無線送受信回路、携帯型無線通信端末装置 |
US11112239B1 (en) | 2017-11-10 | 2021-09-07 | Hunter Engineering Company | Method for tire shoulder tread wear evaluation |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2031676B (en) * | 1978-09-02 | 1983-05-11 | Marconi Instruments Ltd | Frequency modulation systems |
US4998217A (en) * | 1989-05-01 | 1991-03-05 | Motorola, Inc. | Sweep generator linearization system and method |
JPH073044B2 (ja) | 1991-01-25 | 1995-01-18 | 正弥 長島 | 車輌強制停止装置 |
JPH0525810U (ja) * | 1991-09-13 | 1993-04-02 | 国際電気株式会社 | 周波数変調装置 |
JPH05300013A (ja) * | 1992-04-17 | 1993-11-12 | Fujitsu Ltd | Vco回路 |
JPH09121158A (ja) * | 1995-10-26 | 1997-05-06 | Pioneer Electron Corp | 周波数シンセサイザチューナ |
JP3915137B2 (ja) * | 1996-05-23 | 2007-05-16 | エプソントヨコム株式会社 | 電圧制御型発振回路 |
JPH10115677A (ja) | 1996-10-11 | 1998-05-06 | Mitsubishi Electric Corp | Fm−cwレーダ |
JPH114201A (ja) | 1997-06-11 | 1999-01-06 | Oki Electric Ind Co Ltd | Fm変調波送信器 |
US5983077A (en) * | 1997-07-31 | 1999-11-09 | Ericsson Inc. | Systems and methods for automatic deviation setting and control in radio transmitters |
US6636122B2 (en) * | 2001-10-09 | 2003-10-21 | Zilog, Inc. | Analog frequency locked loop with digital oversampling feedback control and filter |
JP2005064663A (ja) * | 2003-08-08 | 2005-03-10 | Matsushita Electric Ind Co Ltd | 電圧制御発振器およびこれを用いたpll周波数シンセサイザ変調回路 |
JP3852939B2 (ja) * | 2003-08-22 | 2006-12-06 | 松下電器産業株式会社 | 広帯域変調pllおよびその変調度調整方法 |
-
2006
- 2006-10-13 EP EP06811768.8A patent/EP1940018A4/en not_active Withdrawn
- 2006-10-13 CN CN2006800390932A patent/CN101292419B/zh not_active Expired - Fee Related
- 2006-10-13 WO PCT/JP2006/320490 patent/WO2007046304A1/ja active Application Filing
- 2006-10-13 JP JP2007540950A patent/JP4755193B2/ja not_active Expired - Fee Related
- 2006-10-19 US US11/583,176 patent/US7587180B2/en not_active Expired - Fee Related
-
2011
- 2011-03-18 JP JP2011061626A patent/JP5011440B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1940018A1 (en) | 2008-07-02 |
JP5011440B2 (ja) | 2012-08-29 |
JPWO2007046304A1 (ja) | 2009-04-23 |
CN101292419B (zh) | 2011-06-22 |
CN101292419A (zh) | 2008-10-22 |
US20070093217A1 (en) | 2007-04-26 |
US7587180B2 (en) | 2009-09-08 |
JP2011147169A (ja) | 2011-07-28 |
WO2007046304A1 (ja) | 2007-04-26 |
EP1940018A4 (en) | 2013-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5011440B2 (ja) | Fm変調器 | |
US8571161B2 (en) | Electronic device for generating a fractional frequency | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
JP4648380B2 (ja) | 分数周波数シンセサイザ | |
JP5844795B2 (ja) | 発振周波数調整装置、発振周波数調整方法及び無線通信装置 | |
JPWO2011001652A1 (ja) | Pll回路、およびそれを搭載した無線通信装置 | |
US8004324B2 (en) | Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function | |
CN101569103A (zh) | 数字控制的模拟频率合成器 | |
US20100120389A1 (en) | Replica DLL for Phase Resetting | |
JP2020191486A (ja) | 発振回路、半導体装置、オシレータic、発振回路の校正方法 | |
WO2010047005A1 (ja) | デジタルpll回路及び通信装置 | |
JP3852939B2 (ja) | 広帯域変調pllおよびその変調度調整方法 | |
US8395429B2 (en) | Signal generating device and frequency synthesizer | |
JPH09162729A (ja) | デジタルpll回路 | |
JPH089419A (ja) | ディジタル周波数自動調節回路 | |
JP2010206720A (ja) | Pll装置及びその制御方法 | |
JP4857190B2 (ja) | 周波数掃引発振回路 | |
JPH11195984A (ja) | 周波数シンセサイザ | |
JP2008278479A (ja) | デジタルシンセサイザ | |
JP2010141519A (ja) | 位相同期回路、および通信装置 | |
JP2008079261A (ja) | 標準信号発生器及び標準信号発生システム | |
JP3883411B2 (ja) | 発振回路 | |
JP2009177259A (ja) | Pll回路、無線端末装置、および周波数検出方法 | |
JP5424473B2 (ja) | 発振回路 | |
JP3602487B2 (ja) | 周波数シフトキーイング復調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090513 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110506 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |