JP2022177797A - 高出力ポータブル装置向けの電源供給アーキテクチャ - Google Patents

Abstract

【課題】 高出力ポータブル装置向けの電源供給アーキテクチャを開示する。【解決手段】 電力アーキテクチャは、所与の熱エンベロープ及びアイソシステム入力電力において、より高い性能を可能にするいっそう高い全体効率のために、ＡＣアダプタ（及びバッテリ充電器）とそれに続くプロセッサ向け電圧レギュレータ（ＶＲ）（例えば、コアＶＲ）との間で、効率的な中間電力変換段を使用する。電力を、持続的な高出力レールへの電力と、あまり高出力状態にはない残りのプラットフォーム電力レールへの電力とに分割することによって、充電器及びコアＶＲの両方からの電力損失が低減される。持続的な高電力レールは、アダプタによって直接的に電力供給される中間電力変換トポロジの下に置かれる。残りのレールは、バッテリの充電とともに、バッテリ充電器によって電力供給される。【選択図】 図１Ａ

Description

例えばクリエイターラップトップ及びゲーム用ラップトップなどの高性能ポータブル装置に対する電力要求がますます高くなっている。そのようなシステムにおける電源供給設計は、選択されたバッテリ構成及び充電器アーキテクチャに依存する。そのようなシステムにおけるバッテリ構成は、通常、最先端のＬｉＣｏＯ_２ケミストリに基づく３Ｓ（９Ｖ－１３．２Ｖ）又は４Ｓ（１２Ｖ－１７．６Ｖ）のいずれかであるが、示した電圧と同程度又はそれより高くまで様々であり得る。充電器アーキテクチャは、バッテリ電圧（ここでは、ＮＶＤＣ）又はハイブリッドパワーバックブースト（hybrid-power buck-boost）（ここでは、ＨＰＢＢ）アーキテクチャのいずれかに従い得る。

開示の実施形態は、以下に与えられる詳細な説明から、及び開示の様々な実施形態の添付図面から、より十分に理解されることになるが、それらは、開示を特定の実施形態に限定するように解釈されるべきではなく、単に説明及び理解のためのものである。
一部の実施形態に従った、ポータブル装置向けの電源供給アーキテクチャを例示している。 一部の実施形態に従った、絶縁トランジスタを有するポータブル装置向けの電源供給アーキテクチャを例示している。 一部の実施形態に従った、ポータブル装置向けの電源供給アーキテクチャの概略図を例示している。 図２Ａ－２Ｂは、伝統的なハイパワーバックブースト（ＨＰＢＢ）コンバータアーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＡＣモードにおける効率及び絶対電力損失を示すプロットを例示している。 図２Ａ－２Ｂは、伝統的なハイパワーバックブースト（ＨＰＢＢ）コンバータアーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＡＣモードにおける効率及び絶対電力損失を示すプロットを例示している。 図３Ａ－３Ｂは、伝統的なハイパワーバックブースト（ＨＰＢＢ）コンバータアーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＤＣモードにおける効率及び絶対電力損失を示すプロットを例示している。 図３Ａ－３Ｂは、伝統的なハイパワーバックブースト（ＨＰＢＢ）コンバータアーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＤＣモードにおける効率及び絶対電力損失を示すプロットを例示している。 図４Ａ－４Ｂは、伝統的なＮＶＤＣバッテリ電力アーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＡＣモードにおける効率及び絶対電力損失を示すプロットを例示している。 図４Ａ－４Ｂは、伝統的なＮＶＤＣバッテリ電力アーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＡＣモードにおける効率及び絶対電力損失を示すプロットを例示している。 図５Ａ－５Ｂは、伝統的なＮＶＤＣバッテリ電力アーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＤＣモードにおける効率及び絶対電力損失を示すプロットを例示している。 図５Ａ－５Ｂは、伝統的なＮＶＤＣバッテリ電力アーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＤＣモードにおける効率及び絶対電力損失を示すプロットを例示している。 一部の実施形態に従った、電源供給システムによって電力供給されるシステム・オン・チップ（ＳｏＣ）を例示している。

既存のＰＤアーキテクチャは、低システム電力又は高システム電力のいずれかに合わせて設計される。低システム電力設計は、システム電圧をバッテリ電圧（ＮＶＤＣ）にする例えば電話機及びタブレットなどのポータブル装置に適合されており、これは、全電力が充電器を通じて送達されることを必要とし、大きいインダクタを持ついっそう大きな充電器領域及び二重の変換損失につながってしまう。高システム電力設計は、ゲーム用ラップトップ及びクリエイティビティ装置のような、通常はＡＣ電源（例えば、壁の電気ソケットに接続されたアダプタ）で動作するが短い期間だけバッテリで動かされるシステムであるポータブル装置に使用される。高システム電力設計は、高電圧のアダプタ入力が下流のＶＲに直接的に供給される（ＨＰＢＢ）ことを必要とし、より高い効率向けに設計される場合には、より高いリアルエステート、高さ及び／又は部品表（bill-of-materials；ＢＯＭ）のコストがかかり、リアルエステート、高さ及び／又はＢＯＭについて最適化するためにＶＲがより高い動作周波数にある場合には、より低い効率となる。

ＮＶＤＣアーキテクチャ及びＨＰＢＢアーキテクチャはどちらも、ある一定の利点と欠点とを持つ。ＮＶＤＣアーキテクチャでは、システム・オン・チップ（ＳＯＣ）に電力供給するコアレールへの入力電圧が２Ｓ、３Ｓ、又はそれより高い電圧にあるので、熱的な要求を満たすために、ＶＲに選択される動作スイッチング周波数（ｆ_ｏｐ）を低くする（例えば、５００ｋＨｚ－７００ｋＨｚ）ことが期待される。コアＶＲ設計について、これは大きいインダクタサイズ、大きい出力キャパシタンス及び大きいコア面積をもたらす。下流の負荷全体及びバッテリが充電器からの電力でサポートされるので、充電用のインダクタが大きいものとなる。アダプタモードにあるとき、全てのＶＲが二重の変換電力損失を被る。ＨＰＢＢアーキテクチャの場合には、コアレール（例えば、ＳｏＣ及び他の高性能集積回路への電力レール）への入力電圧は、２０Ｖのアダプタ電圧と同じ高さとなり得るので、電力変換において受け入れられる効率を保証するために、ＶＲに選択される動作周波数を更に低いくする（例えば、３００ｋＨｚ－４００ｋＨｚ）ことが期待される。しかし、バッテリだけが、電力変換された出力を得て、システムの残りの部分はバイパス経路を通じて２０Ｖを得る。従って、下流のＶＲにおいて、インダクタサイズ、出力キャパシタンス、及びコア面積がいっそう大きいものとなる。また、下流のＶＲに利用可能な電力がアダプタのサイズによって制限される一方で、バッテリ充電経路のための充電器インダクタのサイズが減少される。ＮＶＤＣアーキテクチャ（バッテリベースの電力アーキテクチャ）で利用可能な合計電力は、（充電器での電力損失のために）バレルコネクタアダプタを想定しても、ＨＰＢＢアーキテクチャ（ハイブリッド電圧パワーアダプタベースの電力アーキテクチャ）で利用可能な電力よりも低い。コンパクトな基板設計の要求及び電力損失の低減を満足すべき場合、ＮＶＤＣ又はＨＰＢＢのいずれを用いても電力変換における効率が損なわれる。

一部の実施形態は、所与の熱エンベロープ及びアイソシステム入力電力において、より高い性能を可能にするいっそう高い全体効率のために、ＡＣアダプタ（及びバッテリ充電器）とそれに続くプロセッサ向け電圧レギュレータ（ＶＲ）（例えば、コアＶＲ）との間の効率的な中間電力変換段とともに、ＮＶＤＣアーキテクチャ及びＨＰＢＢのうち最良の方を使用する電力アーキテクチャを開示する。電力を、ａ）持続的に高出力の電力レールへの電力と、ｂ）あまり高出力状態にはない残りの電力レールへの電力とに分割することによって、充電器及びコアＶＲの両方からの電力損失が低減される。一部の実施形態において、持続的に高出力の電力レールは、ＡＣモードではアダプタによって直接的に電力供給され、ＤＣモードではバッテリによって電力供給される中間電力変換トポロジの下に置かれる。一部の実施形態によれば、残りのレールは、バッテリの充電とともに、ＡＣモードではバッテリ電圧にある充電器の電力変換出力によって電力供給され、ＤＣモードではバッテリによって電力供給される。

様々な実施形態の数多くの技術的効果が存在する。例えば、当該電力アーキテクチャは、アイソシステム性能に関してのいっそう高い効率、及び下流ソリューションに関するいっそう小さいリアルエステート及びいっそう低いｚ高さを可能にする。一部の実施形態の電力アーキテクチャは、持続的に高出力のＶＲレールについて、より低い熱損失をもたらす。当該新たなアーキテクチャは、先行する持続的出力状態（例えば、ＰＬ２イベントに先行する）における損失が低めであることにより、同じ熱制約の下で電力レベル２（ＰＬ２）に関していっそう高いＴａｕをもたらす。当該電力アーキテクチャは、同じ熱エンベロープの下でＳｏＣに利用可能な熱バジェットが高いことにより、より高い性能によるいっそう良好な顧客体験をもたらす。コア領域におけるＺ高さ及びリアルエステート利用可能性は、潜在的に、以前のシステム制約の範囲内でいっそう高い性能を可能にすることになるいっそう良好な熱ソリューションを提供するために使用されることができる。例えば、ｚ高さ及びリアルエステートの減少は、恐らくは、よりコンパクトなシステム設計を可能にすることができる。中間レギュレータを使用して電力を上記の電力レールに分割することによって、また、残りのレールに充電器から出力される狭電圧電力を供給することによって、バッテリ充電がより速くなるので、ユーザ体験も向上する。下流コアＶＲ用のインダクタ及びキャパシタのサイズは、この新たなアーキテクチャでは（ＨＰＢＢと比較して）小さく、より小さいリアルエステートと電力低減によるいっそう低い損失とをもたらし、ひいては、より良い全体効率をもたらす。様々な図及び実施形態から他の技術的効果が明らかになる。

以下の説明では、本開示の実施形態のより完全なる説明を提供するために、多数の詳細事項を説明する。しかしながら、当業者に明らかになることには、本開示の実施形態は、これらの特定の詳細事項なしで実施されることができる。また、本開示の実施形態を不明瞭にしてしまうことを回避するために、周知の構造及びデバイスは、詳細にではなくブロック図の形態で示す。

なお、実施形態の対応する図面では、信号が線で表されている。一部の線は、より構成要素である信号経路を指し示すために太めにされることがあり、且つ／或いは情報の主な流れ方向を指し示すために一端又は両端に矢印を有することがある。このようなインジケーションは、限定することを意図したものではない。むしろ、それらの線は、１つ以上の例示的な実施形態に関連して、回路又は論理ユニットの容易な理解を支援するために使用される。表される信号は、設計のニーズ又は嗜好によって決められ、実際には、何れかの方向に進行し得る１つ以上の信号を有し得るとともに、任意の好適タイプの信号スキームで実装され得る。

図１Ａは、一部の実施形態に従った、ポータブル装置向けの電源供給アーキテクチャ１００を例示している。アーキテクチャ１００は、図示のように結合された、バッテリ充電器１０１、アダプタ１０２（例えば、ＡＣアダプタ、ユニバーサルシリアルバス（ＵＳＢ）Ｔｙｐｅ－Ｃ電力コネクタなど）、プラグ１０３（例えば、アダプタに電力供給する）、バッテリ１０４（例えば、２Ｓ１Ｐ、３Ｓ１Ｐ、３Ｓ２Ｐ、４Ｓ１Ｐなど）、バイパス経路回路１０５、バッテリ電界効果トランジスタ（ＢａｔＦＥＴ）、中間電圧レギュレータ（ＶＲ）１０６、分割レールＶｉｎ１及びＶｉｎ２、プロセッサ（例えば、中央処理ユニット（ＣＰＵ）コアＶＲ１０７及び付随するコア負荷１０８、グラフィックスプロセッサ（例えば、ｄＧＦｘ）コアＶＲ１０９及び付随する負荷１１０、及びプラットフォームの残り１１１（例えば、ディスプレイ、センサ、カメラ、マイクなどを含む周辺コンポーネント）を有する。一部の実施形態において、追加の中間ＶＲ（例えば、後続のＶＲ１０７ａに結合されるＶＲ１０６ａ）を、供給レールＶｉｎ１に結合することができる。バッテリ１０４は、任意の直列構成のバッテリセル（例えば、３Ｓ１Ｐ、３Ｓ２Ｐ、４Ｓ１Ｐなど）とすることができる。

ハイブリッドパワーバックブースト（ＨＰＢＢ）アーキテクチャは、大抵の高出力システム（４５Ｗの熱設計パワー（ＴＤＰ）における主ＳｏＣ及び８０Ｗの総グラフィックスパワー（ＴＧＰ）におけるｄＧｆｘを有する１１８ＷのＰＬ２）で使用される。ＨＰＢＢの主な利益は、充電器インダクタが単にバッテリ充電のためのサイズにされ、従って、ＮＶＤＣアーキテクチャと比較して、より小さい体積を占めることである。ＨＰＢＢアーキテクチャでは、システムは、ＡＣモードではアダプタ１０２から直接的に電力供給され、ＤＣモードではバッテリ１０４から直接的に電力供給される。ＨＰＢＢアーキテクチャの１つの欠点は、下流のＶＲ１０７、１０９、プラットフォーム１１１の残りのＶＲ、ＶＲ１０６ａなど（ＶＲ１０６が存在せず、Ｖｉｎ１がＶｉｎ２に短絡されると仮定）の全てが、最大アダプタ電圧（例えば、２０Ｖ）に合わせて設計されなければならず、それが、高い効率を維持する際の低い動作周波数に起因して、下流のＶＲ実装におけるｚ高さ、リアルエステート、及びＢＯＭコストを増加させることである。ＨＰＢＢでは、ＶＲ動作の周波数の選択は以下のトレードオフに基づき、すなわち、より低い周波数は、スイッチング損失を減少させるが、より大きい値のインダクタンス及び出力キャパシタンスＣｏｕｔにつながり、ｚ高さ、リアルエステート、及びＢＯＭコストを増加させる、というトレードオフに基づく。低いデューティサイクルによる劣った過渡応答はＳｏＣ性能を損ね得るものであり、これを補うためにもっと高いキャパシタンスを必要とする。この代わりのトレードオフは、より高い周波数は、リアルエステート、ｚ高さ、及びＢＯＭコストを低減させる助けとなるが、高い入力電圧（２０Ｖ）で動作する際のＭＯＳＦＥＴにおけるより高いクロスオーバ損失に起因して、より低い効率及びより高い熱（無駄なエネルギー）をもたらす、というものである。

一部の実施形態において、残りの電源レールはレガシーＮＶＤＣ出力によって電力供給される一方で、持続的高出力レールのために中間段コンバータ又はＶＲ１０６が追加される。異なるレールに異なるように電力供給することは、ＨＰＢＢアーキテクチャと比較して全体損失を低減させる。一部の実施形態において、中間段コンバータ又はＶＲ１０６は、スイッチキャパシタＶＲ（ＳＣＶＲ）若しくはハイブリッドＳＣＶＲ、又は任意の他の高効率（例えば、８５％を上回る）電力変換トポロジ（例えば、共振コンバータ）である。例えば、ＳＣＶＲはマルチレベルコンバータ（ＭＬＣ）で置き換えられることができる。一部の実施形態において、ＳＣＶＲはインダクタを持たず、それ故に、ＳＣＶＲによって大きな面積が追加されることはない。一部の実施形態において、ハイブリッドＳＣＶＲはインダクタを持つが、トポロジのおかげで、ハイブリッドＳＣＶＲによって大きな面積が追加されることはない。ＶＲ１０６への入力はＶｉｎ１であり、これは、ＡＣモード又はＤＣモードである動作モードに応じて、アダプタ１０２によって又はバッテリ１０４から生成される。ここでは、ノード及びそれらのノード上の信号の参照名は相互に交換可能に使用される。例えば、文脈に応じて、Ｖｉｎ１はノード又は供給レールＶｉｎ１上の電圧を指すこともあれば、Ｖｉｎ１電源レールを指すこともある。様々な実施形態において、アダプタ１０２からの電力は、第１経路及び第２経路である２つの可能な経路を介してＶｉｎ供給レールに行く。

第１経路はバイパス経路を通り、そこでは、バッテリ充電器１０１をバイパスするために、バイパス経路回路１０５内のトランジスタがターンオンされる。次いで、アダプタ１０２からの供給は、ＶＲ１０６によって、より低い電圧に下方変換され、Ｖｉｎ２として持続的高出力レールに供給される。次いで、Ｖｉｎ２は、例えばＣＰＵコア負荷１０８及びグラフィックスコア負荷１１０などの様々な負荷のために、Ｖｏｕｔ１、Ｖｏｕｔ２、及び他の取り得る出力電圧に変換される。アダプタ１０２からの第２経路は、バッテリ１０４を充電するためのバック変換を経て、残りのレール（例えば、プラットフォームの残り１１１）に電力を供給する。

様々な実施形態において、持続的高出力レールは、負荷が高電力状態（例えば、ＡＣＰＩ仕様によって定義されるＣ０状態）にある可能性が非常に高いことが期待される最終用途を有るグラフィックスプロセッサを含め、プロセッサ又はＣＰＵに電力供給するＶＲに対して設けられる電力レールである。逆に、持続的高出力ではないレールは、プラットフォームの残り１１１に対して、又は低電力状態（例えば、アイドル状態又はスリープ状態）にある確率が高いＳｏＣの部分に電力供給する何らかのＶＲに対して設けられるレールである。一部の実施形態において、一部の持続的高出力レールは、ＶＲ１０６によって提供されるものとは異なる電源を必要とすることがある。１つのそのようなケースにおいて、別のＶＲ１０７ａに電力を供給するＶＲ１０６ａが設けられ、代わってそれが別のプロセッサに電力を供給する。

図１Ｂは、一部の実施形態に従った、絶縁トランジスタを有するポータブル装置向けの電源供給アーキテクチャ１２０を例示している。アーキテクチャ１２０は、絶縁ＦＥＴ（ｉＦＥＴ）を除いて、アーキテクチャ１００と同様である。ｉＦＥＴは、供給レールＶｉｎ１及びＢａｔＦＥＴに結合され、ＶＲ１０６用の電力経路と、プラットフォームの残り１１１用の電力経路とを分離する。

図１Ｃは、一部の実施形態に従った、ポータブル装置向けの電源供給アーキテクチャの概略図１３０を例示している。ここでは、ＡＣアダプタ１０２及びＵＳＢ Ｔｙｐｅ－Ｃ電源１２２を含む２つの可能な電源が示されている。しかしながら、ＵＳＢ ｍｉｎｉ－Ｂ又はｍｉｃｒｏ－Ｂを含む多くの好適な電源を使用することができる。様々な実施形態において、バッテリ充電器１０１は、直列に結合されたハイサイド側ｎ型スイッチＭＮ１とローサイド側ｎ型スイッチＭＮ２とを有するバックコンバータを含む。一部の実施形態において、バッテリ充電器１０１は、ハイサイド型ｎ型スイッチ用のＭＮ１及びＭＮ１Ａ（図示せず）と、ローサイド側ｎ型スイッチとしてのＭＮ２及びＭＮ２Ａ（図示せず）との二組のスイッチを含んで、バックブースト動作をサポートし得る。一例において、トランジスタＭＮ２ＡはＭＮ１と直列に結合され、トランジスタＭＮ２ＡはＭＮ２と直列に結合される。充電器への入力電力は、ＡＣアダプタ１０２又は代わりの電源（例えば、ＵＳＢ Ｔｙｐｅ－Ｃ電源１２２）によって供給される。スイッチＭＮ１及びＭＮ２に共通の結合ノードが、ノードＶ１上の負荷キャパシタＣ１に結合されるものであるインダクタＬに結合される。インダクタＬの出力は、バッテリ電流センサを介してＢａｔＦＥＴに結合される。ＢａｔＦＥＴはコントローラによって制御される。バッテリはこのＢａｔＦＥＴに接続される。絶縁ＦＥＴ（ｉｓｏＦＥＴ）は、Ｖｉｎ１供給レール及びＶ１ノードに結合される。Ｖ１ノードは、プラットフォームの残り１１１への供給を提供する。様々な実施形態において、ｉｓｏＦＥＴはコントローラによって制御される。一部の実施形態において、ｉｓｏＦＥＴは、Ｖ１レールからＶｉｎ１レールを分離又は絶縁するためにターンオフされる。バックコンバータドライバ（例えば、ハイサイド側スイッチ及びローサイド側スイッチ）を通る電流、及びＢａｔＦＥＴを通る電流が、センサ（例えば、直列インピーダンス）を介して検知されてコントローラに提供される。コントローラはまた、電圧Ｖ１を検知して、スイッチＭＮ１及びＭＮ２のターンオン時間及びターンオフ時間を制御する。

様々な実施形態において、アダプタ１０２（すなわち、ＡＣモード）からの電力は、第１経路及び第２経路である２つの取り得る経路を通る。第１経路はバイパス経路を通り、そこでは、バッテリ充電器１０１をバイパスするために、バイパス経路回路１０５内のトランジスタがターンオンされる。次いで、アダプタ１０２からの供給は、ＶＲ１０６によって、より低い電圧に下方変換され、Ｖｉｎ２として持続的なレールに供給される。次いで、Ｖｉｎ２は、例えばＣＰＵコア負荷１０８及びグラフィックスコア負荷１１０などの様々な負荷のために、Ｖｏｕｔ１、Ｖｏｕｔ２、及び他の取り得る出力電圧に変換される。アダプタ１０２からの第２経路は、バッテリ１０４を充電するためのバック変換を経て、残りのレール（例えば、プラットフォームの残り１１１）に電力を供給する。バック変換は、コントローラと、スイッチＭＮ１及びＭＮ２と、インダクタＬと、キャパシタＣ１とを有するバックコンバータによって実行される。

一部の実施形態において、ＶＲ１０６は、２：１のＳＣＶＲであり、非常に高い効率（例えば、９８％を上回る）を持ち、アダプタ電圧又は４Ｓバッテリ電圧のいずれかを、下流に持続的高出力レールへの入力として（Ｖｉｎ２）に下方変換するために使用されることができる。ＳＣＶＲを参照して様々な実施形態を説明するが、ＳＣＶＲはマルチレベルコンバータ（ＭＬＣ）で置き換えられることができる。一部の実施形態において、アダプタ（ＡＣ）モードにおいて、ＳＣＶＲは、アダプタ１０２から約２０Ｖの入力を受け、これに限られないが２：１の変換比を仮定して、後続のＶＲ（例えば、ＶＲ１０７及び／又はＶＲ１０９）への１０Ｖ入力に下方変換する。このアプローチでは、様々な実施形態の電源供給アーキテクチャは、ＨＰＢＢアーキテクチャと比較して以下の利点を有する。後続のＶＲ（例えば、ＶＲ１０７及び／又はＶＲ１０９）を、全体効率に影響することなく、より高い周波数に合わせて設計することができ、それが、リアルエステートの減少及び配置におけるいっそう高い柔軟性（幾つかのキャパシタの除去による）の助けとなる。後続のＶＲ（例えば、ＶＲ１０７及び／又はＶＲ１０９）を、全体効率に影響することなく、より高い周波数に合わせて設計することができ、それが、ｚ高さの減少（既存の約３ｍｍから可能性として１．２ｍｍ）の助けとなるとともに、キャパシタの減少によりＢＯＭコストも低下させる。この改良された電源供給アーキテクチャでは、アイソ効率を考慮するとき、熱的なホットスポットが、充電器サブシステム、ＳＣＶＲサブシステム、及びＳＣＶＲ下のコアレールの間で分散される。一部の実施形態の改良電源供給アーキテクチャでは、充電器インダクタＬが、バッテリ充電及び残りのレールに対してよりも小さいサイズになる。さらに、Ｖｉｎ／２最大値に対する設計能力が、様々なコンポーネントについての期待を緩和する。

図２Ａ－２Ｂは、伝統的なハイブリッドパワーバックブースト（ＨＰＢＢ）コンバータアーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＡＣモードにおける効率及び絶対電力損失を示すプロット２００及び２２０を例示している。ＶＲ１０７及び／又は１０９の効率が、ＶＲ１０６を有する新たな電源供給アーキテクチャによって向上する。例えば、ＶＲ１０７及び１０９の効率は、１３００ｋＨｚの同じ動作周波数でＨＰＢＢより１０％増加する。ＶＲ１０７及び／又は１０９についての８００ｋＨｚという典型的な低めの動作周波数であっても、ＶＲ１０６を有する新たな電源供給アーキテクチャは、ＨＰＢＢと比較してより高い（例えば、３％）効率を有する。

図３Ａ－３Ｂは、伝統的なＨＰＢＢコンバータアーキテクチャと、一部の実施形態に従った、ポータブル装置向けの提案する電源供給アーキテクチャとの比較で、ＤＣモードにおける効率及び絶対電力損失を示すプロット３００及び３２０を例示している。ＤＣモード（アダプタ１０２が切断される）では、ＳＣＶＲ１０６は、４Ｓバッテリ電圧を受け、＋ＶＢＡＴＡ／２に下方変換してＶＲ１０７及び／又は１０９の入力に供給する。解析が示すことには、ＳＣＶＲ１０６を有する新たな電源供給アーキテクチャは、ＶＲ１０７及び１０９に直接的に４Ｓ電圧を供給するのと比較して低い損失（ＳＣＶＲ１０６にＶＲ１０７を加えたもの）を持つ。ＳＣＶＲ１０６を有する新たな電源供給アーキテクチャは、ＨＰＢＢ電力アーキテクチャと比較して６％に至る効率向上を示す。当該新たな電源供給アーキテクチャは、ＨＰＢＢ電源供給アーキテクチャにおいてＶＲ１０７及び／又は１０９に４Ｓ電圧を直接供給するのと比較して、４Ｓ電圧が半分にされてからＶＲ１０７及び／又は１０９に供給されることにより、全体的にいっそう少ない損失を持つ。ＶＲ１０７及び／又は１０９についての８００ｋＨｚという典型的な低めの動作周波数であっても、当該新たな電源供給アーキテクチャでは、下流のＶＲ１０７及び／又は１０９を１３００ｋＨｚで動作させながら３％の効率向上がある。

図４Ａ－４Ｂは、伝統的なバッテリ電力アーキテクチャ（４Ｓバッテリ構成を使用するＮＶＤＣアーキテクチャ）と、一部の実施形態に従った、ポータブル装置向けの電源供給アーキテクチャとの比較で、それぞれ、ＡＣモードにおける効率及び絶対電力損失を示すプロット４００及び４２０を例示している。ここでは、ここに説明したＨＰＢＢアーキテクチャにおいてと同じ実装が用いられている（例えば、４５ＷのＴＤＰにおける主ＳｏＣ及び８０ＷのＴＧＰにおけるｄＧｆｘを有する１１８ＷのＰＬ２）。ＮＶＤＣアーキテクチャでは、充電器が、アダプタ入力電圧を受け、バッテリ電圧に下方変換し、その電力をバッテリ及びシステムの両方に供給する。ＮＶＤＣアーキテクチャに伴う１つの欠点は、充電器インダクタＬ並びにＭＯＳＦＥＴ ＭＮ１及びＭＮ２が、システム全体の電力にバッテリの充電電力を加えたものに合わせたサイズにされることである。従って、インダクタが、より高いｚ及びより大きいリアルエステートとなる。また、ＡＣモード中に、アダプタ電力の二重変換に起因して、全体的な損失が高くなる。解析が示すことには、新たな電源供給アーキテクチャはＮＶＤＣアーキテクチャと比較して全体的に低い電力損失を持ち、充電器インダクタの選択におけるｚ高さの課題を解決する。ここでのプロットは、新アーキテクチャでのＶＲ１０７及び１０９の効率が、ＶＲ１０７及び１０９についての同じ動作周波数１３００ｋＨｚで、ＮＶＤＣに対して約８％の効率向上を有することを示している。ＶＲ１０７及び１０９についての８００ｋＨｚという典型的な低めの動作周波数であっても、新アーキテクチャでは、下流のＶＲ１０７及び１０９が１３００ｋＨｚで動作させて、６％の効率向上がある。

図５Ａ－５Ｂは、伝統的なバッテリ電力アーキテクチャ（ＮＶＤＣアーキテクチャ）と、一部の実施形態に従った、ポータブル装置向けの電源供給アーキテクチャとの比較で、それぞれ、ＤＣモードにおける効率及び絶対電力損失を示すプロット５００及び５２０を例示している。新アーキテクチャは、ＶＲ１０７及び１０９が、同じ動作周波数１３００ｋＨｚで、ＮＶＤＣに対して約６．１％の効率向上を持つことを示している。ＶＲ１０７及び１０９についての８００ｋＨｚという典型的な低めの動作周波数であっても、新アーキテクチャでは、下流のＶＲ１０７及び１０９を１３００ｋＨｚで動作させながら２．５％の効率向上がある。

表１は、新アーキテクチャ及びＮＶＤＣアーキテクチャでの充電器実装について面積及びｚ高さの比較を示している。

表１から、充電器セクションは、ＮＶＤＣアーキテクチャとの比較で、リアルエステート（２８４ｍｍ^２に対して１６５ｍｍ^２）及びＺ高さ（４ｍｍに対して３．１ｍｍ）の両方に関して新アーキテクチャから恩恵を受ける。

図６は、一部の実施形態に従った、電源供給システムによって電力供給されるシステム・オン・チップ（ＳｏＣ）を例示している。指摘しておくことには、他の図の要素と同じ参照符号（又は名称）を持つ図６の要素は、記載されたものと同様にして動作又は機能することができるが、そのように限定されるものではない。一部の実施形態において、ＳｏＣの電圧レギュレータは、ＶＲ１０６によって電力供給される。

一部の実施形態において、装置５５００は、例えばコンピューティングタブレット、携帯電話若しくはスマートフォン、ラップトップ、デスクトップ、モノのインターネット（ＩＯＴ）装置、サーバ、ウェアラブル装置、セットトップボックス、ワイヤレス対応電子書籍リーダ、又はこれらに類するものなどの、適切なコンピューティング装置を表す。理解されることには、特定の構成要素が概略的に示されており、そのような装置の全てのコンポーネントが装置５５００に示されているわけではない。

一例において、装置５５００は、ＳｏＣ（システム・オン・チップ）５５０１を有する。ＳｏＣ５５０１の境界の一例が図６に点線を用いて示され、一部のコンポーネントの例がＳｏＣ５５０１の中に含められるように示されているが、ＳｏＣ５５０１は、装置５５００の任意の適切なコンポーネントを含み得る。

一部の実施形態において、装置５５００はプロセッサ５５０４を含む。プロセッサ５５０４は、例えばマイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブルロジックデバイス、プロセッシングコア、又は、例えば複数の計算、グラフィックス、アクセラレータ、Ｉ／Ｏ及び／又は他のプロセッシングチップの非集約化された組み合わせなどの他のプロセッシング実装などの、１つ以上の物理デバイスを含むことができる。プロセッサ５５０４によって実行される処理動作は、その上でアプリケーション及び／又は装置機能が実行されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含む。それら処理動作は、人間ユーザ若しくは他の装置とのＩ／Ｏ（入力／出力）に関係する動作、電力管理に関係する動作、コンピューティング装置５５００を他の装置に接続することに関係する動作、及び／又はこれらに類するものを含む。それら処理動作はまた、オーディオＩ／Ｏ及び／又はディスプレイＩ／Ｏに関係する動作を含み得る。

一部の実施形態において、プロセッサ５５０４は、複数のプロセッシングコア（コアとしても参照される）５５０８ａ、５５０８ｂ、５５０８ｃを含む。図６には、単に３つのコア５５０８ａ、５５０８ｂ、５５０８ｃが示されるが、プロセッサ５５０４は、例えば何十個の又は何百個ものプロセッシングコアといった、任意の他の好適数のプロセッシングコアを含み得る。プロセッサコア５５０８ａ、５５０８ｂ、５５０８ｃは、単一の集積回路（ＩＣ）チップ上に実装され得る。さらに、そのチップは、１つ以上の共有キャッシュ及び／又はプライベートキャッシュ、バス又は相互接続、グラフィックスコントローラ及び／又はメモリコントローラ、又は他のコンポーネントを含んでもよい。

一部の実施形態において、プロセッサ５５０４はキャッシュ５５０６を含む。一例において、キャッシュ５５０６のセクションは、個々のコア５５０８に専用とされ得る（例えば、キャッシュ５５０６の第１のセクションがコア５５０８ａに専用であり、キャッシュ５５０６の第２のセクションがコア５５０８ｂに専用であり、等々）。一例において、キャッシュ５５０６の１つ以上のセクションが、コア５５０８のうちの２つ以上の間で共有されてもよい。キャッシュ５５０６は、例えばレベル１（Ｌ１）キャッシュ、レベル２（Ｌ２）キャッシュ、レベル３（Ｌ３）キャッシュなどといった異なる階層に分割されてもよい。

一部の実施形態において、プロセッサコア５５０４は、コア５５０４による実行のために命令（条件付き分岐を有する命令を含む）をフェッチするフェッチユニットを含み得る。命令は、例えばメモリ５５３０などの任意の記憶装置からフェッチされ得る。プロセッサコア５５０４はまた、フェッチした命令を復号するデコードユニットを含み得る。例えば、デコードユニットは、フェッチされた命令を複数のマイクロオペレーションへと復号し得る。プロセッサコア５５０４は、デコードした命令を格納することに伴う様々な動作を実行するスケジュールユニットを含み得る。例えば、スケジュールユニットは、命令がディスパッチの準備が整うまで（例えば、復号された命令の全てのソース値が利用可能になるまで）、デコードユニットからのデータを保持し得る。一実施形態において、スケジュールユニットは、復号された命令を、実行のために、スケジュールし及び／又は実行ユニットに発行（又はディスパッチ）し得る。

実行ユニットは、（例えばデコードユニットによって）復号され且つ（例えばスケジュールユニットによって）ディスパッチされた後のディスパッチされた命令を実行し得る。一実施形態において、実行ユニットは、２つ以上の実行ユニット（例えば、撮像計算ユニット、グラフィックス計算ユニット、汎用計算ユニットなど）を含み得る。実行ユニットはまた、例えば加算、減算、乗算、及び／又は除算などの種々の算術演算を実行し得るとともに、１つ以上の算術論理ユニット（ＡＬＵ）を含み得る。一実施形態において、実行ユニットと共にコプロセッサ（図示せず）が種々の算術演算を実行してもよい。

また、実行ユニットは、命令を順不同に命令してもよい。従って、プロセッサコア５５０４は、一実施形態において、アウトオブオーダープロセッサコアであってもよい。プロセッサコア５５０４はまた、回収（リタイアメント）ユニットを含み得る。回収ユニットは、実行された命令を、それらがコミットされた後に回収し得る。一実施形態において、実行された命令の回収は、プロセッサ状態が命令の実行からコミットされることや、命令によって使用された物理レジスタが割り当て解除されることなどをもたらし得る。プロセッサコア５５０４はまた、プロセッサコア５５０４のコンポーネントと他のコンポーネントとの間での１つ以上のバスを介した通信を可能にするバスユニットを含み得る。プロセッサコア５５０４はまた、コア５５０４の様々なコンポーネントによってアクセスされるデータ（例えば、割り当てられたアプリケーションプライオリティ及び／又はサブシステム状態（モード）アソシエーションに関係する値など）を格納する１つ以上のレジスタを含み得る。

一部の実施形態において、装置５５００は接続回路５５３１を含む。例えば、接続回路５５３１は、ハードウェアデバイス（例えば、無線及び／又は有線コネクタと通信ハードウェア）及び／又はソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含み、例えば、装置５５００が外部デバイスと通信することを可能にする。装置５５００は、例えば他のコンピューティング装置、無線アクセスポイント又は基地局などの外部装置から隔てられ得る。

一例において、接続回路５５３１は、複数の異なるタイプの接続を含み得る。一般化するに、接続回路５５３１は、セルラー接続回路、無線接続回路などを含んでもよい。接続回路５５３１のセルラー接続回路は、一般に、例えばＧＳＭ（global system for mobile communications）又はそのバリエーション若しくは派生物、ＣＤＭＡ（符号分割多重アクセス）又はそのバリエーション若しくは派生物、ＴＤＭ（時分割多重化）又はそのバリエーション若しくは派生物、第３世代パートナーシッププロジェクト（３ＧＰＰ）ＵＭＴＳ（Universal Mobile Telecommunications Systems）システム又はそのバリエーション若しくは派生物、３ＧＰＰロングタームエボリューション（ＬＴＥ）システム又はそのバリエーション若しくは派生物、３ＧＰＰ ＬＴＥアドバンスト（ＬＴＥ－Ａ）システム又はそのバリエーション若しくは派生物、第５世代（５Ｇ）無線システム又はそのバリエーション若しくは派生物、５Ｇモバイルネットワークシステム又はそのバリエーション若しくは派生物、５Ｇ新無線（ＮＲ）システム又はそのバリエーション若しくは派生物、又は他のセルラーサービス標準を介して提供されるものなど、無線通信事業者によって提供されるセルラーネットワーク接続を指す。接続回路５５３１の無線接続回路（又は無線インタフェース）は、セルラーではない無線接続を指し、パーソナルエリアネットワーク（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ニアフィールドなど）、ローカルエリアネットワーク（例えば、Ｗｉ－Ｆｉなど）、及び／又はワイドエリアネットワーク（例えば、ＷｉＭａｘなど）、及び／又は他の無線通信を含むことができる。一例において、接続回路５５３１は、例えば、システム実施形態が例えば携帯電話又は携帯情報端末といったワイヤレス装置に組み込まれ得るように、例えば有線又は無線インタフェースなどのネットワークインタフェースを含み得る。

一部の実施形態において、装置５５００は、１つ以上のＩ／Ｏ装置とのインタラクションに関係するハードウェアデバイス及び／又はソフトウェアコンポーネントを表すものであるコントロールハブ５５３２を含む。例えば、プロセッサ５５０４は、コントロールハブ５５３２を介して、ディスプレイ５５２２、１つ以上の周辺装置５５２４、ストレージ装置５５２８、１つ以上の他の外部装置５５２９などのうちの１つ以上と通信し得る。コントロールハブ５５３２は、チップセット、プラットフォームコントロールハブ（ＰＣＨ）、及び／又はこれらに類するものとし得る。

例えば、コントロールハブ５５３２は、装置５５００に接続する追加の装置のための１つ以上の接続ポイントを例示するものであり、例えば、それを通じて、ユーザがシステムとインタラクトし得る。例えば、装置５５００に取り付けられることができる装置（例えば、装置５５２９）は、マイクロホン装置、スピーカ若しくはステレオシステム、オーディオ装置、ビデオシステム若しくは他の表示装置、キーボード若しくはキーパッド装置、又は例えばカードリーダ若しくは他の装置などの特定のアプリケーションで使用される他のＩ／Ｏ装置を含む。

上述のように、コントロールハブ５５３２は、オーディオ装置やディスプレイ５５２２などとインタラクトすることができる。例えば、マイクロホン又は他のオーディオ装置を介しての入力が、装置５５００の１つ以上のアプリケーション又は機能のための入力又はコマンドを提供することができる。さらに、ディスプレイ出力に代えて、又は加えて、オーディオ出力を提供することができる。他の一例において、ディスプレイ５５２２がタッチスクリーンを含む場合、ディスプレイ５５２２は、少なくとも部分的にコントロールハブ５５３２によって管理され得るものである入力装置としても機能する。コンピューティング装置５５００上にはまた、コントロールハブ５５３２によって管理されるＩ／Ｏ機能を提供するために更なるボタン又はスイッチも存在することができる。一実施形態において、コントロールハブ５５３２は、例えば加速度計、カメラ、光センサ若しくは他の環境センサなどのデバイス、又は装置５５００に含められ得る他のハードウェアを管理する。入力は、直接的なユーザインタラクションの一部とすることができるとともに、システムに環境入力を提供して、その動作（例えば、ノイズのフィルタリング、輝度検出のためのディスプレイの調整、カメラのためのフラッシュの適用、又は他の機構）に影響を及ぼすことができる。

一部の実施形態において、コントロールハブ５５３２は、例えば、ＰＣＩｅ（ペリフェラルコンポーネントインターコネクトエクスプレス）、ＵＳＢ（ユニバーサルシリアルバス）、サンダーボルト、高精細マルチメディアインタフェース（ＨＤＭＩ（登録商標））、ファイヤワイヤなどといった、任意の適切な通信プロトコルを使用して様々なデバイスに結合し得る。

一部の実施形態において、ディスプレイ５５２２は、ユーザが装置５５００とインタラクトするための視覚ディスプレイ及び／又は触覚ディスプレイを提供するハードウェア（例えば、ディスプレイ装置）及びソフトウェア（例えば、ドライバ）コンポーネントを表す。ディスプレイ５５２２は、ディスプレイインタフェース、ディスプレイスクリーン、及び／又はユーザに表示を提供するために使用されるハードウェア装置を含み得る。一部の実施形態において、ディスプレイ５５２２は、出力及び入力の両方をユーザに提供するタッチスクリーン（又はタッチパッド）装置を含む。一例において、ディスプレイ５５２２は、プロセッサ５５０４と直接的に通信し得る。ディスプレイ５５２２は、モバイルエレクトロニクス装置若しくはラップトップ装置においてのような内部ディスプレイ、又はディスプレイインタフェース（例えば、ＤｉｓｐｌａｙＰｏｒｔなど）を介して取り付けられる外付けディスプレイ装置のうちの一方以上とし得る。一実施形態において、ディスプレイ５５２２は、例えば仮想現実（ＶＲ）アプリケーション又は拡張現実（ＡＲ）アプリケーションで使用される立体表示装置などのヘッドマウントディスプレイ（ＨＭＤ）であってもよい。

一部の実施形態において、図には示していないが、プロセッサ５５０４に加えて（又は代えて）、装置５５００は、ディスプレイ５５２２上にコンテンツを表示することの１つ以上の態様を制御し得るものである１つ以上のグラフィックス処理コアを含むグラフィックス処理ユニット（ＧＰＵ）を含んでいてもよい。

コントロールハブ５５３２（又はプラットフォームコントローラハブ）は、ハードウェアインタフェース及びコネクタと、例えば周辺装置５５２４への周辺接続を行うためのソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）とを含んでいてもよい。

理解されることには、装置５５００は、他のコンピューティング装置に対する周辺装置であってもよく、また、それに接続された周辺装置を有してもよい。装置５５００は、例えば装置５５００上のコンテンツを管理する（例えば、ダウンロード及び／又はアップロードする、変更する、同期させる）などの目的のために、他のコンピューティング装置に接続するための“ドッキング”コネクタを有し得る。加えて、ドッキングコネクタは、例えばオーディオビジュアルシステム又は他のシステムへのコンテンツ出力をコンピューティング装置５５００が制御することを可能にする特定の周辺機器に装置５５００が接続することを可能にし得る。

専用ドッキングコネクタ又は他の専用接続ハードウェアに加えて、装置５５００は、共通又は標準ベースのコネクタを介して周辺接続を行うことができる。共通のタイプは、ユニバーサルシリアルバス（ＵＳＢ）コネクタ（これは、多数の異なるハードウェアインタフェースのうちのいずれかを含み得る）、ミニディスプレイポート（ＭＤＰ）、高精細マルチメディアインタフェース（ＨＤＭＩ（登録商標））、ファイヤワイヤ、又は他のタイプを含み得る。

一部の実施形態において、接続回路５５３１は、例えば、プロセッサ５５０４に直接的に結合されることに加えて、又は代えて、コントロールハブ５５３２に結合されてもよい。一部の実施形態において、ディスプレイ５５２２は、例えば、プロセッサ５５０４に直接的に結合されることに加えて、又は代えて、コントロールハブ５５３２に結合されてもよい。

一部の実施形態において、装置５５００は、メモリインタフェース５５３４を介してプロセッサ５５０４に結合されたメモリ５５３０を含む。メモリ５５３０は、装置５５００内の情報を格納するためのメモリデバイスを含む。

一部の実施形態において、メモリ５５３０は、様々な実施形態を参照して説明したように、安定したクロック生成を維持管理するための装置を含む。メモリは、不揮発性（メモリデバイスへの電力が中断された場合に状態が変化しない）及び／又は揮発性（メモリデバイスへの電力が中断された場合に状態が不確定となる）メモリデバイスを含むことができる。メモリデバイス５５３０は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイス、スタティックランダムアクセスメモリ（ＳＲＡＭ）デバイス、フラッシュメモリデバイス、相変化メモリデバイス、又はプロセスメモリとして機能するのに適した性能を持つ何らかの他のメモリデバイスとし得る。一実施形態において、メモリ５５３０は、１つ以上のプロセッサ５５０４がアプリケーション又はプロセスを実行するときに使用されるデータ及び命令を格納するための、装置５５００のシステムメモリとして動作することができる。メモリ５５３０は、アプリケーションデータ、ユーザデータ、音楽、写真、文書、又は他のデータ、並びに、装置５５００のアプリケーション及び機能の実行に関係するシステムデータ（長期であるか一時的であるかにかかわらず）を格納することができる。

様々な実施形態及び例の要素はまた、コンピュータ実行可能命令（例えば、ここで説明されるいずれか他のプロセスを実行するための命令）を格納する機械読み取り可能媒体（例えば、メモリ５５３０）として提供される。機械読み取り可能媒体（例えば、メモリ５５３０）は、以下に限られないが、フラッシュメモリ、光ディスク、ＣＤ－ＲＯＭ、ＤＶＤ ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カード若しくは光カード、相変化メモリ（ＰＣＭ）、又は電子命令若しくはコンピュータ実行可能命令を格納するのに適した他のタイプの機械読み取り可能媒体を含み得る。例えば、開示の実施形態は、通信リンク（例えば、モデム又はネットワーク接続）を介してデータ信号によってリモートコンピュータ（例えば、サーバ）から要求元コンピュータ（例えば、クライアント）に転送され得るコンピュータプログラム（例えば、ＢＩＯＳ）としてダウンロードされ得る。

一部の実施形態において、装置５５００は、例えば装置５５００の種々のコンポーネントの温度を測定するための、温度測定回路５５４０を含む。一例において、温度測定回路５５４０は、その温度を測定及びモニタすべきである様々なコンポーネントに内蔵され、結合され、又は取り付けられ得る。例えば、温度測定回路５５４０は、コア５５０８ａ、５５０８ｂ、５５０８ｃ、電圧レギュレータ５５１４、メモリ５５３０、ＳｏＣ５５０１のマザーボード、及び／又は装置５５００の任意の適切なコンポーネント、のうちの１つ以上の温度（又はその中の温度）を測定し得る。一部の実施形態において、温度測定回路５５４０は、低電力ハイブリッドリバース（low power hybrid reverse；ＬＰＨＲ）バンドギャップリファレンス（bandgap reference；ＢＧＲ）及びデジタル温度センサ（digital temperature sensor；ＤＴＳ）を含み、これが、サブスレッショルド金属酸化膜半導体（ＭＯＳ）トランジスタ及びＰＮＰ寄生バイポーラ接合トランジスタ（ＢＪＴ）デバイスを利用して、コンフィギュラブルＢＧＲ又はＤＴＳ動作モードのベースとして役割を果たすリバースＢＧＲを形成する。ＬＰＨＲアーキテクチャは、低コストＭＯＳトランジスタと標準的な寄生ＰＮＰデバイスとを使用する。リバースバンドギャップ電圧に基づいて、ＬＰＨＲはコンフィギュラブルＢＧＲとして動作することができる。コンフィギュラブルＢＧＲをスケーリングされたベース－エミッタ電圧と比較することにより、この回路はまた、高精度の単一温度トリムによる線形伝達関数を持つＤＴＳとして働くことができる。

一部の実施形態において、装置５５００は、例えば装置５５００の１つ以上のコンポーネントによって消費される電力を測定するための、電力測定回路５５４２を含む。一例において、電力を測定することに加えて、又は代えて、電力測定回路５５４２は、電圧及び／又は電流を測定してもよい。一例において、電力測定回路５５４２は、その電力、電圧、及び／又は電流を測定及びモニタすべきである様々なコンポーネントに内蔵され、結合され、又は取り付けられ得る。例えば、電力測定回路５５４２は、１つ以上の電圧レギュレータ５５１４によって供給される電力、電流及び／又は電圧、ＳｏＣ５５０１に供給される電力、装置５５００に供給される電力、装置５５００のプロセッサ５５０４（又は他のコンポーネント）によって消費される電力などを測定し得る。

一部の実施形態において、装置５５００は、概して電圧レギュレータ（ＶＲ）５５１４として参照する１つ以上の電圧レギュレータ回路を含む。ＶＲ５５１４は、装置５５００のいずれか適切なコンポーネントを動作させるために供給され得るものである適切な電圧レベルの信号を生成する。単なる一例として、ＶＲ５５１４は、装置５５００のプロセッサ５５０４に信号を供給しているように図示されている。一部の実施形態において、ＶＲ５５１４は、１つ以上の電圧識別（Voltage Identification；ＶＩＤ）信号を受信し、該ＶＩＤ信号に基づいて、適切なレベルにある電圧信号を生成する。ＶＲ５５１４には、種々のタイプのＶＲが利用され得る。例えば、ＶＲ５５１４は、“バック”ＶＲ、“ブースト”ＶＲ、バックＶＲとブーストＶＲとの組み合わせ、低ドロップアウト（ＬＤＯ）レギュレータ、スイッチングＤＣ－ＤＣレギュレータ、定オン時間コントローラベースのＤＣ－ＤＣレギュレータなどを含み得る。バックＶＲは、一般に、１より小さい比で入力電圧を出力電圧に変換する必要がある電源供給用途で使用される。ブーストＶＲは、一般に、１より大きい比で入力電圧を出力電圧に変換する必要がある電源供給用途で使用される。一部の実施形態において、各プロセッサコアがそれ自身のＶＲを持ち、それがＰＣＵ５５１０ａ／ｂ及び／又はＰＭＩＣ５５１２によって制御される。一部の実施形態において、電力管理のための効率的な制御を提供するために、各コアが、分散されたＬＤＯのネットワークを持つ。ＬＤＯは、デジタルＬＤＯ、アナログＬＤＯ、又はデジタル若しくはアナログのＬＤＯの組み合わせとし得る。一部の実施形態において、ＶＲ５５１４は、（１つ以上の）電源レールを通る電流を測定する電流追跡装置を含む。

一部の実施形態において、ＶＲ５５１４は、比例積分微分（proportional-integral-derivative；ＰＩＤ）フィルタ（デジタルタイプＩＩＩ補償器としても知られる）の状態を管理するためのデジタル制御スキームを含む。該デジタル制御スキームは、デューティサイクルを飽和させる非線形制御を実装するようにＰＩＤフィルタの積分器を制御し、その間、ＰＩＤの比例項及び微分項は０に設定され、積分器及びその内部状態（以前の値又はメモリ）は、現在の公称デューティサイクルにデルタＤを加えた合計であるデューティサイクルに設定される。デルタＤは、電圧レギュレータをＩＣＣｍｉｎからＩＣＣｍａｘにレギュレートするために使用される最大デューティサイクル増分であり、シリコンプロセス後に設定されることが可能な設定レジスタである。状態マシンが、非線形なオールＯＮ状態（出力電圧Ｖｏｕｔをレギュレーションウインドウに戻す）から、必要な基準電圧Ｖｒｅｆより少しだけ高く出力電圧を維持する開ループデューティサイクルに移行する。指令されたデューティサイクルにある開ループのこの状態に一定の期間あった後、状態マシンは、指令されたＶｒｅｆに出力電圧が近づくまで、開ループデューティサイクル値をランプダウンする。従って、ＶＲ５５１４からの出力供給上の出力チャッタが完全に排除され（又は実質的に排除され）、単一のアンダーシュート遷移が存在するに過ぎず、それが、比較器遅延及び利用可能な出力デカップリングキャパシタンスを有する負荷のｄｉ／ｄｔに基づく保証されたＶｍｉｎにつながり得る。

一部の実施形態において、ＶＲ５５１４は、ヒューズ及び／又はトリム情報を用いずに機能する別個のセルフスタートのコントローラを含む。セルフスタートコントローラは、ＶＲ５５１４を大きな突入電流及び電圧オーバシュートから保護する一方で、システムによって与えられる可変ＶＩＤ（電圧識別）基準ランプに従うことができる。一部の実施形態において、セルフスタートコントローラは、コントローラに内蔵された緩和発振器を使用して、バックコンバータのスイッチング周波数を設定する。この発振器は、所望の動作周波数に近くなるように、クロック又は電流基準のいずれかを用いて初期化されることができる。、閉ループ動作のデューティサイクルを設定するために、ＶＲ５５１４の出力がこの発振器に弱く結合される。コントローラは、出力電圧が常に設定点より僅かに高くなるように自然にバイアスされ、プロセス、電圧、及び／又は温度（process, voltage, and/or temperature；ＰＶＴ）により課されるトリムを不要にする。

一部の実施形態において、装置５５００は、概してクロック発生器５５１６として参照する１つ以上のクロック発生器回路を含む。クロック発生器５５１６は、装置５５００の任意の適切なコンポーネントに供給され得るものである適切な周波数レベルのクロック信号を生成する。単なる一例として、クロック発生器５５１６は、装置５５００のプロセッサ５５０４にクロック信号を供給しているように図示されている。一部の実施形態において、クロック発生器５５１６は、１つ以上の周波数識別（Frequency Identification；ＦＩＤ）信号を受信し、該ＦＩＤ信号に基づいて、適切な周波数にあるクロック信号を生成する。

一部の実施形態において、装置５５００は、装置５５００の様々なコンポーネントに電力を供給するバッテリ５５１８を含む。単なる一例として、バッテリ５５１８は、プロセッサ５５０４に電力を供給しているように図示されている。図には示していないが、装置５５００は、ＡＣアダプタから受け取られる交流（ＡＣ）電源に基づいて例えばバッテリを再充電するための充電回路を含み得る。

一部の実施形態において、バッテリ５５１８は、予め設定された電圧（例えば、４．１Ｖ）に充電して、実際のバッテリ容量又はエネルギーを周期的にチェックする。そして、バッテリはバッテリ容量又はエネルギーを決定する。容量又はエネルギーが十分でない場合、バッテリ内の又はバッテリに結合された装置が、容量が十分となる点まで（例えば、４．１Ｖから４．１１Ｖまで）充電電圧をわずかに上昇させる。充電電圧を周期的にチェックして充電電圧を僅かに上昇させるこのプロセスは、充電電圧が仕様限界（例えば４．２Ｖ）に達するまで行われる。ここに記載されるスキームは、例えば、バッテリ寿命を延ばせる、エネルギー貯蔵が不十分であるリスクを低らせる、バースト電力を可能な限り長く使用できる、及び／又は更に高いバースト電力をも使用できる、などの利益を有する。

一部の実施形態において、バッテリ５５１８は、ワークロードに依存した負荷共有機構を有するマルチバッテリシステムである。この機構は、エネルギー節減モード、バランサモード、及びターボモードという３つのモードで動作するエネルギー管理システムである。エネルギー節減モードは、複数のバッテリ（集合的にバッテリ５５１８として示す）がそれら自身の負荷セットに最小抵抗消散で電力を供給するという通常モードである。バランスモードでは、共有される電流が対応するバッテリ充電状態に反比例するように、アクティブモードで動作するスイッチを介してバッテリ同士が接続される。ターボモードでは、プロセッサ又は負荷に最大電力を供給するために、両方のバッテリがスイッチ（例えば、オンスイッチ）を介して並列に接続される。一部の実施形態において、バッテリ５５１８は、高速充電バッテリと高エネルギー密度バッテリとを有するハイブリッドバッテリである。高速充電バッテリ（ＦＣ）は、高エネルギー密度バッテリ（ＨＥ）よりも高速充電が可能なバッテリを意味する。今日のリチウムイオンバッテリはＨＥよりも高速な充電が可能であるため、ＦＣはそれであってもよい。一部の実施形態において、より長いバッテリ寿命を可能にしながらバッテリの充電電流及び充電速度の両方を最大にするために、コントローラ（バッテリ５５１８の一部）が、ハイブリッドバッテリのシーケンス及び充電速度を最適化する。

一部の実施形態において、充電回路（例えば、５５１８）は、バックブーストコンバータを有する。このバックブーストコンバータは、伝統的なバックブーストコンバータの場合のハーフブリッジの代わりに使用されるＤｒＭＯＳ又はＤｒＧａＮデバイスを有する。ここでは、ＤｒＭＯＳを参照して様々な実施形態を説明する。しかしながら、実施形態はＤｒＧａＮにも適用可能である。ＤｒＭＯＳデバイスは、低減された寄生成分及び最適化されたＭＯＳＦＥＴパッケージングにより、電力変換においていっそう良好な効率を可能にする。デッドタイム管理がＤｒＭＯＳに内在するので、伝統的なバックブーストコンバータよりもデッドタイム管理が正確であり、より高い変換効率につながる。より高い動作周波数が、より小さいインダクタサイズを可能にし、それがひいては、ＤｒＭＯＳベースのバックブーストコンバータを有する充電器のｚ高さを減少させる。様々な実施形態のバックブーストコンバータは、ＤｒＭＯＳデバイス向けの二重に折り畳まれたブートストラップを有する。一部の実施形態において、伝統的なブートストラップキャパシタに加えて、インダクタノードを二組のＤｒＭＯＳスイッチに交差結合する折り畳まれたブートストラップキャパシタが追加される。

一部の実施形態において、装置５５００は、電力制御ユニット（ＰＣＵ）５５１０（電力管理ユニット（ＰＭＵ）、電力管理コントローラ（ＰＭＣ）、電力ユニット（ｐユニット）などとしても参照する）を含む。一例において、ＰＣＵ５５１０の一部のセクションは、１つ以上のプロセッシングコア５５０８によって実装されてもよく、ＰＣＵ５５１０のこれらのセクションは、点線のボックスを用いてＰＣＵ５５１０ａというラベルを付して象徴的に図示されている。一例において、ＰＣＵ５５１０の他の一部のセクションは、プロセッシングコア５５０８の外部に実装されてもよく、ＰＣＵ５５１０のこれらのセクションは、点線のボックスを用いてＰＣＵ５５１０ｂというラベルを付して象徴的に図示されている。ＰＣＵ５５１０は、装置５５００に関する様々な電力管理動作を実装し得る。ＰＣＵ５５１０は、装置５５００に関する様々な電力管理動作を実装するために、ハードウェアインタフェース、ハードウェア回路、コネクタ、レジスタなどと、ソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）とを含み得る。

様々な実施形態において、ＰＣＵ又はＰＭＵ５５１０は階層的に編成されて、階層電力管理（hierarchical power management；ＨＰＭ）を形成する。様々な実施形態のＨＰＭは、パッケージ内の構成要素のダイを横切って存在し得る自律性の島々に依然として応じながら、プラットフォームのためのパッケージレベル管理を可能にする能力及びインフラストラクチャを構築する。ＨＰＭは、ドメインへの物理パーティションの予め決定されたマッピングを想定しない。ＨＰＭドメインは、ダイレット内に集積された機能と揃えられ、ダイレット境界に揃えられ、１つ以上のダイレットに揃えられ、コンパニオンダイに揃えられ、又はディスクリートＣＸＬデバイスにさえ揃えられることができる。ＨＰＭは、同一のダイ又は別個のダイに集積された専有機能又はサードパーティ機能、及び更にはパッケージ内にあり得るＣＸＬ（例えば、Ｆｌｅｘｂｕｓ）を介して接続されたアクセラレータと混ぜ合わされた、又は離散したフォームファクタにある、同一のダイの複数のインスタンスの集積に対処する。

ＨＰＭは、設計者がスケーラビリティ、モジュール性、及び後での結合（late binding）の目標を満たすことを可能にする。ＨＰＭはまた、フラットスキームでは無効にされることに代えて、他のダイ上に既に存在していることがあるＰＭＵ機能を活用することを可能にする。ＨＰＭは、任意の機能集合の管理を、それらの集積レベルとは無関係に、可能にする。様々な実施形態のＨＰＭは、スケーラブルであり、モジュール式であり、対称マルチチッププロセッサ（ＭＣＰ）と共に動作し、及び非対称ＭＣＰと共に動作する。例えば、ＨＰＭは、信号ＰＭコントローラ及びパッケージインフラストラクチャが合理的なスケーリング限界を超えて成長することを必要としない。ＨＰＭは、ベースのダイのインフラストラクチャを変更する必要なく、後でパッケージ内にダイを追加することを可能にする。ＨＰＭは、異なるプロセステクノロジノードのダイを単一のパッケージ内で結合させる非集約的ソリューションのニーズに対処する。ＨＰＭはまた、パッケージ上及びパッケージ外でのコンパニオンダイ集積ソリューションのニーズにも対処する。

様々な実施形態において、各ダイ（又はダイレット）が、電力管理ユニット（ＰＭＵ）又はｐユニットを含む。例えば、プロセッサダイは、監督者ｐユニット、被監督者ｐユニット、又は二役の監督者／被監督者ｐユニットを有することができる。一部の実施形態において、Ｉ／Ｏダイは、例えば監督者及び／又は被監督者ｐユニットなど、それ自身の二役のｐユニットを有する。各ダイ内のｐユニットは、一般ｐユニットのインスタンスであることができる。１つのそのような例において、全てのｐユニットが同じ能力及び回路を持つが、監督者、被監督者、及び／又は両方の役割を担うように（動的又は静的に）構成される。一部の実施形態において、計算ダイのｐユニットは計算ｐユニットのインスタンスであり、ＩＯダイのｐユニットは、計算ｐユニットとは異なるＩＯ ｐユニットのインスタンスである。役割に応じて、ｐユニットは、マルチチップモジュール及び／又はコンピューティングプラットフォームの電力を管理するための特定の責任を得る。マルチチップモジュール又はシステム・オン・チップ内のダイに関して様々なｐユニットを説明しているが、ｐユニットはまた、例えばＩ／Ｏ装置などの外部装置の一部であることもできる。

ここでは、様々なｐユニットは同じである必要はない。ＨＰＭアーキテクチャは、多大に異なるタイプのｐユニットを動作させることができる。ｐユニットの１つの共通の機能は、それらがＨＰＭメッセージを受信することが期待され且つそれらを理解できることが期待されるというものである。一部の実施形態において、ＩＯダイのｐユニットは、計算ダイのｐユニットとは異なり得る。例えば、ＩＯ ｐユニット内の各クラスのレジスタのレジスタインスタンス数は、計算ダイのｐユニットにおけるそれとは異なる。ＩＯダイは、ＣＸＬ接続されたデバイスのＨＰＭ監督者である能力を有するが、計算ダイはその能力を有する必要はないとし得る。ＩＯダイ及び計算ダイはまた、異なるファームウェアフロー、及び異なり得るファームウェアイメージを有する。これらは、実装が為し得る選択である。ＨＰＭアーキテクチャは、１つのスーパーセットファームウェアイメージを有することを選択することができ、また、ファームウェアが関連付けられたダイのタイプに該当するフローを選択的に実行することができる。あるいは、各ｐユニットタイプに対してカスタマファームウェアが存在することができ、それは、各ｐユニットタイプに対するファームウェアストレージ要求のサイズ決めを、いっそう効率化することを可能にする。

各ダイ内のｐユニットは、監督者ｐユニットとして、被監督者ｐユニットとして、又は監督者／被監督者の二役を有するように構成されることができる。従って、ｐユニットは、様々なドメインに対して監督者又は被監督者の役割を果たすことができる。様々な実施形態において、ｐユニットの各インスタンスは、ローカルの専用リソースを自律的に管理することができるとともに、データを集約し且つインスタンス間で通信して、共有リソース監督者として構成されたインスタンスによる共有リソース管理を可能にする構造を含む。複数のｐユニット間の管理及びフローを容易にするために重複されて構成されることができるメッセージ及びワイヤベースのインフラストラクチャが提供される。

一部の実施形態において、監督者ｐユニットによって被監督者ｐユニットに、電力及び熱の閾値が通信される。例えば、監督者ｐユニットは、各ダイのワークロード（現在及び将来）、各ダイの電力測定値、及び他のパラメータ（例えば、プラットフォームレベルの電力境界）を知り、各ダイについて新たな電力限界を決定する。そして、これらの電力限界が、監督者ｐユニットによって被監督者ｐユニットに、１つ以上のインターコネクト及びファブリックを介して通信される。一部の実施形態において、ファブリックは、第１のファブリック、第２のファブリック、及び高速応答インターコネクトを含んだ、ファブリック及びインターコネクトのグループを指し示す。一部の実施形態において、第１のファブリックは、監督者ｐユニットと被監督者ｐユニットとの間での一般的な通信に使用される。それら一般的な通信は、多数のファクタ（例えば、将来のワークロード、ユーザ挙動など）に基づいて計画されるダイの電圧、周波数、及び／又は電力状態の変更を含む。一部の実施形態において、第２のファブリックは、監督者ｐユニットと被監督者ｐユニットとの間での、より高い優先度の通信に使用される。より高い優先度の通信の例は、生じ得る熱暴走状態、信頼性問題などのためにスロットルすべきとのメッセージを含む。一部の実施形態において、高速応答インターコネクトは、全てのダイの高速スロットル又はハードスロットルを通信するために使用される。この場合、監督者ｐユニットが、例えば他の全てのｐユニットに高速スロットルメッセージを送信し得る。一部の実施形態において、高速応答インターコネクトは、その機能が第２のファブリックによって実行されることができるレガシーインターコネクトである。

様々な実施形態のＨＰＭアーキテクチャは、対称及び／又は非対称ダイのスケーラビリティ、モジュール性、及び後での結合を可能にする。ここで、対称ダイは、同じサイズ、タイプ、及び／又は機能のダイであり、非対称ダイは、異なるサイズ、タイプ、及び／又は機能のダイである。階層的アプローチはまた、伝統的なフラット電力管理スキームでは無効にされることに代えて、他のダイ上に既に存在していることがあるＰＭＵ機能を活用することを可能にする。ＨＰＭは、ドメインへの物理パーティションの予め決定されたマッピングを想定しない。ＨＰＭドメインは、ダイレット内に集積された機能と揃えられ、ダイレット境界に揃えられ、１つ以上のダイレットに揃えられ、コンパニオンダイに揃えられ、又はディスクリートＣＸＬデバイスにさえ揃えられることができる。ＨＰＭは、任意の機能集合の管理を、それらの集積レベルとは無関係に、可能にする。一部の実施形態において、ｐユニットは、１つ以上のファクタに基づいて監督者ｐユニットを宣言する。それらのファクタは、メモリサイズ、物理的制約（例えば、ピンアウトの数）、及びプロセッサの物理的限界を決定するセンサの位置（例えば、温度、電力消費など）を含む。

様々な実施形態のＨＰＭアーキテクチャは、単一のｐユニットインスタンスがプロセッサ全体を認識する必要がないように、電力管理をスケーリングする手段を提供する。これは、より小さな粒度での電力管理を可能にし、応答時間及び有効性を向上させる。階層構造が、ユーザに対するモノリシックな視点を維持する。例えば、オペレーティングシステム（ＯＳ）レベルで、ＨＰＭアーキテクチャは、たとえそのＰＭＵが１つ以上の監督者－被監督者構成で物理的に分散されていても、ＯＳに単一のＰＭＵビューを与える。

一部の実施形態において、ＨＰＭアーキテクチャは中央集権化され、１つの監督者が全ての被監督者を制御する。一部の実施形態において、ＨＰＭアーキテクチャは非中央集権化され、様々なダイ内の様々なｐユニットがピア・ツー・ピア通信によって電力管理全体を制御する。一部の実施形態において、ＨＰＭアーキテクチャは分散され、異なるドメインには異なる監督者が存在する。分散アーキテクチャの一例は、ツリー状アーキテクチャである。

一部の実施形態において、装置５５００は、例えば、装置５５００に関する様々な電力管理動作を実装するために、電力管理集積回路（ＰＭＩＣ）５５１２を含む。一部の実施形態において、ＰＭＩＣ５５１２は、リコンフィギュラブル電力管理ＩＣ（ＲＰＭＩＣ）及び／又はＩＭＶＰ（Intel（登録商標） Mobile Voltage Positioning）である。一例において、ＰＭＩＣは、プロセッサ５５０４とは別個のＩＣダイ内にある。これは、装置５５００に関する様々な電力管理動作を実装し得る。ＰＭＩＣ５５１２は、装置５５００に関する様々な電力管理動作を実装するために、ハードウェアインタフェース、ハードウェア回路、コネクタ、レジスタなどと、ソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）とを含み得る。

一例において、装置５５００は、ＰＣＵ５５１０又はＰＭＩＣ５５１２の一方又は両方を含む。一例において、ＰＣＵ５５１０又はＰＭＩＣ５５１２のいずれか一方は、装置５５００内に存在しなくてもよく、それ故に、これらのコンポーネントは点線を用いて図示されている。

装置５５００の様々な電力管理動作は、ＰＣＵ５５１０によって、ＰＭＩＣ５５１２によって、又はＰＣＵ５５１０とＰＭＩＣ５５１２との組み合わせによって実行され得る。例えば、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２は、装置５５００の様々なコンポーネントに関する電力状態（例えば、Ｐ状態）を選択し得る。例えば、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２は、装置５５００の様々なコンポーネントに関する電力状態を（例えば、ＡＣＰＩ（Advanced Configuration and Power Interface）仕様に従って）選択し得る。単なる一例として、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２は、装置５５００の様々なコンポーネントに、スリープ状態、アクティブ状態、適切なＣ状態（例えば、ＡＣＰＩ仕様に従った、Ｃ０状態、又は他の適切なＣ状態）などに遷移させ得る。一例において、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２は、ＶＲ５５１４によって出力される電圧及び／又はクロック発生器によって出力されるクロック信号の周波数を、例えば、それぞれＶＩＤ信号及び／又はＦＩＤ信号を出力することによって制御し得る。一例において、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２は、バッテリ電力使用量、バッテリ５５１８の充電、及び電力節減動作に関係する機能を制御し得る。

クロック発生器５５１６は、位相ロックループ（ＰＬＬ）、周波数ロックループ（ＦＬＬ）、又は任意の好適なクロック源を有することができる。一部の実施形態において、プロセッサ５５０４の各コアが、それ自身のクロック源を持つ。斯くすると、各コアは、他のコアの動作周波数とは独立の周波数で動作することができる。一部の実施形態において、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２は、適応的又は動的な周波数スケーリング又は調整を実行する。例えば、あるプロセッサコアのクロック周波数が、そのコアがその最大電力消費閾値又は制限値で動作していない場合に上昇され得る。一部の実施形態において、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２は、プロセッサの各コアの動作条件を決定し、そして、コアが目標性能レベルよりも下で動作しているとＰＣＵ５５１０及び／又はＰＭＩＣ５５１２が判定したとき、そのコアのクロック源（例えば、そのコアのＰＬＬ）がロックを失うことなく、機に乗じてそのコアの周波数及び／又は電源電圧を調整する。例えば、コアが、そのコア又はプロセッサ５５０４に対して割り当てられた総電流よりも小さい電流を電力供給レールから引き出している場合に、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２は、そのコア又はプロセッサ５５０４がより高い性能レベルを発揮することができるように、（例えば、クロック周波数及び／又は電源電圧レベルを上昇させることによって）そのコア又はプロセッサ５５０４に対する電力引き出しを一時的に増加させることができる。斯くして、製品の信頼性を損なうことなく、プロセッサ５５０４に対して電圧及び／又は周波数を一時的に上昇させることができる。

一例において、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２は、例えば、電力測定回路５５４２、温度測定回路５５４０からの測定結果、バッテリ５５１８の充電レベル、及び／又は電力管理のために使用され得る他の適切な情報を受信することに少なくとも部分的に基づいて、電力管理動作を実行し得る。この目的のために、ＰＭＩＣ５５１２は、システム／プラットフォームの電力／熱挙動に対して影響を持つ１つ以上のファクタにおける様々な値／変動を検知／検出するために、１つ以上のセンサに通信可能に結合される。該１つ以上のファクタの例は、電流、電圧ドループ、温度、動作周波数、動作電圧、電力消費、コア間通信活動などを含む。これらのセンサのうちの１つ以上は、コンピューティングシステムの１つ以上のコンポーネント又は論理／ＩＰブロックと物理的に近接して（且つ／或いは熱的に接触／結合して）設けられ得る。さらに、少なくとも一実施形態において、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２に直接的に（１つ以上の）センサを結合することで、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２が、それらセンサのうちの１つ以上によって検出された（１つ以上の）値に少なくとも部分的に基づいてプロセッサコアエネルギーを管理することを可能にしてもよい。

装置５５００のソフトウェアスタックの一例も図示している（しかし、ソフトウェアスタックの全ての要素が図示されているわけではない）。単なる一例として、プロセッサ５５０４は、アプリケーションプログラム５５５０、オペレーティングシステム５５５２、１つ以上の電力管理（ＰＭ）向けアプリケーションプログラム（例えば、概してＰＭアプリケーション５５５８として参照する）、及び／又はこれらに類するものを実行し得る。ＰＭアプリケーション５５５８はまた、ＰＣＵ５５１０及び／又はＰＭＩＣ５５１２によって実行されてもよい。ＯＳ５５５２も、１つ以上のＰＭアプリケーション５５５６ａ、５５５６ｂ、５５５６ｃを含み得る。ＯＳ５５５２はまた、様々なドライバ５５５４ａ、５５５４ｂ、５５５４ｃなどを含むことができ、それらのうちの一部は電力管理目的に特有のものとし得る。一部の実施形態において、装置５５００は更に、基本入力／出力システム（ＢＩＯＳ）５５２０を含み得る。ＢＩＯＳ５５２０は、（例えば、１つ以上のドライバ５５５４を介して）ＯＳ５５５２と通信し、プロセッサ５５０４と通信し、等々とし得る。

例えば、ＰＭアプリケーション５５５８、５５５６、ドライバ５５５４、ＢＩＯＳ５５２０などのうちの１つ以上を使用して、例えば、装置５５００の様々なコンポーネントの電圧及び／又は周波数を制御するため、装置５５００の様々なコンポーネントのウェイクアップ状態、スリープ状態、及び／又は他の適切な電力状態を制御するため、バッテリ電力使用量、バッテリ５５１８の充電、電力節減動作に関係する機能を制御するため、などの電力管理向けタスクを実装し得る。

一部の実施形態において、バッテリ５５１８は、バッテリ上に均一な圧力を可能にする圧力チャンバを備えたＬｉ金属バッテリである。圧力チャンバは、バッテリに均一な圧力を与えるために使用される金属板（例えば、均圧プレート）によって支持される。圧力チャンバは、加圧ガス、弾性材料、バネ板等を含み得る。圧力チャンバの外皮は、（金属）膜によってそのエッジで拘束されて自由に曲がるが、なおも、バッテリセルを圧迫しているプレートに均一な圧力を与える。圧力チャンバは、バッテリに均一な圧力を与え、それが、例えば２０％長いバッテリ寿命を持った、高エネルギー密度のバッテリを可能にするために使用される。

一部の実施形態において、バッテリ５５１８は、ハイブリッドテクノロジを含む。例えば、高エネルギー密度の電荷を担持するデバイス（例えば、Ｌｉ－Ｉｏｎバッテリ）と低エネルギー密度の電荷を担持するデバイス（例えば、スーパーキャパシタ）との混合物が、電池又は蓄積デバイスとして使用される。一部の実施形態において、コントローラ（例えば、ハードウェア、ソフトウェア、又はそれらの組み合わせ）が、ピーク電力パターンを分析するために使用され、ピーク電力シェービング機能のためのサービス時間を最大化しながら、高エネルギー密度電荷担持デバイスベースのバッテリセルの全寿命に対する影響を最小化する。コントローラは、バッテリ５５１８の一部であってもよいし、ｐユニット５５１０ｂの一部であってもよい。

一部の実施形態において、ＰＣＵ５５１０ａ／ｂ上で実行されるｐＣｏｄｅは、ｐＣｏｄｅのランタイムサポートのための追加の計算及び遠隔測定（テレメトリ）リソースを可能にする能力を有する。ここでは、ｐＣｏｄｅは、ＳｏＣ５５０１の性能を管理するためにＰＣＵ５５１０ａ／ｂによって実行されるファームウェアを指す。例えば、ｐＣｏｄｅは、プロセッサに関する周波数及び適切な電圧を設定し得る。ｐＣｏｄｅの一部は、ＯＳ５５５２を介してアクセス可能である。様々な実施形態において、ワークロード、ユーザ挙動、及び／又はシステム条件に基づいてエネルギー性能嗜好（Energy Performance Preference；ＥＰＰ）を動的に変更する機構及び方法が提供される。ＯＳ５５５２とｐＣｏｄｅとの間には、明確に定められたインタフェースが存在し得る。該インタフェースは、幾つかのパラメータのソフトウェア設定を可能に又は容易にすることができ、及び／又はｐＣｏｄｅへのヒントを提供することができる。一例として、性能の方が重要であるのか、それともバッテリ寿命の方が重要であるのかについて、ＥＰＰパラメータがｐＣｏｄｅアルゴリズムに通知する。

このサポートも、以下のようにしてＯＳによって行われることができ、それは、ＯＳ５５５２の一部として機械学習サポートを含め、そして、機械学習予測によって、ＯＳがハードウェア（例えば、ＳｏＣ５５０１の様々なコンポーネント）に対してヒントを与えるＥＰＰ値を調整することによって、又は、ダイナミックチューニングテクノロジー（ＤＴＴ）ドライバによって行われるのと同様の方法で機械学習予測をｐＣｏｄｅに届けることによって、のいずれかによって行われ得る。このモデルでは、ＯＳ５５５２は、ＤＴＴに利用可能であるのと同じテレメトリのセットを見ることができるとし得る。ＤＴＴ機械学習ヒント設定の結果として、ｐＣｏｄｅは、活性化タイプの機械学習予測に従って最適な電力及び性能結果を達成するために、内部アルゴリズムを調整し得る。例として、ｐＣｏｄｅは、ユーザ活動に対する高速応答を可能にするためにプロセッサ利用率変化に対する責任を増大させたり、プロセッサ利用に対する責任を低減させることによって又はもっと多くの電力を節減して省エネ最適化を調整することによって失われる性能を増大させることによってのいずれかでエネルギー節減へのバイアスを増大させたりすることができる。このアプローチは、有効にされる活動のタイプが、システムが可能にするもの以上の性能レベルを失わせる場合に、より多くのバッテリ寿命を節約することを容易にし得る。ｐＣｏｄｅは、動的ＥＰＰ用のアルゴリズムを含むことができ、該アルゴリズムは、ＯＳ５５５２からの１つと、例えばＤＴＴなどのソフトウェアからのもう１つとの、２つの入力を取り、より高い性能及び／又は応答性を提供することを選択的に選択し得る。この方法の一部として、ｐＣｏｄｅは、ＤＴＴにおいて、複数の異なるタイプの活動についてＤＴＴに対する自身の反応を調整するオプションを有効にし得る。

一部の実施形態において、ｐＣｏｄｅは、バッテリモードにおけるＳｏＣの性能を向上させる。一部の実施形態において、ｐＣｏｄｅは、バッテリモードにおいて、劇的に高いＳｏＣピーク電力限界レベル（ひいては、より高いターボ性能）を可能にする。一部の実施形態において、ｐＣｏｄｅは、電力スロットリングを実装し、インテルのダイナミックチューニングテクノロジー（ＤＴＴ）の一部である。様々な実施形態において、ピーク電力限界はＰＬ４として参照される。しかしながら、実施形態は、他のピーク電力限界にも適用可能である。一部の実施形態において、ｐＣｏｄｅは、システムが予期せぬシャットダウン（又はブラックスクリーンになること）をしないようにＶｔｈ閾値電圧（プラットフォームがＳｏＣをスロットリングすることになる電圧レベル）を設定する。一部の実施形態において、ｐＣｏｄｅは、閾値電圧（Ｖｔｈ）に従って、Psoc,pk ＳｏＣピーク電力限界（例えば、ＰＬ４）を計算する。これらは、２つの従属パラメータであり、一方が設定されれば、他方を計算することができる。ｐＣｏｄｅは、システムパラメータ及び動作履歴に基づいて、一方のパラメータ（Ｖｔｈ）を最適に設定するために使用される。一部の実施形態において、ｐＣｏｄｅは、利用可能なバッテリ電力（これはゆっくりと変化する）に基づいてスロットリングレベル（Psoc,th）を動的に計算してＳｏＣスロットリングピーク電力（Psoc,th）を設定するためのスキームを提供する。一部の実施形態において、ｐＣｏｄｅは、Psoc,thに基づいて周波数及び電圧を決定する。この場合、スロットリングイベントは、ＳｏＣ性能に対する負の影響をあまり有しない。様々な実施形態は、最大性能（Ｐｍａｘ）フレームワークが動作することを可能にするスキームを提供する。

一部の実施形態において、ＶＲ５５１４は、ＶＲ５５１４のハイサイドのスイッチを通る電流をセンシング及び／又は測定するための電流センサを含む。一部の実施形態において、電流センサは増幅器を使用し、該増幅器は、該増幅器の入力オフセットをセンシングするよう、フィードバックにて容量結合された入力を有し、該入力オフセットは測定中に補償されることができる。一部の実施形態において、フィードバックにて容量結合された入力を有する増幅器は、フィードバックループ利得及び／又は帯域幅がより高くなるように、入力コモンモード仕様が緩和される領域で当該増幅器を動作させるように使用される。一部の実施形態において、フィードバックにて容量結合された入力を有する増幅器は、スイッチ区域の電力系統への混乱を少なくする局所的でクリーンな供給電圧を生成するために、高ＰＳＲＲ（電源除去比）レギュレータを使用することによって、コンバータ入力電圧からセンサを動作させるために使用される。一部の実施形態において、設計変形を用いて、入力電圧とコントローラ供給との間の差をサンプリングし、電力スイッチとレプリカスイッチとの間のドレイン電圧の差を再現することができる。これは、センサが電源電圧に曝されないことを可能にする。一部の実施形態において、フィードバックにて容量結合された入力を有する増幅器は、電流センシング中の入力電圧の電力供給網関連（ＰＤＮ関連）変化を補償するために使用される。

一部の実施形態は、ＵＳＢ ＴＹＰＥ－Ｃデバイス５５２９の状態に基づいてＳｏＣ５５０１のピーク電力を調整するために３つのコンポーネントを使用する。それらのコンポーネントは、ＯＳピーク電力マネジャ（ＯＳ５５５２の一部）、ＵＳＢ ＴＹＰＥ－Ｃコネクタマネジャ（ＯＳ５５５２の一部）、ＵＳＢ ＴＹＰＥ－Ｃプロトコルデバイスドライバ（例えば、ドライバ５５５４ａ、５５５４ｂ、５５５４ｃのうちの１つ）を含む。一部の実施形態において、ＵＳＢ ＴＹＰＥ－Ｃ電力シンクデバイスがＳｏＣ５５０１に対して脱着されるときに、ＵＳＢ ＴＹＰＥ－ＣコネクタマネジャがＯＳピーク電力マネジャに、同期要求を送り、そして、上記電力シンクがデバイス状態を遷移させるときに、ＵＳＢ ＴＹＰＥ－Ｃプロトコルデバイスドライバがピーク電力マネジャに同期要求を送る。一部の実施形態において、ピーク電力マネジャは、ＵＳＢ ＴＹＰＥ－Ｃコネクタが電力シンクに取り付けられ且つアクティブ（例えば、高電力デバイス状態）にあるとき、ＣＰＵから電力バジェットを受ける。一部の実施形態において、ピーク電力マネジャは、ＵＳＢ ＴＹＰＥ－Ｃコネクタが外されるとき、又はＵＳＢ ＴＹＰＥ－Ｃコネクタが取り付けられていて、電力シンクデバイスがアイドル（最低デバイス状態）にあるとき、性能のためにＣＰＵに電力バジェットを返還する。

一部の実施形態において、ＢＩＯＳパワーアップフロー及びスリープ終了フロー（例えば、Ｓ３、Ｓ４、及び／又はＳ５）のために最良の動作プロセッシングコアを動的に選ぶためのロジックが提供される。ブートストラッププロセッサ（ＢＳＰ）の選択が、任意の時点での固定されたハードウェア選択に代えて、早期パワーアップ時間に移行される。最大のブート性能の場合、このロジックは、早期パワーアップ時間で、最も高速であることが可能なコアをＢＳＰとして選択する。また、最大の電力節減の場合、このロジックは、最も電力効率の良いコアをＢＳＰとして選択する。ＢＳＰを選択するためのプロセッサ又はスイッチングは、ブートアップ及びパワーアップフロー（例えば、Ｓ３、Ｓ４、及び／又はＳ５フロー）の間に発生する。

一部の実施形態において、ここでのメモリは、マルチレベルメモリアーキテクチャにて編成され、それらの性能は、非中央集権化スキームによって統治される。この非中央集権化スキームは、ｐユニット５５１０及びメモリコントローラを含む。一部の実施形態において、このスキームは、プロセッサコアから遠く離れたメモリレベルをアプリケーションがどのように使用しているかに基づいて、プラットフォーム５５００内のプロセッサから次第に遠ざかるメモリレベルについて、例えば電力、熱、コスト、レイテンシ、及び性能などの複数のパラメータを動的にバランスさせる。一部の例において、ファーメモリ（far memory；ＦＭ）の状態について決定を行うことが非中央集権化される。例えば、プロセッサ電力管理ユニット（ｐユニット）、ニアメモリコントローラ（near memory controller；ＮＭＣ）、及び／又はファーメモリホストコントローラ（far memory host controller；ＦＭＨＣ）が、それらそれぞれのレベルでＦＭの電力及び／又は性能状態についての決定を行う。これらの決定を連携させて、所与の時点での、ＦＭの、最適といえる電力及び／又は性能状態が提供される。メモリの電力及び／又は性能状態は、（１つ以上の）プロセッサがある特定の電力状態にあるときでも、変化するワークロード及び他のパラメータに合わせて適応的に変化する。

一部の実施形態において、ユーザクリティカルなタスクを実行しているコアについて改善された１サイクル当たり命令実行数（ＩＰＣ）及び性能を達成するために、アイドル状態に入るコアにスケジュールされることが予期されるスレッドの性能及び／又は応答性のニーズを考慮に入れることによって最適な電力状態選択を提供するものであるハードウェアとソフトウェアとの協調によるプロセッサ電力状態ポリシー（例えば、Ｃ状態向けのポリシー）が実装される。このスキームは、システム・オン・チップ上で実行される重要な及び／又はユーザクリティカルなスレッドに対して応答性の利得を届ける能力を提供する。複数のプロセッシングコアに結合されたｐユニット５５１０が、コンテキストスイッチにおけるスレッドの優先度に基づいて、複数のプロセッシングコアのうちの少なくとも１つのプロセッシングコアに関する電力状態又は性能状態へのバイアスを指し示すヒントを、オペレーティングシステム５５５２から受信する。

明細書における“ある実施形態”、“一実施形態”、“一部の実施形態”、又は“他の実施形態”への言及は、それらの実施形態に関連して記述される特定の機構、構造又は特徴が、必ずしも全ての実施形態においてなく、少なくとも一部の実施形態に含まれることを意味する。“ある実施形態”、“一実施形態”又は“一部の実施形態”が様々に現れることは、必ずしもすべてが同じ実施形態に言及しているわけではない。明細書が、コンポーネント、機構、構造、又は特徴が含まれ“てもよい”、“ることがある”又は“得る”と述べている場合、その特定のコンポーネント、機構、構造、又は特徴は含められる必要がない。明細書又は請求項が“ａ”又は“ａｎ”を付けて要素に言及する場合、それは、それらの要素が１つだけ存在することを意味するわけではない。明細書又は請求項が“ａｎ ａｄｄｉｔｉｏｎａｌ”を付けて要素に言及する場合、それは、その追加の要素が２つ以上あることを除外するものではない。

明細書全体を通して、及び特許請求の範囲において、用語“接続され”は、中間デバイスなしでの、接続された物の間の例えば電気的、機械的又は磁気的な接続などの直接的な接続を意味する。

用語“結合され”は、例えば、接続された物の間の例えば直接的な電気的、機械的、若しくは磁気的な接続、又は１つ以上の受動的若しくは能動的な中間デバイスを介した間接的な接続などの、直接的又は間接的な接続を意味する。

用語“隣接した”は、ここでは概して、ある物が他の物に隣にある（例えば、すぐ隣、又はそれらの間に１つ以上の物を置いて近接）又は境を接している（例えば、くっついている）位置を指す。

用語“回路”又は“モジュール”は、所望の機能を提供するよう互いに協働するように構成された１つ以上の受動及び／又は能動コンポーネントを指し得る。

用語“信号”は、少なくとも１つの電流信号、電圧信号、磁気信号、又はデータ／クロック信号を指し得る。“ａ”、“ａｎ”、“ｔｈｅ”の意味は複数参照を含む。“ｉｎ”の意味は“ｉｎ”及び“ｏｎ”を含む。

用語“アナログ信号”は、ここでは概して、信号の時間変化する特徴（変数）が、何らかの他の時間変化する量を表すものである、すなわち、別の時変信号と類似である連続的な信号を指す。

用語“デジタル信号”は、例えば、任意のビットストリーム、又はデジタル化された（サンプリングされてアナログ－デジタル変換された）アナログ信号といった、一連の離散値（数量化された離散時間信号）、を表すものである物理信号である。

用語“スケーリング”は概して、設計（回路図及びレイアウト）をあるプロセス技術から別のプロセス技術へと変換することを指し、後にレイアウト面積において縮小され得る。一部のケースにおいて、スケーリングはまた、設計をあるプロセス技術から別のプロセス技術へと大型化し、後にレイアウト面積において拡大され得る。用語“スケーリング”は概して、同じテクノロジーノードの中でレイアウト及びデバイスを小型化又は大型化することも指す。用語“スケーリング”はまた、例えば電源レベルといった別のパラメータに対して相対的に信号周波数の調整（例えば、低速化又は高速化、すなわち、それぞれ、スケールダウン又はスケールアップ）することを指し得る。

用語“実質的に”、“近い”、“近似的に”、“ほぼ”、及び“約”は概して、目標値の±１０％以内であることを指す。

別段の断りがない限り、共通のオブジェクトを記述するための序数形容詞“第１の”、“第２の”、“第３の”などの使用は、単に、同様のオブジェクトの異なるインスタンスが参照されていることを示すものであり、そのように記述されるオブジェクトが、時間的に、空間的に、ランク付けにおいて、又は何らかの他のやり方で、所与のシーケンスになければならないことを意味する意図はない。

本開示の目的で、“Ａ及び／又はＢ”及び“Ａ又はＢ”という言い回しは、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。本開示の目的で、“Ａ、Ｂ、及び／又はＣ”という言い回しは、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ及びＣ）を意味する。

明細書及び特許請求の範囲において、存在する場合に、用語“左”、“右”、“前”、“後”、“頂部”、“底部”、“上”、“下”、及びこれらに類するものは、説明の目的で使用されており、必ずしも恒久的な相対位置を記載するために使用されているわけではない。

指摘しておくことには、他の図の要素と同じ参照符号（又は名称）を持つ図の要素は、記載されたものと同様にして動作又は機能することができるが、そのように限定されるものではない。

実施形態の目的で、ここに記載される様々な回路及び論理ブロック内のトランジスタは、金属酸化膜半導体（ＭＯＳ）トランジスタ又はそれらの派生物であり、ＭＯＳトランジスタは、ドレイン、ソース、ゲート、及びバルク端子を含む。トランジスタ及び／又はＭＯＳトランジスタ派生物はまた、トライゲート及びＦｉｎＦＥＴトランジスタ、ゲートオールアラウンド円筒型トランジスタ、トンネリングＦＥＴ（ＴＦＥＴ）、スクエアワイヤ、又は矩形リボン型トランジスタ、強誘電体ＦＥＴ（ＦｅＦＥＴ）、又はカーボンナノチューブ若しくはスピントロニックデバイスのようなトランジスタ機能を実現する他のデバイスを含む。ＭＯＳＦＥＴの対称的なソース及びドレイン端子は、言い換えれば、相等しい端子であり、ここでは交換可能に使用される。一方、ＴＦＥＴデバイスは、非対称のソース及びドレイン端子を有する。当業者が理解することには、開示の範囲から逸脱することなく、例えばバイポーラ接合トランジスタ（ＢＪＴ ＰＮＰ／ＮＰＮ）、ＢｉＣＭＯＳ、ＣＭＯＳなどといった他のトランジスタも使用され得る。

ここでは、用語“ダイ”は概して、プロセッサコアを構成するトランジスタ又は他のコンポーネントが存在し得る連続したシングルピースの半導体材料（例えば、シリコン）を指す。マルチコアプロセッサは、単一のダイ上に２つ以上のプロセッサを有し得るが、代わりに、２つ以上のプロセッサが２つ以上のそれぞれのダイ上に設けられてもよい。各ダイは、専用の電力コントローラ若しくは電力制御ユニット（ｐユニット）、又は監督者若しくは被監督者として動的若しくは静的に構成され得る電力コントローラ若しくは電力制御ユニット（ｐユニット）を有する。一部の例において、ダイ同士は、同じサイズ及び機能のもの、すなわち、対称コアである。しかし、ダイはまた、非対称であることもできる。例えば、一部のダイは、他のダイとは異なるサイズ及び／又は機能を持つ。各プロセッサはまた、ダイレット又はチップレットであってもよい。ここでは、用語“ダイレット”又は“チップレット”は概して、物理的に別個の半導体ダイを指し、典型的に、ダイ境界を横切るファブリックが、２つの別個のファブリックというより単一のファブリックのように機能することを可能にするようにして、隣接するダイに接続される。従って、少なくとも一部のダイはダイレットであってもよい。各ダイレットが、監督者、被監督者、又はこれらの双方として動的又は静的に構成され得る１つ以上のｐユニットを含むことができる。

ここでは、用語“ファブリック”は概して、既知の一組の、発信元、宛先、ルーティングルール、トポロジ、及び他のプロパティ、を有する通信機構を指す。発信元及び宛先は、例えば電力管理ユニットなどの、任意のタイプのデータハンドリング機能ユニットとし得る。ファブリックは、ダイのｘ－ｙ平面に沿って広がる二次元、及び／又は垂直及び水平に配置されたダイのスタックのｘ－ｙ－ｚ平面に沿って広がる三次元（３Ｄ）とすることができる。単一のファブリックが複数のダイに及んでもよい。ファブリックは、例えばメッシュトポロジ、スタートポロジ、デイジーチェーントポロジなどの任意のトポロジをとることができる。ファブリックは、複数のエージェントを有するネットワーク・オン・チップ（ＮｏＣ）の一部であってもよい。それらのエージェントは、任意の機能ユニットとすることができる。

ここでは、用語“プロセッサコア”は概して、他のコアと並列に一度に１つのプログラムスレッドを実行することができる独立した実行ユニットを指す。プロセッサコアは、監督者又は被監督者として動的若しくは静的に構成され得る専用の電力コントローラ又は電力制御ユニット（ｐユニット）を含み得る。この専用のｐユニットは、一部の例において、自律ｐユニットとしても参照される。一部の例において、全てのプロセッサコアが、同じサイズ及び機能のものであり、すなわち、対称コアである。しかしながら、プロセッサコアは非対称であってもよい。例えば、一部のプロセッサコアは、他のプロセッサコアとは異なるサイズ及び／又は機能を持つ。プロセッサコアは、仮想プロセッサコアであってもよいし、物理プロセッサコアであってもよい。

ここでは、用語“インターコネクト”は、２つ以上のポイント又はノードの間の通信リンク又はチャネルを指す。インターコネクトは、例えばワイヤ、ビア、導波路、受動コンポーネント、及び／又は能動コンポーネントなどの、１つ以上の別個の導電経路を有し得る。インターコネクトはまた、ファブリックを有してもよい。

ここでは、用語“インタフェース”は概して、インターコネクトと通信するために使用されるソフトウェア及び／又はハードウェアを指す。インタフェースは、インターコネクト又は１つ以上のワイヤ上でデータを送受信するためのロジック及びＩ／Ｏドライバ／レシーバを含み得る。

ここでは、用語“ドメイン”は概して、類似の特性（例えば、供給電圧、動作周波数、回路又はロジックのタイプ、及び／又はワークロードタイプ）を持ち、且つ／或いは特定のエージェントによって制御される論理的又は物理的境界を指す。例えば、ドメインは、特定の監督者によって制御される論理ユニット又は機能ユニットのグループとし得る。ドメインは、自律境界（Autonomous Perimeter；ＡＰ）としても参照され得る。ドメインは、システム・オン・チップ（ＳｏＣ）全体又はＳｏＣの一部とすることができ、ｐユニットによって統治される。

ここでは、用語“監督者（supervisor）”は概して、単独で又は１つ以上の他のｐユニットと協働して１つ以上の関連する電力ドメインについて電力及び性能関連パラメータを監視及び管理するものである電力コントローラ又は電力管理ユニット（“ｐユニット”）を指す。電力／性能関連パラメータは、以下に限られないが、ドメイン電力、プラットフォーム電力、電圧、電圧ドメイン電流、ダイ電流、ロードライン、温度、デバイス待ち時間、利用率、クロック周波数、処理効率、現在／将来のワークロード情報、及び他のパラメータを含み得る。それは、その１つ以上のドメインについての新たな電力又は性能パラメータ（限界、平均動作など）を決定し得る。そして、これらのパラメータが、１つ以上のファブリック及び／又はインターコネクトを介して、被監督者のｐユニットに、又は例えばＶＲ若しくはクロックスロットル制御レジスタなどの制御対象又は監視対象のエンティティに直接的に、通信され得る。監督者は、１つ以上のダイのワークロード（現在及び将来）、１つ以上のダイの電力測定、及び他のパラメータ（例えば、プラットフォームレベルの電力境界）を知り、１つ以上のダイについて新たな電力制限を決定する。そして、これらの電力制限が、監督者のｐユニットによって、１つ以上のファブリック及び／又はインターコネクトを介して、被監督者のｐユニットに通信される。ダイが１つのｐユニットを有する例では、監督者（Ｓｖｏｒ）のｐユニットを監督者ダイとも称する。

ここでは、用語“被監督者（supervisee）”は概して、単独で又は１つ以上の他のｐユニットと協働して１つ以上の関連する電力ドメインについて電力及び性能関連パラメータを監視及び管理するとともに、その関連する電力ドメインについて電力及び／又は性能パラメータ（例えば、供給電圧、動作周波数、最大電流、スロットリング閾値など）を設定するよう、監督者から指示を受け取るものである、電力コントローラ又は電力管理ユニット（“ｐユニット”）を指す。ダイが１つのｐユニットを有する例では、被監督者（Ｓｖｅｅ）のｐユニットを被監督者ダイとも称する。なお、ｐユニットは、Ｓｖｏｒ、Ｓｖｅｅのいずれかとして、又はＳｖｏｒ／Ｓｖｅｅのｐユニットの両方として機能し得る。

また、特定の機構、構造、機能、又は特徴が、１つ以上の実施形態において好適なように組み合わされ得る。例えば、第１の実施形態が、第２の実施形態と、これら２つの実施形態に関連する特定の機構、構造、機能、又は特徴が相互に排他的でない場合に組み合わされ得る。

開示をその特定の実施形態に関して説明してきたが、以上の説明を踏まえて、これらの実施形態の数多くの改変、変更、及び変形が当業者に明らかになる。開示の実施形態は、添付の請求項の広い範囲に入る全てのそのような改変、変更、及び変形を包含することを意図している。

加えて、図示及び説明を簡単にするため、また、開示を不明瞭にしないため、集積回路（ＩＣ）チップ及び他のコンポーネントへの周知の電力／グランド接続は、提示される図の中に示されたり示されなかったりすることがある。また、構成がブロック図の形態で示されることがあるが、これは、開示を不明瞭にすることを避けるためであり、また、そのようなブロック図の構成の実装に関する詳細事項が、その中で本開示が実装されることになるプラットフォームに大きく依存する（すなわち、そのような詳細事項は、十分に、当業者の関与の範囲内にあるはずである）という事実に鑑みてのことである。開示の実施形態例を記述するために特定の詳細事項（例えば、回路）が説明される場合に、開示したことがそれらの特定の詳細事項を用いずに又はそれらの変形を用いて実施されることは、当業者に明らかなはずである。この記述は、故に、限定するものでなく例示するものとして見なされることになる。

様々な実施形態を例として記載する。これらの例は、好適なように組み合わされることができる。例えば、例５は例３及び／又は例７と組み合わせることができる。

例１： バッテリに結合されたバッテリトランジスタと、前記バッテリトランジスタを制御するバッテリ充電器と、前記バッテリ充電器をバイパスする回路と、前記回路及び前記バッテリトランジスタに結合された入力を持つ第１の電圧レギュレータであり、一部のプラットフォームコンポーネントが前記バッテリトランジスタに直接結合されている、第１の電圧レギュレータと、前記第１の電圧レギュレータの出力に結合された入力を持つ第２の電圧レギュレータであり、プロセッサコアへの電力を提供する第２の電圧レギュレータと、を有する装置。

例２： 前記第１の電圧レギュレータは、スイッチキャパシタ電圧レギュレータ又は高効率（例えば、８５％を上回る）中間コンバータを有する、例１の装置。

例３： 前記バッテリ充電器は、バックコンバータ又はバックブーストコンバータを含む、例１の装置。

例４： 前記バッテリ充電器は、外部ソースから入力供給を受ける、例１の装置。

例５： 当該装置は、前記第１の電圧レギュレータの前記出力に結合された入力を持つ第３の電圧レギュレータを有し、該第３の電圧レギュレータは、グラフィックスプロセッサへの電力を提供する、例１の装置。

例６： 前記バッテリ充電器はアダプタに結合される、例１の装置。

例７： 前記第１の電圧レギュレータはインダクタを含んでいない、例１の装置。

例８： 前記第１の電圧レギュレータはインダクタを含んでいる、例１の装置。

例９： 前記バッテリは、直列構成のバッテリセルである、例１の装置。

例１０： プロセッサコア及びグラフィックスプロセッサに電力を供給する下流の電力レギュレータに電力を供給する電圧レギュレータと、バッテリに結合されて該バッテリに電力を供給するバッテリ充電器であり、バックコンバータ又はバックブーストコンバータを含んだバッテリ充電器と、前記バッテリ及び前記電圧レギュレータに結合されたバッテリトランジスタであり、前記バッテリ充電器によって制御可能であるバッテリトランジスタと、を有する装置。

例１１： 前記電圧レギュレータはスイッチキャパシタ電圧レギュレータ又は他の高効率（例えば、８５％を上回る）電力変換トポロジ（共振コンバータ）を有する、例１０の装置。

例１２： 前記バッテリ充電器はアダプタに結合される、例１０の装置。

例１３： 前記電圧レギュレータはインダクタを含んでいる、例１０の装置。

例１４： 前記電圧レギュレータはインダクタを含んでいない、例１０の装置。

例１５： 前記バッテリは、直列構成のバッテリセルである、例１０の装置。

例１６： プロセッサと、グラフィックスプロセッサと、バッテリに結合されたバッテリトランジスタと、前記バッテリトランジスタを制御するバッテリ充電器であり、一部のプラットフォームコンポーネントが前記バッテリトランジスタに直接結合されている、バッテリ充電器と、前記バッテリ充電器をバイパスする回路と、前記回路及び前記バッテリトランジスタに結合された入力を持つ第１の電圧レギュレータと、前記第１の電圧レギュレータの出力に結合された入力を持つ第２の電圧レギュレータであり、前記プロセッサに電力を供給する第２の電圧レギュレータと、前記第１の電圧レギュレータの前記出力に結合された入力を持つ第３の電圧レギュレータであり、前記グラフィックスプロセッサに電力を供給する第３の電圧レギュレータと、前記プロセッサが別の装置と通信することを可能にする無線インタフェースと、を有するシステム。

例１７： 前記第１の電圧レギュレータは、スイッチキャパシタ電圧レギュレータを有し、前記第１の電圧レギュレータは、前記プロセッサ又は前記グラフィックスプロセッサのいずれかに電力を供給する、例１６のシステム。

例１８： 前記バッテリ充電器はバックコンバータを含む、例１６のシステム。

例１９： 前記バックコンバータは、外部ソースから入力供給を受ける、例１６のシステム。

例２０： 前記バッテリ充電器はアダプタに結合され、前記バッテリは、直列構成のバッテリセルである、例１６のシステム。

技術開示の性質及び骨子を読者が確認することを可能にする要約が提供される。要約は、請求項の範囲又は意味を限定するために使用されることにならないという理解の下で提出される。以下の特許請求の範囲は詳細な説明に組み込まれ、各請求項が別個の実施形態として自立したものとなる。

Claims (20)

1. バッテリに結合されたバッテリトランジスタと、
   前記バッテリトランジスタを制御するバッテリ充電器と、
   前記バッテリ充電器をバイパスする回路と、
   前記回路及び前記バッテリトランジスタに結合された入力を持つ第１の電圧レギュレータであり、一部のプラットフォームコンポーネントが前記バッテリトランジスタに直接結合されている、第１の電圧レギュレータと、
   前記第１の電圧レギュレータの出力に結合された入力を持つ第２の電圧レギュレータであり、プロセッサコアへの電力を提供する第２の電圧レギュレータと、
   を有する装置。
2. 前記第１の電圧レギュレータは、スイッチキャパシタ電圧レギュレータ又は高効率中間コンバータを有する、請求項１に記載の装置。
3. 前記バッテリ充電器は、バックコンバータ又はバックブーストコンバータを含む、請求項１又は２に記載の装置。
4. 前記バッテリ充電器は、外部ソースから入力供給を受ける、請求項１乃至３のいずれか一項に記載の装置。
5. 当該装置は、前記第１の電圧レギュレータの前記出力に結合された入力を持つ第３の電圧レギュレータを更に有し、該第３の電圧レギュレータは、グラフィックスプロセッサへの電力を提供する、請求項１乃至４のいずれか一項に記載の装置。
6. 前記バッテリ充電器はアダプタに結合される、請求項１乃至５のいずれか一項に記載の装置。
7. 前記第１の電圧レギュレータはインダクタを含んでいない、請求項１乃至６のいずれか一項に記載の装置。
8. 前記第１の電圧レギュレータはインダクタを含んでいる、請求項１乃至６のいずれか一項に記載の装置。
9. 前記バッテリは、直列構成のバッテリセルである、請求項１乃至８のいずれか一項に記載の装置。
10. プロセッサコア又はグラフィックスプロセッサに電力を供給する下流の電力レギュレータに電力を供給する電圧レギュレータと、
    バッテリに結合されて該バッテリに電力を供給するバッテリ充電器であり、バックコンバータ又はバックブーストコンバータを含んだバッテリ充電器と、
    前記バッテリ及び前記電圧レギュレータに結合されたバッテリトランジスタであり、前記バッテリ充電器によって制御可能であるバッテリトランジスタと、
    を有する装置。
11. 前記電圧レギュレータはスイッチキャパシタ電圧レギュレータを有する、請求項１０に記載の装置。
12. 前記バッテリ充電器はアダプタに結合される、請求項１０又は１１に記載の装置。
13. 前記電圧レギュレータはインダクタを含んでいる、請求項１０乃至１２のいずれか一項に記載の装置。
14. 前記電圧レギュレータはインダクタを含んでいない、請求項１０乃至１２のいずれか一項に記載の装置。
15. 前記バッテリは、直列構成のバッテリセルである、請求項１０乃至１４のいずれか一項に記載の装置。
16. プロセッサと、
    グラフィックスプロセッサと、
    バッテリに結合されたバッテリトランジスタと、
    前記バッテリトランジスタを制御するバッテリ充電器であり、一部のプラットフォームコンポーネントが前記バッテリトランジスタに直接結合されている、バッテリ充電器と、
    前記バッテリ充電器をバイパスする回路と、
    前記回路及び前記バッテリトランジスタに結合された入力を持つ第１の電圧レギュレータと、
    前記第１の電圧レギュレータの出力に結合された入力を持つ第２の電圧レギュレータであり、前記プロセッサに電力を供給する第２の電圧レギュレータと、
    前記第１の電圧レギュレータの前記出力に結合された入力を持つ第３の電圧レギュレータであり、前記グラフィックスプロセッサに電力を供給する第３の電圧レギュレータと、
    前記プロセッサが別の装置と通信することを可能にする無線インタフェースと、
    を有するシステム。
17. 前記第１の電圧レギュレータは、スイッチキャパシタ電圧レギュレータを有し、前記第１の電圧レギュレータは、前記プロセッサ又は前記グラフィックスプロセッサのいずれかに電力を供給する、請求項１６に記載のシステム。
18. 前記バッテリ充電器はバックコンバータを含む、請求項１６又は１７に記載のシステム。
19. 前記バックコンバータは、外部ソースから入力供給を受ける、請求項１６乃至１８のいずれか一項に記載のシステム。
20. 前記バッテリ充電器はアダプタに結合され、前記バッテリは、直列構成のバッテリセルである、請求項１６乃至１９のいずれか一項に記載のシステム。

Images