DE102020131640A1 - Vorrichtung und verfahren zur laststromerfassung mit schnellem ansprechen - Google Patents

Vorrichtung und verfahren zur laststromerfassung mit schnellem ansprechen Download PDF

Info

Publication number
DE102020131640A1
DE102020131640A1 DE102020131640.2A DE102020131640A DE102020131640A1 DE 102020131640 A1 DE102020131640 A1 DE 102020131640A1 DE 102020131640 A DE102020131640 A DE 102020131640A DE 102020131640 A1 DE102020131640 A1 DE 102020131640A1
Authority
DE
Germany
Prior art keywords
code
threshold
current
adaptive digital
digital code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020131640.2A
Other languages
English (en)
Inventor
Neha Bhargava
Arvindh Rajasekaran
Anup Deka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020131640A1 publication Critical patent/DE102020131640A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Abstract

Eine Vorrichtung und ein Schema zur schnellen Laststromerfassung stellen eine unverzögerte Detektion von Spitzenstromauslenkungen unter Nutzung von wenig Siliciumfläche und stromsparender Techniken bereit. Die Ansprechzeit zum Detektieren von Signalauslenkungen und Messen eines Signals (z. B. eines Laststroms) ist unabhängig von der Auflösung oder der Präzision und ist auf Messwertfernübertragungen mit hoher Auflösung anwendbar. Die Vorrichtung sendet jedes Mal, wenn detektiert wird, dass der Laststrom über einen Digital-Analog-Wandler(DAU)-Code hinausgeht, einen Maximalstromgrenzwertcode (FHC_limit) aus. Unterschreitet der Laststrom FHC limit, erfolgt nach dem Schema das Setzen auf einen nächsten DAU-Code gemäß einem nächsten Zählerwert. Überschreitet der Laststrom FHC limit, erfolgt nach dem Schema eine Aktualisierung des DAU-Codes auf den FHC_limit-Code, und der Zähler wird bei FHC limit gestartet.

Description

  • STAND DER TECHNIK
  • Eine Laststromerfassung stellt eine Kundenechtzeitinformation zu Strom bereit, der durch unterschiedliche Leistungsversorgungsschienen in einem System-on-Chip (SoC) verbraucht wird. Diese Information ist nützlich für die Beseitigung von Fehlern und Tests zum Bestimmen, ob eine Software-Anwendung momentan mehr Strom verbraucht als erwartet. Ferner kann ein Betriebssystem und/oder ein SoC diese Information in Verbindung mit Temperaturdaten für ein Thermal Throttling und zur Lüfterdrehzahlsteuerung nutzen. Das Anzeigen von Strom mit geringer Latenz kann dazu genutzt werden, um einen Power-Virus-Zustand im SoC zu detektieren, auf den hin der SoC eine kurzzeitige (z. B. ungefähr 1 µs dauernde) Überschreitung des Maximalstroms und/oder der maximalen Leistung (Iccmax/Pmax) und eine Reduzierung des Sicherheitsbands im Normalbetrieb zulassen kann. Deshalb ist eine präzise und schnelle Stromerfassung wünschenswert.
  • Figurenliste
  • Die Ausführungsformen der Offenbarung lassen sich anhand der ausführlichen Beschreibung unten sowie anhand der beiliegenden Zeichnungen verschiedener Ausführungsformen der Offenbarung besser nachvollziehen, wobei diese jedoch nicht so aufzufassen sind, dass sie die Offenbarung auf die speziellen Ausführungsformen begrenzen, sondern nur zur Erläuterung und zum besseren Verständnis dienen.
    • 1 veranschaulicht eine Vorrichtung zur schnellen Laststromverfolgung gemäß einigen Ausführungsformen.
    • 2 veranschaulicht ein Zeitverlaufsdiagramm, das eine Laststromverfolgung mit einheitlichen Schritten zeigt.
    • 3 veranschaulicht ein Zeitverlaufsdiagramm, das eine Laststromverfolgung mit adaptiven Schritten zeigt.
    • 4 veranschaulicht ein Zeitverlaufsdiagramm, das eine adaptive Verfolgung mit einem einzigen Schwellenwert zeigt, gemäß einigen Ausführungsformen.
    • 5 veranschaulicht ein Zeitverlaufsdiagramm, das eine adaptive Verfolgung mit mehreren Schwellenwerten zeigt, gemäß einigen Ausführungsformen.
    • Die 6A-D veranschaulichen einen endlichen Zustandsautomaten für eine adaptive Verfolgung gemäß einigen Ausführungsformen.
    • 7 veranschaulicht einen Stromkomparatorschaltkreis und ein zugehöriges Zeitverlaufsdiagramm gemäß einigen Ausführungsformen.
    • 8 veranschaulicht ein Smart Device oder ein Computersystem oder ein SoC (System-on-Chip) mit einer Vorrichtung zur adaptiven Stromverfolgung gemäß verschiedenen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Für die Laststromerfassung werden bereits analoge Schemata angewendet, die auf einer Bildung des Mittelwerts des Stroms einer Spule, um den Laststrom zu erhalten, beruhen. Zum Beispiel sind ein Erfassungswiderstand und die Spule in Reihe geschaltet, um die Spannung darüber zu erfassen, wodurch der Spulenstrom und der Laststrom gemessen werden. In einem weiteren Beispiel wird möglicherweise ein Tiefpassfilter zum Filtern der Spannung über die Spule und zum Erfassen des Stroms durch einen Gleichstromwiderstand der Spule genutzt. In einem weiteren Beispiel ist ein Stromerfassungstransistor parallel mit dem Leistungstransistor (z. B. einem High-Side-Schalter eines Reglers) mit einem Verstärker gekoppelt, um die Nichtübereinstimmung der Drain-Source-Spannung (Vds) zum Widerspiegeln des Leistungstransistorstroms in einen Widerstand mit einer Tiefpassfilterung im Anschluss daran zu beseitigen.
  • Bei analogen Schemata, die auf einer Bildung des Spulenstrommittelwerts beruhen, wird die Tiefpassfilterbandbreite (BW) durch den DCM-Minimalstrom (DCM = Discontinuous Conduction Mode) bestimmt, der erfasst werden muss, da die Filter-BW gewöhnlich 5 Mal geringer als die DCM-Mindestfrequenz ist. Wegen der geringen Bandbreite kann der Stromerfassungsschaltkreis den Laststrom während einer Lasttransiente nicht schnell genug verfolgen. Zum Beispiel hat ein CoT-Abwärtswandler (CoT = Constant On Time), der für eine typische Schaltfrequenz von 2,5 MHz ausgelegt ist, eine DCM-Frequenz von 400 kHz, wenn er bei einer Eingangsspannung Vein von 3,3 V und einer Ausgangsspannung Vaus von 1,2 V mit einer 220-nH-Spule und einem 47-µF-Ausgangskondensator genutzt wird. Das heißt, während Lasttransienten benötigt die Stromerfassungsschaltung ungefähr 4τ oder 10 µs für die Verfolgung des Laststroms.
  • Für die Laststromerfassung werden auch bereits digitale Schemata angewendet. Bei einem dieser Schemata kann anstelle einer Mittelwertbildung der Strom durch einen Erfassungstransistor in der Mitte der Spulenstromrampe abgetastet werden, um so den Laststrom zu ermitteln. Digitale PWM-Regler (PWM = Impulsbreitenmodulator), bei denen die große Impulsbreite durch einen digitalen Code (z. B. einen Mehr-Bit-Code) angegeben und unter Nutzung eines PWM-Modulators (einer Reihe von Verzögerungsleitungen oder eines Frequenzzählers, der bei einer höheren Taktfrequenz als der Schaltfrequenz läuft) generiert wird, können ein zweites Signal, das die Mitte eines HSFET-An-Impulses (HSFET = High-Side-FET) für die Stromabtastung angibt, generieren.
  • In einem weiteren Beispiel kann ein Digitalstromverfolgungsalgorithmus den Strom durch den Erfassungstransistor mit einem Strom durch einen Digital-Analog-Stromwandler (IDAU) vergleichen und den IDAU-Code in einem Schaltzyklus (z. B. pro Zyklus oder alle zwei Zyklen) basierend auf dem Vergleich inkrementieren/dekrementieren. Der Verfolgungsalgorithmus kann Optionen für größere sprunghafte Änderungen im IDAU-Code für eine schnellere Umwandlung während einer Lasttransiente aufweisen. Die Schrittweite für den IDAU-Code kann zum Beispiel adaptiv sein. Bekannte Verfolgungsalgorithmen identifizieren jedoch möglicherweise nicht rechtzeitig Stromauslenkungen oberhalb eines Schwellenwerts und identifizieren in einigen Fällen möglicherweise keine Stromauslenkungen, die zu einer falschen Messwertfernübertragung und anschließenden Logikvorgängen (z. B. Interrupts oder Heruntertaktungen) führen. Eine Möglichkeit zur Verbesserung der Geschwindigkeit und Genauigkeit eines Verfolgungsalgorithmen besteht darin, Parallel-Analog-Digital-Wandler (Parallel-A/D-Wandler) zu nutzen. Allerdings sind Parallel-A/D-Wandler kostenintensiv, was ihre Fläche und ihre Leistung betrifft.
  • Einige Ausführungsformen nutzen eine Vorrichtung zur schnellen Laststromerfassung in Schaltwandlern. Das Schema und die Vorrichtung zur Erfassung stellen eine unverzögerte Detektion von Spitzenstromauslenkungen unter Nutzung von wenig Siliciumfläche und energiesparender Techniken bereit. Die Ausführungsformen werden zwar mit Bezug auf das Detektieren schneller Auslenkungen des Laststroms erläutert, jedoch lassen sich die Ausführungsformen auch so erweitern, dass jegliche Signale, die sich langsam oder schnell ändern, bei beliebigen Anwendungen überwacht werden. Die Vorrichtung sendet jedes Mal, wenn detektiert wird, dass der Laststrom über einen Digital-Analog-Wandler(DAU)-Code hinausgeht, einen Maximalstromgrenzwertcode (FHC_limit) aus. Hierbei ist der DAU-Code der normale Code, der durch einen Aufwärts-/Abwärtszähler generiert wird, und weist jeweils die gleiche Schrittweite auf. Unterschreitet der Laststrom FHC limit (z. B. einen Stromschwellengrenzwert), erfolgt nach dem Schema das Setzen auf einen nächsten DAU-Code gemäß dem nächsten Aufwärts-/Abwärtszählerwert. Überschreitet der Laststrom FHC limit, erfolgt nach dem Schema eine Aktualisierung des DAU-Codes auf den FHC limit-Code, und der Zähler wird beim FHC limit-Code gestartet.
  • Es gibt viele technische Wirkungen verschiedener Ausführungsformen. Zum Beispiel ermöglicht eine genaue Laststromerfassung für unterschiedliche Leistungsschienen eine Beseitigung von Fehlern und/oder eine Messung des Leistungsverbrauchs eines Prozessors in einem Ruhemodus und/oder einem aktiven Modus. Die Vorrichtung gemäß verschiedenen Ausführungsformen ermöglicht ein Anzeigen von Strom mit geringer Latenz, um einen Viruszustand zu detektieren und einen kurzzeitigen größeren Maximalstrom (Iccmax) zuzulassen. Folglich kann das Sicherheitsband im Normalbetrieb reduziert werden. Da Lastströme in modernen Prozessoren in Form von Bursts auftreten, ist eine Stromerfassung mit geringer Latenz hilfreich dabei, wenn ein Abwärtswandler in einen Energiesparmodus wechselt oder ihn verlässt, sowie bei einer Prozess-Heruntertaktung oder für eine schnelle Phasenzu- oder -abschaltung für einen besseren durchschnittlichen Wirkungsgrad. Die Ansprechzeit zum Detektieren von Signalauslenkungen und Messen eines Signals (z. B. eines Laststroms) ist unabhängig von der Auflösung oder der Präzision und ist auf Messwertfernübertragungen mit hoher Auflösung anwendbar. Weitere technische Wirkungen gehen aus den verschiedenen Ausführungsformen und Figuren hervor.
  • In der folgenden Beschreibung werden zahlreiche Einzelheiten erörtert, um Ausführungsformen der vorliegenden Offenbarung eingehender zu erläutern. Für den Fachmann liegt es jedoch auf der Hand, dass Ausführungsformen der vorliegenden Offenbarung auch ohne diese speziellen Einzelheiten praktisch umsetzbar ist. In anderen Fällen werden hinlänglich bekannte Aufbauten und Bauteile nicht im Detail, sondern anhand von Blockschaltbildern gezeigt, um die Verständlichkeit von Ausführungsformen der vorliegenden Offenbarung nicht zu erschweren.
  • Es sei angemerkt, dass Signale in den entsprechenden Zeichnungen der Ausführungsformen mittels Linien dargestellt werden. Einige Linien können dicker sein, um weitere einzelne Signalwege anzugeben, und/oder weisen an einem oder mehreren Enden Pfeile auf, um die Hauptinformationsflussrichtung anzugeben. Durch derartige Angaben sollen keine Einschränkungen vorgegeben werden. Die Linien in Verbindung mit einem oder mehreren Ausführungsbeispielen werden vielmehr deshalb genutzt, damit Schaltkreise oder Logikeinheiten besser verständlich sind. Jedes dargestellte Signal kann unter Berücksichtigung von Entwurfsanforderungen oder -wünschen in der Praxis ein oder mehrere Signale umfassen, die in beide Richtungen laufen und mittels eines Signalschemas von einem beliebigen geeigneten Typ implementiert werden können.
  • In der Patentbeschreibung und in den Ansprüchen bezeichnet der Begriff „verbunden“ jeweils eine direkte Verbindung, etwa eine elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden werden, ohne dass sich Elemente dazwischen befinden.
  • Der Begriff „gekoppelt“ bezeichnet eine direkte oder indirekte Verbindung, etwa eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden werden, oder eine indirekte Verbindung durch ein oder mehrere passive oder aktive dazwischen befindliche Bauelemente.
  • Der Begriff „angrenzend“ bezieht sich hierin allgemein auf die Stelle eines Dings, das neben einem anderen Ding (z. B. unmittelbar neben dem anderen Ding oder nahe bei dem anderen Ding, wobei noch ein oder mehrere weitere Dinge dazwischen sind) ist oder ein anderes Ding berührt (z. B. an dieses stößt).
  • Die Begriffe „Schaltkreis“ und „Modul“ können sich jeweils auf eine oder mehrere passive oder aktive Komponenten beziehen, die so angeordnet sind, dass sie zusammenwirken und hierdurch eine gewünschte Funktion bereitstellen.
  • Der Begriff „Signal“ kann sich auf mindestens ein Strom-, Spannungs-, magnetisches oder Daten-/Taktsignal beziehen. Nomen im Singular schließen auch den Plural ein. Die Präposition „in“ bedeutet sowohl „in“ als auch „auf“.
  • Der Begriff „analoges Signal“ bezieht sich hierin allgemein auf ein kontinuierliches Signal, für das das zeitvariable (veränderliche) Merkmal des Signals eine Darstellung einer anderen zeitvariablen Größe ist, d. h. analog zu einem anderen zeitvariablen Signal.
  • Der Begriff „digitales Signal“ bezeichnet ein physikalisches Signal, das eine Darstellung einer Folge diskreter Werte (ein quantisiertes zeitdiskretes Signal) ist, zum Beispiel eines beliebigen Bitstroms oder eines digitalisierten (abgetasteten und in ein digitales Signal umgesetzten) analogen Signals.
  • Der Begriff „Skalierung“ bezieht sich allgemein auf die Übersetzung eines Entwurfs (eines Schemas und eines Layouts) von einer Prozesstechnik in eine andere Prozesstechnik, woraufhin sich die Layoutfläche verkleinern lässt. In einigen Fällen bezieht sich Skalierung auch auf eine Vergrößerung eines Entwurfs von einer Prozesstechnik zu einer anderen Prozesstechnik, woraufhin sich die Layoutfläche vergrößern lässt. Der Begriff „Skalierung“ bezieht sich allgemein auch auf das Verkleinern oder Vergrößern eines Layouts und von Bauelementen innerhalb desselben Knotens. Der Begriff „Skalierung“ kann sich auch auf die Anpassung (z. B. eine Verlangsamung oder Beschleunigung, also eine proportionale Verkleinerung oder Vergrößerung) einer Signalfrequenz relativ zu einem anderen Parameter, zum Beispiel dem Pegel der zugeführten Leistung, beziehen. Die Begriffe „im Wesentlichen“, „ungefähr“, „annähernd“, „fast“ oder „etwa“ bedeuten allgemein, dass ein Wert um +/-10 % von einem Sollwert abweicht.
  • Sofern nicht anders definiert, wird durch die Nutzung der Ordinalzahlen „erster“, „zweiter“, „dritter“ etc. zum Beschreiben eines gemeinsamen Objekts lediglich angegeben, dass auf mehrere gleiche Objekte Bezug genommen wird, und es wird dadurch nicht stillschweigend angedeutet, dass die hierdurch beschriebenen Objekte eine bestimmte zeitliche, räumliche, Rang- oder sonstige Reihenfolge haben müssen.
  • Für die Zwecke der vorliegenden Offenbarung haben die Formulierungen „A und/oder B“ und „A oder B“ die Bedeutung (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung hat die Formulierung „A, B und/oder C“ die Bedeutung (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • In der Beschreibung und in den Ansprüchen werden gegebenenfalls Begriffe wie „links“, „rechts“, „vor“, „hinter“, „über“, „unter“, „oberhalb“ oder „unterhalb“ zur besseren Anschaulichkeit genutzt und dienen nicht zwangsläufig zum Beschreiben fester relativer Positionen.
  • Es wird darauf hingewiesen, dass Elemente in den Figuren, die mit denselben Bezugszeichen (oder Bezeichnungen) wie Elemente in anderen Figuren versehen sind, in ihrer Betriebsweise oder Funktion so ähnlich sind wie diejenigen Elemente, die beschrieben werden, jedoch nicht darauf begrenzt sind.
  • Für die Zwecke der Ausführungsformen sind die Transistoren in verschiedenen Schaltkreisen und Logikbausteinen, die hierin beschrieben werden, Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOS-Transistoren) oder Varianten davon, wobei die MOS-Transistoren einen Drain-, einen Source-, einen Gate- und einen Bulk-Anschluss enthalten. Zu den Transistoren und den MOS-Transistor-Varianten zählen auch Tri-Gate- und FinFET-Transistoren, Gate-All-Around-Cylindrical-Transistoren, Tunneling-FETs (TFETs), Square-Wire- oder Rectangular-Ribbon-Transistoren, ferroelektrische FETs (FeFETs) oder sonstige Bauteile, die eine Transistorfunktionalität implementieren, etwa Kohlenstoff-Nanoröhren oder Spintronikbauteile. Der Source-Anschluss und der Drain-Anschluss eines MOSFETs sind symmetrisch, also identisch, und werden hierin als untereinander austauschbar angesehen. Der Source- und der Drain-Anschluss eines TFET-Bauteils sind hingegen asymmetrisch. Für den Fachmann ist ersichtlich, dass auch andere Transistoren, zum Beispiel bipolare Sperrschichttransistoren (BJTs, PNP/NPN-Transistoren), BiCMOS-Transistoren, CMOS-Transistoren etc. genutzt werden können, ohne dass dabei der Schutzbereich der Offenbarung verlassen wird.
  • 1 veranschaulicht eine Stromverfolgungsvorrichtung 100 und ein zugehöriges Zeitverlaufsdiagramm gemäß einigen Ausführungsformen. Die Vorrichtung 100 umfasst einen Regler, der einen p-Kanal-High-Side-Schalter-HSFET (High-Side-Feldeffekttransistor), einen n-Kanal-Low-Side-Schalter-LSFET, einen p-Kanal-Erfassungstransistor-SENSEFET, einen Abtastungskomparator 101, einen Pegelumsetzer 102, einen sequenziellen Abtastungsschaltkreis 103, einen endlichen Zustandsautomaten (Finite State Machine, FSM) oder einen Verfolgungs-ADU 104 und einen einstellbaren, in der gezeigten Weise gekoppelten Digital-Analog-Stromwandler (IDAU) 105 enthält.
  • Der HSFET und der LSFET des Reglers sind über einen Knoten LX an eine erste Anschlussspule L gekoppelt. Ein zweiter Anschluss der Spule L ist einen Belastungskondensator C1 und einen Verbraucher (z. B. ein System-on-Chip (SoC) 106 oder einen beliebigen anderen geeigneten Verbraucher) gekoppelt. Die in den Regler eingehende Versorgungsspannung ist Vein, während die ausgehende Versorgungsspannung Vaus die geregelte Versorgungsspannung ist. Das Signal HSFET_EIN steuert den HSFET und den SENSEFET, während das Signal LSFET_EIN den LSFET steuert. Der Verfolgungs-ADU 104 generiert einen einstellbaren Code, einen IDAU-Code (z. B. einen Mehr-Bit-Code), wenn für Isense_en der Zustand Wahr herbeigeführt wird. Der Mehr-Bit-Code wird zum Einstellen einer Stromstärke durch den IDAU 105 genutzt. Wenn für Isense_en der Zustand Falsch herbeigeführt wird, wird der Verfolgungs-ADU 104 ausgeschaltet, und die Stromerfassungsschaltung wird mithin ausgeschaltet.
  • In einigen Ausführungsformen wird der SENSEFET zum Spiegeln des HSFET-Stroms genutzt. Folglich werden der SENSEFET und der HSFET durch dasselbe Signal, HSFET EIN, gesteuert. In einigen Ausführungsformen ist der SENSEFET genauso groß wie der HSFET. In einigen Ausführungsformen weist der SENSEFET ein kleineres Verhältnis (z. B. ein kleineres Größenverhältnis) als der HSFET auf. In einigen Ausführungsformen wird der SENSEFET-Strom (Isense) in der Mitte der Spulenstromrampe in einem Continuous-Conduction-Modus (CCM) abgetastet, sodass er dem Laststrom entspricht. Hier wird der Laststrom durch den N-Bit-Code, einen IDAU-Code, angegeben. In einigen Ausführungsformen wird der SENSEFET-Strom Isense mit dem IDAU-Strom zu einem Abtastzeitpunkt verglichen. Hierbei ist der IDAU-Strom der Strom durch den IDAU 105.
  • Bei dem DAU 105 handelt es sich um eine Vorrichtung, die digitale Daten (z. B. einen binären oder Thermometer-Code IDAU_Code[N:0]) in ein analoges Stromsignal umwandelt. In einigen Ausführungsformen handelt es sich bei dem DAU 105 um eine geschaltete, binär gewichtete Stromquelle. In anderen Ausführungsformen können auch DAUs von anderen Typen, etwa DAUs mit geschalteten, mit einem Thermometer-Code versehenen Stromquellen, DAUs mit segmentierten Stromquellen etc. zum Implementieren des DAU 105 genutzt werden. Zum Implementieren des DAU 105 kann ein beliebiger geeigneter IDAU genutzt werden. Zum Implementieren des DAU 105 kann ein beliebiger geeigneter DAU genutzt werden.
  • Basierend darauf, dass der IDAU-Stromwert größer oder kleiner als der SENSEFET-Strom Isense ist, wie durch die Komparatorausgabe isense_compout ,1' bzw. ,0' angegeben, inkrementiert bzw. dekrementiert der ADU 104 den IDAU-Stromwert in jedem Schaltzyklus so, dass er den Laststrom verfolgt. Der Schaltzyklus basiert auf einem Taktgeber, der die HSFET_EIN- und LSFET_EIN-Signale generiert. In einigen Ausführungsformen nutzt der Verfolgungs-ADU 104 einen Aufwärts-/Abwärtszähler mit einer adaptiven Zählschrittweite, um den DAU 105 laufend anzusteuern und die DAU-Ausgabe mit dem zu erfassenden analogen Signal zu vergleichen. Die Aufwärts-Abwärts-Steuerung des Verfolgungs-ADU 104 wird durch die Ausgabe des Komparators 101 gesteuert. Wenn das zu erfassende analoge Signal größer als die DAU-Ausgabe ist, zählt der Zähler des Verfolgungs-ADU 104 aufwärts. Wenn das analoge Signal kleiner als die DAU-Ausgabe ist, beginnt der Zähler, abwärts zu zählen. So wird durch die Ausgabe des DAU das analoge Signal verfolgt. Hierbei digitalisiert der Verfolgungs-ADU 104 den Laststrom in einem Abwärtswandler. Die Ausführungsformen können jedoch zum Verfolgen jeglicher analoger Signale genutzt werden.
  • Bei einer Last im eingeschwungenen Zustand dithert der IDAU-Code zwischen zwei Codes, wenn der Verfolgungs-ADU 104 konvergiert. Diese zwei Codes können durch ein oder zwei niedrigstwertige Bits (LSBs) getrennt sein. Die zwei Codes sind zum Beispiel zwei benachbarte Codes. Bei dem IDAU-Code kann es sich um einen binären Code, einen Thermometer-Code oder einen beliebigen anderen geeigneten Code handeln. In einigen Ausführungsformen fällt der Abtastzeitpunkt für den Komparator 101 zum Verfolgen des Laststroms (z. B. des Stroms durch die Spule L) genau mit dem Punkt in der Mitte der Spulenrampe oder der HSFET-Ein-Phase zusammen. In einigen Ausführungsformen umfasst der Komparator 101 einen einstufigen Verstärker. In einigen Ausführungsformen umfasst der Komparator 101 einen mehrstufigen Verstärker.
  • Der IDAU 105 und die ausgewählte Reproduktion aus dem SENSEFET legen die Referenzspannung für den Komparator 101 fest. Hierbei bilden der SENSEFET und der IDAU 105 einen Reproduktionszweig, der einen den HSFET und den LSFET umfassenden Zweig reproduziert. Es erfolgt eine Triggerung des Komparators 101, wenn die Spannung über das HSFET-Leistungsbauelement die Referenzspannung überschreitet. Eine geringe Veränderung des Verfolgungsalgorithmus im Verfolgungs-ADU 104 verändert die Schrittweite des Zählers adaptiv. Wenn der Stromwert in einigen Ausführungsformen während mehrerer Schaltzyklen kontinuierlich größer als der Referenzwert ist, wird die Schrittweite zum Beispiel so weit vergrößert, dass sie größer als vorher ist, wenn hingegen der Strom einschwingt, wird die Schrittweite stetig verkleinert.
  • Bei einigen Anwendungen müsste unmittelbar angegeben werden, dass eine Stromauslenkung über einem Maximalstromgrenzwert, z. B. einem FHC_INT-Schwellenwert (FHC INT = Fast High Current Interrupt), liegt. Das Überschreiten des FHC_INT-Schwellenwerts führt dazu, dass der Prozessor (oder eine beliebige geeignete Logik des Prozessors oder des System-on-Chip (SoC)) ein FHC_INT-Interrupt ausgibt. Dieses Interrupt ist hilfreich dabei, wenn der einer SoC-Schiene entnommene Strom einen Spitzenwert erreicht, ist dieser Zustand jedoch bekannt, kann das SoC eine Heruntertaktung einleiten. Hierbei bezieht sich das Heruntertakten allgemein darauf, dass ein oder mehrere Performanzparameter eines Prozessors herabgesetzt werden. Zu den Performanzparametern zählen die Betriebsfrequenz, die Spannung, die dynamische Kapazität etc. Die Konvergenzzeit des Verfolgungsschemas ist abhängig von der Stromanstiegs-/-abfallrate und von der Schrittweite des Aufwärts-/Abwärtszählers, der einen Code zum Steuern des IDAU 105 generiert. Im Fall einer schnellen Stromauslenkung ist es sogar mit dem adaptiven Schrittweiteverfolgungsschema möglich, dass dann, wenn nach dem Verfolgungsschema die nahe bei dem hohen Stromgrenzwert liegenden DAU-Codes ausgesendet werden können, die Stromauslenkung zurückgeht.
  • Mit dem Verfolgungs-ADU 104 gemäß verschiedenen Ausführungsformen ist in diesen Fällen eine Abschwächung erzielbar, dadurch dass dieser jedes Mal, wenn detektiert wird, dass der Laststrom über den DAU-Code hinausgeht, einen Maximalstromgrenzwertcode (FHC_limit) aussendet. Hierbei handelt es sich bei dem DAU-Code um den normalen Code, der durch den Aufwärts-/Abwärtszähler des ADU 104 generiert wird, und er weist jeweils die gleiche Schrittweite auf. Unterschreitet der Laststrom FHC limit (z. B. einen Stromschwellengrenzwert), erfolgt nach dem Schema das Setzen auf einen nächsten DAU-Code gemäß dem nächsten Aufwärts-/Abwärtszählerwert. Überschreitet der Laststrom FHC limit, erfolgt nach dem Schema eine Aktualisierung des DAU-Codes auf den FHC_limit-Code, und der Zähler wird beim FHC limit-Code gestartet. Folglich werden Stromauslenkungen identifiziert, und Abschwächungsmaßnahmen nach einer Auslenkung wie etwa eine Heruntertaktung werden rechtzeitig ausgeführt.
  • Die Ausführungsformen werden zwar mit Bezug auf eine Stromerfassung und eine analoge Größe veranschaulicht, jedoch lassen sie sich auch auf eine Erfassung beliebiger analoger Signale ausdehnen. Das analoge Signal kann durch eine beliebige Schaltung generiert werden. Im vorliegenden Beispiel umfasst die Schaltung einen HSFET und einen LSFET. Das analoge Signal wird durch einen Analog-Digital-Wandler (ADU) in eine digitale Darstellung umgewandelt. In dem Beispiel hierin umfasst der Analog-Digital-Wandler den Komparator 101, den Pegelumsetzer 102 und die sequenzielle Abtastungseinheit 103 (z. B. ein Flip-Flop). Die Ausgabe des ADU wird durch einen endlichen Zustandsautomaten (z. B. den Verfolgungs-ADU 104) empfangen. Der endliche Zustandsautomat generiert einen adaptiven digitalen Code gemäß der digitalen Darstellung und einem Schwellenwert. Der adaptive digitale Code steuert einen Parameter, der das analoge Signal reproduziert. In dem Beispiel hierin ist der Parameter der DAU-Strom IDAU. Ein Digital-Analog-Wandler (DAU) empfängt den adaptiven digitalen Code und steuert den Parameter, der das analoge Signal reproduziert.
  • In einigen Ausführungsformen dient der endliche Zustandsautomat dazu zu bewirken, dass der adaptive digitale Code zwischen einem für den Schwellenwert repräsentativen Code und einem durch einen Aufwärts-/ Abwärtszähler generierten Code wechselt, wenn das analoge Signal ansteigt, jedoch unter dem Schwellenwert liegt. In einigen Ausführungsformen dient der endliche Zustandsautomat dazu zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn das analoge Signal abfällt und unter dem Schwellenwert liegt. In einigen Ausführungsformen ist das analoge Signal ein Strom durch eine an die Schaltung gekoppelte Spule, wobei der adaptive digitale Code Strom durch die Spule repräsentiert. In einigen Ausführungsformen wird eine erste Logik zum Generieren eines Interrupts, wenn der adaptive digitale Code den Schwellenwert überschreitet, bereitgestellt. In einigen Ausführungsformen wird eine zweite Logik zum Heruntertakten eines Prozessors in Ansprechen auf das Interrupt bereitgestellt. In einigen Ausführungsformen ist der Schwellenwert durch Software (z. B. ein Betriebssystem) oder Hardware (z. B. Sicherungen) programmierbar.
  • In einigen Ausführungsformen ist der Schwellenwert ein erster Schwellenwert, wobei der endliche Zustandsautomat dazu dient, den adaptiven digitalen Code gemäß einer Ausgabe der sequenziellen Einheit, dem ersten Schwellenwert und dem zweiten Schwellenwert zu generieren, wobei der zweite Schwellenwert größer als der erste Schwellenwert ist. In einigen Ausführungsformen dient der endliche Zustandsautomat dazu zu bewirken, dass der adaptive digitale Code zwischen einem für den ersten Schwellenwert repräsentativen Code und einem für den zweiten Schwellenwert repräsentativen Code wechselt, wenn das analoge Signal ansteigt, jedoch unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt. In einigen Ausführungsformen dient der endliche Zustandsautomat dazu zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn das analoge Signal abfällt und unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt.
  • 2 veranschaulicht ein Zeitverlaufsdiagramm 200, das eine Laststromverfolgung mit einheitlichen Schritten zeigt. In diesem Beispiel wird ein Stromprofil (z. B. ein Laststrom) durch die Spule L als Impuls veranschaulicht. Um diesen Strom zu erfassen, würde ein herkömmlicher IDAU-Code beim Verfolgen der Rampe des Lokalstroms wie eine gleichförmige Treppe aussehen. Die Treppe hätte bei einem Spulenstromanstieg einen ansteigenden Verlauf und bei einem Spulenstromabfall einen abfallenden Verlauf, und bei einem stabilen Spulenstromverlauf käme es zu einem Dithering. Die Schrittweite ist in diesem Beispiel fest. Überschreitet der IDAU-Code den Heruntertaktungsschwellenwert (z. B. FHC_limit), wird ein Schwellenwert-Interrupt generiert. In diesem Beispiel überschreitet der IDAU-Code den Heruntertaktungsschwellenwert, lange nachdem der Laststrom (oder der Spulenstrom) den Heruntertaktungsschwellenwert überschritten hat, was zu einer späten Generierung des Heruntertaktungs-Interrupts führt. Ein spätes Heruntertaktungs-Interrupt führt zu einem späten Heruntertaktungsprozess.
  • Eine mögliche Implementierung zum Detektieren schneller Stromspitzen ist die Nutzung paralleler Hardware, wobei der digitale Code, der dem Maximalstromschwellenwert entspricht, laufend an den DAU gesendet und mit einem Istlaststrom verglichen wird. Wenn der Laststrom über die DAU-Ausgabe hinausgeht, wird ein FHC_INT generiert. Jedoch erfordert parallele Hardware, weil zusätzlich ein DAU und ein Komparator benötigt werden, mehr Fläche und mehr Leistung. Eine andere Möglichkeit zum Detektieren schneller Stromspitzen oder -rampen besteht in der Nutzung adaptiver Schritte.
  • 3 veranschaulicht ein Zeitverlaufsdiagramm 300, das eine Laststromverfolgung mit adaptiven Schritten zeigt. Im Vergleich zur gleichbleibenden Schrittweite des IDAU-Codes gibt der Verfolgungs-ADU 104 hierbei einen regulären IDAU-Code mit einer gleichbleibenden Schrittweite aus, während der IDAU-Code den Laststrom verfolgt. Wenn der IDAU-Code den Laststrom für eine vorbestimmte (oder programmierbare) Anzahl von Schrittzählungen nicht weiter verfolgt, schaltet der Verfolgungs-ADU 104 zu einer adaptiven Schrittweite (z. B. einem adaptiven Schritt 1) um und versucht, den Laststrom besser oder näher zu verfolgen. In diesem Beispiel entspricht die vorbestimmte Anzahl von Schrittzählungen zwei Schaltzyklen.
  • Wenn der IDAU-Code den Laststrom für eine vorbestimmte (oder programmierbare) Anzahl von Schrittzählungen des adaptiven Schritts 1 nicht weiter verfolgt, schaltet der Verfolgungs-ADU 104 zu einer aggressiveren adaptiven Schrittweite (z. B. einem adaptiven Schritt 2) um und versucht, den Laststrom besser oder näher zu verfolgen. Sobald der IDAU-Code innerhalb von 1 LSB (oder einer vorbestimmten Anzahl von LSBs) dithert, kann der Verfolgungs-ADU 104 sein Schema zur normalen Schrittweite umschalten, um einen normalen Code zu generieren.
  • Überschreitet der IDAU-Code den Heruntertaktungsschwellenwert (z. B. FHC_limit), wird ein Schwellenwert-Interrupt generiert. In diesem Beispiel überschreitet der IDAU-Code den Heruntertaktungsschwellenwert, nachdem der Laststrom (oder der Spulenstrom) den Heruntertaktungsschwellenwert überschritten hat, jedoch bevor dies im Zeitverlaufsdiagramm 200 bei der Nutzung einer festen oder gleichbleibenden Schrittweite erfolgt ist. In diesem Beispiel wird ein spätes Heruntertaktungs-Interrupt generiert, weil die adaptive Schrittweite für die Verfolgung der schnell ansteigenden Rampe des Laststroms nicht groß genug gewesen ist. Ein spätes Heruntertaktungs-Interrupt führt zu einem späten Heruntertaktungsprozess.
  • In 1, auf die erneut Bezug genommen wird, verwendet der Verfolgungs-ADU 104 in verschiedenen Ausführungsformen ein intelligentes Stromerfassungsverfahren zum Erfassen schneller Stromänderungen über dem oberen Grenzwert unter Nutzung bestehender Hardware und in Verbindung mit einer normalen Stromverfolgung. In einigen Ausführungsformen wird von der Verfolgungs-ADU 104 jedes Mal, wenn detektiert wird, dass der Laststrom über den normalen DAU-Code hinausgeht, ein Maximalstromgrenzwertcode (FHC limit) ausgesendet.
  • Hierbei bezieht sich ein Maximalstromgrenzwert oder Maximalstromgrenzwertcode auf einen mit einem Schwellenwert eines Stroms assoziierten DAU-Code. Der Schwellenwert kann einem Grenzwert entsprechen, der, wenn er überschritten wird, die Ausgabe eines Interrupts bewirkt, das eine darauffolgende Aktion bezeichnet, etwa eine Heruntertaktung, bewirkt. Die Ausführungsformen werden zwar mit Bezug auf einen Stromschwellenwert beschrieben, sind jedoch auf beliebige Signaleigenschaftsschwellenwerte anwendbar, etwa auch auf einen Spannungsschwellenwert. Hierbei repräsentiert der normale DAU-Code die Ausgabe des Verfolgungs-ADU 104, die mittels einer gleichmäßigen Vergrößerung oder Verkleinerung der Codeschrittweite (oder des LSB) gemäß der Ableitung von einem Aufwärts-/Abwärtszähler erzielt wird.
  • 4 veranschaulicht ein Zeitverlaufsdiagramm 400, das eine adaptive Verfolgung mit einem einzigen Schwellenwert zeigt, gemäß einigen Ausführungsformen. Der Zähler der ADU-Verfolgung 104 wird in dem Taktgeber betrieben, der HSFET_EIN- und LSFET_EIN-Impulse generiert. Folglich wird die Code-Aktualisierung mit den Schaltvorgängen des Wandlers synchronisiert.
  • Unterschreitet der Laststrom in einigen Ausführungsformen den FHC_limit-Stromwert, setzt der Verfolgungs-ADU 104 den IDAU-Code gemäß dem Aufwärts-/Abwärtszähler auf den nächsten DAU-Code. Dies wird durch den Abschnitt A mit dem Dithering des normalen Codes veranschaulicht.
  • Überschreitet der Laststrom den FHC_limit-Stromwert (z. B. den Heruntertaktungsschwellenwert), aktualisiert der Verfolgungs-ADU 104 den IDAU-Code auf den FHC limit-Code (z. B. einen auf einem Schwellengrenzwertschritt basierenden Code) und startet den Aufwärts-/Abwärtszähler, damit er mit dem Zählen beim FHC limit-Code startet. Der nächste ansteigende Schritt des Zählens des normalen Codes wird zur Basis des Schwellengrenzwertschritts. Dies wird durch den Abschnitt B veranschaulicht.
  • Wenn der Laststrom in einigen Ausführungsformen kontinuierlich ansteigt, jedoch unter dem FHC_limit-Wert liegt, schaltet der DAU-Codezähler des Verfolgungs-ADU 104 den IDAU-Code weiter zwischen dem FHC limit-Code und einer Aufwärtszählung um. Dies wird durch den Abschnitt C veranschaulicht. Wenn sich der IDAU-Code dem Laststromwert annähert und der Laststromverlauf stabil ist, schaltet der Verfolgungs-ADU 104 folglich den IDAU-Code zwischen dem FHC limit-Code und zwei Zählungen (oder einer beliebigen vorbestimmten oder programmierbaren Aufwärts-/Abwärtszählung) nahe beim Istlaststromwert um.
  • Wenn der Laststrom in einigen Ausführungsformen (z. B. im Fall einer Stromauslenkung oder -überschwingung) schnell über den FHC _limit-Wert hinaus ansteigt, passt sich der DAU-Zähler des Verfolgungs-ADU 104 selbst an den FHC limit-Code an und beginnt mit einer Verfolgung des Laststroms bei einem über dem FHC_limit-Wert liegenden Wert.
  • Wenn in einigen Ausführungsformen ein Schritt mit einer negativen Last auftritt und der Laststrom schnell vom FHC_limit-Wert abfällt, passt sich der DAU-Code-Zähler des Verfolgungs-ADU 104 selbst an den FHC limit-Code an und beginnt mit einer Abwärtsverfolgung des Laststroms bei einem unter dem FHC limit-Wert liegenden Wert. Dies wird durch den Abschnitt D veranschaulicht.
  • In diesem Beispiel wird ein rechtzeitiges Heruntertaktungs-Interrupt generiert, weil die adaptive Schrittweite für die Verfolgung der schnell ansteigenden Rampe des Laststroms flexibel genug ist. Ein rechtzeitiges Heruntertaktungs-Interrupt führt zu einem rechtzeitigen Heruntertaktungsprozess.
  • Es sei angemerkt, dass das Schema noch mehr Schaltvorgänge zeigen kann. Denn der Verfolgungs-ADU 104 sendet alle zwei Zyklen einmal einen FHC-Schwellenwertcode aus. Nach dem herkömmlichen Schema werden weiterhin zwei Codes gesendet: ein LSB über und ein LSB unter dem stationären Wert im eingeschwungenen Zustand. Dies ist jedoch unerheblich, weil Zyklen, in denen ein FHC-Code gesendet wird, maskierbar sind und für die Wellenform (z. B. die gesamte Wellenform) ein Durchschnittswert zum Anzeigen des Strommittelwerts berechnet werden kann.
  • 5 veranschaulicht ein Zeitverlaufsdiagramm 500, das eine adaptive Verfolgung mit mehreren Schwellenwerten zeigt, gemäß einigen Ausführungsformen. Ist die Stromsteilheit hoch und hat der Strom den FHC-Schwellenwert (z. B. einen Heruntertaktungsschwellenwert 1) noch nicht erreicht, verhält sich das System wie bei einem normalen Verfolgungsschema und kann möglicherweise die Steilheit der Stromkurve nicht genau verfolgen. Um der Stromsteilheit genauer zu folgen, lassen sich unterschiedliche Schwellenwerte unterhalb des Spitzenwerts definieren, etwa ein Schwellenwert 2 und ein Schwellenwert 3. Das Schema wird so abgewandelt, dass mit dem Anstieg des Stroms schrittweise von einem Schwellenwert zu einem anderen Schwellenwert übergegangen wird, wie durch den Abschnitt B gezeigt. Weitere Abschnitte ähneln den mit Bezug auf 4 beschriebenen Abschnitten. Mithilfe dieses Schemas mit mehreren Schwellenwerten wird die Messwertfernübertragungsanzeige weiter verbessert. Ein Benutzer kann zum Beispiel rasch bestimmen, wenn der Strom einen Schwellenwert überschritten hat, und nach einer solchen Überschreitung kann ein entsprechendes Interrupt ausgegeben werden. Das Interrupt kann für eine Messwertfernübertragung oder darauffolgende Aktion genutzt werden. Beim Triggern eines Schwellenwert-Interrupts 3 kann das SoC beispielsweise eine Heruntertaktung von einem ersten Typ (z. B. eine Frequenzeinstellung auf f1 und eine Spannungseinstellung auf v1) bewirken, beim Triggern eines Schwellenwert-Interrupts 2 kann das SoC eine Heruntertaktung von einem zweiten Typ (z. B. eine Frequenzeinstellung auf f2 und eine Spannungseinstellung auf v2) bewirken, und beim Triggern eines Schwellenwert-Interrupts 1 kann das SoC eine Heruntertaktung von einem dritten Typ (z. B. eine Frequenzeinstellung auf f3 und eine Spannungseinstellung auf v3) bewirken.
  • Die 6A-D veranschaulichen Ablaufdiagramme 600, 620, 630 bzw. 660, endlichen Zustandsautomaten (z. B. des adaptiven ADU 104) für eine adaptive Verfolgung gemäß einigen Ausführungsformen. Es werden verschiedene Blöcke in einer bestimmten Reihenfolge gezeigt, jedoch kann die Reihenfolge auch abgewandelt werden. Zum Beispiel können einige Blöcke (oder Vorgänge) auch parallel oder gleichzeitig durchgeführt werden.
  • Der Prozess beginnt am Block 601 damit, dass für Register isense_dig_code (z. B. der IDAU-Code) auf einen mittleren Wert des Codebereichs, inc count (z. B. die Zählerausgabe) auf null und die Schrittweite für den Zähler (oder den Code) auf 1 LSB gesetzt wird oder diese Werte als Anfangswerte eingestellt werden. Am Block 602 wird eine Bestimmung hinsichtlich des isense_cmpout-Werts (z. B. der Ausgabe des Komparators 101) vorgenommen. Während in der Beschreibung darauf eingegangen wird, dass der isense_cmpout-Ausgabewert geprüft wird, wird der Wert des abgetasteten Ausgabesignals des Komparators 101 geprüft. Zum Beispiel wird das vom Flip-Flop 103 abgetastete Ausgabesignal geprüft. Wenn der isense_cmpout-Wert null beträgt, geht der Prozessor zum Block 603 über. Wenn der isense_cmpout-Wert nicht null beträgt (wenn der Wert z. B. 1 beträgt), geht der Prozessor zum Block 621 über, wie durch die Markierung A angegeben.
  • Wenn die Komparatorausgabe (isense_compout) null beträgt, wird der IDAU-Code (isense_dig_code) am Block 603 um die Schrittweite (z. B. 1 LSB, wie im Block 601 festgelegt) verringert. Einige Ausführungsformen umfassen ein Register (prev isense_cmpout) zum Verfolgen der vorherigen Ausgabe des Komparators 101. Der prev isense _cmpout-Ausgabe wird der isense_cmpout-Wert zugewiesen.
  • Am Block 604 wird die isense_cmpout-Ausgabe des Komparators 101 erneut geprüft. Wenn der isense_cmpout-Wert null beträgt, wird bei dem Prozess zum Block 605 übergegangen. Wenn der isense_cmpout-Wert 1 beträgt, wird bei dem Prozess zum Block 621 übergegangen, wie durch die Markierung A angezeigt. Am Block 605 wird der IDAU-Code (isense_dig_code) um die Schrittweite (z. B. 1 LSB, wie im Block 601 festgelegt) verringert. Daraufhin wird bei dem Prozess zum Block 606 übergegangen, in dem die vorherige Ausgabe des Komparators 101 geprüft wird. Wenn der prev_isense_cmpout-Wert null beträgt, wird bei dem Prozess zum Block 607 übergegangen. Wenn der prev_isense_cmpout-Wert eins beträgt, wird bei dem Prozess zum Block 604 übergegangen, wie durch die Markierung B angezeigt. Am Block 607 wird der Zählerwert inc count um 1 inkrementiert. Am Block 608 wird der Zählerwert inc_count mit einem maximalen Zählwert (max_count) verglichen. Wenn der Zählerwert inc count größer als oder gleich max_count ist, wird bei dem Prozess zum Block 609 übergegangen. Wenn der Zählerwert inc_count kleiner als max count ist, wird bei dem Prozess zum Block 604 übergegangen, wie durch die Markierung B angezeigt. Am Block 609 wird der Schritt auf den maximalen Schritt (max_step) gesetzt, und der Zählerwert (inc_count) wird auf 0 zurückgesetzt. Hier entspricht der maximale Schritt den maximalen LSB-Schritten, die durch Software (z. B. ein Betriebssystem oder ein BIOS) oder Hardware (z. B. eine Sicherung) definiert werden. Das Register, in dem der vorherige Wert der Ausgabe des Komparators 101 gespeichert ist, wird mit dem aktuellen isense_cmpout-Wert aktualisiert. Bei dem Prozess wird daraufhin zum Block 604 übergegangen.
  • Wenn der Komparator 101 den isense_cmpout-Ausgabewert 1 hat, wird bei dem Prozess zum Block 621 übergegangen. Am Block 621 wird der IDAU-Code (isense_dig_code) auf FHC_limit_code gesetzt. Am Block 622 werden eine Summe aus isense_dig_code und dem Schritt in einem Sicherungsregister, isense_dig_code_bkup, gespeichert. Bei dem Prozess wird daraufhin zum Block 623 übergegangen. Am Block 623 wird die vorherige Ausgabe (prev_isense_cmpout) des Komparators 101 geprüft. Wenn der prev_isense_cmpout-Wert eins beträgt, wird bei dem Prozess zum Block 627 übergegangen, in dem der Zählerwert (inc_count) von seinem vorherigen Wert um 1 inkrementiert wird. Wenn der prev_isense_cmpout-Wert null beträgt, wird bei dem Prozess zum Block 624 übergegangen, in dem die Schrittweite geprüft wird. Wenn der Schritt nicht gleich 1 LSB ist, wird der Schritt am Block 625 (z. B. um die Hälfte) reduziert. Bei dem Prozess wird daraufhin zum Block 626 übergegangen. Wenn der Schritt gleich eins ist, wird bei dem Prozess vom Block 624 zum Block 626 übergegangen. Am Block 626 wird die vorherige Ausgabe (prev_isense_cmpout) des Komparators 101 mit dem aktuellen isense_cmpout-Wert aktualisiert. Am Block 628 wird nach dem Inkrementieren des Zählers (inc_count) der Wert des Zählers mit einem maximalen Zählwert (max_count) verglichen. Wenn inc_count größer als max_count ist, wird der Schritt auf die maximale Schrittweite (max_step) gesetzt, und der Zählerwert wird auf 0 zurückgesetzt. Bei dem Prozess wird daraufhin zum Block 629 übergegangen. Wenn inc_count kleiner als oder gleich max_count ist, wird bei dem Prozess zum Block 626 übergegangen. Bei dem Prozess wird vom Block 626 zum Block 631 übergegangen, wie durch die Markierung D angezeigt.
  • Am Block 631 wird die Ausgabe (isense_cmpout) des Komparators 101 geprüft. Wenn isense_cmpout 0 ist, wird bei dem Prozess zum Block 633 übergegangen, in dem der IDAU-Code (isense_dig_code) um die aktuelle Schrittweite erhöht wird. Wenn isense_cmpout 1 ist, wird bei dem Prozess zum Block 632 übergegangen, in dem der IDAU-Code (isense_dig_code) auf den Sicherungswert (isense_dig_code_bkup) gesetzt wird. Bei dem Prozess wird daraufhin zum Block 602 übergegangen, wie durch die Markierung C angezeigt.
  • Nach der Vergrößerung des IDAU-Codes im Block 633 wird bei dem Prozess zum Block 634 übergegangen, in dem der vorherige Komparatorausgabewert (pre_isense_cmpout) geprüft wird. Wenn prev_isense_cmpout null ist, wird bei dem Prozess zum Block 635 übergegangen, in dem prev_isense_cmpout mit der aktuellen Ausgabe (isense_cmpout) des Komparators 101 aktualisiert wird. Wenn prev_isense_cmpout eins ist, wird bei dem Prozess zum Block 636 übergegangen, in dem der Zählerwert inc_count um eins inkrementiert wird. Bei dem Prozess wird zum Block 637 übergegangen, in dem der Zählerwert mit einem maximalen Schrittwert (max_count) verglichen wird. Wenn der Zählerwert inc_count kleiner als oder gleich max count ist, wird bei dem Prozess zum Block 635 übergegangen. Wenn der Zählerwert inc count größer als max_count ist, wird bei dem Prozess zum Block 638 übergegangen. Am Block 638 wird der Schritt auf die maximale Schrittweite gesetzt, und am Block 639 wird der Zählerwert auf 0 zurückgesetzt. Bei dem Prozess wird daraufhin zum Block 635 übergegangen. Nach dem Aktualisieren des vorherigen Komparatorausgabewerts wird bei dem Prozess zum Block 640 übergegangen. Am Block 640 wird die Ausgabe (isense_cmpout) des Komparators 101 geprüft. Wenn isense_cmpout 0 ist, wird bei dem Prozess zum Block 641 übergegangen, wie durch die Markierung E angezeigt. Wenn isense_cmpout 1 ist, wird bei dem Prozess wird zum Block 633 übergegangen.
  • Am Block 641 wird der IDAU-Code auf den Schwellengrenzwertcode (FHC limit code) gesetzt. Am Block 642 wird der Sicherungs-IDAU-Code mit einem Wert aktualisiert, der um den Schritt kleiner als der aktuelle IDAU-Code ist. Daraufhin wird bei dem Prozess zum Block 643 übergegangen, in dem die vorherige Ausgabe des Komparators 101 geprüft wird. Wenn prev_isense_cmpout eins ist, wird bei dem Prozess zum Block 644 übergegangen, in dem die Schrittweite geprüft wird. Wenn die Schrittweite nicht gleich 1 LSB ist, wird bei dem Prozess zum Block 645 übergegangen, in dem die Schrittweite (z. B. um die Hälfte) reduziert wird. Daraufhin wird bei dem Prozess zum Block 646 übergegangen, in dem die vorherige Komparatorausgabe mit der aktuellen Komparatorausgabe isense_cmpout aktualisiert wird. Wenn prev_isense_cmpout null ist, wird bei dem Prozess zum Block 647 übergegangen, in dem der Zählerwert (inc_count) um eins inkrementiert wird. Bei dem Prozess wird zum Block 648 übergegangen, in dem der Zählerwert mit einem maximalen Schrittwert verglichen wird. Wenn der Zählerwert inc_count kleiner als max_count ist, wird bei dem Prozess zum Block 646 übergegangen. Wenn der Zählerwert inc count größer als oder gleich max_count ist, wird bei dem Prozess zum Block 649 übergegangen. Am Block 649 wird der Schritt auf die maximale Schrittweite (max_step) gesetzt. Am Block 650 wird der Zählerwert auf 0 zurückgesetzt. Daraufhin wird bei dem Prozess zum Block 646 übergegangen, in dem die vorherige Komparatorausgabe mit der aktuellen Komparatorausgabe isense_cmpout aktualisiert wird. Am Block 651 wird die Komparatorausgabe (isense_cmpout) erneut geprüft. Wenn isense_cmpout null ist, wird bei dem Prozess zum Block 604 übergegangen. Wenn isense_cmpout eins ist, wird bei dem Prozess zum Block 652 übergegangen, in dem der IDAU-Code (isense_dig_code) auf den Sicherungswert (isense_dig_code_bkup) gesetzt wird. Bei dem Prozess wird daraufhin zum Block 640 übergegangen.
  • 7 veranschaulicht einen Stromkomparatorschaltkreis 700 (z. B. den Komparator 101) und ein zugehöriges Zeitverlaufsdiagramm gemäß einigen Ausführungsformen. Der Komparatorschaltkreis 700 umfasst eine oder mehrere Vorverstärkerstufen 701 und 702, Kondensatoren C1, C2, C3 und C4, ein Strong Arm Latch (SAL) 703 und Schalter S1, S2, S3, S4, S5, S6, S7 und S8, die in der gezeigten Weise gekoppelt sind. In einigen Ausführungsformen handelt es sich bei den Vorverstärkerstufen 701 und/oder 702 um einstufige Verstärker. In einigen Ausführungsformen handelt es sich bei den Vorverstärkerstufen 701 und/oder 702 um mehrstufige Verstärker. Für einen Zwei-Phasen-Taktgeber COMP CLK werden eine Phase 1 (Ph1) und eine Phase 2 (Ph2) zum Steuern der verschiedenen Schalter genutzt. Ph1 wird dazu genutzt, um S1, S2, S3, S4, S5 und S7 zu steuern, während Ph1 dazu genutzt wird, um die Phasen S6 und S8 zu steuern. Wenn Ph1 eine High-Phase ist, ist Ph2 eine Low-Phase. Die Ausgabe des SAL 703 ist ISENSE COMPOUT.
  • Während der Rücksetzphase Ph1, wenn der HSFET aus ist, schließen sich die Schalter S5 und S7, damit die zwei Eingangsanschlüsse der Kondensatoren C3 und C4 beide mit VDD verbunden werden. Während dieser Phase Ph1 ist die Vorverstärkerstufe 701 in einem Rückkopplungsmodus mit dem Verstärkungsfaktor Eins konfiguriert, dadurch dass die Schalter S1 und S2 geschlossen sind, wodurch die Informationen des Eigenoffsets des Vorverstärkers als Ladungen in den Kondensatoren C3 und C4 gespeichert werden. Ebenso schließen sich in Ph1 die Schalter S3 und S4, und die zweite Vorverstärkerstufe 702 ist ebenfalls in einem Rückkopplungsmodus mit dem Verstärkungsfaktor Eins konfiguriert, wodurch mithin ihre Eigenoffset-Informationen in den Kondensatoren C1 und C2 gespeichert werden.
  • Während der Evaluierungsphase Ph2, wenn der HSFET an ist, öffnen sich die Schalter S5 und S7 und die Schalter S6 und S8 schließen sich, damit nunmehr die zwei Eingangsanschlüsse der Kondensatoren C3 und C4 mit dem VINP- und dem VINN-Knoten, die verglichen werden sollen, verbunden werden. Die Differenzspannung zwischen VINP und VINN wird durch die Kondensatoren C3 und C4 an den Eingang des Vorverstärkers 701 gekoppelt, der daraufhin die Differenzspannung verstärkt und die verstärkte Differenzspannung durch die Kondensatoren C1 und C2 an den Eingang des Vorverstärkers 702 koppelt.
  • Das Strong Arm Latch (SAL) 703 regeneriert diese verstärkte Differenzspannung auf einen vollen Rail-to-Rail-Ausgangsspannungshub und zwischenspeichert den Wert an der Anstiegsflanke des SAMPLE-Knotens. In diesem Beispiel ist VINN mit dem LX-Knoten und VINP mit dem SENSEFET-Drain, wie in 1 gezeigt, verbunden. Durch einen Vergleich der Differenzspannung zwischen den zwei Knoten wird bestimmt, ob der IDAU-Strom höher oder geringer ist als der Istlaststrom, der dadurch angegeben wird. Wenn zum Beispiel das HSFET/SENSEFT-Verhältnis 1:1 beträgt und der HSFET-Strom höher als der DAU-Strom ist, ist der Spannungsabfall über den HSFET größer als der Spannungsabfall über den SENSEFET. Mithin ist die LX-Spannung geringer als am SENSEFET-Drain, und das Komparatorausgabesignal ist HIGH, wodurch angegeben wird, dass der FSM 104 den IDAU-Strom zu erhöhen hat, damit eine Konvergenz zum korrekten IDAU-Code hin erfolgt.
  • Der Stromkomparatorschaltkreis 700 ist ein 2-Stufen-Schalterkondensatorkomparator mit einer automatischen Offsetkompensation, auf den ein Strong Arm Latch 703 folgt. In Ph1 (der LSFET ist an) sind beide Eingänge mit einer Speisequelle verbunden, während die Vorverstärkerstufe 1 701 und die Vorverstärkerstufe 2 702 in einem Rückkopplungsmodus mit dem Verstärkungsfaktor Eins konfiguriert sind, wodurch Offsets in Kondensatoren zur Offsetkompensation gespeichert werden. In Ph2 (der HSFET ist an) wird die Rückkopplung mit dem Verstärkungsfaktor Eins entfernt, und die Isteingabesignale werden zur Verstärkung angelegt, woraufhin eine Abtastung mit einem SAMPLE-Signal und eine Signalregenerierung unter Nutzung des SAL 703 erfolgen. In diesem Beispiel tritt eine Verzögerung von insgesamt weniger als 1 ns auf.
  • Tabelle 1 fasst die technischen Wirkungen der adaptiven Erfassungstechnik gemäß verschiedenen Ausführungsformen zusammen. Tabelle 1
    Verfolgungs-ADU mit adaptivem Schritt (3) Verfolgungs-ADU mit zusätzlichem DAU und Komparator Auf Parallel-ADU basierende Verfolgung Verfolgungs-ADU mit schwellenwertbasiertem adaptivem Schritt (4-5)
    Fläche 1X 2X 250X 1X
    Ansprechzeit für FHC-Interrupt 12 µS 1,6 µS 1,6 µS 0,38 µS
    Leistung 1X 2X 250X 1X
    FOM (Fläche * Ansprechzeit) gering desto besser 12 3,2 400 0,38
  • Die Ansprechzeit bei dem Schema gemäß verschiedenen Ausführungsformen ist besser, als wenn ein Verfolgungs-ADU verwendet wird, in dem zusätzlich ein DAU und ein Komparator oder ein Parallel-ADU für dieselbe Siliciumfläche vorhanden sind. Demzufolge ist die Gütezahl FOM (Fläche * FHC-Ansprechzeit) bei einem Schema gemäß verschiedenen Ausführungsformen um das 10-Fache besser als bei der besten bisherigen Technik (Verfolgungs-ADU, in dem zusätzlich ein DAU und ein Komparator für FHC_INT vorhanden sind) und um das 1000-Fache besser als mit einem Parallel-ADU.
  • 8 veranschaulicht ein Smart Device oder ein Computersystem oder ein SoC (System-on-Chip) mit einer Vorrichtung zur adaptiven Stromverfolgung gemäß verschiedenen Ausführungsformen. Es wird darauf hingewiesen, dass Elemente in 8, die mit denselben Bezugszeichen (oder Bezeichnungen) wie Elemente in anderen Figuren versehen sind, in ihrer Betriebsweise oder Funktion so ähnlich sein können wie diejenigen Elemente, die beschrieben werden, jedoch nicht darauf begrenzt sind. Jeder der hierin beschriebenen Blöcke kann die Stromverfolgungsvorrichtung aufweisen. Die LDOs, VRs und über DC-DC-Wandler können zum Beispiel das hierin beschriebene Schema dazu nutzen, um den Strom aus unterschiedlichen Leistungsschienen unter Nutzung einer Vorrichtung zur adaptiven Stromverfolgung zu messen. Alle sonstigen Blöcke hier sonstige ebenfalls die Vorrichtung zur adaptiven Verfolgung dazu nutzen, um analoge Signale zu verfolgen.
  • In einigen Ausführungsformen repräsentiert das Gerät 2400 ein zweckmäßiges Computergerät, etwa ein Tablet, ein Mobiltelefon oder ein Smartphone, einen Laptop, einen Desktop, ein IoT-Gerät (IoT = Internet of Things, Internet der Dinge), einen Server, ein Wearable, eine Set-Top-Box, einen Wireless-fähigen E-Reader oder dergleichen. Es versteht sich, dass bestimmte Komponenten nur allgemein gezeigt werden und nicht alle Komponenten eines solchen Geräts in dem Gerät 2400 gezeigt sind.
  • In einem Beispiel umfasst das Gerät 2400 ein SoC (System-on-Chip) 2401. In 8 wird anhand punktierter Linien eine beispielhafte Begrenzung des SoC 2401 veranschaulicht, und es werden einige beispielhafte, innerhalb des SoC 2401 enthaltene Komponenten veranschaulicht - das SoC 2401 kann jedoch beliebige zweckmäßige Komponenten des Geräts 2400 enthalten.
  • In einigen Ausführungsformen enthält das Gerät 2400 einen Prozessor 2404. Der Prozessor 2404 kann ein oder mehrere Bauteile enthalten, etwa Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikbausteine, Prozessorkerne oder andere Verarbeitungsmittel. Die vom Prozessor 2404 durchgeführten Verarbeitungsvorgänge enthalten die Ausführung einer Betriebsplattform oder eines Betriebssystems, in der/dem Anwendungen und/oder Gerätefunktionen ausgeführt werden. Die Verarbeitungsvorgänge enthalten Vorgänge im Zusammenhang mit Ein-/Ausgaben (E/A) eines menschlichen Benutzers oder durch andere Geräte, Vorgänge im Zusammenhang mit dem Leistungsmanagement (Power Management, PM), Vorgänge im Zusammenhang mit dem Verbinden des Computergeräts 2400 mit einem anderen Gerät oder dergleichen. Die Verarbeitungsvorgänge enthalten möglicherweise auch Vorgänge im Zusammenhang mit Audio- und/oder Display-Ausgaben.
  • In einigen Ausführungsformen enthält der Prozessor 2404 mehrere Prozessorkerne (auch als Rechenkerne bezeichnet) 2408a, 2408b, 2408c. In 8 sind zwar lediglich drei Rechenkerne 2408a, 2408b, 2408c veranschaulicht, jedoch kann der Prozessor 2404 eine beliebige zweckmäßige Anzahl von Prozessorkernen enthalten, z. B. mehrere zehn oder sogar mehrere hundert Prozessorkerne. Die Prozessorkerne 2408a, 2408b, 2408c können auf einem einzigen Chip mit einem integrierten Schaltkreis (IC-Chip) implementiert sein. Des Weiteren kann der Chip einen oder mehrere gemeinsame und/oder private Caches, Busse oder Verdrahtungen, Grafik- oder Speicher-Controller oder sonstige Komponenten enthalten.
  • In einigen Ausführungsformen enthält der Prozessor 2404 einen Cache 2406. In einem Beispiel sind Abschnitte des Caches 2406 möglicherweise einzelnen Rechenkernen 2408 fest zugeordnet (beispielsweise ist ein erster Abschnitt des Caches 2406 dem Rechenkern 2408a fest zugeordnet, ein zweiter Abschnitt des Caches 2406 ist dem Rechenkern 2408b fest zugeordnet und so weiter). In einem Beispiel haben möglicherweise zwei oder mehr Rechenkerne 2408 einen oder mehrere gemeinsame Abschnitte des Caches 2406. Der Cache 2406 kann mehrstufig aufgebaut sein, z. B. mit einem Level-1-Cache (L1), einem Level-2-Cache (L2), einem Level-3-Cache (L3) etc.
  • In einigen Ausführungsformen enthält der Prozessorkern 2404 möglicherweise eine Abrufeinheit zum Abrufen von Befehlen (einschließlich Befehlen mit bedingten Verzweigungen) zur Ausführung durch den Rechenkern 2404. Die Befehle können aus beliebigen Speicherelementen, etwa einem Speicher 2430, abgerufen werden. Der Prozessorkern 2404 kann auch eine Decodiereinheit zum Decodieren des abgerufenen Befehls enthalten. Die Decodiereinheit kann den abgerufenen Befehl zum Beispiel zu einer Vielzahl von Mikrooperationen decodieren. Der Prozessorkern 2404 kann eine Scheduling-Einheit zum Durchführen verschiedener Vorgänge, die mit dem Speichern decodierter Befehle assoziiert sind, enthalten. Die Daten aus der Decodiereinheit können zum Beispiel so lange in der Scheduling-Einheit liegen, bis die Befehle für die Dispatch-Phase bereit sind, z. B. bis alle Ausgangswerte eines decodierten Befehls verfügbar werden. In einer Ausführungsform kann die Scheduling-Einheit decodierte Befehle einem Scheduling unterziehen und/oder einer Ausführungseinheit zur Ausführung bei einem Issue-Vorgang (oder einem Dispatch-Vorgang) zuordnen.
  • Die Ausführungseinheit kann die in der Dispatch-Phase zugeordneten Befehle ausführen, nachdem sie (z. B. durch die Decodiereinheit) decodiert und (z. B. durch die Scheduling-Einheit) bei einem Dispatch-Vorgang zugeordnet worden sind. In einer Ausführungsform enthält die Ausführungseinheit möglicherweise mehr als nur eine Ausführungseinheit (etwa eine Bildverarbeitungseinheit, eine Grafikverarbeitungseinheit oder eine Universalverarbeitungseinheit). Die Ausführungseinheit kann auch verschiedene Rechenoperationen wie Additionen, Subtraktionen, Multiplikationen oder Divisionen durchführen und kann eine oder mehrere arithmetisch-logische Einheiten (ALUs) enthalten. In einer Ausführungsform kann ein Koprozessor (nicht gezeigt) verschiedene Rechenoperationen in Verbindung mit der Ausführungseinheit durchführen.
  • Ferner kann die Ausführungseinheit Befehle auch in einer anderen Reihenfolge als im Programmcode festgelegt ausführen. In diesem Fall handelt es sich beim Prozessorkern 2404 in einer Ausführungsform deshalb um einen Outof-Order-Prozessorkern. Der Prozessorkern 2404 kann auch eine Rückordnungseinheit enthalten. Die Rückordnungseinheit kann ausgeführte Befehle, nachdem sie bei einem Commitment-Vorgang gültig gemacht worden sind, zurückordnen (Retirement). In einer Ausführungsform kann die Rückordnung der ausgeführten Befehle dazu führen, dass der Prozessorzustand infolge der Ausführung der Befehle gültig gemacht wird, dass von den Befehlen genutzte physische Register wieder freigegeben werden etc. Der Prozessorkern 2404 kann auch eine Buseinheit zum Ermöglichen einer Kommunikation zwischen Komponenten des Prozessorkerns 2404 und anderen Komponenten über einen oder mehrere Busse enthalten. Der Prozessorkern 2404 kann auch ein oder mehrere Register zum Speichern von Daten enthalten, auf die von verschiedenen Komponenten des Prozessorkerns 2404 zugegriffen wird (etwa zum Speichern von Werten bezüglich zugewiesener Anwendungsprioritäten und/oder der Zuordnung von Subsystemstatus (-modi)).
  • In einigen Ausführungsformen umfasst das Gerät 2400 Vernetzungsschaltungen 2431. Die Vernetzungsschaltungen 2431 enthalten zum Beispiel Bauteile (z. B. drahtlose Anschlüsse und/oder Kabelanschlüsse sowie Datenübertragungshardware) und/oder Softwarekomponenten (z. B. Treiber oder Protokollstapel), um z. B. eine Kommunikation des Geräts 2400 mit externen Geräten zu ermöglichen. Das Gerät 2400 ist von den externen Geräten wie etwa anderen Computergeräten, WLAN-Routern oder Basisstationen möglicherweise getrennt.
  • In einem Beispiel können die Vernetzungsschaltungen 2431 mehrere unterschiedliche Konnektivitätsarten enthalten. Im Allgemeinen können die Vernetzungsschaltungen 2431 Mobilfunkverbindungsschaltungen, Drahtlosverbindungsschaltungen etc. enthalten. Mobilfunkverbindungsschaltungen unter den Vernetzungsschaltungen 2431 beziehen sich allgemein auf eine von Mobilfunknetzbetreibern bereitgestellte Mobilfunknetzkonnektivität, die etwa über GSM (Global System for Mobile Communications) oder GSM-Varianten oder -Nachfolger, CDMA (Code Division Multiple Access) oder CDMA-Varianten oder -Nachfolger, TDM (Time Division Multiplexing) oder TDM-Varianten oder -Nachfolger, 3rd Generation Partnership Project (3GPP) Universal Mobile Telecommunications Systems (UMTS) oder 3GPP-UMTS-Varianten oder -Nachfolger, 3GPP Long-Term Evolution (LTE) oder 3GPP-LTE-Varianten oder -Nachfolger, 3GPP LTE-Advanced (LTE-A) oder 3GPP-LTE-A-Varianten oder -Nachfolger, 5G-Funksysteme (5G = 5. Generation) oder Varianten oder Nachfolger davon, 5G-Mobilfunksysteme oder Varianten oder Nachfolger davon, 5G-NR-Systeme (NR = New Radio) oder Varianten oder Nachfolger davon oder andere Mobilfunkstandards bereitgestellt wird. Drahtlosverbindungsschaltungen (oder drahtlose Schnittstellen) unter den Vernetzungsschaltungen 2431 beziehen sich auf eine drahtlose Konnektivität, die nicht zellular ist, und können Personal Area Networks (wie Bluetooth oder Near Field), Local Area Networks (wie Wi-Fi), Wide Area Networks (wie WiMax) oder andere drahtlose Kommunikation enthalten. In einem Beispiel enthalten die Vernetzungsschaltungen 2431 möglicherweise eine Netzschnittstelle, z. B. eine drahtgebundene oder drahtlose Schnittstelle, sodass z. B. eine Systemausführungsform in einem mobilen Gerät, zum Beispiel einem Handy oder einem Personal Digital Assistant, integriert werden kann.
  • In einigen Ausführungsformen umfasst das Gerät 2400 einen Controller-Hub 2432, der Bauteile und/oder Softwarekomponenten im Zusammenhang mit der Interaktion mit einem oder mehreren E/A-Geräten repräsentiert. Der Prozessor 2404 kommuniziert zum Beispiel möglicherweise über den Controller-Hub 2432 mit einem Display 2422 und/oder einem oder mehreren Peripheriegeräten 2424 und/oder Speichergeräten 2428 und/oder einem oder mehreren anderen externen Geräten 2429 etc. Der Controller-Hub 2432 ist möglicherweise ein Chipsatz, ein Platform Controller Hub (PCH) oder dergleichen.
  • Der Controller-Hub 2432 veranschaulicht zum Beispiel eine oder mehrere Anschlussstellen für weitere Geräte, die mit dem Gerät 2400 verbunden werden und durch die ein Benutzer z. B. mit dem System interagieren könnte. Zu Geräten (z. B. den Geräten 2429), die an das Gerät 2400 angeschlossen werden können, gehören zum Beispiel Mikrofongeräte, Lautsprecher- oder Stereosysteme, Audiogeräte, Videosysteme oder andere Anzeigegeräte, Tastatur- oder Tastenblockgeräte oder sonstige E/A-Geräte zur Nutzung mit speziellen Anwendungen wie Kartenlese- oder anderen Geräten.
  • Wie oben erwähnt, kann der Controller-Hub 2432 mit Audiogeräten, dem Display 2422 etc. interagieren. Eine Eingabe durch ein Mikrofon oder ein anderes Audiogerät kann zum Beispiel eine Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen des Geräts 2400 bereitstellen. Darüber hinaus können Audioausgaben anstelle von oder zusätzlich zu Display-Ausgaben bereitgestellt werden. In einem weiteren Beispiel dient das Display 2422, sofern das Display 2422 einen Touchscreen enthält, auch als Eingabegerät, welches mindestens zum Teil durch den Controller-Hub 2432 verwaltet werden kann. Auf dem Computergerät 2400 können auch zusätzliche Tasten oder Schalter vorhanden sein, um E/A-Funktionen, die durch den Controller-Hub 2432 verwaltet werden, bereitzustellen. In einer Ausführungsform verwaltet der Controller-Hub 2432 Elemente wie Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die im Gerät 2400 enthalten sein kann. Die Eingabe kann bei einer direkten Benutzerinteraktion erfolgen und kann eine Systemeingabe aus der Umgebung zur Beeinflussung seiner Vorgänge bereitstellen (etwa Geräuschfilterung, Anpassung von Displays zur Helligkeitserkennung, Einstellen eines Blitzes für eine Kamera oder andere Funktionen).
  • In einigen Ausführungsformen kann der Controller-Hub 2432 gemäß einem zweckmäßigen Kommunikationsprotokoll wie z. B. PCIe (Peripheral Component Interconnect Express), USB (Universal Serial Bus), Thunderbolt, High Definition Multimedia Interface (HDMI) oder Firewire an verschiedene Geräte gekoppelt werden.
  • In einigen Ausführungsformen repräsentiert das Display 2422 Hardware (z. B. Anzeigegeräte) und Softwarekomponenten (z. B. Treiber), die eine optische und/oder berührungsempfindliche Anzeige, über die ein Benutzer mit dem Gerät 2400 interagieren kann, bereitstellen. Das Display 2422 kann eine Display-Schnittstelle, einen Bildschirm oder zum Bereitstellen eines Displays für einen Benutzer genutzte Hardware enthalten. In einigen Ausführungsformen enthält das Display 2422 einen Touchscreen (oder ein Touchpad) zur Bereitstellung von Ein- und Ausgaben für einen Benutzer. In einem Beispiel kann das Display 2422 direkt mit dem Prozessor 2404 kommunizieren. Bei dem Display 2422 kann es sich um eine eingebaute Anzeigeeinrichtung, etwa in einem mobilen elektronischen Gerät oder einem Laptopgerät, oder um eine externe, über eine Display-Schnittstelle (z. B. DisplayPort) angeschlossene Anzeigeeinrichtung handeln. In einer Ausführungsform handelt es sich bei dem Display 2422 möglicherweise um einen am Kopf befestigten Bildschirm (Head Mounted Display, HMD) zur Nutzung bei VR-Anwendungen (VR = Virtual Reality, virtuelle Realität) oder AR-Anwendungen (AR = Augmented Reality, erweiterte Realität).
  • In einigen Ausführungsformen enthält das Gerät 2400, auch wenn dies in der Figur nicht veranschaulicht ist, zusätzlich zum Prozessor 2404 (oder an dessen Stelle) einen Grafikprozessor (GPU), der einen oder mehrere Grafikprozessorkerne zur Steuerung eines oder mehrerer Aspekte beim Anzeigen von Inhalten auf dem Display 2422 umfasst.
  • Der Controller-Hub 2432 (oder der Platform Controller Hub) kann Hardwareschnittstellen und Anschlüsse sowie Softwarekomponenten (z. B. Treiber oder Protokollstapel) zum Herstellen von Peripherieverbindungen, z. B. zu den Peripheriegeräten 2424, enthalten.
  • Es versteht sich, dass das Gerät 2400 sowohl ein Peripheriegerät anderer Computergeräte sein als auch mit Peripheriegeräten verbunden sein könnte. Das Gerät 2400 kann einen „Docking“-Anschluss zur Verbindung mit anderen Computergeräten etwa für die Handhabung (z. B. Herunter- oder Hochladen, Ändern oder Synchronisieren) von Inhalt auf dem Gerät 2400 aufweisen. Ein Docking-Anschluss kann darüber hinaus ermöglichen, dass das Gerät 2400 mit diversen Peripheriegeräten, die eine Steuerung von zum Beispiel an audiovisuelle oder andere Systeme ausgegebenen Inhalten durch das Computergerät 2400 ermöglichen, verbunden wird.
  • Außer über einen proprietären Docking-Anschluss oder andere proprietäre Verbindungsbauteile kann das Gerät 2400 periphere Verbindungen auch über normale oder standardbasierte Anschlüsse herstellen. Zu normalen Anschlüssen zählen USB-Anschlüsse (USB = Universal Serial Bus) (die beliebige von etlichen unterschiedlichen Hardwareschnittstellen enthalten können), DisplayPort, einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder Anschlüsse von noch anderen Typen.
  • Zusätzlich dazu, dass die Vernetzungsschaltungen 2431 direkt an den Prozessor 2404 gekoppelt sind, oder statt direkt an den Prozessor gekoppelt zu sein, sind sie in einigen Ausführungsformen möglicherweise auch an den Controller-Hub 2432 gekoppelt. Die Anzeige 2422 ist in einigen Ausführungsformen zusätzlich dazu, dass sie direkt an den Prozessor 2404 gekoppelt ist, oder statt direkt an den Prozessor gekoppelt zu sein, möglicherweise auch an den Controller-Hub 2432 gekoppelt.
  • In einigen Ausführungsformen umfasst das Gerät 2400 den Speicher 2430, der über eine Speicherschnittstelle 2434 an den Prozessor 2404 gekoppelt ist. Der Speicher 2430 enthält Speicherelemente zum Speichern von Informationen im Gerät 2400.
  • In einigen Ausführungsformen enthält der Speicher 2430 eine Vorrichtung zum Aufrechterhalten eines gleichbleibenden Takts, wie mit Bezug auf verschiedene Ausführungsformen beschrieben. Der Speicher kann nichtflüchtige (der Status ändert sich nicht, wenn die Stromzufuhr des Speicherelements unterbrochen wird) und/oder flüchtige (der Status ist unbestimmt, wenn die Stromzufuhr des Speicherelements unterbrochen wird) Speicherelemente enthalten. Das Speicherelement 2430 kann ein Dynamic Random Access Memory (DRAM), ein Static Random Access Memory (SRAM), ein Flash-Speicher, ein Phasenwechselspeicher oder ein beliebiges sonstiges Speicherelement mit einer geeigneten Performanz sein, sodass es als Prozessspeicher dienen kann. In einer Ausführungsform kann der Speicher 2430 als Systemspeicher für das Gerät 2400 zur Speicherung von Daten und Befehlen dienen, die genutzt werden, wenn der eine oder die mehreren Prozessoren 2404 eine Anwendung oder einen Prozess ausführen. Der Speicher 2430 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder sonstige Daten sowie (permanente oder temporäre) Systemdaten für die Ausführung der Anwendungen und Funktionen des Geräts 2400 speichern.
  • Die Elemente aus den verschiedenen Ausführungsformen und Beispielen werden auch als maschinenlesbarer Datenträger (z. B. als der Speicher 2430) zum Speichern computerausführbarer Befehle (z. B. von Befehlen zum Implementieren beliebiger anderer hierin erörterter Prozesse) bereitgestellt. Der maschinenlesbare Datenträger (z. B. der Speicher 2430) enthält möglicherweise, ohne darauf begrenzt zu sein, Flash-Speicher, optische Speicherplatten, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Speicherkarten, Phasenwechselspeicher (PCMs) oder andere maschinenlesbare Datenträger zum Speichern elektronischer oder computerausführbarer Befehle. Zum Beispiel können Ausführungsformen gemäß der Offenbarung als Computerprogramm (z. B. BIOS) heruntergeladen werden, das über Datensignale über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzverbindung) von einem Remotecomputer (z. B. einem Server) an einen anfordernden Computer (z. B. einen Client) übertragen werden kann.
  • In einigen Ausführungsformen umfasst das Gerät 2400 Temperaturmesskreise 2440, z. B. zum Messen der Temperatur verschiedener Komponenten des Geräts 2400. In einem Beispiel sind die Temperaturmesskreise 2440 möglicherweise in verschiedenen Komponenten, deren Temperatur zu messen und zu überwachen ist, eingebettet oder an diese verschiedenen Komponenten gekoppelt oder angeschlossen. Die Temperaturmesskreise 2440 messen zum Beispiel möglicherweise die Temperatur der Rechenkerne 2408a, 2408b, 2408c und/oder eines Spannungsreglers 2414 und/oder des Speichers 2430 und/oder eines Motherboards des SoC 2401 und/oder entsprechender sonstiger Komponenten des Geräts 2400 (oder die Temperatur in ihnen).
  • In einigen Ausführungsformen umfasst das Gerät 2400 Leistungsmesskreise 2442, z. B. zum Messen der von einer oder mehreren Komponenten des Geräts 2400 verbrauchten Leistung. In einem Beispiel messen die Leistungsmesskreise 2442 möglicherweise nicht nur die Leistung, sondern auch die Spannung und/oder den Strom, oder sie messen die Spannung und/oder den Strom und nicht die Leistung. In einem Beispiel sind die Leistungsmesskreise 2442 möglicherweise in verschiedenen Komponenten, deren Leistungs-, Spannungs- und/oder Stromverbrauch zu messen und zu überwachen ist, eingebettet oder an diese verschiedenen Komponenten gekoppelt oder angeschlossen. Die Leistungsmesskreise 2442 messen zum Beispiel möglicherweise die Leistung, den Strom und/oder die Spannung, die durch einen oder mehrere Spannungsregler 2414 zugeführt werden, die Leistung, die dem SoC 2401 zugeführt wird, die Leistung, die dem Gerät 2400 zugeführt wird, die Leistung, die vom Prozessor 2404 (oder von einer beliebigen anderen Komponente) des Geräts 2400 verbraucht wird, etc.
  • In einigen Ausführungsformen umfasst das Gerät 2400 einen oder mehrere Spannungsreglerkreise, die allgemein als Spannungsregler (VR) 2414 bezeichnet werden. Der VR 2414 generiert Signale mit zweckmäßigen Spannungspegeln, die zum Betrieb jeweiliger Komponenten des Geräts 2400 zugeführt werden können. Der veranschaulichte VR 2414 führt rein beispielhaft dem Prozessor 2404 des Geräts 2400 Signale zu. In einigen Ausführungsformen empfängt der VR 2414 ein oder mehrere VID-Signale (VID = Voltage Identification, Spannungsidentifizierung) und generiert das Spannungssignal mit einem zweckmäßigen Pegel basierend auf den VID-Signalen. Für den VR 2414 können VRs von verschiedenen Typen gebraucht werden. Der VR 2414 enthält zum Beispiel möglicherweise einen Abspannregler („Buck“-VR), einen Aufspannregler („Boost“-VR), eine Abspannregler-Aufspannregler-Kombination, LDO-Regler (LDO = Low Dropout), DC/DC-Schaltregler oder auf einer Constant-On-Time-Steuerung basierende DC/DC-Regler. Ein Abspannregler wird allgemein bei Leistungszufuhranwendungen genutzt, bei denen eine Eingangsspannung in einem Verhältnis, das kleiner als eins ist, in eine Ausgangsspannung übersetzt werden muss. Ein Aufspannregler wird allgemein bei Leistungszufuhranwendungen genutzt, bei denen eine Eingangsspannung in einem Verhältnis, das größer als eins ist, in eine Ausgangsspannung übersetzt werden muss. In einigen Ausführungsformen hat jeder Prozessorkern einen eigenen VR, der durch eine PCU 2410a/b und/oder einen PMIC 2412 gesteuert wird. In einigen Ausführungsformen hat jeder Rechenkern ein Netz aus verteilten LDOs, um eine hinsichtlich des Wirkungsgrads für das Leistungsmanagement günstige Steuerung bereitzustellen. Bei den LDOs kann es sich um digitale LDOs, analoge LDOs oder eine Kombination aus digitalen und analogen LDOs handeln. In einigen Ausführungsformen enthält der VR 2414 eine Stromverfolgungsvorrichtung zum Messen des Stroms durch die Leistungszufuhrschiene(n).
  • In einigen Ausführungsformen umfasst das Gerät 2400 einen oder mehrere Taktgeneratorkreise, die allgemein als Taktgenerator 2416 bezeichnet werden. Der Taktgenerator 2416 generiert Taktsignale mit zweckmäßigen Frequenzpegeln, die jeweiligen Komponenten des Geräts 2400 zugeführt werden können. Der veranschaulichte Taktgenerator 2416 führt rein beispielhaft dem Prozessor 2404 des Geräts 2400 Taktsignale zu. In einigen Ausführungsformen empfängt der Taktgenerator 2416 ein oder mehrere FID-Signale (FID = Frequency Identification, Frequenzidentifizierung) und generiert die Taktsignale mit einer zweckmäßigen Frequenz basierend auf den FID-Signalen.
  • In einigen Ausführungsformen umfasst das Gerät 2400 eine Batterie 2418, die verschiedenen Komponenten des Geräts 2400 Strom zuführt. Die veranschaulichte Batterie 2418 führt rein beispielhaft dem Prozessor 2404 Strom zu. Das Gerät 2400 umfasst möglicherweise, auch wenn dies in den Figuren nicht veranschaulicht ist, eine Ladeschaltung, z. B. zum Wiederaufladen der Batterie, basierend auf einer von einem AC-Adapter empfangenen Wechselstromleistung (AC-Leistung).
  • In einigen Ausführungsformen umfasst das Gerät 2400 eine Power Control Unit (PCU) 2410 (auch als Power Management Unit (PMU), Power Controller etc. bezeichnet). In einem Beispiel sind einige Abschnitte der PCU 2410 möglicherweise durch einen oder mehrere Prozessorkerne 2408 implementiert, und diese Abschnitte der PCU 2410 werden symbolisch anhand eines punktierten Kastens veranschaulicht und als PCU 2410a bezeichnet. In einem Beispiel werden einige weitere Abschnitte der PCU 2410 möglicherweise außerhalb der Prozessorkerne 2408 implementiert, und diese Abschnitte der PCU 2410 werden symbolisch anhand eines punktierten Kastens veranschaulicht und als PCU 2410b bezeichnet. Die PCU 2410 kann verschiedene Leistungsmanagement-Vorgänge für das Gerät 2400 implementieren. Die PCU 2410 kann Hardwareschnittstellen, Hardwareschaltungen, Anschlüsse, Register etc. sowie Softwarekomponenten (z. B. Treiber oder Protokollstapel) zum Implementieren verschiedener Leistungsmanagement-Vorgänge für das Gerät 2400 enthalten.
  • In einigen Ausführungsformen umfasst das Gerät 2400 einen Power-Management-IC (PMIC) 2412, z. B. zum Implementieren verschiedener Leistungsmanagement-Vorgänge für das Gerät 2400. In einigen Ausführungsformen ist der PMIC 2412 ein Reconfigurable Power Management IC (RPMIC) und/oder ein IMVP (Intel® Mobile Voltage Positioning). In einem Beispiel befindet sich der PMIC innerhalb eines IC-Chips, der vom Prozessor 2404 getrennt ist. Der kann verschiedene Leistungsmanagement-Vorgänge für das Gerät 2400 implementieren. Der PMIC 2412 kann Hardwareschnittstellen, Hardwareschaltungen, Anschlüsse, Register etc. sowie Softwarekomponenten (z. B. Treiber oder Protokollstapel) zum Implementieren verschiedener Leistungsmanagement-Vorgänge für das Gerät 2400 enthalten.
  • In einem Beispiel umfasst das Gerät 2400 die PCU 2410 und/oder den PMIC 2412. In einem Beispiel sind die PCU 2410 oder der PMIC 2412 möglicherweise nicht in dem Gerät 2400 vorhanden, weshalb diese Komponenten anhand punktierter Linien veranschaulicht werden.
  • Die verschiedenen Leistungsmanagement-Vorgänge des Geräts 2400 können durch die PCU 2410, durch den PMIC 2412 oder durch eine Kombination aus der PCU 2410 und dem PMIC 2412 durchgeführt werden. Die PCU 2410 und/oder der PMIC 2412 können zum Beispiel einen Leistungszustand (z. B. einen „P-State“) für verschiedene Komponenten des Geräts 2400 auswählen. Die PCU 2410 und/oder der PMIC 2412 können zum Beispiel einen Leistungszustand (z. B. gemäß der ACPI-Spezifikation (ACPI = Advanced Configuration and Power Interface)) für verschiedene Komponenten des Geräts 2400 auswählen. Rein beispielhaft können die PCU 2410 und/oder der PMIC 2412 bewirken, dass verschiedene Komponenten des Geräts 2400 in einen Schlafzustand, in einen aktiven Zustand, in einen zweckmäßigen C-Zustand (z. B. einen CO-Zustand oder einen anderen zweckmäßigen C-Zustand gemäß der ACPI-Spezifikation) etc. umgeschaltet werden. In einem Beispiel steuern die PCU 2410 und/oder der PMIC 2412 eine vom VR 2414 ausgegebene Spannung und/oder eine Frequenz eines vom Taktgenerator ausgegebenen Taktsignals, wobei hierzu z. B. das VID-Signal bzw. das FID-Signal ausgegeben wird. In einem Beispiel steuern die PCU 2410 und/oder der PMIC 2412 möglicherweise den Batteriestromverbrauch, die Aufladung der Batterie 2418 sowie mit einem Stromsparbetrieb verbundene Funktionen.
  • Der Taktgenerator 2416 kann einen Phasenregelkreis (Phase Locked Loop, PLL), einen Frequenzregelkreis (Frequency Locked Loop, FLL) oder eine andere geeignete Taktquelle umfassen. In einigen Ausführungsformen weist jeder Rechenkern des Prozessors 2404 eine eigene Taktquelle auf. Folglich kann jeder Rechenkern bei einer Frequenz betrieben werden, die unabhängig von der Frequenz des Betriebs anderer Rechenkerne ist. In einigen Ausführungsformen führen die PCU 2410 und/oder der PMIC 2412 eine adaptive oder dynamische Frequenzskalierung oder -anpassung durch. Die Taktfrequenz eines Prozessorkerns kann zum Beispiel erhöht werden, falls beim Betrieb des Rechenkerns nicht dessen oberer Leistungsverbrauchsschwellenwert oder -höchstgrenze erreicht wird. In einigen Ausführungsformen bestimmen die PCU 2410 und/oder der PMIC 2412 den Betriebszustand jedes Rechenkerns eines Prozessors und passen die Frequenz und/oder die Versorgungsspannung des jeweiligen Rechenkerns opportunistisch an, ohne dass die Taktquelle des Rechenkerns (z. B. der PLL dieses Rechenkerns) seine Phasenstarrheit verliert, wenn die PCU 2410 und/oder der PMIC 2412 bestimmen, dass beim Betrieb des Rechenkerns nicht dessen Sollperformanz erreicht wird. Wenn zum Beispiel ein Rechenkern einer Leistungsversorgungsschiene Strom entzieht, der geringer als der für diesen Rechenkern oder Prozessor 2404 zugeteilte Gesamtstrom ist, können die PCU 2410 und/oder der PMIC 2412 die für diesen Rechenkern oder Prozessor 2404 aufgenommene Leistung vorübergehend erhöhen (z. B. durch Erhöhen der Taktfrequenz und/oder des Versorgungsspannungspegels), um hierdurch die Performanz des Rechenkerns oder Prozessors 2404 zu verbessern. So lassen sich die Spannung und/oder die Frequenz für den Prozessor 2404 vorübergehend erhöhen, ohne dass dadurch die Produktzuverlässigkeit beeinträchtigt wird.
  • In einem Beispiel können die PCU 2410 und/oder der PMIC 2412 Leistungsmanagement-Vorgänge z. B. mindestens zum Teil basierend auf dem Empfang von Messwerten aus den Leistungsmesskreisen 2442 oder den Temperaturmesskreisen 2440, des Ladestands der Batterie 2418 und/oder von beliebigen sonstigen zweckmäßigen Informationen, die für das Leistungsmanagement genutzt werden können, durchführen. Zu diesem Zweck ist der PMIC 2412 kommunikativ an einen oder mehrere Sensoren zum Erfassen/Detektieren verschiedener Werte/Änderungen eines oder mehrerer Faktoren mit einer Auswirkung auf die Leistung/das thermische Verhalten des Systems/der Plattform gekoppelt. Der eine oder die mehreren Faktoren sind beispielsweise die Stromstärke, Spannungsabfälle, die Temperatur, die Betriebsfrequenz, die Betriebsspannung, der Leistungsverbrauch oder Vorgänge der Kommunikation zwischen Rechenkernen. Einer oder mehrere dieser Sensoren können in der räumlichen Nähe einer oder mehrerer Komponenten oder eines oder mehrerer Logikbausteine/IP-Blöcke eines Computersystems bereitgestellt sein (und/oder mit ihnen in einem thermischen Kontakt/thermisch gekoppelt sein). Darüber hinaus sind der eine oder die mehreren Sensoren in mindestens einer Ausführungsform möglicherweise direkt an die PCU 2410 und/oder den PMIC 2412 gekoppelt, um eine Prozessorkern-Energieverwaltung mindestens zum Teil auf der Basis eines oder mehrerer durch einen oder mehrere der Sensoren detektierter Werte durch die PCU 2410 und/oder den PMIC 2412 zu ermöglichen.
  • Ebenfalls veranschaulicht ist ein beispielhafter Software-Stack des Geräts 2400 (wobei jedoch nicht alle Elemente des Software-Stacks veranschaulicht sind). Die Prozessoren 2404 können rein beispielhaft Anwendungsprogramme 2450, ein Betriebssystem 2452, ein oder mehrere spezielle Anwendungsprogramme des Leistungsmanagements (PM) (für die z. B. die Sammelbezeichnung PM-Anwendungen 2458 gebraucht wird) oder dergleichen ausführen. Die PM-Anwendungen 2458 können auch durch die PCU 2410 und/oder den PMIC 2412 ausgeführt werden. Das BS 2452 kann zudem eine oder mehrere PM-Anwendungen 2456a, 2456b, 2456c enthalten. Das BS 2452 kann zudem verschiedene Treiber 2454a, 2454b, 2454c etc. enthalten, von denen einige möglicherweise speziell für Leistungsmanagement-Zwecke vorgesehen sind. In einigen Ausführungsformen umfasst das Gerät 2400 möglicherweise ferner ein BIOS (Basic Input/Output System) 2420. Das BIOS 2420 kann (z. B. über den einen oder die mehreren Treiber 2454) mit dem BS 2452, mit den Prozessoren 2404 etc. kommunizieren.
  • Eine oder mehrere der PM-Anwendungen 2458, 2456, einer oder mehrere der Treiber 2454, das BIOS 2420 etc. können zum Beispiel dazu genutzt werden, um spezielle Leistungsmanagement-Tasks zu implementieren, z. B. zum Regeln der Spannung und/oder der Frequenz verschiedener Komponenten des Geräts 2400, zum Regeln von Aktivierungszuständen, Schlafzuständen oder sonstigen zweckmäßigen Energiezuständen verschiedener Komponenten des Geräts 2400, zum Regeln des Batteriestromverbrauchs, zum Regeln der Aufladung der Batterie 2418 oder anderer mit einem Stromsparbetrieb verbundener Funktionen.
  • Wird in der Beschreibung auf „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ eingegangen, bedeutet dies, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, das/die im Zusammenhang mit den Ausführungsformen beschrieben wird, in mindestens einigen Ausführungsformen, jedoch nicht zwangsläufig in allen Ausführungsformen enthalten ist. Wird an verschiedenen Stellen auf „eine Ausführungsform“ oder „einige Ausführungsformen“ eingegangen, wird hierbei nicht zwangsläufig immer auf dieselbe Ausführungsform bzw. dieselben Ausführungsformen Bezug genommen. Wenn in der Patentbeschreibung steht, dass eine Komponente, ein Merkmal, eine Struktur oder eine Eigenschaft enthalten sein „kann“ oder „könnte“ oder „möglicherweise“ oder „eventuell“ enthalten ist, muss die betreffende Komponente, das betreffende Merkmal, die betreffende Struktur oder die betreffende Eigenschaft jedoch nicht unbedingt enthalten sein. Wenn in der Patentbeschreibung oder einem Anspruch auf „ein“ Element Bezug genommen wird, bedeutet dies nicht zwangsläufig, dass nur ein solches Element vorhanden ist. Wenn in der Patentbeschreibung oder Ansprüchen auf „ein zusätzliches“ Element eingegangen wird, wird dadurch nicht ausgeschlossen, dass auch mehr als ein solches zusätzliches Element vorhanden ist.
  • Des Weiteren sind die jeweiligen Merkmale, Strukturen, Funktionen oder Eigenschaften in einer oder mehreren Ausführungsformen auch beliebig kombinierbar. Eine erste Ausführungsform ist zum Beispiel mit einer zweiten Ausführungsform kombinierbar, sofern die jeweiligen Merkmale, Strukturen, Funktionen oder Eigenschaften, die mit den zwei Ausführungsformen assoziiert sind, einander nicht ausschließen.
  • Die Offenbarung ist in Verbindung mit speziellen Ausführungsformen beschrieben worden, jedoch ergeben sich für den Durchschnittsfachmann aus der obigen Beschreibung viele Alternativen, Abwandlungen und Variationen. Die Ausführungsformen der Offenbarung schließen alle solchen Alternativen, Abwandlungen und Variationen ein, wobei diese in den Schutzbereich der beigefügten Ansprüche fallen.
  • Darüber hinaus sind weithin bekannte Strom-/Masseanschlüsse von Chips mit einem integrierten Schaltkreis (IC-Chips) in den vorgelegten Figuren entweder gezeigt oder nicht gezeigt, um die Veranschaulichung und die Erörterung zu vereinfachen und die Verständlichkeit der Offenbarung nicht zu erschweren. Ferner werden Anordnungen möglicherweise anhand von Blockschaltbildern gezeigt, um die Verständlichkeit der Offenbarung nicht zu erschweren und auch um dem Umstand Rechnung zu tragen, dass Einzelheiten hinsichtlich einer Implementierung solcher Blockschaltbildanordnungen in hohem Maße abhängig von der Plattform sind, in der die vorliegende Offenbarung implementiert werden soll (d. h., diese Einzelheiten sollten sich dem Fachmann erschließen). Immer wenn auf spezielle Einzelheiten (z. B. Schaltkreise) eingegangen wird, um Ausführungsbeispiele der Offenbarung zu beschreiben, sollte für den Fachmann erkennbar sein, dass die Offenbarung auch dann praktisch umsetzbar ist, wenn diese speziellen Einzelheiten weggelassen oder variiert werden. Die Beschreibung ist mithin als beispielhaft und nicht als einschränkend anzusehen.
  • Bei den verschiedenen Ausführungsformen, die hierin beschrieben werden, handelt es sich um Beispiele. Die Merkmale dieser Beispiele lassen sich auf jegliche geeignete Weise miteinander kombinieren. Diese Beispiele enthalten Folgendes:
    • Beispiel 1: Vorrichtung, die Folgendes umfasst: einen an einen High-Side-Schalter und eine Spule und an einen Digital-Analog-Stromwandler (IDAU) gekoppelten Komparator, wobei der IDAU Strom durch einen an den Komparator gekoppelten Reproduktionszweig steuert, wobei der Reproduktionszweig Strom durch den High-Side-Schalter reproduziert; eine an einen Ausgang des Komparators gekoppelte sequenzielle Einheit, wobei die sequenzielle Einheit dazu dient, das Ausgabesignal des Komparators abzutasten; und einen endlichen Zustandsautomaten zum Generieren eines adaptiven digitalen Codes gemäß einer Ausgabe der sequenziellen Einheit und einem Schwellenwert, wobei der adaptive digitale Code für den IDAU zum Steuern von Strom durch den Reproduktionszweig bereitgestellt wird.
    • Beispiel 2: Vorrichtung nach Beispiel 1, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den Schwellenwert repräsentativen Code und einem durch einen Aufwärts-/Abwärtszähler generierten Code wechselt, wenn der Strom durch den High-Side-Schalter ansteigt, jedoch unter dem Schwellenwert liegt.
    • Beispiel 3: Vorrichtung nach Beispiel 1, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn der Strom durch den High-Side-Schalter abfällt und unter dem Schwellenwert liegt.
    • Beispiel 4: Vorrichtung nach Beispiel 1, wobei der adaptive digitale Code Strom durch die Spule repräsentiert.
    • Beispiel 5: Vorrichtung nach Beispiel 1, die eine erste Logik zum Generieren eines Interrupts, wenn der adaptive digitale Code den Schwellenwert überschreitet, umfasst.
    • Beispiel 6: Vorrichtung nach Beispiel 5, die eine zweite Logik zum Heruntertakten eines Prozessors in Ansprechen auf das Interrupt umfasst.
    • Beispiel 7: Vorrichtung nach Beispiel 1, wobei der Schwellenwert programmierbar ist.
    • Beispiel 8: Vorrichtung nach Beispiel 1, wobei der Schwellenwert ein erster Schwellenwert ist und wobei der endliche Zustandsautomat dazu dient, den adaptiven digitalen Code gemäß einer Ausgabe der sequenziellen Einheit, dem ersten Schwellenwert und einem zweiten Schwellenwert zu generieren, wobei der zweite Schwellenwert größer als der erste Schwellenwert ist.
    • Beispiel 9: Vorrichtung nach Beispiel 8, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den ersten Schwellenwert repräsentativen Code und einem für den zweiten Schwellenwert repräsentativen Code wechselt, wenn der Strom durch den High-Side-Schalter ansteigt, jedoch unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt.
    • Beispiel 10: Vorrichtung nach Beispiel 9, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn der Strom durch den High-Side-Schalter abfällt und unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt.
    • Beispiel 11: Vorrichtung, die Folgendes umfasst: eine Schaltung zum Generieren eines analogen Signals; einen Analog-Digital-Wandler zum Umwandeln des analogen Signals in eine digitale Darstellung; einen Digital-Analog-Wandler zum Empfangen eines adaptiven digitalen Codes und zum Steuern eines Parameters, der das analoge Signal reproduziert; und einen endlichen Zustandsautomaten zum Generieren des adaptiven digitalen Codes gemäß der digitalen Darstellung und einem Schwellenwert.
    • Beispiel 12: Vorrichtung nach Beispiel 11, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den Schwellenwert repräsentativen Code und einem durch einen Aufwärts-/Abwärtszähler generierten Code wechselt, wenn das analoge Signal ansteigt, jedoch unter dem Schwellenwert liegt.
    • Beispiel 13: Vorrichtung nach Beispiel 11, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn das analoge Signal abfällt und unter dem Schwellenwert liegt.
    • Beispiel 14: Vorrichtung nach Beispiel 11, wobei das analoge Signal ein Strom durch eine an die Schaltung gekoppelte Spule ist und wobei der adaptive digitale Code Strom durch die Spule repräsentiert.
    • Beispiel 15: Vorrichtung nach Beispiel 11, die eine erste Logik zum Generieren eines Interrupts, wenn der adaptive digitale Code den Schwellenwert überschreitet, umfasst.
    • Beispiel 16: Vorrichtung nach Beispiel 15, die eine zweite Logik zum Heruntertakten eines Prozessors in Ansprechen auf das Interrupt umfasst.
    • Beispiel 17: Vorrichtung nach Beispiel 11, wobei der Schwellenwert programmierbar ist.
    • Beispiel 18: Vorrichtung nach Beispiel 11, wobei der Schwellenwert ein erster Schwellenwert ist und wobei der endliche Zustandsautomat dazu dient, den adaptiven digitalen Code gemäß einer Ausgabe der sequenziellen Einheit, dem ersten Schwellenwert und einem zweiten Schwellenwert zu generieren, wobei der zweite Schwellenwert größer als der erste Schwellenwert ist.
    • Beispiel 19: Vorrichtung nach Beispiel 18, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den ersten Schwellenwert repräsentativen Code und einem für den zweiten Schwellenwert repräsentativen Code wechselt, wenn das analoge Signal ansteigt, jedoch unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt.
    • Beispiel 20: Vorrichtung nach Beispiel 19, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn das analoge Signal abfällt und unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt.
    • Beispiel 21: System, das Folgendes umfasst: einen Speicher; einen an den Speicher gekoppelten Prozessor; einen an den Prozessor gekoppelten Spannungsregler; und eine kommunikativ an den Prozessor gekoppelte Funkschnittstelle, wobei der Spannungsregler Folgendes enthält: einen an eine Spule gekoppelten High-Side-Schalter; einen Digital-Analog-Stromwandler (IDAU); einen an den High-Side-Schalter und die Spule und an den IDAU gekoppelten Komparator, wobei der IDAU Strom durch einen an den Komparator gekoppelten Reproduktionszweig steuert, wobei der Reproduktionszweig Strom durch den High-Side-Schalter reproduziert; eine an einen Ausgang des Komparators gekoppelte sequenzielle Einheit, wobei die sequenzielle Einheit dazu dient, das Ausgabesignal des Komparators abzutasten; und einen endlichen Zustandsautomaten zum Generieren eines adaptiven digitalen Codes gemäß einer Ausgabe der sequenziellen Einheit und einem Schwellenwert, wobei der adaptive digitale Code für den IDAU zum Steuern von Strom durch den Reproduktionszweig bereitgestellt wird.
    • Beispiel 22: System nach Beispiel 21, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den Schwellenwert repräsentativen Code und einem durch einen Aufwärts-/Abwärtszähler generierten Code wechselt, wenn der Strom durch den High-Side-Schalter ansteigt, jedoch unter dem Schwellenwert liegt.
    • Beispiel 23: System nach Beispiel 21, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn der Strom durch den High-Side-Schalter abfällt und unter dem Schwellenwert liegt.
  • Es wird eine Zusammenfassung zur Verfügung gestellt, anhand derer der Leser die Art und das Wesentliche der technischen Offenbarung feststellen kann. Es versteht sich, dass die vorgelegte Zusammenfassung nicht dazu genutzt werden darf, um den Schutzbereich oder den Sinngehalt der Ansprüche zu begrenzen. Die folgenden Ansprüche werden hiermit als Bestandteil der ausführlichen Beschreibung in sie aufgenommen, wobei jeder Anspruch als separate Ausführungsform für sich allein steht.

Claims (32)

  1. Vorrichtung, die Folgendes umfasst: einen an einen High-Side-Schalter und eine Spule und an einen Digital-Analog-Stromwandler (IDAU) gekoppelten Komparator, wobei der IDAU Strom durch einen an den Komparator gekoppelten Reproduktionszweig steuert, wobei der Reproduktionszweig Strom durch den High-Side-Schalter reproduziert; eine an einen Ausgang des Komparators gekoppelte sequenzielle Einheit, wobei die sequenzielle Einheit dazu dient, das Ausgabesignal des Komparators abzutasten; und einen endlichen Zustandsautomaten zum Generieren eines adaptiven digitalen Codes gemäß einer Ausgabe der sequenziellen Einheit und einem Schwellenwert, wobei der adaptive digitale Code für den IDAU zum Steuern von Strom durch den Reproduktionszweig bereitgestellt wird.
  2. Vorrichtung nach Anspruch 1, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den Schwellenwert repräsentativen Code und einem durch einen Aufwärts-/ Abwärtszähler generierten Code wechselt, wenn der Strom durch den High-Side-Schalter ansteigt, jedoch unter dem Schwellenwert liegt.
  3. Vorrichtung nach Anspruch 1, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn der Strom durch den High-Side-Schalter abfällt und unter dem Schwellenwert liegt.
  4. Vorrichtung nach Anspruch 1, wobei der adaptive digitale Code Strom durch die Spule repräsentiert.
  5. Vorrichtung nach Anspruch 1, die eine erste Logik zum Generieren eines Interrupts, wenn der adaptive digitale Code den Schwellenwert überschreitet, umfasst.
  6. Vorrichtung nach Anspruch 5, die eine zweite Logik zum Heruntertakten eines Prozessors in Ansprechen auf das Interrupt umfasst.
  7. Vorrichtung nach Anspruch 1, wobei der Schwellenwert programmierbar ist.
  8. Vorrichtung nach einem der Ansprüche 1 bis 7, wobei der Schwellenwert ein erster Schwellenwert ist, wobei der endliche Zustandsautomat dazu dient, den adaptiven digitalen Code gemäß einer Ausgabe der sequenziellen Einheit, dem ersten Schwellenwert und einem zweiten Schwellenwert zu generieren, wobei der zweite Schwellenwert größer als der erste Schwellenwert ist.
  9. Vorrichtung nach Anspruch 8, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den ersten Schwellenwert repräsentativen Code und einem für den zweiten Schwellenwert repräsentativen Code wechselt, wenn der Strom durch den High-Side-Schalter ansteigt, jedoch unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt.
  10. Vorrichtung nach Anspruch 9, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn der Strom durch den High-Side-Schalter abfällt und unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt.
  11. Vorrichtung, die Folgendes umfasst: eine Schaltung zum Generieren eines analogen Signals; einen Analog-Digital-Wandler zum Umwandeln des analogen Signals in eine digitale Darstellung; einen Digital-Analog-Wandler zum Empfangen eines adaptiven digitalen Codes und zum Steuern eines Parameters, der das analoge Signal reproduziert; und einen endlichen Zustandsautomaten zum Generieren des adaptiven digitalen Codes gemäß der digitalen Darstellung und einem Schwellenwert.
  12. Vorrichtung nach Anspruch 11, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den Schwellenwert repräsentativen Code und einem durch einen Aufwärts-/ Abwärtszähler generierten Code wechselt, wenn das analoge Signal ansteigt, jedoch unter dem Schwellenwert liegt.
  13. Vorrichtung nach Anspruch 11, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn das analoge Signal abfällt und unter dem Schwellenwert liegt.
  14. Vorrichtung nach Anspruch 11, wobei das analoge Signal ein Strom durch eine an die Schaltung gekoppelte Spule ist und wobei der adaptive digitale Code Strom durch die Spule repräsentiert.
  15. Vorrichtung nach Anspruch 11, die eine erste Logik zum Generieren eines Interrupts, wenn der adaptive digitale Code den Schwellenwert überschreitet, umfasst.
  16. Vorrichtung nach Anspruch 15, die eine zweite Logik zum Heruntertakten eines Prozessors in Ansprechen auf das Interrupt umfasst.
  17. Vorrichtung nach Anspruch 11, wobei der Schwellenwert programmierbar ist.
  18. Vorrichtung nach einem der Ansprüche 11 bis 17, wobei der Schwellenwert ein erster Schwellenwert ist und wobei der endliche Zustandsautomat dazu dient, den adaptiven digitalen Code gemäß einer Ausgabe einer sequenziellen Einheit, dem ersten Schwellenwert und einem zweiten Schwellenwert zu generieren, wobei der zweite Schwellenwert größer als der erste Schwellenwert ist, wobei die sequenzielle Einheit an den endlichen Zustandsautomaten gekoppelt ist.
  19. Vorrichtung nach Anspruch 18, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den ersten Schwellenwert repräsentativen Code und einem für den zweiten Schwellenwert repräsentativen Code wechselt, wenn das analoge Signal ansteigt, jedoch unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt.
  20. Vorrichtung nach Anspruch 19, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn das analoge Signal abfällt und unter dem ersten Schwellenwert und dem zweiten Schwellenwert liegt.
  21. System, das Folgendes umfasst: einen Speicher; einen an den Speicher gekoppelten Prozessor; einen an den Prozessor gekoppelten Spannungsregler; und eine kommunikativ an den Prozessor gekoppelte Funkschnittstelle, wobei der Spannungsregler Folgendes enthält: einen an eine Spule gekoppelten High-Side-Schalter; einen Digital-Analog-Stromwandler (IDAU); einen an den High-Side-Schalter und die Spule und an den IDAU gekoppelten Komparator, wobei der IDAU Strom durch einen an den Komparator gekoppelten Reproduktionszweig steuert, wobei der Reproduktionszweig Strom durch den High-Side-Schalter reproduziert; eine an einen Ausgang des Komparators gekoppelte sequenzielle Einheit, wobei die sequenzielle Einheit dazu dient, das Ausgabesignal des Komparators abzutasten; und einen endlichen Zustandsautomaten zum Generieren eines adaptiven digitalen Codes gemäß einer Ausgabe der sequenziellen Einheit und einem Schwellenwert, wobei der adaptive digitale Code für den IDAU zum Steuern von Strom durch den Reproduktionszweig bereitgestellt wird.
  22. System nach Anspruch 21, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code zwischen einem für den Schwellenwert repräsentativen Code und einem durch einen Aufwärts-/ Abwärtszähler generierten Code wechselt, wenn der Strom durch den High-Side-Schalter ansteigt, jedoch unter dem Schwellenwert liegt.
  23. System nach Anspruch 21, wobei der endliche Zustandsautomat dazu dient zu bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn der Strom durch den High-Side-Schalter abfällt und unter dem Schwellenwert liegt.
  24. System, das Folgendes umfasst: einen Speicher; einen an den Speicher gekoppelten Prozessor; einen an den Prozessor gekoppelten Spannungsregler; und eine kommunikativ an den Prozessor gekoppelte Funkschnittstelle, wobei der Spannungsregler eine Vorrichtung nach einem der Ansprüche 1 bis 10 enthält.
  25. System, das Folgendes umfasst: einen Speicher; einen an den Speicher gekoppelten Prozessor; einen an den Prozessor gekoppelten Spannungsregler; und eine kommunikativ an den Prozessor gekoppelte Funkschnittstelle, wobei der Spannungsregler eine Vorrichtung nach einem der Ansprüche 12 bis 20 enthält.
  26. Verfahren, das Folgendes umfasst: Steuern von Strom durch einen Digital-Analog-Stromwandler (IDAU) durch einen an einen Komparator gekoppelten Reproduktionszweig, wobei der Reproduktionszweig Strom durch einen High-Side-Schalter reproduziert; Abtasten des Ausgabesignals des Komparators durch eine sequenzielle Einheit; Generieren eines adaptiven digitalen Codes gemäß einer Ausgabe der sequenziellen Einheit und einem Schwellenwert; und Bereitstellen des adaptiven digitalen Codes für den IDAU zum Steuern von Strom durch den Reproduktionszweig.
  27. Verfahren nach Anspruch 26, das Bewirken, dass der adaptive digitale Code zwischen einem für den Schwellenwert repräsentativen Code und einem durch einen Aufwärts-/Abwärtszähler generierten Code wechselt, wenn der Strom durch den High-Side-Schalter ansteigt, jedoch unter dem Schwellenwert liegt, umfasst.
  28. Verfahren nach Anspruch 26, das Bewirken, dass der adaptive digitale Code einer Ausgabe eines Aufwärts-/Abwärtszählers folgt, wenn der Strom durch den High-Side-Schalter abfällt und unter dem Schwellenwert liegt, umfasst.
  29. Verfahren nach Anspruch 26, wobei der adaptive digitale Code Strom durch die Spule repräsentiert.
  30. Verfahren nach Anspruch 26, Generieren eines Interrupts, wenn der adaptive digitale Code den Schwellenwert überschreitet.
  31. Verfahren nach Anspruch 30, das Heruntertakten eines Prozessors in Ansprechen auf das Interrupt umfasst.
  32. Verfahren nach Anspruch 11, wobei der Schwellenwert programmierbar ist.
DE102020131640.2A 2020-06-11 2020-11-30 Vorrichtung und verfahren zur laststromerfassung mit schnellem ansprechen Pending DE102020131640A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN202041024526 2020-06-11
IN202041024526 2020-06-11

Publications (1)

Publication Number Publication Date
DE102020131640A1 true DE102020131640A1 (de) 2021-12-16

Family

ID=78718959

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020131640.2A Pending DE102020131640A1 (de) 2020-06-11 2020-11-30 Vorrichtung und verfahren zur laststromerfassung mit schnellem ansprechen

Country Status (3)

Country Link
US (1) US11650233B2 (de)
CN (1) CN113804954A (de)
DE (1) DE102020131640A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021132537B3 (de) 2021-12-09 2023-05-17 Infineon Technologies Ag Strommessschaltung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11531728B2 (en) * 2020-02-29 2022-12-20 Tetramem Inc. Two-stage ramp ADC in crossbar array circuits for high-speed matrix multiplication computing
US20220365586A1 (en) * 2021-05-17 2022-11-17 Microsoft Technology Licensing, Llc Dynamic peak power control
US11533059B1 (en) * 2021-06-29 2022-12-20 Infineon Technologies Ag Frequency generation with dynamic switching between closed-loop operation and open-loop operation
TW202401982A (zh) * 2022-06-28 2024-01-01 美商高效電源轉換公司 具有偏移消除之電流感測放大器
US11953982B2 (en) 2022-07-19 2024-04-09 International Business Machines Corporation Dynamic guard band with timing protection and with performance protection

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656132B2 (en) 2006-11-14 2010-02-02 Advanced Analogic Technologies, Inc. Battery charger apparatus with a digital charge reduction loop
EP2648012A1 (de) 2012-04-06 2013-10-09 Dialog Semiconductor GmbH Testtechnik auf Chip integriert für low drop-out-Spannungsregler, mit endlichem Automaten
TWI550281B (zh) * 2013-09-26 2016-09-21 天鈺科技股份有限公司 零電流偵測電路及直流轉換器
US9774258B2 (en) * 2015-08-10 2017-09-26 Nxp Usa, Inc. Zero-current crossing detection circuits
US11368112B2 (en) * 2019-09-27 2022-06-21 Texas Instruments Incorporated Current sensing and regulation for stepper motor driver
TWI722905B (zh) * 2020-05-22 2021-03-21 茂達電子股份有限公司 電感電流偵測電路
US11705811B2 (en) * 2020-11-10 2023-07-18 M3 Technology Inc. Buck-boost converter and hybrid control method
TWI788790B (zh) * 2021-02-25 2023-01-01 茂達電子股份有限公司 具誤差放大訊號預測機制的暫態響應提升系統及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021132537B3 (de) 2021-12-09 2023-05-17 Infineon Technologies Ag Strommessschaltung

Also Published As

Publication number Publication date
US11650233B2 (en) 2023-05-16
CN113804954A (zh) 2021-12-17
US20210389353A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
DE102020131640A1 (de) Vorrichtung und verfahren zur laststromerfassung mit schnellem ansprechen
DE112019002883T5 (de) Vorrichtung und verfahren für proaktives leistungsmanagement
DE102020132721A1 (de) Vollständig digitaler spannungsmonitor (advm) mit einzelzykluslatenz
DE102014001268B4 (de) Leistungsarchitektur mit mehrfach-spannungsidentifizierung (vid), digital synthetisierbarer low-droput-regler und vorrichtung zur verbesserung der zuverlässigkeit von power-gates
DE112013007290T5 (de) Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler
DE112020003722T5 (de) Digital-linearer hybrid-schaltkondensator-spannungsregler
DE102016101808A1 (de) Spannungswandler für Leistungsverwaltung
DE102021126686A1 (de) Leistungsverwaltungseinrichtung und -verfahren für mehrebenenspeichersysteme
DE112019002524T5 (de) Drosseln von komponenten über prioritätenreihenfolgen
DE102011005270A1 (de) Verfahren und Vorrichtung zum Kalibrieren von Leistungswandlern
DE102020134347A1 (de) Leistungsfeldeffekttransistor-topologie und bootstrapschaltung für invertierenden buck-boost-gs-gs-wandler
EP3907866A1 (de) Vorrichtung und verfahren zur genauen laststrommessung
DE112019002303T5 (de) Selbstoptimierende nullstrom-detektionsschaltung
DE112019002299T5 (de) Variabel adaptiver integrierter computational digital low-dropout-regler
DE102020134343A1 (de) Treiberunterstützte esd-schutzvorrichtung und zugehöriges verfahren
DE102020131690A1 (de) Energieverwaltung für usb-typ-c-subsysteme
DE112015000530B4 (de) Master-Slave-Digitalspannungsregler
DE112019000265T5 (de) Zuverlässiger digitaler regler mit niedriger abfallspannung
DE102021119090A1 (de) Einrichtung und verfahren für energieeffiziente kernspannungsauswahl
DE102021121216A1 (de) Einrichtung und Verfahren zum Steuern eines Prozessorspitzensttroms
DE102021119677A1 (de) Low power hybrid reverse-bandlückenreferenz und -digitaltemperatursensor
DE102021119048A1 (de) Einrichtung und verfahren für eine einheitliche halte- und reaktivierungsklemme
DE112019000479T5 (de) Vorrichtung zur verbesserung einer einrastzeit einer frequenzregelschleife
DE102020134682A1 (de) Niederleistungsvorrichtung und verfahren zur vervielfachung der frequenz eines takts
DE112020001948T5 (de) Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite