CN1316383C - 可重新配置输入的伽罗瓦域线性变换器系统 - Google Patents

可重新配置输入的伽罗瓦域线性变换器系统 Download PDF

Info

Publication number
CN1316383C
CN1316383C CNB02826083XA CN02826083A CN1316383C CN 1316383 C CN1316383 C CN 1316383C CN B02826083X A CNB02826083X A CN B02826083XA CN 02826083 A CN02826083 A CN 02826083A CN 1316383 C CN1316383 C CN 1316383C
Authority
CN
China
Prior art keywords
input
galois field
linear transformer
field linear
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02826083XA
Other languages
English (en)
Other versions
CN1608251A (zh
Inventor
约瑟夫·斯坦
海姆·普里姆
亚尼维·萨皮尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/051,533 external-priority patent/US6587864B2/en
Priority claimed from US10/060,699 external-priority patent/US6766345B2/en
Priority claimed from US10/136,170 external-priority patent/US7269615B2/en
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1608251A publication Critical patent/CN1608251A/zh
Application granted granted Critical
Publication of CN1316383C publication Critical patent/CN1316383C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/724—Finite field arithmetic

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种可重新配置输入的伽罗瓦域线性变换器系统(10)包括一个具有一个单元矩阵的伽罗瓦域线性变换器(12)；多个用于存储表示不同功能的控制模式的存储面(18，18’，18”)；一个存储面选择器电路(20)，用来选择表示一种功能的存储面(18，18’，18”)，以允许定义此功能的矩阵单元；以及一个可重新配置输入电路(14)，用于将输入数据传递到允许单元，以将该功能应用到输入数据上。

Description

可重新配置输入的伽罗瓦域线性变换器系统
技术领域
本发明涉及一种可重新配置输入的伽罗瓦域线性变换器系统。
相关申请
本申请要求Stein等人于2001年12月18日申请的，标题为“可编程的GF2-ALU线性反馈移位寄存器-输入数据选择”的美国临时申请60/341,737的优先权。
背景技术
伽罗瓦域线性变换器最近已经得到了改进(由Stein等人于2002年1月18日申请的标题为“伽罗瓦域线性变换器”的美国专利申请10/051,533)，因此能够使用预测逻辑在一个循环中执行历史多循环运算。在该方法中，伽罗瓦域线性变换器(GFLT)的每个单元包括一个与门、一个异或门以及一个存储装置。存储装置用于允许或禁止与之相关的单元，以便实现定义了一种特殊功能的允许/禁止单元的模式，这种特殊功能将应用于输入数据，例如位置换，循环冗余校验(CRC)，扰频/解扰以及卷积编码。典型地，即使在只需要矩阵的一部分时，组成GFLT的单元的整个矩阵也设置成执行一种特殊功能的模式。这对功率或电路尺寸来说是不经济的。
发明内容
因此本发明的一个目的是提供一种改进的可重新配置输入的伽罗瓦域线性变换器系统。
本发明的另外一个目的是提供这样的一种在功率和电路尺寸方面更经济的改进的可重新配置输入的伽罗瓦域线性变换器系统。
本发明的还一个目的是提供这样的一种改进的可重新配置输入的伽罗瓦域线性变换器系统，其中不同的功能可以共享同一配置面。
本发明的再一个目的是提供这样的一种改进的可重新配置输入的伽罗瓦域线性变换器系统，该系统使得变换器能够分别或同时执行有记忆和无记忆的位操作。
本发明的另外一个目的是提供这样的一种改进的可重新配置输入的伽罗瓦域线性变换器系统，该系统能够选择和组合当前数据和先前状态输入的任意字节组合。
本发明源于一种改进的伽罗瓦域线性变换器(GFLT)系统的实现，本系统有多个存储面，用以存储表示许多不同位操作功能的控制模式，该系统可以容易地重新配置并能在一个配置面中执行一种以上的功能，这可通过选择表示所选择功能的存储面实现，该功能允许GFLT矩阵的单元并重新配置输入电路以将输入数据传递到该允许单元以将该功能应用到输入数据。
本发明特征在于一种可重新配置输入的伽罗瓦域线性变换器系统，包括一个具有一个单元矩阵的伽罗瓦域线性变换器和多个用于存储表示许多不同功能的控制模式的存储面，一个存储面选择器电路，该电路选择一个表示一种功能的存储面，该功能用于允许定义此功能的矩阵单元。一个可重新配置输入电路，将输入数据传递到允许单元以将该元功能应用到输入数据。
在优选的实施例中，每个单元可包括一个异或逻辑电路，一个输出端连接到该异或逻辑电路的与逻辑电路，以及一个用于接收输入数据位的输入端。每个存储面可包括一个与每个单元相关的存储装置。每个存储装置可包括多个配置了该相关单元的存储单元，一个存储单元对应一个存储面。每个存储装置可包括一个配置了相关单元的多级寄存器，一级对应一个存储面。存储面选择器电路可包括一个存储面选择寄存器。可重新配置输入电路可包括至少一个第一输入寄存器以及一个用于将输入数据从第一输入寄存器引导到允许单元的转换系统。转换系统可包括多个转换电路，一个转换电路与第一输入寄存器中的输入数据的每个字节相关。可能还有一个第二输入寄存器，且转换系统可以选择性地从第一和第二输入寄存器中引导输入数据到允许单元。存储装置可以是可编程的。
附图说明
本领域的技术人员从下面一个优选实施例描述以及附图将了解本发明其它的目的、特征和优点，其中：
图1是根据本发明的一个可重新配置输入的伽罗瓦域线性变换器(GFLT)系统的简化示意框图；
图2是说明用于执行由图1的存储面表示的功能f1的GFLT中的允许单元模式的简化示意图；
图3是说明用于执行由图1的存储面表示的功能f2的GFLT中的允许单元模式的简化示意图；
图4是示出了根据本发明的可重新配置输入电路的图1GFLT系统更详细的示意图；
图5是用于实现多种功能的GFLT系统的功能图，其中一项功能是可预测、多循环伽罗瓦域变换，第二项为无记忆位操作；
图6是GFLT的一个单元的更详细的示意图；
图7是选择存储面和重新配置输入电路的配置命令和配置寄存器的示意图；
图8是一个单元的更详细的示意图，该单元示出了使用多个存储单元的存储装置的一种结构；
图9是一个单元的更详细的示意图，该单元示出了使用多级寄存器的存储装置的另一种结构。
具体实施方式
图1所示的一种可重新配置输入的伽罗瓦域线性变换器系统10包括：伽罗瓦域线性变换器12，可重新配置输入电路14，输出电路16，以及由存储面选择器电路20可以单独选择的多个存储面18、18’、18”。每个存储面18、18’、18”中包含的控制模式可使用全伽罗瓦域线性变换器的全部或仅一部分。例如，表示功能f1的存储面18使用伽罗瓦域线性变换器12中单元的全部阵列，而控制模式包含在存储面18’中的功能f2只需要整个(GFLT)12的四分之一部分19。类似地，由存储面18”上的控制模式表示的功能f3只需要(GFLT)12中全部单元阵列的四分之一部分21。虽然这些较小的部分19和21在图中整齐地安排在(GFLT)12的边角位置，但不必限制一定如此，因为可以通过编程使用(GFLT)12中的单元矩阵的任何部分。
伽罗瓦域线性变换器(GFLT)12可由一个32位的单元矩阵(1024单元矩阵)、一个64位单元矩阵(4096单元矩阵)，或者任何其他希望的无论是较大还是较小的尺寸组成。根据本发明，每个单元与一个存储面18、18’、18”相关，每个存储面存储了表示将由(FRLT)12执行的特殊功能f1，f2，f3的单个单元的设置模式。例如，存储面18可包含用于实现从输入到输出的置换的控制模式。存储面18’的功能2，f2，可包含用于交换输入相对于输出的顺序的控制模式。通过轮流选择存储面18、18’、18”的一个，可以利用(GFLT)12执行功能f1，功能f2，功能f3或控制模式已经存储于存储面中的任何其它功能。例如，如果存储面选择器电路20选择了存储面18，则实现功能f1，如图2所示，其中32位单元矩阵12中用阴影圆圈显示了那些被允许的单元，单元22。以有序方式表示位1-32的输入寄存器24将这些位根据图2中描述的单元允许模式进行置换，所以在寄存器26中它们是进行了置换的。例如，输入寄存器24中比特位1的数据出现在输出寄存器26中的比特位16。输入寄存器24中比特位2的数据出现在输出寄存器26中的比特位29位等等。通过取消存储面18的选择而选择表示功能f2的控制模式的存储面18’，将出现图3描述的单元允许模式。此处的较小分区19，一个包含256位的矩阵的16位部分由输入寄存器24的部分28操作，以反转位于比特位0-7的位的顺序，以及分别反转位于比特位8-15的位的顺序，如同在输出寄存器26中对应部分30展现的那样。因此，例如位于输入寄存器比特位0-7位的数据将出现在输出寄存器26的部分30中的比特位7-0，而输入寄存器24的部分28的比特位8-15的数据将出现在输出寄存器26的部分30的比特位15-8。
在一个实施例中，可重新配置的输入电路14a，如图4所示，包括一个以上的输入寄存器40和输入寄存器42，其中每个寄存器在其字节段44-50和52-58可以容纳4个字节。而且，在可重新配置输入电路14a还包含多路转换器60、62、64和66，每个多路转换器与输入寄存器40和42的每个字节段相关。对于每个字节段使用一个多路转换器60-66，而且这些多路转换器中的每一个都连接到如图所示的两个寄存器中每一个的字节段。此外，(GFLT)12a还表示为一个32*32位的单元阵列，为了方便表示每列的长度已被缩短。每个多路转换器60、62、64以及66能够从其相关寄存器中的一个提供8位字节给其服务的单元中的8列。例如，多路转换器60可将来自字节段44或将来自字节段52中的位传递给与之相关的8单元组成的列68中的任何一个单元。多路转换器62、64以及66对于与之相关的列70、72和74也能执行类似的操作，并且多路转换器60-66也能以任何组合方式工作。例如，多路转换器60能从寄存器42中选择字节段52，同时多路转换器62和64从寄存器40中选择字节段46和48，并且多路转换器60可从选择寄存器42中字节段58。因此，驻留在寄存器40和42中的数据能够以任何给定的方式应用于这些单元。这种选择性地传递数据到(GFLT)变换器12a中的单元加上选择表示特殊功能的特定存储面的能力使得同样的伽罗瓦域线性变换器12a能根据存储面及其中存储的功能的选择以及从可重新配置输入电路14a选择性传递数据执行多种不同的功能。这不仅节省了系统的电路尺寸而且功耗也小。另外，通过使用两个或多个输入寄存器，例如输入寄存器40和42，能够分别或同时实现有记忆和无记忆的位操作以及预测性的伽罗瓦域变换。因此，不再需要在寄存器间移动数据：寄存器40和42中的数据可同时在一个循环中以字节方式选择组合并通过多路转换器装载入(GFLT)12a中。这也允许在一个多循环伽罗瓦域预测变换中，选择线性变换器的输出(先前状态)作为其中一个输入，如图5所示。这里(GFLT)12a中的部分21a中的功能f3实现一种可预测的多循环伽罗瓦域变换，如由Stein等人于2002年1月18日申请的标题为《伽罗瓦域线性变换器》的美国专利申请10/051,533(AD-239J)，以及Stein等人于2002年1月30日申请的标题为《伽罗瓦域乘法器系统》的美国专利申请10/060,699(AD-240J)中讲述的那样，在此引入全部内容作为参考。这里，在部分21a中执行变换的先前状态从输出寄存器16a的相应部分发送并装入到寄存器40的字节段50中，而输入数据装入到寄存器4中的字节段56中，以便这两部分能同时传递到(GFLT)12a中的部分21a中，例如部分21a中具有例如施加给它的存储面18”的控制模式，以实现功能f3，如同Stein等人于2002年1月18日申请的标题为《伽罗瓦域线性变换器》的美国临时申请10/051,533中说明的那样。
图6所示的(GFLT)12a中每个单元100包括一个与门102，其输出端连接到一个异或门104，异或104从线106上的前一个单元接收输出，并将输出提供给线108上的下一个单元。与门102通过线110上来自存储装置112的输入被控制允许或禁止异或门104，本例中112是一个简单触发器。在一种状态下存储装置112促使与门102允许异或门104由此允许单元100；在另一种其不允许的状态下，单元100被禁止。存储装置112的状态由线114上的信号控制。存储装置112不必通过触发器来实现，任何其它的存储装置都可以使用。在图8和图9中，单元100a和100b分别需要与功能和异或功能，但这些功能也可以由很多不同的方式来实现而不需要特殊的异或门或与门，只要是在布尔意义上类似于异或门和与门的逻辑电路即可。例如，不需要使用2∶1输入多路转换器执行与功能的特定与门实现与功能。预想的存储装置为存储面的一部分，并且将根据实现例如功能f1所需要的允许单元的控制模式在其控制线114上设置，或者如果存储装置112与存储面18’相关，则根据功能f2进行设置。
图1的存储面选择器电路20和可重新配置输入电路14受图7的配置寄存器120的控制，配置寄存器120是一个32位寄存器，其中16位专用于控制存储面选择器电路20，存储面字段122，而另外16位用来控制可重新配置输入电路14，输入段124。例如，输入124段中标记为0-15的16位数据，只需要四位来控制四个多路转换器60-66，1位/多路转换器“0”用于从寄存器40中选择字节，而“1”用于从寄存器42中选择字节，如本例中所示。然而，如果使用8位，则可使用8个多路转换器服务一个64位矩阵。如果使用16位，则可使用16个多路转换器用于128位矩阵。通过类似的方式，从配置寄存器120的存储面段122中的位置16-31获得的16位可用于选择大量包含表示更大量的不同功能的控制模式的不同的存储面。配置寄存器120中装载的控制位用于选择存储面以及适当地重新配置输入电路，以便将输入数据传递到允许单元以向输入数据应用允许单元所表示的功能。这种信息来自于微处理器或任何适当的分级控制器中的配置命令126。存储装置112’通常包括多个独立的存储单元，112a、112b、112c、112d、112...，如图8所示，其中每个存储单元可以是简单触发器，而且每一个构成不同存储面的一部分。作为选择，图9中的存储装置112”可包括一个多级寄存器116，其包含选择器118，选择器118从多个级112a’、112b’、112c’、112d’、112e’、112f’、112g’、112h’中接收2n个数据位，其中每一级实现一个存储单元而且每一级都与一个不同的存储面相关。
尽管本发明的具体特征在一些附图中示出而没有在其它附图中示出，但这仅仅是为了方便，因为根据本发明每个特征可以与其它任何一个特征或所有特征组合。此处所用的词“包括”、“包含”、“具有”及“带有”的译文应取广义，而不应局限于任何物理上的互连。此外，在本申请中公开的任何实施例不应认为是唯一可能的实施例。
本领域技术人员将想到其它的实施例，这些实施例包含在下面的权利要求书中。

Claims (11)

1.一种可重新配置输入的伽罗瓦域线性变换器系统，包括：
一个包含一个单元矩阵的伽罗瓦域线性变换器；
用于存储表示多种不同功能的控制模式的多个存储面；
一个存储面选择器电路，用于选择一个表示所述功能的所述存储面，用于允许定义此功能的所述矩阵的单元，单元矩阵的任何部分可编程以使用所选择的功能；以及
一个可重新配置输入电路，用于将输入数据传递到所述允许单元以将该功能应用到输入数据上。
2.根据权利要求1的可重新配置输入的伽罗瓦域线性变换器系统，其中每个所述单元包括一个异或逻辑电路，一个将输出端连接到所述异或逻辑电路的与逻辑电路，以及一个接收输入数据位的输入端。
3.根据权利要求1的可重新配置输入的伽罗瓦域线性变换器系统，其中每个所述存储面包括一个与每个所述单元相关的存储装置。
4.根据权利要求3的可重新配置输入的伽罗瓦域线性变换器系统，其中每个所述存储装置包括多个配置有所述相关单元的存储单元，一个存储单元相应于每个所述存储面。
5.根据权利要求3的可重新配置输入的伽罗瓦域线性变换器系统，其中每个所述存储装置包括一个配置有所述相关单元的多级寄存器，一级对应于每个所述存储面。
6.根据权利要求1的可重新配置输入的伽罗瓦域线性变换器系统，其中所述存储面选择器电路包括一个存储面选择寄存器。
7.根据权利要求1的可重新配置输入的伽罗瓦域线性变换器系统，其中所述可重新配置输入电路包括至少一个第一输入寄存器和一个用于将输入数据从所述第一输入寄存器引导到所述允许单元的转换系统。
8.根据权利要求7的可重新配置输入的伽罗瓦域线性变换器系统，其中所述转换系统包括多个转换电路，每个转换电路与所述第一输入寄存器中输入数据的每个字节相关。
9.根据权利要求7的可重新配置输入的伽罗瓦域线性变换器系统，其中存在一个第二输入寄存器，且所述转换系统选择性地将输入数据从所述第一和第二输入寄存器引导到所述允许单元。
10.根据权利要求3的可重新配置输入的伽罗瓦域线性变换器系统，其中所述存储装置是可编程的。
11.根据权利要求8的可重新配置输入的伽罗瓦域线性变换器系统，其中所述转换电路包括一个多路复用器，用于从所述输入寄存器提供输入。
CNB02826083XA 2001-11-30 2002-11-29 可重新配置输入的伽罗瓦域线性变换器系统 Expired - Fee Related CN1316383C (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US33466201P 2001-11-30 2001-11-30
US33451001P 2001-11-30 2001-11-30
US60/334,662 2001-11-30
US60/334,510 2001-11-30
US34173701P 2001-12-18 2001-12-18
US60/341,737 2001-12-18
US10/051,533 2002-01-18
US10/051,533 US6587864B2 (en) 2001-11-30 2002-01-18 Galois field linear transformer
US10/060,699 US6766345B2 (en) 2001-11-30 2002-01-30 Galois field multiplier system
US10/060,699 2002-01-30
US10/136,170 2002-05-01
US10/136,170 US7269615B2 (en) 2001-12-18 2002-05-01 Reconfigurable input Galois field linear transformer system

Publications (2)

Publication Number Publication Date
CN1608251A CN1608251A (zh) 2005-04-20
CN1316383C true CN1316383C (zh) 2007-05-16

Family

ID=27556635

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02826083XA Expired - Fee Related CN1316383C (zh) 2001-11-30 2002-11-29 可重新配置输入的伽罗瓦域线性变换器系统

Country Status (5)

Country Link
EP (1) EP1459188A4 (zh)
JP (1) JP3962022B2 (zh)
CN (1) CN1316383C (zh)
AU (1) AU2002365807A1 (zh)
WO (1) WO2003048947A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9740456B2 (en) * 2015-04-23 2017-08-22 Altera Corporation Circuitry and methods for implementing Galois-field reduction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722050A (en) * 1986-03-27 1988-01-26 Hewlett-Packard Company Method and apparatus for facilitating instruction processing of a digital computer
US5095525A (en) * 1989-06-26 1992-03-10 Rockwell International Corporation Memory transformation apparatus and method
US5214763A (en) * 1990-05-10 1993-05-25 International Business Machines Corporation Digital computer system capable of processing two or more instructions in parallel and having a coche and instruction compounding mechanism
US5446850A (en) * 1991-01-15 1995-08-29 International Business Machines Corporation Cross-cache-line compounding algorithm for scism processors
US6246768B1 (en) * 1998-05-06 2001-06-12 Penta Security Systems, Inc. Data encryption system for encrypting plaintext data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2583539B1 (fr) * 1984-12-31 1991-05-24 Lehmann Jean Philippe Procede de construction de dispositifs d'activation simultanee de trains de commandes et applications aux memoires.
FR2605769B1 (fr) * 1986-10-22 1988-12-09 Thomson Csf Operateur polynomial dans les corps de galois et processeur de traitement de signal numerique comportant un tel operateur
JPH0659686B2 (ja) 1990-10-29 1994-08-10 ダイアホイルヘキスト株式会社 コンデンサー用二軸配向ポリエステルフィルム
US5680070A (en) * 1996-02-05 1997-10-21 Motorola, Inc. Programmable analog array and method for configuring the same
US5768168A (en) * 1996-05-30 1998-06-16 Lg Semicon Co., Ltd. Universal galois field multiplier
US6057703A (en) * 1997-08-22 2000-05-02 Holoplex Inc. Reconfigurable programmable logic devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722050A (en) * 1986-03-27 1988-01-26 Hewlett-Packard Company Method and apparatus for facilitating instruction processing of a digital computer
US5095525A (en) * 1989-06-26 1992-03-10 Rockwell International Corporation Memory transformation apparatus and method
US5214763A (en) * 1990-05-10 1993-05-25 International Business Machines Corporation Digital computer system capable of processing two or more instructions in parallel and having a coche and instruction compounding mechanism
US5446850A (en) * 1991-01-15 1995-08-29 International Business Machines Corporation Cross-cache-line compounding algorithm for scism processors
US6246768B1 (en) * 1998-05-06 2001-06-12 Penta Security Systems, Inc. Data encryption system for encrypting plaintext data

Also Published As

Publication number Publication date
EP1459188A4 (en) 2007-03-07
JP3962022B2 (ja) 2007-08-22
AU2002365807A1 (en) 2003-06-17
JP2005512367A (ja) 2005-04-28
EP1459188A1 (en) 2004-09-22
CN1608251A (zh) 2005-04-20
WO2003048947A1 (en) 2003-06-12

Similar Documents

Publication Publication Date Title
EP0342832B1 (en) Dynamic feedback arrangement scrambling technique keystream generator
US6842854B2 (en) Method programmable logic device, information processing system and method of reconfiguring circuit for sequentially processing data in blocks and temporarily storing data processed until next configuration
EP0420389B1 (en) Logic block for programmable logic devices
US6243808B1 (en) Digital data bit order conversion using universal switch matrix comprising rows of bit swapping selector groups
EP0967723A2 (en) Programmable pin designation for semiconductor devices
US4663770A (en) Non-volatile counting circuit and method which provides for extended counter life
CA2309906A1 (en) System and method for data planarization
KR100239349B1 (ko) 역이산 코사인 변환기의 데이타 포멧 변환 회로
US7269615B2 (en) Reconfigurable input Galois field linear transformer system
EP0843893B1 (en) A microcontroller having an n-bit data bus width with less than n i/o pins
EP1472604B1 (en) Reconfigurable parallel look up table system
KR100354285B1 (ko) 패스트 하다마드 변환 디바이스
GB2343281A (en) Programmable logic base cell and array
US7693928B2 (en) Galois field linear transformer trellis system
CN1316383C (zh) 可重新配置输入的伽罗瓦域线性变换器系统
US4128872A (en) High speed data shifter array
KR100298029B1 (ko) 배럴시프터
US5465222A (en) Barrel shifter or multiply/divide IC structure
US7676527B2 (en) Processor
CN1987800A (zh) 编码电路及数字信号处理电路
CN100423463C (zh) 计算回馈位移寄存器装置叠代状态的方法及装置
EP1949221B1 (en) A slave and a master device, a system incorporating the devices and a method of operating the slave device
US5987488A (en) Matrix processor
WO1993020501A1 (en) Integer-based 18-bit rgb to 5-bit gray scale conversion device and method therefor
CN100530157C (zh) 伽罗瓦域线性变换器格栅系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20171129