JP3962022B2 - 再構成可能入力ガロア拡大体線形変換器装置 - Google Patents
再構成可能入力ガロア拡大体線形変換器装置 Download PDFInfo
- Publication number
- JP3962022B2 JP3962022B2 JP2003550072A JP2003550072A JP3962022B2 JP 3962022 B2 JP3962022 B2 JP 3962022B2 JP 2003550072 A JP2003550072 A JP 2003550072A JP 2003550072 A JP2003550072 A JP 2003550072A JP 3962022 B2 JP3962022 B2 JP 3962022B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- converter device
- linear converter
- galois extension
- reconfigurable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Error Detection And Correction (AREA)
Description
12 ガロア拡大体線形変換器
14 再構成可能入力回路
16 出力回路
18,18′,18″ 記憶面
20 記憶面選出回路
112 記憶装置
112a,112b,112c,112d 記憶ユニット
116 多段レジスタ
Claims (11)
- セルのマトリックスを含むガロア拡大体線形変換器と;
多くの異なる機能を表す制御パターンを格納する複数の記憶面と;
前記機能を定義する前記マトリックスのセルを使用可能にするために前記機能を表す前記記憶面を選択する記憶面選出回路と;
前記機能を入力データへ割り当てるために使用可能にされたセルへ入力データを送る再構成可能入力回路と;
を備え、
前記セルのマトリックスのいずれかの部分は、選択された機能に用いるためのプログラムが可能とされた
ことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項1記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記セルは、排他的論理和論理回路と、該排他的論理和論理回路へ接続された出力を有する論理積論理回路と、入力データビットを受ける入力と、を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項1記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記記憶面は、各前記セルに結びつけられた記憶装置を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項3記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記記憶装置は、関連するセルと共に配置された複数の記憶ユニットを含み、一つの記憶ユニットは、各前記記憶面に対応することを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項3記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記記憶装置は、関連するセルと共に配置された多段レジスタを含み、一つの段は、各前記記憶面に対応することを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項1記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記記憶面選出回路は、面選択レジスタを含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項1記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記再構成可能入力回路は、少なくとも第1入力レジスタと、該第1入力レジスタから前記使用可能にされたセルへ入力データを送信するスイッチング装置と、を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項7記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記スイッチング装置は、一つが前記第1入力レジスタ内の入力データの各バイトと結びつけられた複数のスイッチング回路を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項7記載の再構成可能入力ガロア拡大体線形変換器装置において、
第2入力レジスタを有し、
前記スイッチング装置は、前記第1及び第2入力レジスタから前記使用可能にされたセルへ選択的に入力データを送信することを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項3記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記記憶装置はプログラム可能であることを特徴とする再構成可能入力ガロア拡大体線形変換器装置。 - 請求項8記載の再構成可能な入力ガロア拡大体線形変換器装置において、
前記スイッチング回路は、前記入力レジスタからの入力を表すためのマルチプレクサを含むことを特徴とする再構成可能な入力ガロア拡大体線形変換器装置。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US33466201P | 2001-11-30 | 2001-11-30 | |
US33451001P | 2001-11-30 | 2001-11-30 | |
US34173701P | 2001-12-18 | 2001-12-18 | |
US10/051,533 US6587864B2 (en) | 2001-11-30 | 2002-01-18 | Galois field linear transformer |
US10/060,699 US6766345B2 (en) | 2001-11-30 | 2002-01-30 | Galois field multiplier system |
US10/136,170 US7269615B2 (en) | 2001-12-18 | 2002-05-01 | Reconfigurable input Galois field linear transformer system |
PCT/US2002/038370 WO2003048947A1 (en) | 2001-11-30 | 2002-11-29 | Reconfigurable input galois field linear transformer system |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005512367A JP2005512367A (ja) | 2005-04-28 |
JP2005512367A5 JP2005512367A5 (ja) | 2005-12-22 |
JP3962022B2 true JP3962022B2 (ja) | 2007-08-22 |
Family
ID=27556635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003550072A Expired - Fee Related JP3962022B2 (ja) | 2001-11-30 | 2002-11-29 | 再構成可能入力ガロア拡大体線形変換器装置 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1459188A4 (ja) |
JP (1) | JP3962022B2 (ja) |
CN (1) | CN1316383C (ja) |
AU (1) | AU2002365807A1 (ja) |
WO (1) | WO2003048947A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9740456B2 (en) * | 2015-04-23 | 2017-08-22 | Altera Corporation | Circuitry and methods for implementing Galois-field reduction |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2583539B1 (fr) * | 1984-12-31 | 1991-05-24 | Lehmann Jean Philippe | Procede de construction de dispositifs d'activation simultanee de trains de commandes et applications aux memoires. |
US4722050A (en) * | 1986-03-27 | 1988-01-26 | Hewlett-Packard Company | Method and apparatus for facilitating instruction processing of a digital computer |
FR2605769B1 (fr) * | 1986-10-22 | 1988-12-09 | Thomson Csf | Operateur polynomial dans les corps de galois et processeur de traitement de signal numerique comportant un tel operateur |
US5095525A (en) * | 1989-06-26 | 1992-03-10 | Rockwell International Corporation | Memory transformation apparatus and method |
US5214763A (en) * | 1990-05-10 | 1993-05-25 | International Business Machines Corporation | Digital computer system capable of processing two or more instructions in parallel and having a coche and instruction compounding mechanism |
JPH0659686B2 (ja) | 1990-10-29 | 1994-08-10 | ダイアホイルヘキスト株式会社 | コンデンサー用二軸配向ポリエステルフィルム |
US5446850A (en) * | 1991-01-15 | 1995-08-29 | International Business Machines Corporation | Cross-cache-line compounding algorithm for scism processors |
US5680070A (en) * | 1996-02-05 | 1997-10-21 | Motorola, Inc. | Programmable analog array and method for configuring the same |
US5768168A (en) * | 1996-05-30 | 1998-06-16 | Lg Semicon Co., Ltd. | Universal galois field multiplier |
US6057703A (en) * | 1997-08-22 | 2000-05-02 | Holoplex Inc. | Reconfigurable programmable logic devices |
KR100296958B1 (ko) * | 1998-05-06 | 2001-09-22 | 이석우 | 블록 데이터 암호화 장치 |
-
2002
- 2002-11-29 WO PCT/US2002/038370 patent/WO2003048947A1/en active Application Filing
- 2002-11-29 AU AU2002365807A patent/AU2002365807A1/en not_active Abandoned
- 2002-11-29 JP JP2003550072A patent/JP3962022B2/ja not_active Expired - Fee Related
- 2002-11-29 EP EP02791352A patent/EP1459188A4/en not_active Withdrawn
- 2002-11-29 CN CNB02826083XA patent/CN1316383C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005512367A (ja) | 2005-04-28 |
EP1459188A4 (en) | 2007-03-07 |
AU2002365807A1 (en) | 2003-06-17 |
EP1459188A1 (en) | 2004-09-22 |
CN1316383C (zh) | 2007-05-16 |
CN1608251A (zh) | 2005-04-20 |
WO2003048947A1 (en) | 2003-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7269615B2 (en) | Reconfigurable input Galois field linear transformer system | |
JP3471088B2 (ja) | 改良されたプログラマブル論理セルアレイアーキテクチャ | |
JP3743487B2 (ja) | プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路の再構成方法、プログラマブル論理回路装置用の回路情報の圧縮方法 | |
US5426379A (en) | Field programmable gate array with built-in bitstream data expansion | |
US5892961A (en) | Field programmable gate array having programming instructions in the configuration bitstream | |
US7088134B1 (en) | Programmable logic device with flexible memory allocation and routing | |
JPS6211960A (ja) | プロセツサアレイ | |
JPS5998262A (ja) | メモリ・アクセス方法及び双方向デ−タ・バイト整列装置 | |
JP4037897B2 (ja) | ガロア体の線形変成器格子システム | |
US5262971A (en) | Bidirectional shifter | |
Hassan et al. | Performance evaluation of dynamic partial reconfiguration techniques for software defined radio implementation on FPGA | |
JP2006236106A (ja) | データ処理装置及びデータ処理方法 | |
JP4195195B2 (ja) | シーケンス発生器 | |
JP3962022B2 (ja) | 再構成可能入力ガロア拡大体線形変換器装置 | |
GB2343281A (en) | Programmable logic base cell and array | |
KR100731976B1 (ko) | 재구성 가능 프로세서의 효율적인 재구성 방법 | |
US7486109B2 (en) | Programmable logic device | |
US4128872A (en) | High speed data shifter array | |
JP2005323399A (ja) | プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路の再構成方法、プログラマブル論理回路装置用の回路情報の圧縮方法。 | |
JP4215795B2 (ja) | ルックアップテーブルカスケード回路、ルックアップテーブルカスケードアレイ回路及びそのパイプライン制御方法 | |
US8041925B2 (en) | Switch coupled function blocks with additional direct coupling and internal data passing from input to output to facilitate more switched inputs to second block | |
KR20090005312A (ko) | 고속 pe 간 데이터 재배치 기능을 갖는 프로세서 어레이 시스템 | |
JP3471623B2 (ja) | 書き換え可能な論理回路 | |
US6646465B2 (en) | Programmable logic device including bi-directional shift register | |
JP2016015710A (ja) | プログラマブルロジックデバイス及びプログラマブルロジックデバイスのコンフィギュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061025 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |