CN100573463C - 并行输入/输出自测试电路和方法 - Google Patents

并行输入/输出自测试电路和方法 Download PDF

Info

Publication number
CN100573463C
CN100573463C CNB2006800243859A CN200680024385A CN100573463C CN 100573463 C CN100573463 C CN 100573463C CN B2006800243859 A CNB2006800243859 A CN B2006800243859A CN 200680024385 A CN200680024385 A CN 200680024385A CN 100573463 C CN100573463 C CN 100573463C
Authority
CN
China
Prior art keywords
circuit
test
value
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006800243859A
Other languages
English (en)
Other versions
CN101213520A (zh
Inventor
G·P·克里什南
E·瓦德拉马尼
T·S·蒙代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RPX Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN101213520A publication Critical patent/CN101213520A/zh
Application granted granted Critical
Publication of CN100573463C publication Critical patent/CN100573463C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种并行数据传输测试系统可以包括具有输入选择器电路(104-0至104-N)的接收器部分(100)，该输入选择器电路将接收的测试数据提供至逻辑调整电路(106-0至106-N)，该逻辑调整电路“逻辑校正”多个输入测试值以除去故意引入的相互之间的逻辑差异(例如，翻转)。结果组合电路(108)可以逻辑组合输出数据值并提供结果序列至模式序列测试电路(110)。

Description

并行输入/输出自测试电路和方法
技术领域
本发明一般涉及并行数据传输系统，且更具体而言涉及用于并行数据传输系统的测试电路。
背景技术
为了减小电子器件的总测试成本，许多系统和/或集成电路使用内建自测试(BIST)电路来制作。这种电路视为是“内建”的，这是因为这种电路形成为系统本身的一部分，或者包含在集成电路的基板内。BIST电路可以产生和/或评估施加/接收至该集成电路或系统的一部分上的测试信号。BIST可以减小测试时间，这是因为板上BIST电路通常比独立测试器更快地施加或评估测试信号。
尽管BIST电路可以测试集成电路器件的各种特征，但可受益于BIST电路的一个特征为用于在系统的器件或部分之间传输信号的接口电路。一种特殊类型的接口为源同步并行接口。源同步并行接口可以并行地传输数据，且这些信号的时序可以是基于该并行数据的传输源。
期望的是，为集成电路的输入和/或输出路径提供自测试能力。这种测试能力可以帮助判定数据传输路径是否正将错误引入数据信号。为了更好理解本发明的各个方面，现在将描述源同步并行接口的BIST方法。并行I/O BIST布置示于图5，并用普通参考字符500表示。测试系统500可包括发送器部分502和接收器部分504。发送器部分502可包括从器件的其他部分(例如，非测试部分)提供的功能数据输入线506，以及产生测试数据值的BIST发送器508。多路复用器510可以选择性地在正常(例如，非测试)工作模式下输出功能数据(func_data[0]至func_data[N])或者在测试工作模式下输出BIST测试数据(test_data[0]至test_data[N])。数据可以通过并行链路接口512从发送器部分502传输到接收器部分504。
接收器部分504可包括可以处理从发送器部分502接收的功能(非测试)数据的功能逻辑514，以及可以处理测试数据的BIST接收器516，由此测试数据是否正在通过该接口正确地传输。
期望的是，BIST发送器508和BIST接收器516能够检测包括固定型故障(stuck-at fault)和耦合故障的普通并行接口类型错误。并行链路接口512中的固定型故障会导致“1”或“0”的固定输出模式。一条线上的数据值对另一条线上的数据值产生负面影响，这会引起耦合故障。例如，通过传输伪随机比特序列(PRBS)可以测试耦合故障。
图6示出与图5中部件508相似的常规BIST发送器608以及与图5中部件516相似的常规BIST接收器616。
常规BIST发送器部分608可包括固定比特值源650、PRBS发生器652、以及选择多路复用器(选择MUX)(654-0至654-N)。固定比特值源650可提供固定二进制值至选择MUX(654-0至654-N)。PRBS发生器652可以以翻转和非翻转形式产生比特值的伪随机序列，并将这些值提供至选择MUX(654-0至654-N)。每个选择MUX(654-0至654-N)可以根据相应模式选择信号(pattern_select_0[0:1]至pattern_select_N[0:1])来输出固定比特值(0或1)之一或伪随机发生比特(或其翻转)。
常规BIST接收器部分616可以提供多个测试以检测从BIST发送器608传输的数据中的错误。接收器部分616可包括PRBS模式检查电路656、固定0测试电路658、固定1测试电路660、以及合格/不合格逻辑662。
当传输的所有信号为逻辑低(0)时，固定0测试电路658可以测试数据。因此，该电路可以对所有这些值进行逻辑或(OR)，并通过输出高值ZERO_RES而标识错误。相反，当传输的所有信号为逻辑高(1)时，固定1测试电路660可以测试数据，且因此可以对所有这些值进行逻辑与非(NAND)。如果检测到“0”，则存在错误，且测试电路660可以输出高的结果值ONE_RES。
模式检查电路656可以检查PRBS比特序列中的错误。在所示的常规例中，模式检查电路656可包括与每个传输的数据位相对应的PRBS检查器(656-0至656-N)。每个PRBS检查器(656-0至656-N)可以提供结果信号(RES[0]至RES[N])，当接收的数据值不匹配预期数据值时该结果信号转变为逻辑高。结果信号在模式结果电路657中被逻辑组合(ORed)。因此，如果PRBS检查器(656-0至656-N)判定任意位具有错误，则模式结果电路657将输出高结果PRBS_RES。
来自固定0测试电路658、固定1测试电路660和模式结果电路657的结果可以在合格/不合格结果电路662中被逻辑ORed，以提供整体测试结果合格/不合格状态。
几乎总是期望降低集成电路的整体尺寸，因为尺寸减小可以转化为成本降低。因此，期望以某种方式提供一种用于并行接口的BIST布置，其提供了比诸如图6的常规布置更紧凑的电路。
发明内容
本发明可包括一种并行数据传输测试电路，包括接收器部分，该接收器部分包含多个输入逻辑调整电路、逻辑电路和比特模式序列测试电路。每个输入逻辑调整电路可以被耦合以从相应的并行数据传输线接收测试数据值序列，且可以根据一选择值选择性地翻转每个所接收的测试数据值以产生逻辑校正(logically aligned)数据值。该逻辑电路可以逻辑组合该逻辑校正数据值以输出相加测试数据值序列。比特模式序列测试电路可以判定该相加测试数据值序列是否对应于预期测试数据值序列。
本发明的另一种并行数据传输测试电路，包括：
接收器部分，包含：
多个数据输入，每个数据输入耦合至相应的逻辑一致性电路，每个逻辑一致性电路包括耦合于相应数据输入和开关电路之间的翻转路径和非翻转路径，该开关电路选择性地将该翻转路径或非翻转路径耦合至选择电路输出，以及
逻辑电路，逻辑组合逻辑校正数据值以输出相加测试数据值序列；以及
发送器部分，通过该并行数据传输线耦合至该接收器部分，该发送器部分包括比特模式序列发生器电路与多个输出选择器电路，该多个输出选择器电路选择性地输出测试数据值至并行数据传输线中的相应一条数据传输线。
本发明还可包括一种并行数据传输系统的测试方法。该方法可包括接收并行传输线上的序列并行测试数据。至少一条传输线可以接收测试数据序列，且至少另一条传输线可以接收该测试数据序列的翻转。该方法可进一步包括：通过将该至少另一条传输线上接收到的数据值翻转来逻辑校正并行测试数据，所述至少另一条传输线接收该测试数据序列的翻转；以及逻辑组合该逻辑校正并行测试数据以产生组合数据值序列。
附图说明
图1为本发明第一实施例的示意性方框图。
图2为本发明第二实施例的示意性方框图。
图3为本发明第三实施例的示意性方框图。
图4为本发明另一实施例的方法的流程图。
图5为具有内建自测试(BIST)能力的并行接口的示意性方框图。
图6为用于并行接口的常规BIST布置的示意性方框图。
具体实施方式
图1示出根据本发明第一实施例的并行数据传输测试电路。测试电路可包括接收器部分100，该接收器部分100接收在并行传输线102上传输的测试数据(test_data[0]至test_data[N])，并基于接收的测试值(test_data[0]至test_data[N])提供模式结果值PAT_RES。
根据第一实施例的接收器部分100可包括与每个并行传输线102相对应的输入选择器电路104-0至104-N和相位校正器电路(phasealigner circuit)106-0至106-N。接收器部分100还可包括结果组合电路108和模式序列测试电路110。每个输入选择器电路(140-0至104-N)可以根据相应输入选择器值SEL0至SELN而在一个或多个选择器输出上提供接收测试数据值。在所示示例中，每个输入选择器电路(104-0至104-N)可包括逻辑变更输出(112-0至112-N)以及其他测试输出(114-0至114-N)。逻辑变更输出可以提供预期互不相同(例如，翻转)的测试数据值。其他测试输出可提供用于不同测试类型的测试数据。
逻辑调整电路(106-0至106-N)可以选择性地变更输入数据值，以响应于相位校正控制信号PSEL0至PSELN来“逻辑校正”多个输入测试值。也就是说，接收的并行测试数据值相互之间可具有预期的、故意引入的逻辑差异(例如，翻转)。逻辑调整电路(106-0至106-N)可以除去这些相位差异，以提供一致的输出数据值test_out[0]至test_out[N]，假设这些数据值在传输时没有引入任何错误。在优选实施例中，校正控制信号PSEL0至PSELN可以是输入选择器值SEL0至SELN的子集。
结果组合电路108可以逻辑组合来自逻辑调整电路(106-0至106-N)的输出数据值。该组合RES_OUT的结果可以应用于模式序列测试电路110。模式序列测试电路110可以比较来自结果组合电路108的接收的数据值模式，并判定这些值是否匹配预期的数据值模式。
优选地，接收器部分100可以是合并在接收器件内的内建自测试(BIST)电路。作为一个示例，接收器部分100可形成于集成电路器件的基板内，该集成电路器件具有许多可能示例，例如但不限于内容可寻址存储器(CAM)器件、随机存取存储器(RAM)器件、包括闪存EEPROM的电可擦除可编程只读存储器(EEPROM)。
如此，接收器部分100可包括用于多个测试输入值的单个模式序列测试电路110，这与例如图6的常规布置相反，该常规布置包括用于每个N+1测试输入值的模式检查电路。因此，类似图1的实施例与常规情形相比可以实现更紧凑的测试电路尺寸。
第二实施例测试系统示于图2，并使用普通参考字符200表示。测试系统200可包括接收器部分201和发送器部分250。接收器部分201可包括一些与图1接收器部分相同的一般元件。因此，相同元件使用相同参考字符表示，仅仅将第一位由“1”替换为“2”。
在图2的特定接收器部分201中，每个输入选择器电路(204-0至204-N)可包括多路分解器(de-MUX)，该多路分解器可以基于相应的两位模式选择值(pattern_select_0[1:0]至pattern_select_N[1:0])将数据值输出到四个输出之一。测试输出(214-0至214-N)可包括固定0输出和固定1输出。逻辑变更输出可包括非翻转模式输出和翻转模式输出。
图2还示出逻辑调整电路(206-0至206-N)的具体示例。每个逻辑调整电路(206-0至206-N)可包括翻转器(207-0至207-N)和多路复用器(MUX)。每个这种翻转器(207-0至207-N)可从翻转模式输出接收测试数据，翻转这些值，并将它们提供至相应MUX的输入。MUX的其它输入可从de-MUX的非翻转模式输出接收数据。逻辑调整电路(206-0至206-N)内的MUX可由该两位模式选择值(pattern_select_0[0]至pattern_select_N[0])中的一个位控制。
结果组合电路208可包括多输入OR电路，该多输入OR电路从每个逻辑调整电路(206-0至206-N)接收输出值，并对这些值进行逻辑OR以提供结果输出RES_OUT。
模式序列测试电路210可包括伪随机二进制序列检查电路。当接收的测试模式数据值不匹配预期值时，该电路可输出“1”。
接收器部分201还可包括从每个输入选择器电路(204-0至204-N)的固定0输出接收测试数据的第一固定值检测电路216。在所示示例中，该第一固定值检测电路216可以是在任一接收的测试值为“1”时可输出1的多输入OR电路。
接收器部分201可进一步包括从每个输入选择器电路(204-0至204-N)的固定1输出接收测试数据的第二固定值检测电路218。在所示示例中，第二固定值检测电路218可以是在任一接收的测试值为“0”时可输出1的多输入NAND电路。
可以由测试结果电路220接收来自模式序列测试电路210、第一固定值检测电路216、以及第二固定值检测电路218的输出。在图2的示例中，测试结果电路220可以是产生合格/不合格状态值的多输入OR电路。
图2的测试电路200还可包括发送器部分250。发送器部分250可具有与图6的BIST发送器608相同的普通结构。应理解的是，接收器部分201的模式选择信号(pattern_select_0[0:1]至pattern_select_N[0:1])是基于发送器部分250的模式选择信号。
优选地，正如图1的情形，测试系统200可形成BIST布置。更具体而言，接收器部分201可以是结合成接收器件的BIST电路(例如，形成于第一集成电路器件的基板内)。发送器部分250可以形成不同的第二传输器件的一部分(例如，形成于第二集成电路器件的基板内)。
与上述常规情形相比，根据上述实施例的并行数据传输测试系统具有有利的更少门电路数目，这是因为对于N+1个输入测试信号来讲，接收器部分可包含一个这种模式序列测试电路。
本发明还可包括包含诸如所述的测试电路的具体系统配置。这种布置的一个示例示于图3。系统300可以是包括一个或多个由搜索控制器件304控制的CAM器件302的搜索引擎系统。搜索控制器件304可通过并行数据线306发出命令和数据到CAM器件302。因此，搜索控制器件304可包括逻辑304-0和并行发送器接口304-1。在一种布置中，并行发送器接口304-1可具有与图2中250所示的发送器部分相似的结构，因此可包括测试序列比特发生器304-2。
CAM器件302可包括搜索电路302-0和并行接收器接口302-1。并行接收器接口302-1可具有与图1和/或图2中所示的接收器部分相似的结构，因此可包括单个模式序列测试电路302-2且尺寸因此更紧凑。
本发明还可包括一种组合并行测试数据结果以输入至单一模式检查电路的方法。该方法的一个具体示例示于图4。
方法400可包括产生测试模式402。该测试模式可以是从单一公共源产生的伪随机二进制序列。这些测试值可以作为产生序列的实际比特值或者作为这些值的翻转在并行传输线上传输。实际值或翻转值的选择可基于模式选择值404。
并行传输线上的测试模式值可以被接收406，并基于模式选择值作为预期测试模式值或预期翻转测试模式值被输入408。接收的测试模式值可以被相互逻辑校正410。这可包括将传输之前被翻转的测试模式值翻转。这些逻辑校正值可以逻辑组合以产生接收的测试序列412。该逻辑组合可以检测在传输中发生的错误。可以相对于预期的测试序列来检查该接收的测试序列，以判定错误是否已经被传输。
如此，通过避免每个并行传输线上的模式检查，与常规方法相比以更简单的方式执行了特定测试。
应理解的是，可以在缺少未具体公开的元件或步骤的情况下实践本发明的实施例。也就是说，本发明的创造性特征可以不涉及元件。
因此，尽管上文详细描述了本文给出的具体实施例的每个方面，但是，本发明可以进行各种改变、替换、变更而不背离本发明的精神和范围。

Claims (20)

1.一种并行数据传输测试电路，包括：
接收器部分，包含：
多个输入逻辑调整电路，每个输入逻辑调整电路耦合成从相应的并行数据传输线接收测试数据值序列，每个输入逻辑调整电路根据一选择值选择性地翻转每个所接收的测试数据值，以产生逻辑校正数据值；
逻辑电路，逻辑组合逻辑校正数据值以输出相加测试数据值序列；以及
比特模式序列测试电路，判定该相加测试数据值序列是否对应于预期测试数据值序列。
2.如权利要求1所述的并行数据传输测试电路，还包括：
输入选择器电路，基于测试模式选择值将在相应并行数据传输线上接收的传输测试数据值输出到相应的输入逻辑调整电路。
3.如权利要求2所述的并行数据传输测试电路，其中：
每个输入选择器电路包括多路分解器de-MUX，该多路分解器具有耦合至相应的并行数据传输线的输入；第一输出，提供响应于测试模式发生器而产生的数据值；以及第二输出，提供响应于由该测试模式发生器产生的数据值的翻转而产生的数据值。
4.如权利要求3所述的并行数据传输测试电路，其中：
每个输入逻辑调整电路包括多路复用器MUX，该多路复用器具有耦合至相应输入选择器de-MUX的第一输出的第一输入，以及耦合至相应输入选择器de-MUX的第二输出的第二输入。
5.如权利要求3所述的并行数据传输测试电路，还包括：
每个输入选择器电路de-MUX还包括第三输出，所述第三输出提供响应于第一固定值发生器而产生的数据值；以及
第一固定值检查电路，指示何时从该de-MUX的第三输出接收的任一测试值不是第一逻辑值。
6.如权利要求5所述的并行数据传输测试电路，还包括：
每个输入选择器电路de-MUX还包括第四输出，所述第四输出提供响应于第二固定值发生器而产生的数据值；以及
第二固定值检查电路，指示何时从该de-MUX的第四输出接收的任一测试值不是第二逻辑值。
7.如权利要求6所述的并行数据传输测试电路，还包括：
合格/不合格结果电路，逻辑组合来自该比特模式序列测试电路、第一固定值检查电路和第二固定值检查电路的测试结果输出。
8.如权利要求1所述的并行数据传输测试电路，其中：
该输入逻辑调整电路包括至少一个输入耦合至每个输入逻辑调整电路的多输入逻辑电路，该多输入逻辑电路选自OR逻辑电路和NOR逻辑电路。
9.如权利要求1所述的并行数据传输测试电路，其中：
该比特模式序列测试电路包括伪随机比特序列检查电路。
10.如权利要求1所述的并行数据传输测试电路，其中：
该接收器部分形成于集成电路的基板内。
11.一种并行数据传输测试电路，包括：
接收器部分，包含：
多个数据输入，每个数据输入耦合至相应的逻辑一致性电路，每个逻辑一致性电路包括耦合于相应数据输入和开关电路之间的翻转路径和非翻转路径，该开关电路选择性地将该翻转路径或非翻转路径耦合至选择电路输出，以及
逻辑电路，逻辑组合逻辑校正数据值以输出相加测试数据值序列；以及
发送器部分，通过该并行数据传输线耦合至该接收器部分，该发送器部分包括比特模式序列发生器电路与多个输出选择器电路，该多个输出选择器电路选择性地输出测试数据值至并行数据传输线中的相应一条数据传输线。
12.如权利要求11所述的并行数据传输测试电路，其中：
每个输出选择器电路包括输出MUX。
13.如权利要求12所述的并行数据传输测试电路，其中：
每个输出MUX包括耦合成接收由测试序列发生器产生的测试值序列的至少第一输入，以及耦合成接收由测试序列发生器产生的该测试值序列翻转的至少第二输入。
14.如权利要求13所述的并行数据传输测试电路，其中：
该测试序列发生器为伪随机比特序列发生器。
15.如权利要求13所述的并行数据传输测试电路，其中：
每个输出MUX还包括至少第三输入和第四输入，所述第三输入耦合至产生具有第一逻辑值的数据值的第一固定值发生器，以及所述第四输入耦合至产生具有第二逻辑值的数据值的第二固定值发生器。
16.如权利要求13所述的并行数据传输测试电路，其中：
该接收器部分形成于第一集成电路的基板内；以及
该发送器部分形成于不同于该第一集成电路的第二集成电路的基板内。
17.如权利要求16所述的并行数据传输测试电路，其中：
该第一集成电路包括内容可寻址存储器器件。
18.一种测试并行数据传输系统的方法，包括步骤：
接收并行传输线上的并行测试数据序列，至少一条传输线接收该并行测试数据序列，且至少另一条传输线接收该并行测试数据序列的翻转；
通过将该至少另一条传输线上接收到的数据值翻转来逻辑校正并行测试数据，所述至少另一条传输线接收该并行测试数据序列的翻转；以及
逻辑组合该逻辑校正并行测试数据以产生组合数据值序列。
19.如权利要求18所述的方法，其中：
逻辑校正并行测试数据包括，根据输入选择信号选择性地将接收的测试数据耦合至非翻转数据路径或翻转数据路径。
20.如权利要求18所述的方法，还包括：
响应于该组合数据值序列和预期的数据值序列之间的比较结果而产生模式检查结果。
CNB2006800243859A 2005-05-05 2006-05-04 并行输入/输出自测试电路和方法 Expired - Fee Related CN100573463C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67830005P 2005-05-05 2005-05-05
US60/678,300 2005-05-05

Publications (2)

Publication Number Publication Date
CN101213520A CN101213520A (zh) 2008-07-02
CN100573463C true CN100573463C (zh) 2009-12-23

Family

ID=37397147

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800243859A Expired - Fee Related CN100573463C (zh) 2005-05-05 2006-05-04 并行输入/输出自测试电路和方法

Country Status (4)

Country Link
US (1) US7447958B2 (zh)
JP (1) JP2008541059A (zh)
CN (1) CN100573463C (zh)
WO (1) WO2006121882A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7864968B2 (en) 2006-09-25 2011-01-04 Advanced Bionics, Llc Auditory front end customization
JP2011159119A (ja) 2010-02-01 2011-08-18 Fujitsu Ltd 情報処理装置、情報送信方法および情報受信方法
JP5658601B2 (ja) * 2010-06-04 2015-01-28 ルネサスエレクトロニクス株式会社 通信試験回路及び半導体集積回路、電子機器
US8598898B2 (en) * 2010-10-05 2013-12-03 Silicon Image, Inc. Testing of high-speed input-output devices
US9020779B2 (en) 2011-10-25 2015-04-28 International Business Machines Corporation Detecting cross-talk on processor links
US8826092B2 (en) * 2011-10-25 2014-09-02 International Business Machines Corporation Characterization and validation of processor links
US10242750B2 (en) * 2017-05-31 2019-03-26 Sandisk Technologies Llc High-speed data path testing techniques for non-volatile memory
CN109387765B (zh) * 2017-08-07 2021-12-21 默升科技集团有限公司 用于标识通道错误的器件、方法和集成电路
US11003620B2 (en) * 2017-12-22 2021-05-11 Intel Corporation Systolic array of pipelined processing engines for implementing dynamic programming algorithms
WO2019143327A1 (en) * 2018-01-17 2019-07-25 Credo Technology Group Limited Ic dies with parallel prbs testing of interposer
CN118033392B (zh) * 2024-04-15 2024-06-28 英诺达(成都)电子科技有限公司 电路检测方法及装置、电子设备、存储介质、程序产品

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070648A (en) * 1976-06-18 1978-01-24 Ncr Corporation Computer to computer communication system
US4393491A (en) * 1980-11-05 1983-07-12 Anaconda-Ericsson Automatic self-test system for a digital multiplexed telecommunication system
US5673130A (en) * 1996-01-02 1997-09-30 Motorola, Inc. Circuit and method of encoding and decoding digital data transmitted along optical fibers
US5924108A (en) 1996-03-29 1999-07-13 Microsoft Corporation Document summarizer for word processors
JP3596196B2 (ja) * 1996-11-15 2004-12-02 ソニー株式会社 データ伝送装置
WO1998043101A1 (fr) * 1997-03-21 1998-10-01 Matsushita Electric Industrial Co., Ltd. Bloc fonctionnel pour circuit integre, circuit integre a semiconducteur, procede d'inspection de circuits integres a semiconducteur, et procede de conception associe
US5822228A (en) * 1997-05-27 1998-10-13 Lsi Logic Corporation Method for using built in self test to characterize input-to-output delay time of embedded cores and other integrated circuits
JP2000011691A (ja) * 1998-06-16 2000-01-14 Mitsubishi Electric Corp 半導体試験装置
US6078637A (en) * 1998-06-29 2000-06-20 Cypress Semiconductor Corp. Address counter test mode for memory device
US6327685B1 (en) * 1999-05-12 2001-12-04 International Business Machines Corporation Logic built-in self test
GB2350531B (en) * 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
US6671842B1 (en) * 1999-10-21 2003-12-30 Lsi Logic Corporation Asynchronous bist for embedded multiport memories
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US6675336B1 (en) * 2000-06-13 2004-01-06 Cypress Semiconductor Corp. Distributed test architecture for multiport RAMs or other circuitry
US6681359B1 (en) * 2000-08-07 2004-01-20 Cypress Semiconductor Corp. Semiconductor memory self-test controllable at board level using standard interface
JP3937034B2 (ja) * 2000-12-13 2007-06-27 株式会社日立製作所 半導体集積回路のテスト方法及びテストパターン発生回路
US6690309B1 (en) * 2001-12-17 2004-02-10 Cypress Semiconductor Corporation High speed transmission system with clock inclusive balanced coding
JP4229715B2 (ja) * 2003-01-29 2009-02-25 Ｎｅｃエレクトロニクス株式会社 テスト回路及び半導体装置
JP4400081B2 (ja) * 2003-04-08 2010-01-20 エルピーダメモリ株式会社 半導体記憶装置
US6961886B2 (en) * 2003-04-16 2005-11-01 International Business Machines Corporation Diagnostic method for structural scan chain designs
US7408981B2 (en) * 2003-05-20 2008-08-05 Rambus Inc. Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
JP4190961B2 (ja) * 2003-06-26 2008-12-03 株式会社ルネサステクノロジ マルチチップモジュール

Also Published As

Publication number Publication date
US7447958B2 (en) 2008-11-04
WO2006121882A3 (en) 2008-03-06
JP2008541059A (ja) 2008-11-20
WO2006121882A2 (en) 2006-11-16
CN101213520A (zh) 2008-07-02
US20060253752A1 (en) 2006-11-09

Similar Documents

Publication Publication Date Title
CN100573463C (zh) 并行输入/输出自测试电路和方法
US8051348B1 (en) Integrated circuit testing using segmented scan chains
US6654920B1 (en) LBIST controller circuits, systems, and methods with automated maximum scan channel length
US20090089637A1 (en) Semiconductor test system and test method thereof
EP1762856A1 (en) Fault Diagnosis Apparatus and Method for System-on-Chip (SOC)
KR20130040839A (ko) 집적 회로 다이 테스트 장치 및 방법
US6795948B2 (en) Weighted random pattern test using pre-stored weights
US20110060952A1 (en) Semiconductor integrated circuit
US7392448B2 (en) Method and apparatus for determining stuck-at fault locations in cell chains using scan chains
US7380183B2 (en) Semiconductor circuit apparatus and scan test method for semiconductor circuit
US20090212818A1 (en) Integrated circuit design method for improved testability
US7240263B2 (en) Apparatus for performing stuck fault testings within an integrated circuit
US20100017664A1 (en) Embedded flash memory test circuit
US6990619B1 (en) System and method for automatically retargeting test vectors between different tester types
CN101776728B (zh) 单板内器件的边界扫描方法及装置
US7146549B2 (en) Scan-path flip-flop circuit for integrated circuit memory
US11073558B2 (en) Circuit having multiple scan modes for testing
CN109842407A (zh) 电源门控控制系统及其控制方法
US7024606B2 (en) Method of generating test pattern for integrated circuit
US7843210B2 (en) Semiconductor integrated circuit device and testing method of the same
JPH063424A (ja) 集積回路装置、および集積回路装置に組込まれるテストデータ発生回路
US6898748B1 (en) Test circuit method and apparatus
US6271677B1 (en) Semiconductor integrated circuit and method for testing the semiconductor integrated circuit
US20050278593A1 (en) Scan-test structure having increased effectiveness and related systems and methods
US6496544B1 (en) Digital computing system having adaptive communication components

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RPX CORPORATION

Free format text: FORMER OWNER: CYPRESS SEMICONDUCTOR CORP.

Effective date: 20140224

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20140224

Address after: American California

Patentee after: RPX Corp.

Address before: American California

Patentee before: Cypress Semiconductor Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20180504