CN107526019A - 低功耗加权伪随机测试方法、系统、设备及存储介质 - Google Patents
低功耗加权伪随机测试方法、系统、设备及存储介质 Download PDFInfo
- Publication number
- CN107526019A CN107526019A CN201710565723.XA CN201710565723A CN107526019A CN 107526019 A CN107526019 A CN 107526019A CN 201710565723 A CN201710565723 A CN 201710565723A CN 107526019 A CN107526019 A CN 107526019A
- Authority
- CN
- China
- Prior art keywords
- test
- scan
- subset
- testing
- pseudo random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种低功耗加权伪随机测试方法、系统、设备及存储介质;所述测试方法包括:建立扫描森林;将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中;根据可测性增益函数分别对每个所述扫描链子集的测试使能信号进行权重赋值;应用所述扫描森林进行伪随机测试,并输出伪随机测试向量;以及根据所述伪随机测试向量计算得到伪随机测试结果。采用本发明技术故障覆盖率高,可获得比传统的方法高出多达20%的覆盖率;硬件开销低,更不会带来额外的延迟开销、结构简单、便于工业界广泛使用,易于嵌入现有的EDA工具中,能够支持伪随机测试和确定自测试;与确定自测试结合可有效降低测试数据容量。
Description
技术领域
本发明涉及集成电路延迟测试可测试性技术领域,具体涉及一种低功耗加权伪随机测试方法、系统、设备及存储介质。
背景技术
随着电路规模的增大,功能和测试功耗之间的差距变得越来越大。随着能耗的增大,芯片过热的问题也显现出来。芯片过热会导致产品寿命的缩短。现在已经提出了一些关于更准确的功耗模型。一种是低功耗芯片的外互联设计的快速模拟方法,另外一种是针对低功耗3D网络的重要的TSV建模/仿真技术的堆叠式IC设计。然后,基于扫描的自测试技术(BIST)由于随机码交换活动的增多,他们比确定的扫描测试有更大的功耗。
最近的研究方法主要是针对通过允许自动选择低功耗的伪随机测试模式来减少扫描切换的开关活动。然而,很多以前的低功耗BIST方法可能会导致一些故障覆盖丢失。因此,获取高的故障覆盖率在低功耗的BIST方案中也是非常重要的。伪随机测试模型可以有效地提高故障覆盖率。但是这些方法由于频繁对触发器的扫描,通常会导致更多的能量损耗。
此外,大部分之前的自测试方法都没有关注过低功耗的问题。
因此,找到一种有效的低功耗的BIST方法是非常必要的。
发明内容
针对现有技术中的缺陷,本发明提供一种低功耗加权伪随机测试方法、系统、设备及存储介质;采用本发明技术故障覆盖率高,可获得比传统的方法高出多达20%的覆盖率;硬件开销低,更不会带来额外的延迟开销、结构简单、便于工业界广泛使用,易于嵌入现有的EDA工具中,能够支持伪随机测试和确定自测试;与确定自测试结合可有效降低测试数据容量。
为解决上述技术问题,本发明提供以下技术方案:
一方面,本发明提供了一种低功耗加权伪随机测试方法,所述测试方法包括:
建立扫描森林,其中,所述扫描森林中的相移器上连接有多个多路输出选择器,且每个所述多路输出选择器均用于驱动多个扫描树,每个扫描树中均包括多个扫描链;
将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中,其中,相同的扫描链子集中的全部扫描链均由相同的时钟信号驱动;
根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值;
应用所述扫描森林进行伪随机测试,并输出伪随机测试向量;其中,在伪随机测试中,每个测试周期中的一个时钟信号激活一个所述扫描链子集;
以及,根据所述伪随机测试向量计算得到伪随机测试结果。
进一步地,在所述应用所述扫描森林进行伪随机测试测试方法之前,所述测试方法还包括:
确定所述扫描森林中的难测故障子集;
根据增益函数确定部分难测故障子集的测试点;
以及,在逻辑电路中插入所述测试点。
进一步地,所述根据增益函数确定部分难测故障子集的测试点,包括:
根据如公式一所示的增益函数G确定部分难测故障子集的测试点:
在公式一中,F是部分难测故障子集,t是下降或上升的转换故障。
进一步地,所述根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值,包括:
根据如公式二所示的可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值:
在公式二中,f表示节点l上升或下降的转换故障;F是随机难测故障集,且F被定义为检测概率小于或等于最强故障10倍的故障集。
进一步地,所述节点l上升转换故障的可检测度det(f)1根据公式三进行估算:
其中,节点l上升转换故障的可检测度det(f)1根据公式二进行估算:
det(f)1=C0(l)·C1(l')·O(l') 公式三
节点l下降转换故障的可检测度det(f)2根据公式四进行估算:
det(f)2=C1(l)·C0(l')·O(l') 公式四
在公式三和公式四中,C1(l)、C0(l)和O(l)分别为节点l的1可控度、0可控度和可观察度;
其中,某一节点l在两帧电路模型中的第一帧的位置为l、在两帧电路模型中的第二帧中相应位置为l',节点l上升和下降转换的可检测性定位为指定输入数量来检测双帧电路中的转换故障。
进一步地,所述测试周期的数量为1000个时钟周期;
且每个测试周期均包括:移位周期、启动周期和捕获周期;
所述移位周期的数量小于或大于扫描链深度。
第二方面,本发明还提供一种低功耗加权伪随机测试系统,所述测试系统包括:
扫描森林建立单元,用于建立扫描森林,其中,所述扫描森林中的相移器上连接有多个多路输出选择器,且每个所述多路输出选择器均用于驱动多个扫描树,每个扫描树中均包括多个扫描链;
扫描链子集设置单元,用于将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中,其中,相同的扫描链子集中的全部扫描链均由相同的时钟信号驱动;
权重赋值单元,用于根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值;
伪随机测试单元,用于应用所述扫描森林进行伪随机测试,并输出伪随机测试向量;其中,在伪随机测试中,每个测试周期中的一个时钟信号激活一个所述扫描链子集;
伪随机测试结果获取单元,用于根据所述伪随机测试向量计算得到伪随机测试结果。
进一步地,所述测试系统还包括:
难测故障子集确定单元,用于确定所述扫描森林中的难测故障子集;
测试点确定单元,用于根据增益函数确定部分难测故障子集的测试点;
测试点插入单元,用于在逻辑电路中插入所述测试点。
进一步地,所述测试周期的数量为1000个时钟周期;
且每个测试周期均包括:移位周期、启动周期和捕获周期;
所述移位周期的数量小于或大于扫描链深度。
第三方面,本发明还提供一种低功耗加权伪随机测试设备,所述测试设备包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现所述测试方法的步骤。
第四方面,本发明还提供一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现所述测试方法的步骤。
由上述技术方案可知,本发明所述的一种低功耗加权伪随机测试方法、系统、设备及存储介质;所述测试方法包括:建立扫描森林;将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中;根据可测性增益函数分别对每个所述扫描链子集的测试使能信号进行权重赋值;应用所述扫描森林进行伪随机测试,并输出伪随机测试向量;以及根据所述伪随机测试向量计算得到伪随机测试结果。采用本发明技术故障覆盖率高,可获得比传统的方法高出多达20%的覆盖率;硬件开销低,更不会带来额外的延迟开销、结构简单、便于工业界广泛使用,易于嵌入现有的EDA工具中,能够支持伪随机测试和确定自测试;与确定自测试结合可有效降低测试数据容量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的一种低功耗加权伪随机测试方法的一种具体实施方式的流程示意图;
图2是实现wPRPG的DFT结构及低功耗控制逻辑示意图;
图3是加权测试使能信号控制下的扫描测试电路示意图;
图4是本发明的一种低功耗加权伪随机测试方法的另一种具体实施方式的流程示意图;
图5是本发明的一个测试点的测试点插入方法的示意图;
图6是本发明的两个测试点的测试点插入方法的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的实施例一提供了一种低功耗加权伪随机测试方法的一种具体实施方式,参见图1,所述低功耗加权伪随机测试方法具体包括如下内容:
步骤100:建立扫描森林,其中,所述扫描森林中的相移器上连接有多个多路输出选择器,且每个所述多路输出选择器均用于驱动多个扫描树,每个扫描树中均包括多个扫描链。
可以理解的是,本实施例提出了DFT架构,以实现LOC转换故障测试的低功耗加权伪随机测试产生器(wPRPG)。此外,基于此实现用于LOC延迟测试的低功耗加权PRPG的技术。
如图2的扫描森林结构所示,扫描森林在第一阶段用于伪随机测试。相移器(PS)的每个阶段驱动多个扫描链,其中同一扫描树中的所有扫描链均由PS的同一级驱动。与以前的方法使用的多扫描链架构不同,相移器的在每个阶段驱动多路输出选择器,并且每个多路输出选择器驱动多个扫描树。
每个扫描信号驱动多个扫描树,如图2所示,其中不同的扫描链分配不同的权值。与PS的每个阶段驱动一个扫描链的多扫描链架构相比,该技术还可以显着地减小相移器的尺寸。根据本申请的技术,相移器(PS)的每个级,如图2所示,驱动一个多路输出选择器(DMUX(demultiplexer))而不是扫描链。
步骤200:将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中,其中,相同的扫描链子集中的全部扫描链均由相同的时钟信号驱动。
可以理解的是,如图2所示,需要少量额外的引脚来控制多路输出选择器。图2为了实现低功耗BIST的门控技术,其中图2中的所有多路输出选择器,可以共享相同的额外引脚。所有DMUX的额外引脚可以连接到额外的寄存器以减少引脚开销。如图2所示,同一扫描树中的所有扫描链都被选择到相同的扫描链子集中,扫描链由相同的时钟信号驱动。本申请的方法为简化子电路中的每个扫描链选择权值。让扫描链被划分成k个子集,其中只有一个扫描链子集在任何时钟周期被激活。本申请的方法为每轮扫描链子集中的所有扫描链选择最优权值。它需要k次独立的计算,以确定所有扫描链的最佳权值。
DFT架构与之前提出的不同。估计可测性的方法和选择最优权值的增益函数也与之前的不同。在PRPG阶段,每个多路输出选择器驱动的扫描树数量对故障覆盖有很大的影响。因此,本申请必须将其设置得非常低,这个因素可能对测试数据压缩率有显着的影响。
步骤300:根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值。
可以理解的是,本申请提出了一种新的算法,用于在低功耗DFT电路中为扫描链的每个子集新的子电路(由单个时钟信号驱动)产生所有扫描链的测试使能信号的权值。节点l的第i个控制度Ci'(l)(i∈{0,1})定义为被随机选择成为输出的概率。节点l的可观测度O'(l)定义为被一个随机选输入向量传播至原始输出或者伪原始输出的概率。
在基于扫描的BIST架构中,如图2所示。本申请从集合{0.5,0.625,0.75,0.875}中选出不同的权值分配给不同扫描链的测试使能信号。算法的输入是SC,分成子集SC0,SC1,…,SCk-1。本申请的方法为每个扫描链的SCi∈{SC0,SC1,…,SCk-1}生成了k个简化子电路。
门控逻辑如图2所示。本申请开发了一种有效的方法来选择扫描链的测试使能信号的权值。测试使能信号的权值选择由以下可测试性增益函数确定:
其中f表示节点l上升或下降的转换故障。在等式(1)中,F是随机难测故障集,被定义为检测概率不大于最强故障10倍的故障集。本申请尝试最小化等式(1)中给出的可测试性增益函数。节点l上升转换故障的可检测度量可以估计如下:
det(f)=C0(l)·C1(l')·O(l') (2)
对于l的下降转换,可以估计如下:
det(f)=C1(l)·C0(l')·O(l') (3)
图3给出了具有加权测试使能信号的扫描树,其中不同的权值被分配给同一扫描树中的不同扫描链的测试使能信号。同一扫描树中的所有扫描触发器由相同的时钟信号驱动。最初,所有PPI输入都被分配信号概率0.5,PPI输入的可观测性设置为1/n(n是扫描树的深度)。
扫描链中第i个扫描触发器的PPI的可控度设置为0.5,第i个扫描触发器的PPO的可观察度设置为1/d,其中d是扫描链的长度。
把集合{0.5,0.625,0.75,0.875}给各个扫描链的测试使能信号权值。本申请的方法选择用于所有的扫描链,它们在相同的扫描链的子集的权值。本申请的方法为每个扫描链的SCi∈{SC0,SC1,…,SCk-1}生成了k个简化子电路。当选择每个扫描链的权值(而不是扫描树)时,权值必须能够使等式(1)中给出的增益函数最小化。如果没有权值比每次扫描测试信号更好,那么它仍然像常规的每个扫描测试使能信号一样,也就是说,每个测试周期包括n个移位周期,随后是启动(launch)和捕获(capture)周期。
该方法为第一个扫描链的测试使能信号选择一个权值使得增益函数最小。当第一个扫描链选择完最好的权值之后,本申请通过公式(1)来选择第二条扫描的最优权值使得增益函数最小。如果一个扫描链无法选择任何权值,本申请就设置他的测试使能信号设置为常规test-per-scan自测试控制信号(即扫描链深度个移位周期后紧跟一个启动周期和一个捕获周期)。重复上述操作,直到为所有的扫描链选择好最优的测试使能信号。
在扫描链的当前子集的加权伪随机测试模式应用期间,对应于所有固化扫描链中扫描触发器的PPI被固定为常数值。低功耗加权伪随机测试向量产生过程如下:第一组扫描链被激活,其他扫描链仍然保持固化。如果一个扫描链进入扫描状态,本申请就是用加权伪随机向量产生器对扫描链置入加权伪随机信号;被固化的扫描链设为扫描对应的所有扫描单元置为固定值。当上述操作持续给定时钟周期后(定为1000个时钟周期),激活第二组扫描链,继续上述操作步骤。这个过程一直继续下去直到所有的扫描链都执行一遍。然后,再次激活第一组扫描链,重复上述操作直到指定时钟周期的伪随机测试完成为止。
选择所有测试使能信号的权值的技术和以前方法的技术之间的区别在于使用不同的增益函数和不同的可测性度量。DFT架构如图2所示,也与之前的方法不同。对于每轮伪随机测试码生成,本申请的方法为每个子电路设置1000个周期。每个测试周期包含一系列移位周期,随后是启动周期和捕获周期。移位周期的数量可以小于或大于扫描链深度。
根据实验结果部分提供的实验结果,所提出的低功耗加权wPRPG与传统的每次扫描BIST方法相比,可以提高故障覆盖率。片上中存储的测试数据量也大大减少。
步骤400:应用所述扫描森林进行伪随机测试,并输出伪随机测试向量;其中,在伪随机测试中,每个测试周期中的一个时钟信号激活一个所述扫描链子集。
步骤500:根据所述伪随机测试向量计算得到伪随机测试结果。
从上述描述可知,本发明的实施例提供了一种低功耗加权伪随机测试方法,故障覆盖率高,可获得比传统的方法高出多达20%的覆盖率;硬件开销低,更不会带来额外的延迟开销、结构简单、便于工业界广泛使用,易于嵌入现有的EDA工具中,能够支持伪随机测试和确定自测试;与确定自测试结合可有效降低测试数据容量。
在一种具体实施方式中,根据如公式一所示的增益函数G确定部分难测故障子集的测试点:
在公式一中,F是部分难测故障子集,t是下降或上升的转换故障。
在一种具体实施方式中,所述根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值包括:
根据如公式二所示的可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值:
在公式二中,f表示节点l上升或下降的转换故障;F是随机难测故障集,且F被定义为检测概率不大于最强故障10倍的故障集。
在一种具体实施方式中,所述节点l上升转换故障的可检测度det(f)1根据公式三进行估算:
其中,节点l上升转换故障的可检测度det(f)1根据公式二进行估算:
det(f)1=C0(l)·C1(l')·O(l') 公式三
节点l下降转换故障的可检测度det(f)2根据公式四进行估算:
det(f)2=C1(l)·C0(l')·O(l') 公式四
在公式三和公式四中,C1(l)、C0(l)和O(l)分别为节点l的1可控度、0可控度和可观察度;
其中,某一节点l在两帧电路模型中的第一帧的位置为l、在两帧电路模型中的第二帧中相应位置为l',节点l上升和下降转换的可检测性定位为指定输入数量来检测双帧电路中的转换故障。
在一种具体实施方式中,所述测试周期的数量为1000个时钟周期;
且每个测试周期均包括:移位周期、启动周期和捕获周期;
所述移位周期的数量小于或大于扫描链深度。
在一种具体实施方式中,参见图4,所述应用所述扫描森林进行伪随机测试测试方法之前,所述测试方法还具体包括如下内容:
步骤A00:确定所述扫描森林中的难测故障子集。
步骤B00:根据增益函数确定部分难测故障子集的测试点。
步骤C00:在逻辑电路中插入所述测试点。
可以理解的是,测试点插入是减少测试数据量的有效方法。测试点插入方法最初主要用于单固定型故障测试,并不能够直接用于LOC延迟测试。本申请在本申请中,提出使用增益函数的方式来进行度量,提出了一种新的测试点插入方法。增益函数的度量必须制定输入难测故障子集,测试点插入的目标是使得选定的难测故障易测。本申请的方法使用方程(4)给定的增益函数来选择测试点。
其中F是20%的难测故障,t是下降或上升转换故障。假设在第一帧中的位置l,在两帧电路模型的第二帧中相应位置为l'。上升和下降转换的可检测性定位为必须指定输入数量来检测双帧电路中的转换故障。其中节点l上升和下降转换故障的可检测度可分别采用方程(5)和(6)来估算。
det(f)=C0(l)·C1(l')·O(l') (5)
对于l的下降转换,可以估计如下:
det(f)=C1(l)·C0(l')·O(l') (6)
其中C1(l),C0(l)和O(l)表示为了l的1可控度,0可控度,可观察度。
本申请的方法选择20%最难以检测的故障作为插入测试点的候选者。本申请分别尝试把1可控或0可控测试点插入所有的候选者。本申请使用同样的方法来估计相应节点的变化,来确定控制点的位置和类型,引入最大的可检测性变化。继续上述过程,直到插入所有测试点。当更新输入影响措施时,所有控制点和观察点都插入到两帧电路的两个帧中。
如图5所示,测试点在A处的额外引脚(在第二帧中为A')连接到PPII。要求I和A在两帧电路中没有任何常见的组合后继。如图所示。如图6所示,在A和B插入两个测试点。它们的额外引脚连接到同一PPI。要求任何一对A,B和I在两帧电路中没有任何的共同后继节点。
新的测试点插入方案是直接减少所有难以检测的转换故障的指定输入数量,可以有效降低难测故障的测试数据容量。
为进一步的说明本方案,本发明还提供一种低功耗加权伪随机测试方法的应用实例,具体包括如下内容:
本应用实例主要分为三个部分:(1)低功耗BIST测试产生及DFT结构,(2)权值选择,(3)测试点插入。
(1)低功耗BIST测试产生及DFT结构
提出了DFT架构,以实现LOC转换故障测试的低功耗加权伪随机测试产生器(wPRPG)。此外,基于此实现用于LOC延迟测试的低功耗加权PRPG的技术。
如图2的扫描森林结构所示,扫描森林在第一阶段用于伪随机测试。相移器(PS)的每个阶段驱动多个扫描链,其中同一扫描树中的所有扫描链均由PS的同一级驱动。与以前的方法使用的多扫描链架构不同,相移器的在每个阶段驱动多路输出选择器,并且每个多路输出选择器驱动多个扫描树。
每个扫描信号驱动多个扫描树,如图2所示,其中不同的扫描链分配不同的权值。与PS的每个阶段驱动一个扫描链的多扫描链架构相比,该技术还可以显着地减小相移器的尺寸。根据本申请的技术,相移器(PS)的每个阶段,如图2所示,驱动一个多路输出选择器(DMUX)而不是扫描链。如果多路输出选择器的扇出因子为16,扫描树的组大小为10,每个扫描引脚驱动160个扫描链。这也可以有效提高测试响应压缩的效率,因为使用了很多短扫描链。连接到电路的组合部分CUT的响应压缩器是减小MISR的尺寸。
如果根据最大确定位非常大的话,LFSR的大小可能非常大,因为有几个向量可能具有大量的确定位。这可能显著增加测试数据量,以保持种子具有大量确定位。这个问题已经通过向LFSR中添加少量额外的变量而不为每个向量保持大的种子而得到解决。然而,所有测试向量的总确定位可能非常大。扫描树结构可以显着减少确定位的总数和测试向量的最大确定位数。
LFSR的大小可以如下确定:(1)选择具有多个额外变量的原始多项式。通过所选择的原始多项式和注入的额外变量建立的LFSR可以在不使用伪随机测试向量生成时对所有确定性向量进行编码。(2)两个不同的LFSR用于加权伪随机测试码生成阶段和确定性BIST阶段。在第二种情况下,需要使用两个不同的相移器。因此,额外的面积开销可能不是微不足道的。在本文的所有实验结果中,本申请使用相同的LFSR通过使用可重构扫描树架构。
如图2所示,需要少量额外的引脚来控制多路输出选择器(DMUX(demultiplexer))。图2为了实现低功耗BIST的门控技术,其中图2中的所有DMUX,可以共享相同的额外引脚。所有DMUX的额外引脚可以连接到额外的寄存器以减少引脚开销。本申请提出一种新的加权伪随机模式发生器(wPRPG),如图2所示。新设计与之前的设计有很大的不同。所提出的低功耗设计使用门控技术来固化一些扫描链,其中固化的扫描链的伪原始输入(PPI)被设置为恒定值。如图2所示,同一扫描树中的所有扫描链都被选择到相同的扫描链子集中,扫描链由相同的时钟信号驱动。本申请的方法为简化子电路中的每个扫描链选择权值。让扫描链被划分成k个子集,其中只有一个扫描链子集在任何时钟周期被激活。本申请的方法为每轮扫描链子集中的所有扫描链选择最优权值。它需要k次独立的计算,以确定所有扫描链的最佳权值。
DFT架构与之前提出的不同。估计可测性的方法和选择最优权值的增益函数也与之前的不同。在PRPG阶段,每个DMUX驱动的扫描树数量对故障覆盖有很大的影响。因此,本申请必须将其设置得非常低,这个因素可能对测试数据压缩率有显着的影响。实验结果证实了这一点。
(2)权值选择
与固化扫描链相关的PPI随机分配指定值(1或0)。通过为每个激活的扫描链组产生一个新的子电路,基于一种新的增益函数选择测试使能信号的最佳权值。位于同一个扫描树上同一层的触发器共用同一个PPI。对于任何的门,如果他的输出是固定的1或0,该输入可以删除。如果他的输入连着一个NAND、NOR、AND、OR门,他将被去除。如果该门输入值不能使得输出产生一个确定的值,并且该门含有3个以上的输入,移除该输入。对于一个含有两个输入的AND和OR门,如果他有一个输入被分配了一个非控制值,删除该输入。对于一个NOR或NAND门,如果他的输入是一个不确定的值,他将会被简化成一个反向器(inverter)。
对于一个有3个以上输入的XOR或NXOR门,如果他有一个输入为0,他将直接从电路中去除。如果他有一个输入为1,本申请就把XOR门换成NXOR门,把NXOR门换成XOR门。对于有两个输入的XOR门,如果他有一个输入为0,这个门就可以从电路中去除。对于有两个输入的NXOR门,如果他的输入为0,他将会简化成一个反向器。对于有两个输入的XOR门,如果他有一个输入为1,他将会简化成一个反向器。对于有两个输入的NXOR门,如果他的输入为0,这个门就可以从电路中去除。
本申请提出了一种新的算法,用于在低功耗DFT电路中为扫描链的每个子集新的子电路(由单个时钟信号驱动)产生所有扫描链的测试使能信号的权值。节点l的第i个控制度Ci'(l(i∈{0,1})定义为被随机选择成为输出的概率。节点l的可观测度O'(l)定义为被一个随机选输入向量传播至原始输出或者伪原始输出的概率。
在基于扫描的BIST架构中,如图2所示。本申请从集合{0.5,0.625,0.75,0.875}中选出不同的权值分配给不同扫描链的测试使能信号。算法的输入是SC,分成子集SC0,SC1,…,SCk-1。本申请的方法为每个扫描链的SCi∈{SC0,SC1,…,SCk-1}生成了k个简化子电路。
门控逻辑如图2所示。本申请开发了一种有效的方法来选择扫描链的测试使能信号的权值。测试使能信号的权值选择由以下可测试性增益函数确定:
其中f表示节点l上升或下降的转换故障。在等式(1)中,F是随机难测故障集,被定义为检测概率不大于最强故障10倍的故障集。本申请尝试最小化等式(1)中给出的可测试性增益函数。节点l上升转换故障的可检测度量可以估计如下:
det(f)=C0(l)·C1(l')·O(l') (2)
对于l的下降转换,可以估计如下:
det(f)=C1(l)·C0(l')·O(l') (3)
图3给出了具有加权测试使能信号的扫描树,其中不同的权值被分配给同一扫描树中的不同扫描链的测试使能信号。同一扫描树中的所有扫描触发器由相同的时钟信号驱动。最初,所有PPI输入都被分配信号概率0.5,PPI输入的可观测性设置为1/n(n是扫描树的深度)。设pj为测试使能信号的选择权值,如图3所示。然后,
C1(PPIj,i)=pi·C1(ai-1)+(1-pi)·C1(PPOj,i-1) (4)
PPOj,i(PPOj,i:第i个链的第j个原始输出)的可观察度可以估计如下:
O(PPIj,i)=(1-pi)·O(aj,i) (5)
O(aj,i)=1-(1-O(bj,i))·(1-O(PPIj,i)) (6)
O(bj,i-1)=pi·O(aj,i) (7)
第二帧电路中的扫描输出信号的可观察度设置为1。即使扫描链的输出连接到测试响应压缩器,本申请可以通过仔细地将扫描链连接到基于异或门的XOR门来实现非常简单的结构分析。对于i∈{0,1},本申请设O(a'in)=1,其中i∈{i,2,…,k-1},电路的第一帧中的C0(Sin)=C1(Sin)=0.5。可以使用COP(可控度/可观察度方法)措施和等式(4)-(7)迭代地计算内部节点和PPI和PPO的可测试性度量。本申请发现原始电路中所有节点的可测试性度量在几次迭代中收敛。
扫描链中第i个扫描触发器的PPI的可控度设置为0.5,第i个扫描触发器的PPO的可观察度设置为1/d,其中d是扫描链的长度。基于方程(4)-(7)和COP测量,对所有节点应用迭代可测性估计。发现可靠性测试在所有节点经过不同的可测试性计算后变得稳定。
把集合{0.5,0.625,0.75,0.875}给各个扫描链的测试使能信号权值。本申请的方法选择用于所有的扫描链,它们在相同的扫描链的子集的权值。本申请的方法为每个扫描链的SCi∈{SC0,SC1,…,SCk-1}生成了k个简化子电路。当选择每个扫描链的权值(而不是扫描树)时,权值必须能够使等式(1)中给出的增益函数最小化。如果没有重量比每次扫描测试信号更好,那么它仍然像常规的每个扫描测试使能信号一样,也就是说,每个测试周期包括n个移位周期,随后是启动(launch)和捕获(capture)周期。
该方法为第一个扫描链的测试使能信号选择一个权值使得增益函数最小。当第一个扫描链选择完最好的权值之后,本申请通过公式(1)来选择第二条扫描的最优权值使得增益函数最小。如果一个扫描链无法选择任何权值,本申请就设置他的测试使能信号设置为常规test-per-scan自测试控制信号(即扫描链深度个移位周期后紧跟一个启动周期和一个捕获周期)。重复上述操作,直到为所有的扫描链选择好最优的测试使能信号。
本申请提出的DFT结构还有一个更显著的优点。每一个阶段PS驱动一个扫描树而不是一个扫描链。在这种情况下,所有固化扫描链的触发器都被分配了一个具体的值。
在扫描链的当前子集的加权伪随机测试模式应用期间,对应于所有固化扫描链中扫描触发器的PPI被固定为常数值。低功耗加权伪随机测试向量产生过程如下:第一组扫描链被激活,其他扫描链仍然保持固化。如果一个扫描链进入扫描状态,本申请就是用加权伪随机向量产生器对扫描链置入加权伪随机信号;被固化的扫描链设为扫描对应的所有扫描单元置为固定值。当上述操作持续给定时钟周期后(定为1000个时钟周期),激活第二组扫描链,继续上述操作步骤。这个过程一直继续下去直到所有的扫描链都执行一遍。然后,第一组扫描链再次被激活,上面的过程再进行一遍。这个过程一直持续直到指定时钟周期的伪随机测试完成为止。
所提出的DFT架构如图2所示,与其他BIST结构相比具有隐含的优势。相移器的每个阶段驱动多路输出选择器的输入,其输出驱动多个扫描树而不是单个扫描链。PS的每个阶段都需要几个异或门。因此,不会产生未知信号来破坏MISR中保存的压缩测试响应。
选择所有测试使能信号的权值的技术和以前方法的技术之间的区别在于使用不同的增益函数和不同的可测性度量。DFT架构如图2所示,也与之前的方法不同。对于每轮伪随机测试码生成,本申请的方法为每个子电路设置1000个周期。每个测试周期包含一系列移位周期,随后是启动周期和捕获周期。移位周期的数量可以小于或大于扫描链深度。
根据实验结果部分提供的实验结果,所提出的低功耗加权wPRPG与传统的每次扫描BIST方法相比,可以提高故障覆盖率。片上中存储的测试数据容量也大大减少。
(3)测试点插入
测试点插入是减少测试数据量的有效方法。测试点插入方法最初主要用于单固定型故障测试,并不能够直接用于LOC延迟测试。本申请在本申请中,提出使用增益函数的方式来进行度量,提出了一种新的测试点插入方法。增益函数的度量必须制定输入难测故障子集,测试点插入的目标是使得选定的难测故障易测。本申请的方法使用以下的增益函数来选择测试点。
其中F是20%的难测故障,t是下降或上升转换故障。假设在第一帧中的位置l,在两帧电路模型的第二帧中相应位置为l'。上升和下降转换的可检测性定位为必须指定输入数量来检测双帧电路中的转换故障。
节点l上升转换故障的可检测度量可以估计如下:
det(f)=C0(l)·C1(l')·O(l') (9)
对于l的下降转换,可以估计如下:
det(f)=C1(l)·C0(l')·O(l') (10)
其中C1(l),C0(l)和O(l)表示为了l的1可控度,0可控度,可观察度。
本申请的方法选择20%最难以检测的故障作为插入测试点的候选者。本申请分别尝试把1可控或0可控测试点插入所有的候选者。本申请使用同样的方法来估计相应节点的变化,来确定控制点的位置和类型,引入最大的可检测性变化。继续上述过程,直到插入所有测试点。当更新输入影响措施时,所有控制点和观察点都插入到两帧电路的两个帧中。
如图5所示,测试点在A处的额外引脚(在第二帧中为A')连接到PPII。要求I和A在两帧电路中没有任何常见的组合后继。如图所示。如图6所示,在A和B插入两个测试点。它们的额外引脚连接到同一PPI。要求任何一对A,B和I在两帧电路中没有任何的共同后继节点。
新的测试点插入方案是直接减少所有难以检测的转换故障的指定输入数量,可以有效降低难测故障的测试数据量。
本申请已经在工作上进行实现和评估。
表1显示了用于实验的基本电路的统计。本申请使用了s38417,b19,wb conmax,usb_funct,pci_bridhe,des_perf,ethernet,vga_lcd和netcard电路。后面四行分别表示总的门数、触发器(FF)个数、输入个数和输出个数。本申请之前开发的用于过渡延迟故障模型的ATPG工具被用于为低功耗伪随机测试阶段之后的随机难测故障生成测试向量。
表2显示了测试点插入对低功耗加权PRPG方法的性能。本申请发现测试点插入后可以使b19电路的故障覆盖率提高2%,大多数其他电路的故障覆盖率提高小于0.5%。
表3显示了针对过渡延迟故障模型的LOC测试和常规的每次扫描测试(由tps表示)的低功耗BIST方法的故障覆盖率。其中tps方案将扫描链深度随机测试使能信号转移到扫描链中,随后是启动(launch)和捕获(capture)周期。如表3所示,最上面一行表示多路选择复用器(DMUX)的个数。第二行表示当测试向量分别设为10000,20000和50000,下面的两列分别表示tps和本申请的方法的故障覆盖率。
表1:电路相关数据
circuits | gates | FFs | PIs | POs |
s38417 | 23817 | 1636 | 28 | 106 |
b19 | 225800 | 6642 | 24 | 30 |
wb_conmax | 46778 | 770 | 1129 | 1416 |
usb_funct | 16401 | 1656 | 104 | 19 |
pci_bridge | 32381 | 3359 | 160 | 207 |
des_perf | 107378 | 8746 | 233 | 64 |
ethernet | 115925 | 10554 | 94 | 115 |
vga_lcd | 170743 | 17079 | 87 | 109 |
netcard | 568986 | 97796 | 15 | 56 |
表2:低功耗伪随机权值测试测试点插入效果
表3:低功耗伪随机权值的测试产生故障覆盖率比较
本发明的实施例二还提供一种低功耗加权伪随机测试系统,所述测试系统包括:
扫描森林建立单元,用于建立扫描森林,其中,所述扫描森林中的相移器上连接有多个多路输出选择器,且每个所述多路输出选择器均用于驱动多个扫描树,每个扫描树中均包括多个扫描链;
扫描链子集设置单元,用于将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中,其中,相同的扫描链子集中的全部扫描链均由相同的时钟信号驱动;
权重赋值单元,用于根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值;
伪随机测试单元,用于应用所述扫描森林进行伪随机测试,并输出伪随机测试向量;其中,在伪随机测试中,每个测试周期中的一个时钟信号激活一个所述扫描链子集;
伪随机测试结果获取单元,用于根据所述伪随机测试向量计算得到伪随机测试结果。
本发明的实施例二提供了一种低功耗加权伪随机测试系统的一种具体实施方式,所述低功耗加权伪随机测试系统具体包括如下内容:
扫描森林建立单元,用于建立扫描森林,其中,所述扫描森林中的相移器上连接有多个多路输出选择器,且每个所述多路输出选择器均用于驱动多个扫描树,每个扫描树中均包括多个扫描链。
扫描链子集设置单元,用于将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中,其中,相同的扫描链子集中的全部扫描链均由相同的时钟信号驱动。
权重赋值单元,用于根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值。
伪随机测试单元,用于应用所述扫描森林进行伪随机测试,并输出伪随机测试向量;其中,在伪随机测试中,每个测试周期中的一个时钟信号激活一个所述扫描链子集。
伪随机测试结果获取单元,用于根据所述伪随机测试向量计算得到伪随机测试结果。
从上述描述可知,本发明的实施例提供了一种低功耗加权伪随机测试系统,故障覆盖率高,可获得比传统的方法高出多达20%的覆盖率;硬件开销低,更不会带来额外的延迟开销、结构简单、便于工业界广泛使用,易于嵌入现有的EDA工具中,能够支持伪随机测试和确定自测试;与确定自测试结合可有效降低测试数据容量。
其中,功耗加权伪随机测试系统还包括:
难测故障子集确定单元,用于确定所述扫描森林中的难测故障子集。
测试点确定单元,用于根据增益函数确定部分难测故障子集的测试点。
测试点插入单元,用于在逻辑电路中插入所述测试点。
本发明的实施例三提供了一种低功耗加权伪随机测试设备的一种具体实施方式,所述低功耗加权伪随机测试设备具体包括如下内容:
所述测试设备包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现上述测试方法的全部步骤。
本发明的实施例四提供了一种计算机可读存储介质的一种具体实施方式,所述计算机可读存储介质具体包括如下内容:
所述计算机可读存储介质上存储有计算机程序,该计算机程序被处理器执行时实现上述测试方法的全部步骤。
以上实施例仅用于说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种低功耗加权伪随机测试方法,其特征在于,所述测试方法包括:
建立扫描森林,其中,所述扫描森林中的相移器上连接有多个多路输出选择器,且每个所述多路输出选择器均用于驱动多个扫描树,每个扫描树中均包括多个扫描链;
将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中,其中,相同的扫描链子集中的全部扫描链均由相同的时钟信号驱动;
根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值;
应用所述扫描森林进行伪随机测试,并输出伪随机测试向量;其中,在伪随机测试中,每个测试周期中的一个时钟信号激活一个所述扫描链子集;
以及,根据所述伪随机测试向量计算得到伪随机测试结果。
2.根据权利要求1所述的测试方法,其特征在于,在所述应用所述扫描森林进行伪随机测试测试方法之前,所述测试方法还包括:
确定所述扫描森林中的难测故障子集;
根据增益函数确定部分难测故障子集的测试点;
以及,在逻辑电路中插入所述测试点。
3.根据权利要求2所述的测试方法,其特征在于,所述根据增益函数确定部分难测故障子集的测试点,包括:
根据如公式一所示的增益函数G确定部分难测故障子集的测试点:
在公式一中,F是部分难测故障子集,t是下降或上升的转换故障。
4.根据权利要求1所述的测试方法,其特征在于,所述根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值,包括:
根据如公式二所示的可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值:
在公式二中,f表示节点l上升或下降的转换故障;F是随机难测故障集,且F被定义为检测概率小于或等于最强故障10倍的故障集;
其中,所述节点l上升转换故障的可检测度det(f)1根据公式三进行估算:
其中,节点l上升转换故障的可检测度det(f)1根据公式二进行估算:
det(f)1=C0(l)·C1(l')·O(l') 公式三
节点l下降转换故障的可检测度det(f)2根据公式四进行估算:
det(f)2=C1(l)·C0(l')·O(l') 公式四
在公式三和公式四中,C1(l)、C0(l)和O(l)分别为节点l的1可控度、0可控度和可观察度;
其中,某一节点l在两帧电路模型中的第一帧的位置为l、在两帧电路模型中的第二帧中相应位置为l',节点l上升和下降转换的可检测性定位为指定输入数量来检测双帧电路中的转换故障。
5.根据权利要求1所述的测试方法,其特征在于,所述测试周期的数量为1000个时钟周期;
且每个测试周期均包括:移位周期、启动周期和捕获周期;
所述移位周期的数量小于或大于扫描链深度。
6.一种低功耗加权伪随机测试系统,其特征在于,所述测试系统包括:
扫描森林建立单元,用于建立扫描森林,其中,所述扫描森林中的相移器上连接有多个多路输出选择器,且每个所述多路输出选择器均用于驱动多个扫描树,每个扫描树中均包括多个扫描链;
扫描链子集设置单元,用于将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中,其中,相同的扫描链子集中的全部扫描链均由相同的时钟信号驱动;
权重赋值单元,用于根据可测性增益函数,分别对每个所述扫描链子集的测试使能信号进行权重赋值;
伪随机测试单元,用于应用所述扫描森林进行伪随机测试,并输出伪随机测试向量;其中,在伪随机测试中,每个测试周期中的一个时钟信号激活一个所述扫描链子集;
伪随机测试结果获取单元,用于根据所述伪随机测试向量计算得到伪随机测试结果。
7.根据权利要求6所述的测试系统,其特征在于,所述测试系统还包括:
难测故障子集确定单元,用于确定所述扫描森林中的难测故障子集;
测试点确定单元,用于根据增益函数确定部分难测故障子集的测试点;
测试点插入单元,用于在逻辑电路中插入所述测试点。
8.根据权利要求6所述的测试系统,其特征在于,所述测试周期的数量为1000个时钟周期;
且每个测试周期均包括:移位周期、启动周期和捕获周期;
所述移位周期的数量小于或大于扫描链深度。
9.一种低功耗加权伪随机测试设备,其特征在于,所述测试设备包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至4任一项所述测试方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该计算机程序被处理器执行时实现如权利要求1至4任一项所述测试方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710565723.XA CN107526019B (zh) | 2017-07-12 | 2017-07-12 | 低功耗加权伪随机loc延迟测试方法、系统、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710565723.XA CN107526019B (zh) | 2017-07-12 | 2017-07-12 | 低功耗加权伪随机loc延迟测试方法、系统、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107526019A true CN107526019A (zh) | 2017-12-29 |
CN107526019B CN107526019B (zh) | 2019-10-18 |
Family
ID=60748301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710565723.XA Active CN107526019B (zh) | 2017-07-12 | 2017-07-12 | 低功耗加权伪随机loc延迟测试方法、系统、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107526019B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108845248A (zh) * | 2018-05-02 | 2018-11-20 | 清华大学 | 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr |
CN111044887A (zh) * | 2019-12-09 | 2020-04-21 | 北京时代民芯科技有限公司 | 一种ddr2/3 phy bist命令通道测试向量生成方法 |
CN114076883A (zh) * | 2021-11-10 | 2022-02-22 | 北京中电华大电子设计有限责任公司 | 老化电路、芯片老化测试方法及芯片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9103878B2 (en) * | 2012-04-17 | 2015-08-11 | Tsinghua University | Method for scan testing three-dimensional chip |
CN106546907A (zh) * | 2016-10-27 | 2017-03-29 | 清华大学 | 一种低功耗扫描自测试电路以及自测试方法 |
-
2017
- 2017-07-12 CN CN201710565723.XA patent/CN107526019B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9103878B2 (en) * | 2012-04-17 | 2015-08-11 | Tsinghua University | Method for scan testing three-dimensional chip |
CN106546907A (zh) * | 2016-10-27 | 2017-03-29 | 清华大学 | 一种低功耗扫描自测试电路以及自测试方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108845248A (zh) * | 2018-05-02 | 2018-11-20 | 清华大学 | 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr |
CN108845248B (zh) * | 2018-05-02 | 2020-10-23 | 清华大学 | 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr |
US11156662B2 (en) | 2018-05-02 | 2021-10-26 | Tsinghua University | Software defined LFSR for LOC delay testing low-power test compression |
CN111044887A (zh) * | 2019-12-09 | 2020-04-21 | 北京时代民芯科技有限公司 | 一种ddr2/3 phy bist命令通道测试向量生成方法 |
CN111044887B (zh) * | 2019-12-09 | 2022-05-13 | 北京时代民芯科技有限公司 | 一种ddr2/3 phy bist命令通道测试向量生成方法 |
CN114076883A (zh) * | 2021-11-10 | 2022-02-22 | 北京中电华大电子设计有限责任公司 | 老化电路、芯片老化测试方法及芯片 |
CN114076883B (zh) * | 2021-11-10 | 2023-09-05 | 北京中电华大电子设计有限责任公司 | 老化电路、芯片老化测试方法及芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN107526019B (zh) | 2019-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107544017A (zh) | 基于向量压缩的低功耗加权伪随机测试方法及相关设备 | |
Bershteyn | Calculation of multiple sets of weights for weighted random testing | |
CN107526019B (zh) | 低功耗加权伪随机loc延迟测试方法、系统、设备及存储介质 | |
US20160245863A1 (en) | Deterministic Built-In Self-Test | |
US20190339328A1 (en) | Software defined lfsr for loc delay testing low-power test compression | |
CN102262209B (zh) | 一种基于广义折叠集的自动测试向量生成方法 | |
Li et al. | nGFSIM: A GPU-based fault simulator for 1-to-n detection and its applications | |
CN106546907B (zh) | 一种低功耗扫描自测试电路以及自测试方法 | |
Balcárek et al. | Test patterns compression technique based on a dedicated SAT-based ATPG | |
CN104021083B (zh) | 测试方法及装置 | |
Haghbayan et al. | Test pattern selection and compaction for sequential circuits in an HDL environment | |
CN109143039A (zh) | 单固定型故障低功耗测试方法 | |
Pomeranz | Multicycle tests with constant primary input vectors for increased fault coverage | |
Sinanoglu et al. | Efficient construction of aliasing-free compaction circuitry | |
Kim et al. | Partial scan flip-flop selection by use of empirical testability | |
Pomeranz et al. | Forming multi-cycle tests for delay faults by concatenating broadside tests | |
Pomeranz et al. | Output-dependent diagnostic test generation | |
Pomeranz | Test and non-test cubes for diagnostic test generation based on merging of test cubes | |
Jeníček et al. | Test vector overlapping based compression tool for narrow test access mechanism | |
CN109444727A (zh) | 一种面向扫描设计的低功耗lfsr重播种测试压缩方法 | |
Lai et al. | GPGPU-based ATPG system: Myth or reality? | |
Pomeranz et al. | On the Saturation of $ n $-Detection Test Generation by Different Definitions With Increased $ n$ | |
Al-Awadhi et al. | FF-Control point insertion (FF-CPI) to overcome the degradation of fault detection under multi-cycle test for POST | |
Pomeranz | Functional Constraints in the Selection of Two-Cycle Gate-Exhaustive Faults for Test Generation | |
Meivel et al. | Malware detection using xilinx software and adaptive test pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |