CN109143039A - 单固定型故障低功耗测试方法 - Google Patents
单固定型故障低功耗测试方法 Download PDFInfo
- Publication number
- CN109143039A CN109143039A CN201811173764.5A CN201811173764A CN109143039A CN 109143039 A CN109143039 A CN 109143039A CN 201811173764 A CN201811173764 A CN 201811173764A CN 109143039 A CN109143039 A CN 109143039A
- Authority
- CN
- China
- Prior art keywords
- test
- slfsr
- determining
- gate
- controllable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例提供一种单固定型故障低功耗测试方法,该方法包括:建立扫描森林;将多路输出选择器驱动的相同的扫描链置于同一个扫描链子集中;并将被激活的扫描链子集置入确定测试信号;根据产生的测试集合获得测试集合对应的全部测试所需的本原多项式及附加变量,并根据本原多项式及附加变量生成用于控制SLFSR的控制向量;将控制向量移入SLFSR以将SLFSR配置成本原多项式连接的SLFSR;对SLFSR的确定测试信号进行编码;对编码后的确定测试信号进行压缩,并根据压缩后的确定测试信号对电路进行低功耗测试,获得测试结果。本发明实施例硬件开销低,降低能耗,更不会带来额外的延迟开销,便于工业界广泛使用。
Description
技术领域
本发明实施例涉及集成电路领域,更具体地,涉及一种单固定型故障低功耗测试方法。
背景技术
随着集成电路规模的增大,测试功能和测试能耗之间的差距变得越来越大。目前集成电路的功能越来越复杂,芯片过热的问题也显现出来,而芯片过热会导致产品寿命的缩短。但是,目前由于随机码交换活动的增多,因此,现在的测试方法相比之前的扫描测试方法需要更大的功耗。
现有技术中的低功耗测试方法主要是通过允许自动选择低功耗的伪随机测试模式来减少扫描切换的开关活动来降低功耗。然而,大量低功耗自测试方法可能会导致故障覆盖率降低。因此,实现较高的故障覆盖率在低功耗自测试方案中也是非常重要的。另外,加权伪随机测试模型可以有效地提高故障股概率,但是这些方法由于频繁的对触发器的扫描,通常会导致更多的能耗。因此,亟需一种在低功耗的确定自测试方法。
发明内容
为了解决上述问题,本发明实施例提供一种克服上述问题或者至少部分地解决上述问题的单固定型故障低功耗测试方法。
本发明实施例提供一种单固定型故障低功耗测试方法,该方法包括:建立扫描森林,其中,扫描森林包括软件定义线性反馈移位寄存器SLFSR、相移器及多路输出选择器,SLFSR的输出端与相移器的输入端连接,相移器的每一级输出端驱动一个多路输出选择器,每个多路输出选择器用于驱动多个扫描树,每个扫描树包括多个扫描链;将多路输出选择器驱动的相同的扫描链置于同一个扫描链子集中,其中,扫描链子集中的扫描树均由相同的时钟信号驱动;并将被激活的扫描链子集置入确定测试信号;根据产生的测试集合获得测试集合对应的全部测试所需的本原多项式及附加变量,并根据本原多项式及附加变量生成用于控制SLFSR的控制向量;将控制向量移入SLFSR以将SLFSR配置成本原多项式连接的SLFSR;根据本原多项式和注入的附加变量对SLFSR的确定测试信号进行编码;对编码后的确定测试信号进行压缩,并根据压缩后的确定测试信号对电路进行低功耗测试,获得测试结果。
本发明实施例提供的单固定型故障低功耗测试方法,通过建立扫描森林;将多路输出选择器驱动的相同的扫描链置于同一个扫描链子集中;对被激活的扫描链子集置入测试信号;根据本原多项式和注入的附加变量对SLFSR中的全部的确定测试信号进行编码,并生成种子及附加变量的值;对测试向量进行压缩;根据压缩后的测试向量进行测试,计算得到测试响应结果。因此,硬件开销低,降低能耗,更不会带来额外的延迟开销、结构简单、便于工业界广泛使用,易于嵌入现有的EDA工具中,能够支持伪随机测试和确定自测试,也可独立用于确定测试压缩。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些图获得其他的附图。
图1为本发明实施例提供的单固定型故障低功耗测试方法的流程示意图;
图2为本发明实施例提供的可重构线性反馈移位寄存器的低功耗测试压缩架构的结构示意图;
图3为本发明实施例提供的软件定义SLFSR的结构示意图;
图4为本发明实施例提供的测试点第一种0-可控测试点的结构示意图;
图5为本发明实施例提供的测试点第二种0-可控测试点的结构示意图;
图6为本发明实施例提供的测试点第一种1-可控测试点的结构示意图;
图7为本发明实施例提供的测试点第二种1-可控测试点的结构示意图;
图8为本发明实施例提供的可控测试点附加管脚的连接策略中连接测试点附加管脚到PPI的结构示意图;
图9为本发明实施例提供的可控测试点附加管脚的连接策略中测试电路的结构示意图;
图10为本发明实施例提供的可控测试点附加管脚的连接策略中测试点附加管脚共享相同数位PPI的结构示意图;
图11为本发明实施例提供的可控测试点附加管脚的连接策略中共享PPI测试点的测试电路。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的单固定型故障低功耗测试方法的流程示意图,如图1所示,该方法包括:
101、建立扫描森林,其中,扫描森林包括软件定义线性反馈移位寄存器SLFSR、相移器及多路输出选择器,SLFSR的输出端与相移器的输入端连接,相移器的每一级输出端驱动一个多路输出选择器,每个多路输出选择器用于驱动多个扫描树,每个扫描树包括多个扫描链。
具体地,参见图2,软件定义线性反馈移位寄存器为SLFSR;相移器为phaseshifter,简称PS;多路输出选择器为demultiplexer,简称dmux。首先,本发明实施例提出了DFT架构,相移器PS驱动多个扫描输入,每个扫描输入驱动多个扫描树,每个扫描树由多条扫描链构成。应当说明的是,上述DFT结构与现有技术中使用的多扫描链架构不同,相移器在每个阶段驱动多路输出选择器,并且每个多路输出选择器驱动多个扫描树。与PS的每一级驱动一个扫描链的多扫描链架构相比,上述架构还可以显著地减小相移器的大小。相移器(PS)的每一级驱动一个多路输出选择器而不是扫描链。
102、将多路输出选择器驱动的相同的扫描链置于同一个扫描链子集中,其中,扫描链子集中的扫描树均由相同的时钟信号驱动;并将被激活的扫描链子集置入确定测试信号。
具体地,所有dmux同一输出驱动的扫描树置于相同的扫描链子集中,即将所有多路输出选择器相同输出置为同一个集合,该集合的全部扫描树均由相同的时钟信号驱动。即,将由不同多路输出选择器驱动的全部相同标号的输出均分配在相同的扫描树子集中,其中相同的扫描树子集中的全部扫描链均由相同的时钟信号驱动。将测试置入被激活的扫描树子集。
另外,通过测试点插入可实现数据容量进一步降低;对含上述DFT结构的电路实现测试码产生。选择本原多项式使得该解压缩结构可以对所有测试进行编码;本发明实施例还采用了两种不同的静态测试精简进一步降低测试数据容量,一种可高效地降低测试码数目,另一种可进一步较大幅度地降低测试数目。上述内容将在后文进行详细解释。
103、根据产生的测试集合获得测试集合对应的全部测试所需的本原多项式及附加变量,并根据本原多项式及附加变量生成用于控制SLFSR的控制向量;将控制向量移入SLFSR以将SLFSR配置成本原多项式连接的SLFSR;根据本原多项式和注入的附加变量对SLFSR的确定测试信号进行编码。
具体地,对SLFSR移入控制向量,将SLFSR配置成所需的本原多项式连接的SLFSR;根据所选本原多项式连接SLFSR和注入的附加变量对全部确定测试位进行编码;根据产生的测试,对被激活的扫描链子集通过SLFSR和相移器置入测试信号。即:对被激活的扫描链子集置入确定测试信号;根据本原多项式和注入的附加变量对线性反馈移位寄存器SLFSR中的种子对全部的确定向量进行编码。也即:采用独立的测试码产生器,含动态及静态测试精简技术,产生所有故障的测试;针对产生的测试集合,获得编码生成所有测试所需的本原多项式及附加变量,产生控制SLFSR的控制向量;根据本原多项式和注入的附加变量对可重构线性反馈移位寄存器SLFSR中的全部的确定测试向量进行编码,产生所需的种子及附加变量赋值。
针对单固定型故障测试测,在当前扫描树子集测试置入期间,对应于所有其他扫描树中扫描触发器的PPI被固定为常数值。低功耗测试测试信号置入过程如下:将第一组扫描树激活,固化其他扫描链(无法置入测试信号)。设置为扫描链置入状态的扫描树,通过SLFSR向扫描链置入测试信号及附加变量值;被固化的扫描链设为扫描对应的所有扫描单元置为固定值。当一组扫描树接收完测试信号后,激活第二组扫描树,其余扫描树全部固化,继续上述操作步骤并将不同的附加变量置入到SLFSR中。当所有附加变量及种子对应所有变量已经能够编码该测试时,下一轮的变量数如置为常数。重复该过程直到所有的扫描树都接收到测试信号。将所有扫描触发器置为捕获周期,并将测试响应存放在扫描单元中。重复上述操作直到所有的测试处理完为止。
104、对编码后的确定测试信号进行压缩,并根据压缩后的确定测试信号对电路进行低功耗测试,获得测试结果。
具体地,对压缩的测试向量通过解码装置连接到相移器(phase shifter,PS),每一级相移器输出连接到一个多路输出选择器;多路输出选择器每个输出驱动一个扫描树;根据解压缩后的测试向量进行低功耗测试,测试响应结果传输至XOR响应压缩网络及MISR压缩。即:根据编码后的确定向量生成的压缩测试向量的种子;将压缩后的测试向量进行低功耗测试置入,测试响应压缩至能容忍unknown信号的测试响应器MISR中。又即:对测试向量进行压缩;根据压缩测试响应结果;主要采用异或网络及MISR,可容忍非确定响应信号。
本发明实施例提供的方法,通过建立扫描森林;将多路输出选择器驱动的相同的扫描链置于同一个扫描链子集中;对被激活的扫描链子集置入测试信号;根据本原多项式和注入的附加变量对SLFSR中的全部的确定测试信号进行编码,并生成种子及附加变量的值;对测试向量进行压缩;根据压缩后的测试向量进行测试,计算得到测试响应结果。该方法硬件开销低,降低能耗,更不会带来额外的延迟开销、结构简单、便于工业界广泛使用,易于嵌入现有的EDA工具中,能够支持伪随机测试和确定自测试,也可独立用于确定测试压缩。
基于上述实施例的内容,作为一种可选实施例,所述根据所述本原多项式和注入的附加变量对所述SLFSR的所述确定测试信号进行编码,包括:若未包括附加变量的SLFSR无法编码得到全部的确定向量,则检查相同度数其他本原多项式是否可以编码所有测试向量;如果所有所述度数本原多项式所连接SLFSR均无法编码所有测试向量,则在每个本原多项式连接的SLFSR中加入一个附加变量;判断当前所述SLFSR中是否存在未被编码的确定测试向量;若当前的所述SLFSR中还存在未被编码的确定测试向量,则继续向所述SLFSR中加入附加变量,再返回重新判断当前所述SLFSR中是否存在未被编码的确定测试向量,直到所述SLFSR中的附加变量的数量达到的预设上限值;如果采用所述度数的所有本原多项式加入给定上限的附加变量均无法编码所有测试,则SLFSR的度数增一;重复处理,直到选定一个本原多项式及附加变量数目可以对所有测试编码。
具体地,若未包括附加变量的SLFSR无法编码得到全部的确定向量,则检查相同度数其他本原多项式是否可以编码所有测试向量;如果所有该度数本原多项式所连接SLFSR均无法编码所有测试向量,则考虑在每个本原多项式连接的SLFSR中加入一个附加变量;判断当前SLFSR中是否存在未被编码的确定测试向量;若当前的SLFSR中还存在未被编码的测试向量,则继续向SLFSR中加入附加变量,再返回重新判断当前SLFSR中是否存在未被编码的确定测试向量,直到SLFSR中的附加变量的数量达到的预设上限值。其中,本原多项式的维度(度数)不低于20。如果采用该度数的所有本原多项式加入给定上限的附加变量均无法编码所有测试,考虑SLFSR的度数增一;重复上述操作,直到选定一个本原多项式及附加变量数目可以对所有测试编码。
即本发明实施例选择了一个度数不低于20的本原多项式,该设置是灵活的。首先考虑的是没有附加变量的SLFSR。如果这种SLFSR不能编码出所有的确定测试向量,则检查相同度数其他本原多项式是否可以编码所有确定测试向量;如果所有本原多项式所连接SLFSR均无法编码所有测试向量,则考虑在每个本原多项式连接的SLFSR中加入一个附加变量;判断当前SLFSR中是否存在未被编码的确定测试向量;若当前的SLFSR中还存在未被编码的确定测试向量,则继续向SLFSR中加入附加变量,再返回重新判断当前SLFSR中是否存在未被编码的确定测试向量,直到SLFSR中的附加变量的数量达到的预设上限值。
采用上述策略,直到确定本原多项式的度数及附加变量的数目。确定好本原多项式后通过使用一种有效的编码方案来降低确定测试向量的数据量。编码种子首先被移入SLFSR。然后把确定测试向量移入门控逻辑激活的所有扫描树。其中每一个扫描输入信号驱动一组扫描树,但是同一时刻每个多路输出选择器驱动的扫描树只有一个是激活的。当种子置入到激活的扫描树子集时,附加变量也移入SLFSR中。
当激活的扫描树子集接收到测试数据时,固化第一组的扫描树。激活第二组扫描树,同时将其他组的扫描树置为固化状态的。在移入不同的附加变量时,重复上述扫描移位操作。当移入附加变量及种子对应的变量数目已经能够编码测试该向量,下一轮测试置入附加变量移入常数0,重复该过程将一致持续下去直到所有的扫描树都接收到测试数据。
当把测试数据置入到原始输入时,激活所有的扫描触发器进入捕获周期。本发明的方法能降低移位功耗,也可降低捕获周期的功耗。
为了实现测试响应压缩,由同一时钟信号驱动的所有扫描链的输出连接到相同的XOR网络。所有的扫描链的输出都连接到XOR网络,XOR网络的输出端连接到MISR。当在下一个测试向量移入到电路时,在扫描触发器中捕获的测试向量的测试响应移入到MISR中。
基于上述实施例的内容,作为一种可选实施例,实现所述SLFSR的控制向量是根据本原多项式来确定的;将控制向量置入到SLFSR的附加寄存器中;SLFSR由n个D触发器顺序相连,每一级的触发器对应一个二输入的AND门,AND门的一个输入连接到D触发器的输出,另一输入连接到附加寄存器的相应位;或者,SLFSR的每一个D触发器输出连接到一个反相器,反相器的输出连接到二输入NOR门的输入,另一输入连接到附加寄存器的对应位。
其中,参见图3,SLFSR包括多个顺序相连的D触发器;每一级D触发器对应一个二输入的AND门,每个AND门的一个输入端连接至对应的D触发器的输出端,AND门的另一个输入端连接至附加寄存器的相应位;或者,每一级D触发器对应一个二输入的NOR门,每一级D触发器的输出端连接至反相器的输入端,反相器的输出端连接至NOR门的输入端,NOR门的另一个输入端连接至附加寄存器的相应位。
具体地,实现SLFSR的控制向量主要是根据本原多项式来确定的。将控制向量置入到SLFSR的附加寄存器中;SLFSR由n个D触发器顺序相连每一级的触发器对应一个二输入的AND门,AND门的一个输入连接到D触发器的输出,另一输入连接到附加寄存器的相应位;SLFSR可采用NOR实现来替代。即SLFSR的每一个D触发器输出连接到一个反相器,反相器的输出连接到二输入NOR门的输入,另一输入连接到附加寄存器的对应位;SLFSR同样可支持LOC延迟测试压缩,只需改变扫描森林结构及测试响应压缩结构就能实现。
基于上述实施例的内容,作为一种可选实施例,每个所述多路输出选择器驱动多个输出,每一个所述多路输出选择器的输出驱动多个扫描链(c1,1,c1,2,…,c1,d),(c2,1,c2,2,…,c2,d),…,(cg,1,cg,2,…,cg,d),其中d和g分别是扫描链深度及扫描触发器组的大小;要求任何扫描触发器组(c1,1,c2,1,…,cg,1),(c1,2,c2,2,…,cg,2),…,(c1,d,c2,d,…,cg,d)中两两间不能在单桢的组合电路中有相同的组合后继;每一个不同的扫描树子集构造一个测试响应压缩子网络,测试响应压缩其构造如下:同一扫描链子集的扫描链(c1,1,c1,2,…,c1,d),(c2,1,c2,2,…,c2,d),…,(cg,1,cg,2,…,cg,d)同时连接到一个相同的异或门的条件是,(c1,1,c2,1,…,cg,1)中任何一对触发器不在单桢的组合电路部分有相同的前驱;扫描触发器组(c1,2,c2,2,…,cg,2),…,及(c1,d,c2,d,…,cg,d)也必须满足相应的条件。
其中,每一个多路输出选择器的输出驱动多个扫描链(c1,1,c1,2,…,c1,d),(c2,1,c2,2,…,c2,d),…,(cg,1,cg,2,…,cg,d),其中,d为扫描链的深度,g为扫描触发器组的大小;并且,扫描触发器组(c1,1,c2,1,…,cg,1),(c1,2,c2,2,…,cg,2),…,(c1,d,c2,d,…,cg,d)中任意两个扫描触发器在单桢的组合电路中没有相同的组合后继;每一个不同的扫描树子集构造一个测试响应压缩子网络,其中,测试响应压缩子网络的构造如下:同一扫描链子集的扫描链同时连接到相同的异或门的条件是,对应的扫描触发器组中任意一对扫描触发器在单桢的组合电路中有相同的前驱。
具体地,单固定型故障扫描森林及测试相应压缩器是本测试压缩系统的关键部件:每个多路输出选择器的输出驱动多个输出,每一个多路输出选择器的输出驱动多个扫描链(c1,1,c1,2,…,c1,d),(c2,1,c2,2,…,c2,d),…,(cg,1,cg,2,…,cg,d),其中d和g分别是扫描链深度及扫描触发器组的大小;要求任何扫描触发器组(c1,1,c2,1,…,cg,1),(c1,2,c2,2,…,cg,2),…,(c1,d,c2,d,…,cg,d)中两两间不能在单桢的组合电路中有相同的组合后继;每一个不同的扫描树子集构造一个测试响应压缩子网络。测试响应压缩其构造如下:同一扫描链子集的扫描链(c1,1,c1,2,…,c1,d),(c2,1,c2,2,…,c2,d),…,(cg,1,cg,2,…,cg,d)可以同时连接到一个相同的异或门的条件是(c1,1,c2,1,…,cg,1)中任何一对触发器不能在单桢的组合电路部分有相同的前驱;类似地扫描触发器组(c1,2,c2,2,…,cg,2),…,及(c1,d,c2,d,…,cg,d)也必须满足类似的条件。扫描森林可以高效地实现测试压缩。
基于上述实施例的内容,作为一种可选实施例,所述对编码后的所述确定测试信号进行压缩,包括:将所有扫描链分成多个子集,其中在扫描置入期间只有一个扫描树子集被激活,并通过门控逻辑来控制整个测试应用过程;根据选择的SLFSR的本原多项式,通过移入确定的控制向量实现选定的SLFSR;将编码种子移入所述SLFSR中,当编码种子置入到激活的扫描树的第一个子集时,将附加变量注入到SLFSR中;当将不同的附加变量置入到所述SLFSR时,将所述SLFSR中的结果置入到第二个激活的扫描树中,重复处理,直到所述测试的所有确定位已被编码时对附加变量输入常数;在附加置入常数时将测试数据移入到所有扫描单元。
其中,将全部的扫描链分成多个子集,其中在扫描置入期间只有一个扫描树子集被激活,并通过门控逻辑来控制整个测试应用过程;根据选择的SLFSR的本原多项式,通过移入确定的控制向量实现选定的SLFSR;将编码种子移入SLFSR中,当编码种子置入到激活的扫描树的第一个子集时,将附加变量注入到SLFSR中;当将不同的附加变量置入到SLFSR时,将SLFSR中的结果置入到第二个激活的扫描树中,重复处理直到测试的所有确定位已被编码时对附加变量输入常数;在附加置入常数时将测试数据移入到所有扫描单元。
具体地,将所有扫描链分成多个子集,其中在扫描置入期间只有一个扫描树子集被激活,并通过门控逻辑来控制整个测试应用过程;根据选择的SLFSR的本原多项式,通过移入确定的控制向量实现选定的SLFSR;将编码种子移入SLFSR中,当编码种子置入到激活的扫描树的第一个子集时,将附加变量注入到SLFSR中;当将不同的附加变量置入到SLFSR时,将SLFSR中的结果置入到第二个激活的扫描树中,重复上述操作,直到该测试的所有确定位已能够被编码时对附加变量输入常数;在附加置入常数时将测试数据移入到所有扫描单元。
基于上述实施例的内容,作为一种可选实施例,所述根据压缩后的所述测试信号对电路进行低功耗测试之前,还包括:在所述电路中插入测试点;所述测试点包括两种1-可控制测试点及两种0-可控制测试点;设PI和PPI分别为电路输入和扫描触发器输出,则:
参见图4,第一种0-可控测试点通过PPI或者PI将控制输入端连接至2-输入OR门,所述2-输入OR门的另一输入端通过反相器连接至测试选通线;所述2-输入OR门的输出端为所述第一种0-可控测试点的一个输入端,所述第一种0-可控测试点的另一个输入端为原电路的信号线;
参见图5,第二种0-可控测试点通过PPI或者PI将控制输入端连接至2-输入AND门,所述2-输入AND门的另一输入端连接至测试选通线;所述2-输入AND门的输出端为所述第二种0-可控测试点的一个输入端,所述第二种0-可控测试点的另一个输入端为原电路的信号线;
参见图6,第一种1-可控测试点通过PPI或者PI将控制输入端连接至2-输入AND门,所述2-输入AND门的另一输入端连接测试选通线;所述2-输入AND门的输出端为所述第一种1-可控测试点的一个输入端,所述第一种1-可控测试点的另一输入端为原电路的信号线;
参见图7,第二种1-可控测试点通过PPI或者PI将控制输入端连接至2-输入OR门,所述2-输入OR门的另一输入端通过反向器连接至测试选通线;所述2-输入OR门的输出端为所述第二种1-可控测试点的一个输入端,所述第二种1-可控测试点的另一输入端为原电路的信号线。
参见图8、图9、图10及图11,基于上述实施例的内容,作为一种可选实施例,基于插入的测试点,采用可测试性测度及以下代价函数G:
其中,f为难测故障,所有可检测度D(f)=|det(f)|在最大的20%的故障置入难测故障集合,其中
det(l/i)=RCi(l)∪RO(l)
D(l/i)=|det(l/i)|
其中,RCi(l)及RO(l)分别表示将信号线l控制为i值,和将l的值传输至PPO或PO需要置为确定值的最小PPI或PI集合,其中PPO和PO分别为扫描触发器输入及电路输出;
根据测试点增益函数获得每插入一个测试点对所有难测故障集合中所有故障可测试性测度的降低,来选择测试点的位置;插入测试点后重新更新相关故障的可检测测度值;重复处理直到所有测试点插入电路中为止;
将可控制测试点的附加管脚连接到PPI或PI上,连接的原则是:可控测试点插入的位置与连接的PPI或PI不能汇聚,以及PPI或PI不存在组合路径到达测试点插入位置。
基于上述实施例的内容,作为一种可选实施例,可测试性测度计算如下:若Ci(1)为信号线1的可控测度,O(1)为信号线1的可观测度,分别表示需要将信号线1控制为i值和将1的故障效应传播至PO或PPO时需要置为确定值PPI或PI的最小数目;设l为PPI或PI,
RC1(1)=RC0(1)={1},C1(1)=C0(1)=1;
设1为输入为A1,A2,...,Ak的AND门输出,
RC1(1)=RC1(A1)∪RC1(A2)∪...∪RC1(Ak),
C1(1)=|RC1(1)|;
RC0(1)=RC0,C0(1)=|RC0(Ai)|;
其中,Ai为输入A0,A1,...,Ak-1中|RC0(Ai)|最小;
设1为输入为A0,A1,...,Ak-1的OR门输出,
RC0(1)=RC0(A1)∪RC0(A2)∪...∪RC0(Ak);
C0(1)=|RC0(1)|;
RC1(1)=RC1(Ai),C1(1)=|RC1(Ai)|;
其中Ai为k-输入OR门输入A0,A1,...,Ak-1中|RC1(Ai)|最小;
对一个扇出为B0,B1,...,Bk-1的扇出源s,i∈{0,1},j∈{0,1,...,k-1},
Ci(Bj)=Ci(s);
RO(1)定义为将1的值传输至PPO或PO需要置为确定值的最小PPI或PI集合及O(1)定义为|RO(1)|;设1为PO或PPO,RO(1)=Φ;设A0,A1,...,Ak-1为输出为1的AND门的输入,
RO(A0)=RO(1)∪RC1(A1)∪...∪RC1(Ak-1);
O(A0)=|RO(A0)|;
设A0,A1,...,Ak-1为输出为1的OR门的输入,
RO(A0)=RO(1)∪RC0(A1)∪...∪RC0(Ak-1);
O(A0)=|RO(A0)|;
设B0,B1,...,Bk-1为从1扇出的分枝,
O(1)=min(O(B0),O(B1),...,O(BK-1)。
基于上述实施例的内容,作为一种可选实施例,所述根据产生的测试集合获得所述测试集合对应的全部测试所需的本原多项式及附加变量之前还包括:通过采用静态测试精简策略减少所述测试集合的大小,所述静态测试精简策略包括:设Torg和Tc分别为初始的测试集合及测试精简后的测试集合,首先对所有Torg中的测试对整个电路的故障集合完成故障模拟,即故障模拟过程中被检测到的故障不需要从故障集合中剔除;如果故障集合中存在任何故障f只被一个测试t覆盖,则t称为必需测试,将t置入Tc中;对于任何测试t,如果t检测到的所有故障被Tc中的测试覆盖,则将t从Torg中删除,否则将t置入Tc中;重复处理直到所有测试处理完为止;重复上述处理直到无测试被删除或者重复处理给定次数为止。
基于上述实施例的内容,作为一种可选实施例,所述通过采用静态测试精简策略减少所述测试集合的大小之后,还包括:通过修改测试确定数据位进一步降低所述测试集合的容量;所述通过修改测试确定数据位进一步降低所述测试集合的容量,包括:测试集合中每个测试根据确定数据位数降序排序,每一个测试t附一个检测故障集合Ft;首先处理测试中确定位最多的测试t,将一个确定位置为反值后对修改的测试进行故障模拟,其中如果Ft中的所有故障都被覆盖并且至少能覆盖一个还未被覆盖的故障,则保留修改,否则将所述测试位恢复;其中,对修改的测试执行故障模拟时只针对变化值的实际影响范围来处理,即所述信号线取值发生变化的区域;重复处理直到所有确定位处理完为止;保留最终的测试t及其覆盖的故障集合Ft,将Ft从故障总表及其对应测试t’的故障表Ft’中删除;如果Ft’变空,则将t’从测试集中删除。
本发明实施例采用一种选择跟踪的策略来搜索测试确定位变化后的实际影响范围,变化位使得逻辑门输出值发生变化这该输出置入变化范围内,重复上述操作直到找到一个输出值为确定或者对应门其他任何输出被置为控制值。通过对现有最大的标准电路leon3mp_avset运行结果表明两种静态测试精简策略均只需4000秒以内就能完成。
基于上述精简方法可节省大量测试时间,具体可参见如下实验结果:采用本发明实施例提供的方法进行实验的结果如下,
表1 benchmark电路描述
circuits | FFs | gates | PIs | POs |
s38417 | 1636 | 23817 | 28 | 106 |
b19 | 6642 | 225800 | 24 | 30 |
wb_conmax | 770 | 46778 | 1129 | 1416 |
usb_funct | 1656 | 16401 | 104 | 19 |
pci_bridge | 3359 | 32381 | 160 | 207 |
des_perf | 8746 | 107378 | 233 | 64 |
ethernet | 10554 | 115925 | 94 | 115 |
vga_lcd | 17079 | 170743 | 87 | 109 |
netcard | 97796 | 568986 | 15 | 56 |
leon3mp | 108839 | 868826 | 20 | 27 |
leon2 | 149381 | 1154294 | 20 | 30 |
leon3mp_avset | 185025 | 1733736 | 15 | 11 |
表1给出所用标准电路描述,FFs,gates,PIs,及POs分别表示电路中触发器的数目,逻辑门数目,原始输入数目及原始输出数目。本发明实施例提出的单固定故障的测试压缩方法,系统称为Tcompress。表2给出了本发明实施例与现有技术中最流行的测试压缩商用工具的比较,实现的商用工具称为previous method。
表2 Tcompress与现有商用工具的比较
表2中FC,vec,MAX,ROM(bits),CPU,CR(times),TA,AO,dmux,SI及depth分别表示故障覆盖率,测试数目,测试最大确定位,测试压缩后的数据容量(位数),测试码产生的CPU时间(秒),数据压缩倍数,测试置入代价(周期),面积开销(百分比),demultiplexer的扇出系数,内部扫描数目及扫描链深度。
从表2中数据显示,Tcompress比该商用工具远远好,并且测试时间还要低。尽管后三个电路采用的内部扫描输入链数目要远远低,leon3mp,leon2,leon3mp_avset三电路本发明的方法仍然取得了12.62,16.68,及31.12倍的提高。
表3测试点插入
表3给出了Tcompress的测试点插入效果,Tcompress及Tcompress+TPs列对应的CPU分别表示测试码测试码产生(无测试点)的CPU时间及测试点插入所需时间,rate(%)表示测试点插入引起的测试数据容量的降低。ntp表示测试点数目,其中可控及可观测试点各一半。
表4修改测试的静态测试精简
表4给出了本发明实施例修改测试的测试精简策略的结果。所有电路均可获得4.87%以上的数据减少。基于测试数据确定位修改的静态测试精简所需的CPU时间即便是最大处理电路也只需3646秒。
本发明实施例提供的方法能够有效地实现低功耗单固定型故障测试压缩,本发明的软件定义线性反馈移位寄存器SLFSR使得DFT与VLSI设计及测试流程完全吻合。
本发明实施例提出一种合理的假设:产生unknown响应信号的位置限于少部分的扫描单元。拟采用一种新的关联测度,将产生unknown信号的扫描单元汇聚在相同的扫描链中或异或树中。因而,屏蔽潜在的unknown信号源的控制数据容量可大幅降低。
本发明实施例采用一种新的测试码产生器,该测试码产生方法可尽可能避免将故障效应传输到unknown信号源。提出一种新的测度来引导测试效应传输,而不将测试效应传输至潜在的unknown信号源。该测度可以类似于可观测度,可以和输入影响范围的测度联合使用提出一种回避unknown信号的新的测试精简算法。本发明实施例只需对测试码产生器及故障模拟器作少量的修改就能实现。
本发明实施例采用的DMUX的扇出系数对测试压缩率有影响。该系数越大,测试压缩效率越高。对于确定BIST,该参数可以设置得很大,比如16或32,这有助于压缩确定性测试数据。采用的门控逻辑对每一组扫描树注入不同的一组附加变量,并且所有的扫描树子集都使用相同的种子。该参数增加可降低测试过程的移位功耗。
本发明实施例提出了一种新的算法,选择一个适当的本原多项式与注入的附加变量来编码所有确定测试向量,这种方法可以对所有的确定测试向量进行编码。由于采用扫描树结构和本发明的门控技术,SLFSR的尺寸可以控制得非常小,因而将每个测试种子的位数控制得很低。在SLFSR的本原多项式选定后,就可确定SLFSR的控制向量。
本发明实施例采用的测试压缩技术注入附加变量。通过采用一种新的方案来选择SLFSR的大小和附加变量个数,使得确定测试向量的数据量最小。通常,当采用设计良好的相移器时,由本原多项式构造非常小的LFSR就足够编码所有确定测试向量。
本发明实施例采用的生成本原多项式生成工具只能处理128位字长计算机的多项式。根据实验结果,只有非常小的(不超过30位)SLFSR就可以编码所有电路的确定测试向量,这是因为本发明实施例在SLFSR中添加了一些附加变量。
本发明实施例提出了一种新的算法来选择具有最小度数的本原多项式,这个本原多项式可以对所有的确定测试向量进行编码。所有确定测试向量的确定位数通常是不同的。当注入一些附加变量到SLFSR中时,本发明实施例的方法选择度数较低的本原多项式就能对所有测试对实现编码。
另外,设L,d,v,S分别表示SLFSR的大小,扫描链深度,加入附加变量的数目,确定位的大小。假设dmux=1即未采用门控逻辑,且靠近扫描输出信号的扫描单元k层的确定位的大小为bk。需要满足的必要条件是L+d·v≥S和对j∈{0,1,…,d},bj≤L+v·j。
假设dmux>1,SLFSR的大小和SLFSR中附加变量总数的合计必须要比任何测试确定位数目要大。不同的测试时输入附加变量的总数不同,但附加变量个数选定后不再变化。因此,条件L+d·i·v≥S必须满足,其中i为输入附加变量的轮数,i≤dmux,dmux为demultiplexer的扇出系数。存储每一个测试的压缩数据需要ln(dmux+1)位附加数据来记录需要从外部扫描输入置入多少轮测试数据。在任何时钟周期,SLFSR的大小和附加变量的数量的总和必须要比该测试对应的触发器的确定位总和要大。设bi,j表示在测试的前i-1轮测试移入及第i轮前j个周期的扫描移入测试数据对应扫描触发器的确定位数目,有bi,j≤L+d·(i-1)·v+j·v。
当前i轮的输入变量及SLFSR的变量已经足够编码当前测试的所有确定位,对所有i<k≤dmux轮测试移入有:bk,j≤L+i·v·d。
当多路输出选择器(DMUX)增加时,测试时间并没有增加。原因在于当多路输出选择器增加时,扫描树的深度也会降低。但是,当多路输出选择器增加时,可以更好的压缩测试数据量,实验结果也证实了这一点。
当多路输出选择器增加时可以更好地压缩测试数据的原因可能如下:(1)将扫描树分割为更多子集时,可以更容易的找到线性方程组的解。在插入足够多的附加变量之前,线性方程组的数量会少一些。因此,注入到SLFSR的附加变量可以少一些。(2)如果SLFSR注入的附加变量的数量保持不变,则扫描树的深度降低,附加变量的总数可以更少。若不采用门控技术,附加变量T的总数为T≤v·d,其中v和d是附加变量的数量和扫描树的深度。
如果两条扫描链(c1,1,c1,2,…,c1,l)和(c2,1,c2,2,…,c2,l)中的任何扫描单元对c1,1和c2,1,c1,2和c2,2,…,c1,l和c2,l在单帧组合电路内没有相同的后继,可认为两条扫描链是兼容的。两条扫描链(c1,1,c1,2,…,c1,l)和(c2,1,c2,2,…,c2,l)可以连接到相同的异或门仅当c1,1和c2,1,c1,2和c2,2,…,c1,l和c2,l两两间在单桢组合电路中没有相同的组合前驱。多条扫描链两两兼容可以连接到相同的异或门。
从上述描述可知,本发明的实施提供了一种低功耗测试向量压缩的测试方法,能够有效地把低功耗确定的BIST结合在一起,且硬件开销低,更不会带来额外的延迟开销、结构简单、便于工业界广泛使用,易于嵌入现有的EDA工具中,能够支持伪随机测试和确定自测试,也可独立用于确定测试压缩。
图2所示为本发明实施例采用的SLFSR。通过选择一种本原多项式可编码所有产生电路的测试,并根据测试集产生可编码所有测试的本原多项式及附加变量的数目。确定SLFSR的种子向量。将所有测试以低功耗的方式置入到电路中。
根据上文中选定的本原多项式及插入的附加变量数量构造SLFSR。实现SLFSR的控制向量主要是根据本原多项式来确定的。将控制向量置入到SLFSR的附加寄存器中使得SLFSR实现选定的本原多项式。
另外,SLFSR也可应用到其他伪随机测试码产生器,如环形产生器(ringgenerator)及迭代计数器(folded counter)等;本发明实施例提出的SLFSR同样可支持单固定型故障低功耗测试压缩;只需改变扫描森林结构及测试响应压缩结构就能实现。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种单固定型故障低功耗测试方法,其特征在于,包括:
建立扫描森林,其中,所述扫描森林包括软件定义线性反馈移位寄存器SLFSR、相移器及多路输出选择器,所述SLFSR的输出端与所述相移器的输入端连接,所述相移器的每一级输出端驱动一个所述多路输出选择器,每个所述多路输出选择器用于驱动多个扫描树,每个所述扫描树包括多个扫描链;
将所述多路输出选择器驱动的相同的所述扫描链置于同一个扫描链子集中,其中,所述扫描链子集中的所述扫描树均由相同的时钟信号驱动;并将被激活的所述扫描链子集置入确定测试信号;
根据产生的测试集合获得所述测试集合对应的全部测试所需的本原多项式及附加变量,并根据所述本原多项式及附加变量生成用于控制所述SLFSR的控制向量;将所述控制向量移入所述SLFSR以将所述SLFSR配置成所述本原多项式连接的SLFSR;根据所述本原多项式和注入的附加变量对所述SLFSR的所述确定测试信号进行编码;
对编码后的所述确定测试信号进行压缩,并根据压缩后的所述确定测试信号对电路进行低功耗测试,获得测试结果。
2.根据权利要求1所述的方法,其特征在于,所述根据所述本原多项式和注入的附加变量对所述SLFSR的所述确定测试信号进行编码,包括:
若未包括附加变量的SLFSR无法编码得到全部的确定向量,则检查相同度数其他本原多项式是否可编码所有测试向量;如果所有所述度数的本原多项式所连接SLFSR均无法编码所有测试向量,则在每个本原多项式连接的SLFSR中加入一个附加变量;
判断当前所述SLFSR中是否存在未被编码的确定测试向量;
若当前的所述SLFSR中还存在未被编码的确定测试向量,则继续向所述SLFSR中加入附加变量,再返回重新判断当前所述SLFSR中是否存在未被编码的确定测试向量,直到所述SLFSR中的附加变量的数量达到的预设上限值;
如果采用所述度数的所有本原多项式加入给定上限的附加变量均无法编码所有测试,则SLFSR的度数增一;重复处理,直到选定一个本原多项式及附加变量数目可对所有测试编码。
3.根据权利要求1所述的方法,其特征在于,实现所述SLFSR的控制向量是根据本原多项式来确定的;将控制向量置入到SLFSR的附加寄存器中;SLFSR由n个D触发器顺序相连,每一级的触发器对应一个二输入的AND门,AND门的一个输入连接到D触发器的输出,另一输入连接到附加寄存器的相应位;或者,SLFSR的每一个D触发器输出连接到一个反相器,反相器的输出连接到二输入NOR门的输入,另一输入连接到附加寄存器的对应位。
4.根据权利要求1所述的方法,其特征在于,每个所述多路输出选择器驱动多个输出,每一个所述多路输出选择器的输出驱动多个扫描链(c1,1,c1,2,…,c1,d),(c2,1,c2,2,…,c2,d),…,(cg,1,cg,2,…,cg,d),其中d和g分别是扫描链深度及扫描触发器组的大小;要求任何扫描触发器组(c1,1,c2,1,…,cg,1),(c1,2,c2,2,…,cg,2),…,(c1,d,c2,d,…,cg,d)中两两间不能在单桢的组合电路中有相同的组合后继;
每一个不同的扫描树子集构造一个测试响应压缩子网络,测试响应压缩其构造如下:同一扫描链子集的扫描链(c1,1,c1,2,…,c1,d),(c2,1,c2,2,…,c2,d),…,(cg,1,cg,2,…,cg,d)同时连接到一个相同的异或门的条件是,(c1,1,c2,1,…,cg,1)中任何一对触发器不在单桢的组合电路部分有相同的前驱;扫描触发器组(c1,2,c2,2,…,cg,2),…,及(c1,d,c2,d,…,cg,d)也必须满足相应的条件。
5.根据权利要求1所述的方法,其特征在于,所述对编码后的所述确定测试信号进行压缩,包括:
将所有扫描链分成多个子集,其中在扫描置入期间只有一个扫描树子集被激活,并通过门控逻辑来控制整个测试应用过程;
根据选择的SLFSR的本原多项式,通过移入确定的控制向量实现选定的SLFSR;
将编码种子移入所述SLFSR中,当编码种子置入到激活的扫描树的第一个子集时,将附加变量注入到SLFSR中;
当将不同的附加变量置入到所述SLFSR时,将所述SLFSR中的结果置入到第二个激活的扫描树中,重复处理,直到所述测试的所有确定位已被编码时对附加变量输入常数;在附加置入常数时将测试数据移入到所有扫描单元。
6.根据权利要求1所述的方法,其特征在于,所述根据压缩后的所述测试信号对电路进行低功耗测试之前,还包括:在所述电路中插入测试点;所述测试点包括两种1-可控制测试点及两种0-可控制测试点;设PI和PPI分别为电路输入和扫描触发器输出,则:
第一种0-可控测试点通过PPI或者PI将控制输入端连接至2-输入OR门,所述2-输入OR门的另一输入端通过反相器连接至测试选通线;所述2-输入OR门的输出端为所述第一种0-可控测试点的一个输入端,所述第一种0-可控测试点的另一个输入端为原电路的信号线;
第二种0-可控测试点通过PPI或者PI将控制输入端连接至2-输入AND门,所述2-输入AND门的另一输入端连接至测试选通线;所述2-输入AND门的输出端为所述第二种0-可控测试点的一个输入端,所述第二种0-可控测试点的另一个输入端为原电路的信号线;
第一种1-可控测试点通过PPI或者PI将控制输入端连接至2-输入AND门,所述2-输入AND门的另一输入端连接测试选通线;所述2-输入AND门的输出端为所述第一种1-可控测试点的一个输入端,所述第一种1-可控测试点的另一输入端为原电路的信号线;
第二种1-可控测试点通过PPI或者PI将控制输入端连接至2-输入OR门,所述2-输入OR门的另一输入端通过反向器连接至测试选通线;所述2-输入OR门的输出端为所述第二种1-可控测试点的一个输入端,所述第二种1-可控测试点的另一输入端为原电路的信号线。
7.根据权利要求6所述的方法,其特征在于,采用可测试性测度及以下代价函数G:
其中,f为难测故障,所有可检测度D(f)=|det(f)|在最大的20%的故障置入难测故障集合,其中
det(l/i)=RCi(I)∪RO(I)
D(l/i)=|det(l/i)|
其中,RCi(l)及RO(l)分别表示将信号线l控制为i值,和将l的值传输至PPO或PO需要置为确定值的最小PPI或PI集合,其中PPO和PO分别为扫描触发器输入及电路输出;
根据测试点增益函数获得每插入一个测试点对所有难测故障集合中所有故障可测试性测度的降低,来选择测试点的位置;插入测试点后重新更新相关故障的可检测测度值;重复处理直到所有测试点插入电路中为止;
将可控制测试点的附加管脚连接到PPI或PI上,连接的原则是:可控测试点插入的位置与连接的PPI或PI不能汇聚,以及PPI或PI不存在组合路径到达测试点插入位置。
8.根据权利要求7所述的方法,其特征在于,可测试性测度计算如下:若Ci(l)为信号线l的可控测度,O(l)为信号线l的可观测度,分别表示需要将信号线l控制为i值和将l的故障效应传播至PO或PPO时需要置为确定值PPI或PI的最小数目;设l为PPI或PI,
RC1(l)=RC0(l)={l},C1(l)=C0(l)=1;
设l为输入为A1,A2,…,Ak的AND门输出,
RC1(l)=RC1(A1)∪RC1(A2)∪…∪RC1(Ak),
C1(l)=|RC1(l)|;
RC0(l)=RC0,C0(l)=|RC0(Ai)|;
其中,Ai为输入A0,A1,…,Ak-1中|RC0(Ai)|最小;
设l为输入为A0,A1,…,Ak-1的OR门输出,
RC0(l)=RC0(A1)∪RC0(A2)∪…∪RC0(Ak);
C0(l)=|RC0(l)|;
RC1(l)=RC1(Ai),C1(l)=|RC1(Ai)|;
其中Ai为k-输入OR门输入A0,A1,…,Ak-1中|RC1(Ai)|最小;
对一个扇出为B0,B1,…,Bk-1的扇出源s,i∈{0,1},j∈{0,1,…,k-1},
Ci(Bj)=Ci(s);
RO(l)定义为将l的值传输至PPO或PO需要置为确定值的最小PPI或PI集合及O(l)定义为|RO(l)|;设l为PO或PPO,RO(l)=Φ;设A0,A1,…,Ak-1为输出为l的AND门的输入,
RO(A0)=RO(l)∪RC1(A1)∪…∪RC1(Ak-1);
O(A0)=|RO(A0)|;
设A0,A1,…,Ak-1为输出为l的OR门的输入,
RO(A0)=RO(l)∪RC0(A1)∪…∪RC0(Ak-1);
O(A0)=|RO(A0)|;
设B0,B1,…,Bk-1为从l扇出的分枝,
O(l)=min(O(B0),O(B1),…,O(BK-1)。
9.根据权利要求1所述的方法,其特征在于,所述根据产生的测试集合获得所述测试集合对应的全部测试所需的本原多项式及附加变量之前还包括:
通过采用静态测试精简策略减少所述测试集合的大小,所述静态测试精简策略包括:
设Torg和Tc分别为初始的测试集合及测试精简后的测试集合,首先对所有Torg中的测试对整个电路的故障集合完成故障模拟,即故障模拟过程中被检测到的故障不需要从故障集合中剔除;如果故障集合中存在任何故障f只被一个测试t覆盖,则t称为必需测试,将t置入Tc中;
对于任何测试t,如果t检测到的所有故障被Tc中的测试覆盖,则将t从Torg中删除,否则将t置入Tc中;重复处理直到所有测试处理完为止;重复处理直到无测试被删除或者重复处理给定次数为止。
10.根据权利要求9所述的方法,其特征在于,所述通过采用静态测试精简策略减少所述测试集合的大小之后,还包括:
通过修改测试确定数据位进一步降低所述测试集合的容量;所述通过修改测试确定数据位进一步降低所述测试集合的容量,包括:
测试集合中每个测试根据确定数据位数降序排序,每一个测试t附一个检测故障集合Ft;
首先处理测试中确定位最多的测试t,将一个确定位置为反值后对修改的测试进行故障模拟,其中如果Ft中的所有故障都被覆盖并且至少能覆盖一个还未被覆盖的故障,则保留修改,否则将所述测试位恢复;其中,对修改的测试执行故障模拟时只针对变化值的实际影响范围来处理,即信号线取值发生变化的区域;重复处理直到所有确定位处理完为止;保留最终的测试t及其覆盖的故障集合Ft,将Ft从故障总表及其对应测试t’的故障表Ft’中删除;如果Ft’变空,则将t’从测试集中删除。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811173764.5A CN109143039B (zh) | 2018-10-09 | 2018-10-09 | 单固定型故障低功耗测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811173764.5A CN109143039B (zh) | 2018-10-09 | 2018-10-09 | 单固定型故障低功耗测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109143039A true CN109143039A (zh) | 2019-01-04 |
CN109143039B CN109143039B (zh) | 2020-06-16 |
Family
ID=64810554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811173764.5A Active CN109143039B (zh) | 2018-10-09 | 2018-10-09 | 单固定型故障低功耗测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109143039B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110221196A (zh) * | 2019-06-25 | 2019-09-10 | 清华大学 | 单固定型故障基于可测试性影响锥的测试精简方法及系统 |
CN112649723A (zh) * | 2019-10-11 | 2021-04-13 | 清华大学 | 转换延迟故障测试压缩环境下测试精简方法和装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558590A (zh) * | 2004-01-29 | 2004-12-29 | 海信集团有限公司 | 可重构线性反馈移位寄存器 |
US20080052581A1 (en) * | 2006-08-02 | 2008-02-28 | International Business Machines Corporation | Logic built-in self-test channel skipping during functional scan operations |
CN101221216A (zh) * | 2008-01-23 | 2008-07-16 | 清华大学 | 路径延迟故障测试向量压缩方法及装置 |
CN101226228A (zh) * | 2008-02-01 | 2008-07-23 | 清华大学 | 一种确定性自测试测试数据压缩装置及方法 |
CN102305912A (zh) * | 2011-07-29 | 2012-01-04 | 清华大学 | 数据可压缩的低功耗集成电路测试装置及其方法 |
CN106546907A (zh) * | 2016-10-27 | 2017-03-29 | 清华大学 | 一种低功耗扫描自测试电路以及自测试方法 |
CN107544017A (zh) * | 2017-07-12 | 2018-01-05 | 清华大学 | 基于向量压缩的低功耗加权伪随机测试方法及相关设备 |
-
2018
- 2018-10-09 CN CN201811173764.5A patent/CN109143039B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558590A (zh) * | 2004-01-29 | 2004-12-29 | 海信集团有限公司 | 可重构线性反馈移位寄存器 |
US20080052581A1 (en) * | 2006-08-02 | 2008-02-28 | International Business Machines Corporation | Logic built-in self-test channel skipping during functional scan operations |
CN101221216A (zh) * | 2008-01-23 | 2008-07-16 | 清华大学 | 路径延迟故障测试向量压缩方法及装置 |
CN101226228A (zh) * | 2008-02-01 | 2008-07-23 | 清华大学 | 一种确定性自测试测试数据压缩装置及方法 |
CN102305912A (zh) * | 2011-07-29 | 2012-01-04 | 清华大学 | 数据可压缩的低功耗集成电路测试装置及其方法 |
CN106546907A (zh) * | 2016-10-27 | 2017-03-29 | 清华大学 | 一种低功耗扫描自测试电路以及自测试方法 |
CN107544017A (zh) * | 2017-07-12 | 2018-01-05 | 清华大学 | 基于向量压缩的低功耗加权伪随机测试方法及相关设备 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110221196A (zh) * | 2019-06-25 | 2019-09-10 | 清华大学 | 单固定型故障基于可测试性影响锥的测试精简方法及系统 |
CN110221196B (zh) * | 2019-06-25 | 2020-06-16 | 清华大学 | 单固定型故障基于可测试性影响锥的测试精简方法及系统 |
CN112649723A (zh) * | 2019-10-11 | 2021-04-13 | 清华大学 | 转换延迟故障测试压缩环境下测试精简方法和装置 |
CN112649723B (zh) * | 2019-10-11 | 2021-11-12 | 清华大学 | 转换延迟故障测试压缩环境下测试精简方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109143039B (zh) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10747926B2 (en) | Low-power test compression for launch-on-capture transition fault testing | |
US11156662B2 (en) | Software defined LFSR for LOC delay testing low-power test compression | |
US7415678B2 (en) | Method and apparatus for synthesis of multimode X-tolerant compressor | |
CN100445760C (zh) | 一种多扫描链的大规模集成电路测试数据压缩方法 | |
Chen et al. | A methodology to design efficient BIST test pattern generators | |
Huang et al. | Gauss-elimination-based generation of multiple seed-polynomial pairs for LFSR | |
CN109143039A (zh) | 单固定型故障低功耗测试方法 | |
Han et al. | Embedded test decompressor to reduce the required channels and vector memory of tester for complex processor circuit | |
Dimopoulos et al. | Efficient static compaction of test sequence sets through the application of set covering techniques | |
Kalligeros et al. | Multiphase BIST: A new reseeding technique for high test-data compression | |
Pomeranz | Generation of functional broadside tests for logic blocks with constrained primary input sequences | |
Chatterjee et al. | LOT: Logic Optimization with Testability. New transformations for logic synthesis | |
Nirmalraj et al. | Automatic diagnosis of single fault in interconnect testing of SRAM‐based FPGA | |
Lien et al. | Efficient LFSR reseeding based on internal-response feedback | |
Hülle et al. | ZATPG: SAT-based test patterns generator with zero-aliasing in temporal compaction | |
Nandha Kumar et al. | Single‐configuration fault detection in application‐dependent testing of field programmable gate array interconnects | |
Brynestad et al. | State transition graph analysis as a key to BIST fault coverage | |
Das | Self-testing of cores-based embedded systems with built-in hardware | |
Majhi et al. | An efficient automatic test generation system for path delay faults in combinational circuits | |
Behnam et al. | A probabilistic approach for counterexample generation to aid design debugging | |
Glaser et al. | Mixed level test generation for synchronous sequential circuits using the FOGBUSTER algorithm | |
Pomeranz | Direct computation of LFSR-based stored tests for broadside and skewed-load tests | |
Lien et al. | A new LFSR reseeding scheme via internal response feedback | |
Neophytou et al. | Efficient deterministic test generation for BIST schemes with LFSR reseeding | |
CN112649723B (zh) | 转换延迟故障测试压缩环境下测试精简方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |