CN1558590A - 可重构线性反馈移位寄存器 - Google Patents
可重构线性反馈移位寄存器 Download PDFInfo
- Publication number
- CN1558590A CN1558590A CNA2004100235484A CN200410023548A CN1558590A CN 1558590 A CN1558590 A CN 1558590A CN A2004100235484 A CNA2004100235484 A CN A2004100235484A CN 200410023548 A CN200410023548 A CN 200410023548A CN 1558590 A CN1558590 A CN 1558590A
- Authority
- CN
- China
- Prior art keywords
- shift register
- feedback
- feedback shift
- restructural
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
一种可重构线性反馈移位寄存器,属于可重构密码协处理器的模块电路。它包括结构配置寄存器及反馈移位寄存器。反馈移位寄存器由移位寄存器和反馈函数电路构成。移位寄存器包括n个多路转换器、分别与n个多路转换器连接的n个D触发器。反馈函数电路包括m个MUX、m-2个与门、m-1个异或门。m-1个异或门依次连接最后输入至第n-1号多路转换器,m、n均为自然数。它可保证密码协处理器电路实现多种不同的加解密算法,大大增加了密码分析(攻击)的难度,提高了密码系统的安全性。具有可重构性,结构简单。可广泛应用于可重构密码协处理器中。
Description
技术领域
本发明属于信息安全领域的可重构密码协处理器电路,更明确地说涉及该电路的可重构线性反馈移位寄存器模块的改进。
背景技术
保证信息安全的一个最基本也是最有效的措施是对信息进行密码变换。密码电路是构成密码系统的最核心的基本部件。对于某种专用加密电路,由于硬件电路结构是针对某种特定的加密/解密算法设计的,只能适应一种算法,这极大地限制了它的应用范围。
基于可重构密码逻辑的可重构密码电路为数据加密提供了一条新的途径,其内部电路结构可重构的特性使其体系结构具有了一定程度的柔性,较好地解决了传统的刚性体系结构所带来的体系结构与不同应用需求不匹配的问题。同专用密码电路相比,可重构密码协处理器具有如下优点:(1)用户可以根据自己的需求,通过编程在可重构密码协处理器上实现各种不同的密码算法,一旦密码算法需要升级换代,不必更换密码电路,只需修改相应的编程软件即可,非常方便,因此能够延长密码系统的使用寿命,保护用户的投资利益;(2)可重构密码协处理器不是针对某一特定密码算法设计的,而是为大量的具有一定共性的密码算法(主要是对称密钥体制算法)提供的一个通用的硬件实现平台,可重构密码协处理器在投入使用之前并不含有特定的密码算法信息,所实现的密码算法是由用户在使用之前通过编程确定的,因此,在电路的设计和生产阶段不会泄露密码算法的信息,从而提高了密码系统的安全系数;(3)基于可重构密码协处理器的密码系统的开发周期比专用密码电路的开发周期短。(4)用户可以很方便地随时更换所使用的密码算法,缩短同一密码算法的使用周期,从而大大增加了密码分析(攻击)的难度,从另一个方面提高了密码系统的安全性。
反馈移位寄存器是构造序列密码算法的主要部件,往往用于产生伪随机序列。本发明的级数、反馈抽头和反馈函数均应是可变的,从而能满足不同的加解密算法的需要。
发明内容
本发明的目的,就在于克服上述缺点和不足,提供一种能够延长密码系统的使用寿命,保护用户的投资利益;在电路的设计和生产阶段不会泄露密码算法的信息,从而提高了密码系统的安全系数;用户可以很方便地随时更换所使用的密码算法,缩短同一密码算法的使用周期,从而大大增加了密码分析(攻击)的难度,从另一个方面提高了密码系统的安全性的可重构线性反馈移位寄存器。
为了达到上述目的,本发明包括输入端为CLK、RST、E和CONT[33:0]输出端为CR[33:0]的结构配置寄存器以及输入端为CR[33:0]、CLK、RST、OP、LOAD和D[31:0]输出端为Q[31:0]的反馈移位寄存器。反馈移位寄存器由移位寄存器和反馈函数电路构成。
移位寄存器包括输入端分别为D[31:0]和LOAD的n个多路转换器、分别与n个多路转换器连接的n个D触发器。反馈函数电路包括以n个D触发器的输出端和结构配置寄存器的输出CR[33:0]的反馈抽头控制信号为输入端的m个MUX(MUX0~MUX(m_1))、分别以MUX1~MUX(m_2)和CR[33:0]的FBC[1]~FBC[m-1]为输入端的m-2个与门、与MUX0和MUX1连接的异或门XOR1、分别依次与m-2个与门连接的异或门XOR2~XOR(m_2),与MUX(m_1)连接的异或门XOR(m_1),m-1个异或门依次连接最后输入至第n-1个多路转换器,m、n均为自然数。
不同密码算法所使用的线性反馈移位寄存器的级数、反馈抽头、反馈函数是不同的。为了匹配不同的算法,线性反馈移位寄存器的电路结构(级数、反馈抽头、反馈函数)必须是可变的,我们称这样的线性反馈移位寄存器为可重构的线性反馈移位寄存器。下面我们给出GF(2)上的可重构的线性反馈移位寄存器的一个原理,其原理同样适用于GF(2n)上的可重构的线性反馈移位寄存器。
为了实现密码协处理器的可重构性性,满足各种加解密算法的需要。本发明提供了一种其级数、反馈抽头和反馈函数均是可变的线性反馈移位寄存器。
线性反馈移位寄存器由移位寄存器和反馈函数构成。设移位寄存器由n个D触发器构成,从其中任取m个作为反馈抽头。
为实现可重构的特性,在反馈移位寄存器的电路中,设置3种可控结点:
反馈抽头选择控制结点;
反馈系数控制结点;
D触发器输入来源控制结点。
这些可控节点的控制编码被保存在配置寄存器中,通过指令改写配置寄存器的值,就可以改变反馈移位寄存器的级数、反馈抽头和反馈函数,从而实现不同结构的反馈移位寄存器。
本发明的任务就是这样完成的。
本发明可保证密码协处理器电路实现多种不同的加解密算法,大大增加了密码分析(攻击)的难度,提高了密码系统的安全性。具有可重构性,结构简单。可广泛应用于可重构密码协处理器中。
附图说明
图1为本发明实施例1的结构框图。
图2为其电路原理图。
图3为32位可重构反馈移位寄存器的信号端定义。
具体实施方式
实施例1。一种可重构线性反馈移位寄存器,如图1、图2所示。这是一种32位可重构反馈移位寄存器。它包括输入端为CLK、RST、E和CONT[33:0]输出端为CR[33:0]的结构配置寄存器1以及输入端为CR[33:0]、CLK、RST、OP、LOAD和D[31:0]输出端为Q[31:0]的反馈移位寄存器2。反馈移位寄存器2由移位寄存器和反馈函数电路构成。
移位寄存器包括输入端分别为D[31:0]和LOAD的n个多路转换器、分别与n个多路转换器连接的n个D触发器,反馈函数电路包括以n个D触发器的输出端和结构配置寄存器1的输出CR[33:0]的反馈抽头控制信号为输入端的m个MUX(MUX0~MUX(m_1))、分别以MUX1~MUX(m_2)和CR[33:0]的FBC[1]~FBC[m-1]为输入端的m-2个与门、与MUX0和MUX1连接的异或门XOR1、分别依次与m-2个与门连接的异或门XOR2~XOR(m_2),与MUX(m_1)连接的异或门XOR(m_1),m-1个异或门依次连接最后输入至第n-1个多路转换器,m、n均为自然数。
32位可重构线性反馈移位寄存器的级数n在2~32之间可变,反馈抽头数m在2~6之间可变。每个反馈抽头可以选择32个寄存器的任意一个,能够实现2~6个反馈抽头的任意的线性反馈函数。具体说,它能够实现如下4种操作:复位操作、结构配置寄存器写操作、初始数据装载操作、反馈移位操作。具体操作如下:
(1)复位操作:
在时钟上升沿到达时若RST=1,则将可重构反馈移位寄存器的结构配置寄存器和移位寄存器的值全部置为0。复位操作与时钟CLK同步。
(2)结构配置寄存器写操作:
在时钟上升沿到达时若E=1,则将结构配置数据CONT[33:0]写到结构配置寄存器CONTREG。结构配置寄存器用于保存可重构反馈移位寄存器的结构控制数据,其值为:
CR[33:0]={FBC,TAPSEL5,TAPSEL4,TAPSEL3,TAPSEL2,TAPSEL1,TAPSEL0}
其中,TAPSELj(j=0,1,...5)是线性反馈移位寄存器的反馈抽头控制信号,TAPSELj=k(j=0,1,...5;k=0~31)表示线性可重构反馈移位寄存器的第j个反馈抽头选择的是第k个D触发器Dk的输出,反馈抽头的排列顺序从右向左依次为TAP0~TAP5,D触发器的排列顺序从右向左依次为D0~D31;FBC是线性反馈移位寄存器的反馈系数控制节点,用于确定可重构反馈移位寄存器的线性反馈函数:
F=TAP0^(FBC[1]&TAP1)^(FBC[2]&TAP2)^(FBC[3]&TAP3)^(FBC[4]&TAP4)^TAP5
其中,^表示“异或”运算,&表示“与”运算。
(3)初始数据装载操作:
在时钟上升沿到达时若OP=1并且LOAD=1,则初始数据D[31:0]装载到移位寄存器中去。其中,OP是线性反馈移位寄存器的操作使能控制信号,用于控制可重构反馈移位寄存器是否工作:OP=1时可重构反馈移位寄存器处于工作状态,OP=0时可重构反馈移位寄存器处于关闭状态;LOAD是线性反馈移位寄存器的初始数据装载/反馈移位控制节点,用于确定可重构反馈移位寄存器的操作类型:LOAD=1表示进行装载初始数据操作,LOAD=0表示进行反馈移位操作。
(4)线性反馈移位操作:
当可重构线性反馈移位寄存器的结构配置和初始数据装载完成以后,就可以进行线性反馈移位操作了。令OP=1并且LOAD=0则可重构反馈移位寄存器将每个周期反馈移位一次,即将最右边1位移出,而将线性反馈函数的输出补充到最左边1位。
实施例1可保证密码协处理器电路实现多种不同的加解密算法,大大增加了密码分析(攻击)的难度,提高了密码系统的安全性。具有可重构性,结构简单。可广泛应用于可重构密码协处理器中。
Claims (2)
1.一种可重构线性反馈移位寄存器,其特征在于它包括输入端为CLK、RST、E和CONT[33:0]输出端为CR[33:0]的结构配置寄存器以及输入端为CR[33:0]、CLK、RST、OP、LOAD和D[31:0]输出端为Q[31:0]的反馈移位寄存器,反馈移位寄存器由移位寄存器和反馈函数电路构成。
2.按照权利要求1所述的可重构线性反馈移位寄存器,其特征在于所说的移位寄存器包括输入端分别为D[31:0]和LOAD的n个多路转换器、分别与n个多路转换器连接的n个D触发器,反馈函数电路包括以n个D触发器的输出端和结构配置寄存器的输出CR[33:0]的反馈抽头控制信号为输入端的m个MUX0~MUX(m_1)、分别以MUX1~MUX(m_2)和CR[33:0]的FBC[1]~FBC[m-1]为输入端的m-2个与门、与MUX0和MUX1连接的异或门XOR1、分别依次与m-2个与门连接的异或门XOR2~XOR(m_2),与MUX(m_1)连接的异或门XOR(m_1),m-1个异或门依次连接最后输入至第n-1个多路转换器,m、n均为自然数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100235484A CN100353703C (zh) | 2004-01-29 | 2004-01-29 | 可重构线性反馈移位寄存器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100235484A CN100353703C (zh) | 2004-01-29 | 2004-01-29 | 可重构线性反馈移位寄存器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1558590A true CN1558590A (zh) | 2004-12-29 |
CN100353703C CN100353703C (zh) | 2007-12-05 |
Family
ID=34352178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100235484A Expired - Fee Related CN100353703C (zh) | 2004-01-29 | 2004-01-29 | 可重构线性反馈移位寄存器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100353703C (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008017260A1 (en) * | 2006-07-31 | 2008-02-14 | China Iwncomm Co., Ltd. | High efficient encryption and decryption processing device for implementing sms4 algorithm |
CN101882993A (zh) * | 2009-05-04 | 2010-11-10 | 联发科技(新加坡)私人有限公司 | 密码系统及密码方法 |
CN104507085A (zh) * | 2015-01-13 | 2015-04-08 | 重庆邮电大学 | 无线体域网数据加密方法 |
CN104681091A (zh) * | 2013-11-27 | 2015-06-03 | 中国人民解放军信息工程大学 | 一种可重构线性反馈移位寄存器 |
CN106226776A (zh) * | 2016-07-06 | 2016-12-14 | 天津大学 | 一种用于测量光子飞行时间的lfsr计数器 |
CN109143039A (zh) * | 2018-10-09 | 2019-01-04 | 清华大学 | 单固定型故障低功耗测试方法 |
CN111124364A (zh) * | 2020-02-10 | 2020-05-08 | 成都烨软科技有限公司 | 一种不同级数伪随机序列的产生装置及其产生方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2940517B2 (ja) * | 1997-05-21 | 1999-08-25 | 日本電気株式会社 | 非線形フィードバック・シフトレジスタ回路 |
CN1165131C (zh) * | 2001-04-04 | 2004-09-01 | 华邦电子股份有限公司 | 线性反馈移位寄存器和作选择性的加密码与解密码方法 |
-
2004
- 2004-01-29 CN CNB2004100235484A patent/CN100353703C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008017260A1 (en) * | 2006-07-31 | 2008-02-14 | China Iwncomm Co., Ltd. | High efficient encryption and decryption processing device for implementing sms4 algorithm |
CN101882993A (zh) * | 2009-05-04 | 2010-11-10 | 联发科技(新加坡)私人有限公司 | 密码系统及密码方法 |
CN104681091A (zh) * | 2013-11-27 | 2015-06-03 | 中国人民解放军信息工程大学 | 一种可重构线性反馈移位寄存器 |
CN104507085A (zh) * | 2015-01-13 | 2015-04-08 | 重庆邮电大学 | 无线体域网数据加密方法 |
CN106226776A (zh) * | 2016-07-06 | 2016-12-14 | 天津大学 | 一种用于测量光子飞行时间的lfsr计数器 |
CN109143039A (zh) * | 2018-10-09 | 2019-01-04 | 清华大学 | 单固定型故障低功耗测试方法 |
CN111124364A (zh) * | 2020-02-10 | 2020-05-08 | 成都烨软科技有限公司 | 一种不同级数伪随机序列的产生装置及其产生方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100353703C (zh) | 2007-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Daemen et al. | Protecting against statistical ineffective fault attacks | |
CN100583739C (zh) | 加密装置、加密方法及其存储介质 | |
US8411853B2 (en) | Alternate galois field advanced encryption standard round | |
WO2019121780A1 (en) | System and method for boolean masked arithmetic addition | |
US8149143B2 (en) | Data encryption and decryption with a key by an N-state inverter modified switching function | |
CA2678951A1 (en) | System and method of interlocking to protect software-mediated program and device behaviours | |
CN1914588A (zh) | 对功率分析攻击的防护 | |
CN103221917A (zh) | 加密运算中模幂的保护 | |
CN103761068A (zh) | 优化的蒙哥马利模乘方法、模平方方法和模乘硬件 | |
US20230067896A1 (en) | Processor with block cipher algorithm, and a data encryption and decryption method operated by the processor | |
CN1558590A (zh) | 可重构线性反馈移位寄存器 | |
Caforio et al. | Melting SNOW-V: improved lightweight architectures | |
CN101304312B (zh) | 一种适用于精简指令集处理器的加密单元 | |
Wang et al. | Robust FSMs for cryptographic devices resilient to strong fault injection attacks | |
Karmakar et al. | Enhancing security of logic encryption using embedded key generation unit | |
JP4589327B2 (ja) | 電子素子及びデータ処理方法 | |
CN113032797B (zh) | 在处理设备中执行加密操作的方法 | |
Kim et al. | SPEEDY on Cortex–M3: efficient software implementation of SPEEDY on ARM Cortex–M3 | |
Sasirekha et al. | An enhanced code encryption approach with HNT transformations for software security | |
Vanitha et al. | Highly secured high throughput VLSI architecture for AES algorithm | |
CN100353702C (zh) | 可重构密码协处理器的可重构置换模块 | |
JPH05249891A (ja) | 暗号処理装置およびこれを用いる暗号処理方法 | |
Park et al. | Low power compact design of ARIA block cipher | |
US7401110B1 (en) | System, method and apparatus for an improved MD5 hash algorithm | |
van Dijk et al. | A high-performance threshold implementation of a baseking variant on an arm architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071205 Termination date: 20130129 |