CN106546907B - 一种低功耗扫描自测试电路以及自测试方法 - Google Patents

一种低功耗扫描自测试电路以及自测试方法 Download PDF

Info

Publication number
CN106546907B
CN106546907B CN201610952743.8A CN201610952743A CN106546907B CN 106546907 B CN106546907 B CN 106546907B CN 201610952743 A CN201610952743 A CN 201610952743A CN 106546907 B CN106546907 B CN 106546907B
Authority
CN
China
Prior art keywords
scan
test
self
scan chains
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610952743.8A
Other languages
English (en)
Other versions
CN106546907A (zh
Inventor
向东
刘博�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610952743.8A priority Critical patent/CN106546907B/zh
Publication of CN106546907A publication Critical patent/CN106546907A/zh
Application granted granted Critical
Publication of CN106546907B publication Critical patent/CN106546907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种低功耗扫描自测试电路，所述自测试电路包括相移器、线性反馈移位寄存器、多输入特征分析寄存器，其特征在于，所述扫描自测试电路还包括扫描森林结构，所述扫描森林结构包括与相移器连接的多棵扫描树，其中每棵扫描树包括多个扫描链，所有所述扫描链连接于同一时钟信号的输入端，使同一扫描树的所有扫描链被同一个时钟信号驱动；每一个测试使能信号的输入端连接所有所述扫描链，使不同的权值分配到所有扫描链中；所述的每棵扫描树的多个扫描链中，每一个扫描链的每一对触发器在电路中没有共同通达的节点，扫描链与扫描链之间距离相近的触发器相连接；所述线性移位反馈寄存器包括用于保存所有确定性测试向量的寄存位。

Description

一种低功耗扫描自测试电路以及自测试方法
技术领域
本发明涉及微电子集成技术领域，特别涉及一种低功耗扫描自测试电路以及自测试方法。
背景技术
随着电路规模的增大，功能和测试能耗之间的差距变得越来越大。随着能耗的增大，芯片过热的问题也显现出来。芯片过热会导致产品寿命的缩短。现在已经提出了一些关于更准确的功率模型。一种是低功耗芯片的外互联设计的快速模拟方法，另外一种是针对低功耗3D网络的重要的TSV建模/仿真技术的堆叠式IC设计。基于扫描的自测试方法(BIST)由于随机码交换活动的增多，他们比确定的扫描测试有更大的功耗。因此，找到一种有效的低能耗的自测试方法(BIST)是非常必要的。
最近的研究方法主要是针对通过允许自动选择低能耗的伪随机测试模式来减少扫描切换的开关活动。然而，很多以前的低能耗BIST方法可能会导致一些故障覆盖丢失。因此，获取高的故障覆盖率在低能耗的BIST方案中也是非常重要的。加权伪随机测试模型可以有效地提高故障覆盖率。但是这些方法由于频繁对触发器的扫描，通常会导致更多的能量损耗。此外，大部分之前的确定BIST方法都没有关注过低能耗的问题。
因此，需要一种能够有效的把伪随机自测试和确定性自测试结合在一起，使得测试能力达到最大化的低功耗扫描自测试电路以及自测试方法。
发明内容
本发明的一个方面在于提供一种低功耗扫描自测试电路，所述自测试电路包括相移器、线性反馈移位寄存器、多输入特征分析寄存器，所述扫描自测试电路还包括扫描森林结构，所述扫描森林结构包括与相移器连接的多棵扫描树，其中
每棵扫描树包括多个扫描链，所有所述扫描链连接于同一时钟信号的输入端，使同一扫描树的所有扫描链被同一个时钟信号驱动；每一个测试使能信号的输入端连接所有所述扫描链，使不同的权值分配到所有扫描链中；
所述的每棵扫描树的多个扫描链中，每一个扫描链的每一对触发器在电路中没有共同通达的节点，扫描链与扫描链之间距离相近的触发器相连接；
所述线性反馈移位寄存器包括用于保存所有确定性测试向量的隐蔽寄存位。
优选地，所述扫描自测试电路还包括MUX复用器，驱动所述MUX复用器的时钟信号与驱动所有扫描树的时钟信号一致。
本发明的另一个发明在于提供一种低功耗自测试的方法，所述方法包括如下步骤：
a、建立扫描森林结构，所述扫描森林结构包括与相移器连接的多棵扫描树，其中每棵扫描树包括多个扫描链，所有所述扫描链连接于同一时钟信号的输入端，使同一扫描树的所有扫描链被同一个时钟信号驱动；每一个测试使能信号的输入端连接所有所述扫描链，使不同的权值分配到所有扫描链中；
所述的每棵扫描树的多个扫描链中，每一个扫描链的每一对触发器在电路中没有共同通达的节点，扫描链与扫描链之间距离相近的触发器相连接；
b、通过门逻辑控制对所有所述扫描链简化生成简化电路，为扫描链的测试使能信号选择权值；
c、伪随机自测试，根据所述低功耗扫描自测试电路，通过伪随机测试向量产生器生成加权伪随机测试向量，进行伪随机自测试；
d、确定性自测试，在线性反馈移位寄存器生成的本原多项式中，选择具有最小度数的本原多项式编码所有确定性测试向量；
e、确定性测试向量补种，根据所述低功耗扫描自测试电路对所述确定性测试向量进行低功耗补种。
优选地，所述测试使能信号的权值选择通过可测试性增益函数确定。
优选地，所述测试使能信号的权值选择测试性增益函数的最小值。
优选地，所述加权伪随机测试向量产生通过如下步骤实现：
c1：一个扫描树的扫描链被激活，其余扫描链固化；当一个扫描链进入扫描状态，通过加权伪随机向量产生器简化电路，否则，扫描链设为扫描转移模式；
c2：扫描森林的所有扫描树重复步骤c1的过程对所有扫描链遍历一次。
优选地，所述确定性测试向量的编码过程中：若所述线性反馈移位寄存器不能编码所有确定性向量，则加入附加变量。
优选地，所述确定性测试向量的编码过程中，若本原多项式的度数都被占用，仍然存在未编码的确定性测试向量，则所述本原多项式的度数+1。
优选地，所述低功耗补种方法包括：
e1：把所有的扫描链分成多组，种子移入线性反馈移位寄存器；
e2：若所述种子被用到一组激活的扫描链，则在线性反馈移位寄存器加入附加变量，
e3：重复步骤e2的过程，使所有的扫描链都补入种子。
本发明为了减少确定性BIST中的测试能耗，当没有有效的路径时，我们提出一种新的低能耗的补种方法。这也是这项工作的另外一个亮点。
在本发明提供的一种低能耗自测试系统以及自测试方法能够把低能耗伪随机测试和低能耗确定性测试结合在一起，同时能够实现低能耗补种。
应当理解，前述大体的描述和后续详尽的描述均为示例性说明和解释，并不应当用作对本发明所要求保护内容的限制。
附图说明
参考随附的附图，本发明更多的目的、功能和优点将通过本发明实施方式的如下描述得以阐明，其中：
图1示意性示出了本发明的低功耗扫描自测试电路的结构图；
图2示出了本发明的自测试方法的流程框图；
图3示出了本发明带有测试使能信号的扫描链示意图。
具体实施方式
通过参考示范性实施例，本发明的目的和功能以及用于实现这些目的和功能的方法将得以阐明。然而，本发明并不受限于以下所公开的示范性实施例；可以通过不同形式来对其加以实现。说明书的实质仅仅是帮助相关领域技术人员综合理解本发明的具体细节。
在下文中，将参考附图描述本发明的实施例。在附图中，相同的附图标记代表相同或类似的部件，或者相同或类似的步骤。
通过本实施例对本发明提供的低功耗扫描自测试电路以及测试方法给出具体说明，实施例中低功耗扫描自测试电路，在自测试过程中同一个扫描树下的扫描链在同一个周期被相移器(PS)驱动，同时，不同的权值信号分别分配到所有的扫描链中，并且每一个权值信号驱动多个扫描链，显著地减少相移器的大小。
如图1所示本发明的低功耗扫描自测试电路的结构图，一种低功耗扫描自测试电路，所述自测试电路包括相移器103、线性反馈移位寄存器104、多输入特征分析寄存器102，所述扫描自测试电路还包括扫描森林结构101，所述扫描森林结构101包括与相移器103连接的多棵扫描树106，其中
每棵扫描树106包括多个扫描链107，所有扫描链107连接于同一时钟信号(clk)的输入端，使同一扫描树的所有扫描链被同一个时钟信号(clk)驱动；每一个测试使能信号的输入端连接所有所述扫描链，使不同的权值分配到所有扫描链中；
每棵扫描树的多个扫描链中，每一个扫描链的每一对触发器在电路中没有共同通达的节点，扫描链与扫描链之间距离相近的触发器相连接；
线性反馈移位寄存器104包括用于保存所有确定性测试向量的寄存位105。
低功耗扫描自测试电路还包括MUX复用器108，被测电路109，驱动所述MUX复用器108的时钟信号与驱动所有扫描树的时钟信号一致。
本发明所提供的低功耗扫描自测试电路，结构上能够实现相移器103同时驱动扫描森林中的所有扫描链。能够将权值信号e0…en分配到所有的扫描链中，为每一个扫描链的测试使能信号选择权值。
同时，本发明提供的低功耗扫描自测试电路在线性反馈寄存器设置用于保存确定性测试向量的寄存位105，使确定位较大的确定性测试向量保存在寄存位105中，从而降低线性反馈移位寄存器的开销。
为了对本发明所提供的低功耗自测试系统做出更加清晰的说明，在下面的实施例中将结合本发明低功耗扫描自测试电路的自测试的方法进行详细说明。
如图2所示本发明的自测试方法的流程框图，利用本发明低功耗自测试系统的自测试方法包括如下步骤：
步骤S101、建立扫描森林结构，其中扫描森林结构包括与相移器103连接的多棵扫描树106，其中每棵扫描树106包括多个扫描链107，所有扫描链107连接于同一时钟信号(clk)的输入端，使同一扫描树106的所有扫描链107被同一个时钟信号驱动；每一个测试使能信号的输入端连接所有扫描链107，使不同的权值分配到所有扫描链中；
每棵扫描树的多个扫描链中，每一个扫描链的每一对触发器在电路中没有共同通达的节点，扫描链与扫描链之间距离相近的触发器相连接。
步骤S102、通过门逻辑控制对所有所述扫描链简化生成简化电路，为扫描链的测试使能信号选择权值。
步骤S103、伪随机自测试，根据所述低功耗扫描自测试电路，通过伪随机测试向量产生器生成加权伪随机测试向量，进行伪随机自测试。
步骤S104、确定性自测试，在线性反馈移位寄存器生成的本原多项式中，选择具有最小度数的本原多项式编码所有确定性测试向量，进行确定性自测试。
步骤S105、确定性测试向量补种，根据所述低功耗扫描自测试电路对所述确定性测试向量进行低功耗补种。
下面对实施例中的上述自测试方法步骤做具体的说明：
步骤S101，建立扫描森林结构
所建立的扫描森林结构包括：与扫描森林结构相移器连接扫描森林的每一棵扫描树，使相移器在一个扫描周期内能够同时驱动多个扫描链；
扫描森林中的所有扫描链连接于同一时钟信号(clk)的输入端，使同一扫描树的所有扫描链能够被同一个时钟信号驱动；每一个测试使能信号的输入端连接所有扫描链，使不同的权值分配到所有扫描链中。
每棵扫描树的多个扫描链中，每一个扫描链的每一对触发器在电路中没有共同通达的节点，扫描链与扫描链之间距离相近的触发器相连接。
扫描森林的具体建立过程为：给定一个扫描指针，选择一棵树的一个扫描链上的一个触发器；将在同一棵树第一个扫描链的触发器与第二个扫描链的触发器相连接，其中上述的第一个扫描链的触发器与上述的第二个扫描链的触发器之间距离最近。例如：在用一颗扫描树中，第一个扫描链的触发器为p，第二个扫描链的触发器为f，并且触发器p与触发器f之间的距离最近，则将触发器p与触发器f相连接。
重复上述过程，将扫描森林中的所有扫描树进行上述连接，完成扫描森林建立。
上述扫描森林建立过程，每一个扫描链的每一对触发器在电路中没有共同通达的节点。
步骤S102，简化电路，为扫描链的测试使能信号选择权值
本发明通过门逻辑控制对所有所述扫描链简化生成简化电路，具体过程通过如下方式进行。
对所有固化扫描链的输入随机分配指定的值1或0。位于同一个扫描树上同一扫描链的触发器共用同一个PPI。
(1)对于任何的逻辑门，如果输出是固定的1或0，则该逻辑门从电路中去除。
如果该逻辑门的输入连着一个NAND、NOR、AND或OR逻辑门，则该逻辑门从电路中去除。
如果该逻辑门的输入被分配一个不确定的值或者有3个以上的输入，则该逻辑门从电路中去除。
(2)对于一个含有两个输入的AND或OR逻辑门，如果该逻辑门有一个输入被分配了一个不确定的值，则该逻辑门从电路中去除。
(3)对于一个NOR或NAND门，如果该逻辑门的输入是一个不确定的值，则该逻辑门简化成一个逆变器。
(4)对于一个有3个以上输入的XOR或NXOR逻辑门，如果该逻辑门有一个输入为0，则将该逻辑门从电路中去除。
如果该逻辑门有一个输入为1，则把XOR门换成NXOR门，把NXOR门换成XOR门。
(5)对于有两个输入的XOR逻辑门，如果该逻辑门有一个输入为0，则该逻辑门从电路中去除。
(6)对于有两个输入的NXOR逻辑门，如果该逻辑门的输入为0，则该逻辑门简化成一个逆变器。
(7)对于有两个输入的XOR门，如果该逻辑门有一个输入为1，则该逻辑门简化成一个逆变器。
(8)对于有两个输入的NXOR门，如果该逻辑门有一个输入为1，则该逻辑门从电路中去除。
根据本发明低功耗扫描自测试电路以及自测试方法，在本实施例中对所有扫描链进行电路简化生成简化电路。
对所有扫描链简化成简化电路后，为扫描链的测试使能信号选择权值，将不同的权值e0,e1,…,ek分配到所有扫描链的测试使能信号中，其中e0,e1,…,ek∈{0.5,0.625,0.75,0.875}。
本实施例测试使能信号的权值选择通过可测试性增益函数确定，具体地：
其中，Ci'(l)(i∈{0,1})为节点l的第i个控制度，O'(l)为节点l的可见度，F是随机向量难测故障集，优选地，定义为一组故障的检测概率不超过最多的故障的10倍。优选地，测试使能信号的权值选择测试性增益函数的最小值作为述测试是能信号的权值。在一些实施例中，如果一个扫描链的测试使能信号无法选择权值，则根据本领域技术人员常规得到的实验平均值作为该扫描链的测试使能信号。
通过上述方法，所有固化扫描链的触发器分配到一个连续的值，使简化电路扫描链的所有测试使能信号选择了权值。
如图3所示本发明带有测试使能信号的扫描链示意图，本实施例设置所有的伪原始输入PPO的值为0.5，同时O'(an)＝1和C0'(Sin)＝C1'(Sin)＝0.5。选择加权启动信号p。扫描链中信号满足如下关系：
C1'(PPIi)＝p·C1'(ai-1)+(1-p)·C1'(PPOi) (2)
PPO的可观察值可估计如下：
O'(PPIi)＝(1-p)·O'(ai) (3)
O'(ai)＝1-(1-O'(bi))·(1-O'(PPIi)) (4)
O'(bi-1)＝p·O'(ai) (5)
其中Sin为扫描输入信号，Sout为扫描输出信号，test为测试使能信号。
本实施例中上述带有测试使能信号的扫描链的所有节点经过多轮测试后保持稳定，测试产生故障降低。
步骤S103，伪随机自测试
根据本发明提供的低功耗扫描自测试电路，通过伪随机测试向量产生器生成加权伪随机测试向量，进行伪随机自测试。其中加权伪随机测试向量产生通过如下步骤实现：
S1：在一个时钟周期内，一个扫描树的扫描链被激活，其余扫描链固化；当一个扫描链进入扫描状态，通过加权伪随机向量产生器简化电路，否则，扫描链设为扫描转移模式。
S2：扫描森林的所有扫描树重复步骤S1的过程对所有扫描链遍历一次。
实施例中借组上述生成的加权伪随测试向量对被测电路进行伪随机自测试。伪随机自测试阶段结束后，对被测电路进行确定性自测试。
步骤S104，确定性自测试
在为随机测试阶段结束后，需要编码所有确定性测试向量，由于本发明提供的低功耗扫描自测试电路，线性移位寄存器具有保存所有确定性测试向量的寄存位，从而可以编码少数拥有很大确定位的确定性测试向量。
本实施例中选择一个度数不低于20的本原多项式，通过没有附加变量的线性移位寄存器编码所有确定性测试向量：
(1)如果线性反馈移位寄存器不能编码所有确定性向量，则加入一个附加变量。
(2)对于步骤(1)中加入一个附件变量的线性移位寄存器还存在没有被编码的确定性测试向量，则加入两个附件变量。
实施例中重复测试上述过程直到附加变量达到最大值。
(3)当附件变量达到最大值仍然存在没有被编码的确定性测试向量，则使用本原多项式的下一个度。
(4)当本原多项式的度数都使用，仍然存在没有编码的确定性测试向量，则本原多项式的度数+1。
(5)重复上述过程编码所有的确定性测试向量。
例如：对于一个8位的线性移位寄存器，线性移位寄存器的本原多项式是x8+x6+x5+x4+1，其中有两个附加变量v1和v2。两个附加变量v1和v2被插入到第一部分，也就是x4和x5中间。
根据上述过程选择的本原多项式和附件变量的个数对确定性测试向量编码。借助编码的确定性测试向量对被测电路进行确定性测试向量。
步骤S105，确定性测试向量补种
在确定性自测试过程中，由于确定性测试向量中存在伪随机自测试产生错误的存储需求，需要对确定性测试向量补种，具体地本发明提供的低功耗扫描自测试电路确定性测试向量补种方法包括：
(1)：把所有的扫描链分成多组，其中任意的一个时钟周期内只有一组扫描链处于激活状态，其他扫描链均处于固化状态，将种子移入线性反馈移位寄存器。
(2)：若种子被用到一组激活的扫描链，则在线性反馈移位寄存器加入附加变量。
(3)：将同样的种子移入到线性移位寄存器中，重复步骤2)的过程。
(4)：重复步骤3)的过程，使所有的扫描链都扫描过确定性测试向量，完成补种过程。
上述的补种过程每一个周期，需要检测保存在扫描链的值与一个确定性测试向量是否相容，若相容，则确定性测试向量被删除。具体的检测过程如下：
(1)如果保存在扫描链中的值与一个确定向量相容，第一组扫描树被激活，捕获测试响应，保存在隐蔽寄存位中的值被重新加载到线性移位寄存器中，附加变量的值被再次填满扫描树。上述过程将一直重复，直到所有的扫描树都已捕获测试结果。
(2)如果保存在扫描触发器的值与任何确定性测试向量不相容，以另一低功率捕获周期重复步骤(1)的过程。
需要说明的是，本发明的低功耗扫描自测试电路中线性移位寄存器设有用于保存所有确定性测试向量的隐蔽寄存位，存放在线性移位寄存器的初始值被存储在所述的隐蔽寄存器额寄存器中。
本发明提供的一种低功耗扫描自测试电路以及自测试方法，低功耗扫描自测试电路对扫描链产生简化电路，能够实现相移器同时驱动扫描森林中的所有扫描链，将权值信号e0…en分配到所有的扫描链中，为每一个扫描链的测试使能信号选择权值，使得电路的测试能力达到最大化。
同时，本发明提供的低功耗扫描自测试电路在线性反馈寄存器设置用于保存确定性测试向量的寄存位，使确定位较大的确定性测试向量保存在寄存位中，从而降低线性反馈移位寄存器的开销。
结合这里披露的本发明的说明和实践，本发明的其他实施例对于本领域技术人员都是易于想到和理解的。说明和实施例仅被认为是示例性的，本发明的真正范围和主旨均由权利要求所限定。

Claims (6)

1.一种基于低功耗扫描自测试电路的自测试方法，所述自测试电路包括相移器、线性反馈移位寄存器、多输入特征分析寄存器，所述扫描自测试电路还包括扫描森林结构，所述扫描森林结构包括与相移器连接的多棵扫描树，其中，
每棵扫描树包括多个扫描链，所有所述扫描链连接于同一时钟信号的输入端，使同一扫描树的所有扫描链被同一个时钟信号驱动；每一个测试使能信号的输入端连接所有所述扫描链，使不同的权值分配到所有扫描链中；
所述的每棵扫描树的多个扫描链中，每一个扫描链的每一对触发器在电路中没有共同通达的节点，扫描链与扫描链之间距离相近的触发器相连接；
所述线性反馈移位寄存器包括用于保存所有确定性测试向量的隐蔽寄存位，其特征在于，所述方法包括如下步骤：
a、建立扫描森林结构，所述扫描森林结构包括与相移器连接的多棵扫描树，其中每棵扫描树包括多个扫描链，所有所述扫描链连接于同一时钟信号的输入端，使同一扫描树的所有扫描链被同一个时钟信号驱动；每一个测试使能信号的输入端连接所有所述扫描链，使不同的权值分配到所有扫描链中；
所述的每棵扫描树的多个扫描链中，每一个扫描链的每一对触发器在电路中没有共同通达的节点，扫描链与扫描链之间距离相近的触发器相连接；
b、通过门逻辑控制对所有所述扫描链简化生成简化电路，为扫描链的测试使能信号选择权值；
c、伪随机自测试，根据所述低功耗扫描自测试电路，通过伪随机测试向量产生器生成加权伪随机测试向量，进行伪随机自测试；
d、确定性自测试，在线性反馈移位寄存器生成的本原多项式中，选择具有最小度数的本原多项式编码所有确定性测试向量；
e、确定性测试向量补种，根据所述低功耗扫描自测试电路对所述确定性测试向量进行低功耗补种，包括：
1）：把所有的扫描链分成多组，其中任意的一个时钟周期内只有一组扫描链处于激活状态，其他扫描链均处于固化状态，将种子移入线性反馈移位寄存器；
2）：若种子被用到一组激活的扫描链，则在线性反馈移位寄存器加入附加变量；
3）：将同样的种子移入到线性移位寄存器中，重复步骤2）的过程；
4）：重复步骤3）的过程，使所有的扫描链都扫描过确定性测试向量，完成补种过程。
2.根据权利要求1所述的自测试方法，其特征在于，所述测试使能信号的权值选择通过可测试性增益函数确定。
3.根据权利要求2所述的自测试方法，其特征在于，所述测试使能信号的权值选择测试性增益函数的最小值。
4.根据权利要求1所述的自测试方法，其特征在于，所述加权伪随机测试向量产生通过如下步骤实现：
c1：一个扫描树的扫描链被激活，其余扫描链固化；当一个扫描链进入扫描状态，通过加权伪随机向量产生器简化电路，否则，扫描链设为扫描转移模式；
c2：扫描森林的所有扫描树重复步骤c1的过程对所有扫描链遍历一次。
5.根据权利要求1所述的自测试方法，其特征在于，所述确定性测试向量的编码过程中：若所述线性反馈移位寄存器不能编码所有确定性向量，则加入附加变量。
6.根据权利要求1所述的自测试方法，其特征在于，所述确定性测试向量的编码过程中，若本原多项式的度数都被占用，仍然存在未编码的确定性测试向量，则所述本原多项式的度数+1。
CN201610952743.8A 2016-10-27 2016-10-27 一种低功耗扫描自测试电路以及自测试方法 Active CN106546907B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610952743.8A CN106546907B (zh) 2016-10-27 2016-10-27 一种低功耗扫描自测试电路以及自测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610952743.8A CN106546907B (zh) 2016-10-27 2016-10-27 一种低功耗扫描自测试电路以及自测试方法

Publications (2)

Publication Number Publication Date
CN106546907A CN106546907A (zh) 2017-03-29
CN106546907B true CN106546907B (zh) 2019-06-21

Family

ID=58393598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610952743.8A Active CN106546907B (zh) 2016-10-27 2016-10-27 一种低功耗扫描自测试电路以及自测试方法

Country Status (1)

Country Link
CN (1) CN106546907B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107544017B (zh) * 2017-07-12 2020-06-16 清华大学 基于向量压缩的低功耗加权伪随机测试方法及相关设备
CN107526019B (zh) * 2017-07-12 2019-10-18 清华大学 低功耗加权伪随机loc延迟测试方法、系统、设备及存储介质
CN109143039B (zh) * 2018-10-09 2020-06-16 清华大学 单固定型故障低功耗测试方法
CN109656350B (zh) * 2018-12-25 2022-07-05 上海琪埔维半导体有限公司 一种基于dft扫描链的低功耗实现方法
CN117093430B (zh) * 2023-10-11 2024-01-26 飞腾信息技术有限公司 一种测试方法、装置、计算设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1654973A (zh) * 2005-03-04 2005-08-17 清华大学 采用加权扫描选通信号的基于扫描的自测试结构及方法
CN101226228A (zh) * 2008-02-01 2008-07-23 清华大学 一种确定性自测试测试数据压缩装置及方法
CN102305912A (zh) * 2011-07-29 2012-01-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9599672B2 (en) * 2014-12-11 2017-03-21 Nxp Usa, Inc. Integrated circuit with scan chain having dual-edge triggered scannable flip flops and method of operating thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1654973A (zh) * 2005-03-04 2005-08-17 清华大学 采用加权扫描选通信号的基于扫描的自测试结构及方法
CN101226228A (zh) * 2008-02-01 2008-07-23 清华大学 一种确定性自测试测试数据压缩装置及方法
CN102305912A (zh) * 2011-07-29 2012-01-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法

Also Published As

Publication number Publication date
CN106546907A (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
CN106546907B (zh) 一种低功耗扫描自测试电路以及自测试方法
CN107544017B (zh) 基于向量压缩的低功耗加权伪随机测试方法及相关设备
US7506232B2 (en) Decompressor/PRPG for applying pseudo-random and deterministic test patterns
JP2584172B2 (ja) デイジタル試験信号発生回路
CN100395557C (zh) 采用加权扫描选通信号的基于扫描的自测试结构的自测试方法
Jas et al. Weighted pseudorandom hybrid BIST
CN101996687A (zh) 基于扫描测试的多个sram的内建自测试方法
JP2003526778A (ja) テスト中回路技術分野へのテストパターンの連続的な適用およびデコンプレッション
CN101226228B (zh) 一种确定性自测试测试数据压缩装置及方法
CN102262209B (zh) 一种基于广义折叠集的自动测试向量生成方法
Pendurkar et al. Switching activity generation with automated BIST synthesis for performance testing of interconnects
CN101776730B (zh) 一种集成电路的测试图形生成器及其测试方法
CN103499787A (zh) 一种测试数据压缩方法、数据解压缩装置及解压缩方法
Dufaza et al. BIST hardware generator for mixed test scheme
Lee et al. Test response compaction via output bit selection
Huang et al. Post-bond test techniques for TSVs with crosstalk faults in 3D ICs
CN107526019B (zh) 低功耗加权伪随机loc延迟测试方法、系统、设备及存储介质
Xiang et al. A reconfigurable scan architecture with weighted scan-enable signals for deterministic BIST
US20090083593A1 (en) Test Method and Test Program of Semiconductor Logic Circuit Device
CN104515950B (zh) 一种集成电路的内建自测试方法及应用
Wohl et al. Increasing scan compression by using X-chains
CN208655247U (zh) 存储器芯片内建自测试电路装置
Chiusano et al. Cellular automata for deterministic sequential test pattern generation
Lien et al. Counter-based output selection for test response compaction
Tsai et al. Scan encoded test pattern generation for BIST

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant