CN108845248B - 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr - Google Patents

一种基于向量压缩的低功耗测试压缩方法和系统、clfsr Download PDF

Info

Publication number
CN108845248B
CN108845248B CN201810410937.4A CN201810410937A CN108845248B CN 108845248 B CN108845248 B CN 108845248B CN 201810410937 A CN201810410937 A CN 201810410937A CN 108845248 B CN108845248 B CN 108845248B
Authority
CN
China
Prior art keywords
clfsr
test
scan
input
subset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810410937.4A
Other languages
English (en)
Other versions
CN108845248A (zh
Inventor
向东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201810410937.4A priority Critical patent/CN108845248B/zh
Publication of CN108845248A publication Critical patent/CN108845248A/zh
Priority to US16/351,386 priority patent/US11156662B2/en
Application granted granted Critical
Publication of CN108845248B publication Critical patent/CN108845248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318335—Test pattern compression or decompression
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385—Random or pseudo-random test pattern
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于向量压缩的低功耗测试压缩方法和系统、CLFSR，该方法建立扫描森林；将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中；对被激活的扫描链子集置入测试信号；根据本原多项式和注入的附加变量对CLFSR中的全部的确定向量进行编码，并生成种子及附加变量的值；对测试向量进行压缩；根据压缩后的测试向量进行测试，计算得到测试响应结果。本发明能够有效地把低功耗LOC延迟测试和确定的BIST结合在一起，且硬件开销低，更不会带来额外的延迟开销、结构简单、便于工业界广泛使用，易于嵌入现有的EDA工具中，能够支持伪随机测试和确定自测试，也可独立用于确定测试压缩。

Description

一种基于向量压缩的低功耗测试压缩方法和系统、CLFSR
技术领域
本发明实施例涉及集成电路延迟测试可测试性技术领域，尤其是涉及一种基于向量压缩的低功耗测试压缩方法和系统、CLFSR。
背景技术
随着电路规模的增大，测试功能和测试能耗之间的差距变得越来越大。现在，电路的功能越来越复杂，芯片过热的问题也显现出来，芯片过热会导致产品寿命的缩短。但是，目前由于随机码交换活动的增多，现在的测试比之前的扫描测试需要更大的功耗。
最近的研究方法主要是针对通过允许自动选择低功耗的伪随机测试模式来减少扫描切换的开关活动。然而，很多以前的低功耗自测试方法可能会导致故障覆盖率降低。因此，获取较高的故障覆盖率在低功耗自测试方案中也是非常重要的。加权伪随机测试模型可以有效地提高故障股概率，但是这些方法由于频繁的对触发器的扫描，通常会导致更多的能耗。此外，大部分之前的确定自测试方法都没有关注过低功耗的问题。
在实现本发明实施例的过程中，发明人发现现有的对芯片进行测试的方法硬件开销大，与设计和测试流程的吻合程度低，此外，现有的CLFSR不能够连接任何不同级及任何级数相同的本原多项式，应用范围较小。
发明内容
本发明所要解决的技术问题是如何解决现有的现有的多模干涉耦合器需要依靠加热器控制光的输出，能耗较高，且热扩散会影响其他外围器件的问题。
针对以上技术问题，本发明的实施例提供了一种基于向量压缩的低功耗测试压缩方法，包括：
构建扫描森林，所述扫描森林包括将与预先构建的CLFSR的输出连接到相移器，相移器的每一级驱动一个多路输出选择器，且每个所述多路输出选择器均用于驱动多个扫描树，每个扫描树中均包括多个扫描链；
将由多路输出选择器同一位置的输出端驱动的扫描树置于同一扫描链子集中，同一扫描链子集中的全部扫描链均由相同的时钟信号驱动；
基于所述扫描森林生成测试向量，根据所述测试向量集生成编码所有测试向量的本原多项式和附加变量的数量的预设上限值，并根据本原多项式产生控制CLFSR的控制向量，根据本原多项式和附加变量对由所述控制向量选定的CLFSR中的所有测试向量进行编码，生成对应于每一测试向量的编码种子；
根据LOC延迟测试，每次通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被门控逻辑激活的扫描链子集中的每一扫描链中，将对应于每一扫描链的测试响应传输到MISR中压缩，直到遍历所有扫描链子集。
本发明提供了一种以上所述的CLFSR，包括由n个D触发器顺序相连，每一级D触发器对应一个二输入的多路选择器，多路选择器的控制输入由附加寄存器相应位控制，多路选择器的一个输入连接到对应的D触发器的输出，另一输入连接到一个常量；
当多路选择器的控制输入置为1时，其输出选择D触发器的输出，当多路选择器的控制输入置为0时，其输出选择D常数0。
本发明提供了一种以上所述的CLFSR，所述CLFSR的每一级对应一个二输入AND门，一个输入与附加寄存器的相应位相连，另一位与CLFSR相应D触发器的输出相连；
当附加寄存器的相应位置为1时，将相应的D触发器连接到异或树；当多路选择器的控制输入置为0时，二输入AND门输出置为0，异或树的输出连接到CLFSR最低一级CLFSR的D触发器的数据输入。
本发明提供了一种以上所述的CLFSR，所述CLFSR的每一个D触发器输出连接到一个反相器，反相器的输出连接到二输入NOR门的输入，二输入NOR门的另一输入连接到附加寄存器的对应位；
所有二输入NOR门的输出连接到异或树的输入；异或树的输出连接到CLFSR最低一级CLFSR的D触发器的数据输入。
本发明提供了一种基于向量压缩的低功耗测试压缩系统，包括：
扫描森林建立单元，用于构建扫描森林，所述扫描森林包括将与预先构建的CLFSR的输出连接到相移器，相移器的每一级驱动一个多路输出选择器，且每个所述多路输出选择器均用于驱动多个扫描树，每个扫描树中均包括多个扫描链；
扫描链子集设置单元，用于将由多路输出选择器同一位置的输出端驱动的扫描树置于同一扫描链子集中，同一扫描链子集中的全部扫描链均由相同的时钟信号驱动；
测试向量编码单元，用于基于所述扫描森林生成测试向量，根据所述测试向量集生成编码所有测试向量的本原多项式和附加变量的数量的预设上限值，并根据本原多项式产生控制CLFSR的控制向量，根据本原多项式和附加变量对由所述控制向量选定的CLFSR中的所有测试向量进行编码，生成对应于每一测试向量的编码种子；
测试响应压缩单元，用于根据LOC延迟测试，每次通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被门控逻辑激活的扫描链子集中的每一扫描链中，将对应于每一扫描链的测试响应传输到MISR中压缩，直到遍历所有扫描链子集。
本发明的实施例提供了一种基于向量压缩的低功耗测试压缩方法和系统、CLFSR，该方法建立扫描森林；将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中；对被激活的扫描链子集置入测试信号；根据本原多项式和注入的附加变量对CLFSR中的全部的确定向量进行编码，并生成种子及附加变量的值；对测试向量进行压缩；根据压缩后的测试向量进行测试，计算得到测试响应结果。本发明能够有效地把低功耗LOC延迟测试和确定的BIST结合在一起，且硬件开销低，更不会带来额外的延迟开销、结构简单、便于工业界广泛使用，易于嵌入现有的EDA工具中，能够支持伪随机测试和确定自测试，也可独立用于确定测试压缩。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的基于向量压缩的低功耗测试压缩方法的流程示意图；
图2是本发明另一个实施例提供的DFT结构示意图；
图3给出了本发明另一个实施例提供的具体的LOC延迟测试压缩及低功耗测试的流程；
图4是本发明另一个实施例提供的采用的可重构线性反馈移位寄存器的初始结构；
图5是本发明另一个实施例提供的采用的可重构线性反馈移位寄存器的最终结构；
图6是本发明另一个实施例提供的采用的可重构线性反馈移位寄存器的替换结构；
图7是本发明另一个实施例提供的配置本原多项式x10+x7+1的控制向量的CLFSR示意图；
图8是本发明另一个实施例提供的配置本原多项式x10+x9+x8+x6+x4+x3+1的控制向量的CLFSR示意图；
图9是本发明另一个实施例提供的配置本原多项式x8+x6+x5+x4+1的控制向量的CLFSR示意图；
图10是本发明另一个实施例提供的采用NOR实现及本原多项式x10+x9+x8+x6+x4+x3+1连接的CLFSR；
图11是本发明另一个实施例提供的基于向量压缩的低功耗测试压缩系统的结构框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本实施例提供的基于向量压缩的低功耗测试压缩方法的流程示意图，参见图1，该方法包括：
101：构建扫描森林，所述扫描森林包括将与预先构建的CLFSR的输出连接到相移器，相移器的每一级驱动一个多路输出选择器，且每个所述多路输出选择器均用于驱动多个扫描树，每个扫描树中均包括多个扫描链；
102：将由多路输出选择器同一位置的输出端驱动的扫描树置于同一扫描链子集中，同一扫描链子集中的全部扫描链均由相同的时钟信号驱动；
103：基于所述扫描森林生成测试向量，根据所述测试向量集生成编码所有测试向量的本原多项式和附加变量的数量的预设上限值，并根据本原多项式产生控制CLFSR的控制向量，根据本原多项式和附加变量对由所述控制向量选定的CLFSR中的所有测试向量进行编码，生成对应于每一测试向量的编码种子；
104：根据LOC延迟测试，每次通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被门控逻辑激活的扫描链子集中的每一扫描链中，将对应于每一扫描链的测试响应传输到MISR中压缩，直到遍历所有扫描链子集。
图2为本实施例提供的DFT架构的示意图(显示了整体的测试压缩架构，门控逻辑，扫描结构，及可重构的线性反馈移位寄存器等)，参见图2，在扫描森林中，可重构线性反馈移位寄存器(CLFSR)的输出连接到相移器(phase shifter,PS)。相移器的每一级驱动一个多路输出选择器(demultiplexer，简称dmux)，且每个所述多路输出选择器均用于驱动多个扫描树，每个扫描树中均包括多个扫描链；所有dmux同一输出驱动的扫描树置于相同的扫描链子集中，其中，扫描链子集中的全部扫描链均由相同的时钟信号驱动。其中，时钟信号通过图2左侧的门控逻辑和扫描森林连接。
如图2所示，相移器(PS)驱动多个扫描输入，每个扫描输入驱动多个扫描树，每个扫描树由多条扫描链构成。与以前的方法使用的多扫描链架构不同，相移器的在每个阶段驱动多路输出选择器，并且每个多路输出选择器驱动多个扫描树。
与PS的每一级驱动一个扫描链的多扫描链架构相比，该技术还可以显著地减小相移器的大小。根据本申请的技术，相移器(PS)的每个级，驱动一个多路输出选择器(dmux(demultiplexer))而不是扫描链。
本实施例使用LOC(launch-off-capture)延迟测试方法，在当前扫描树子集测试置入期间，对应于所有其他扫描树中扫描触发器的PPI被固定为常数值。低功耗测试测试置入过程如下：将第一组扫描树激活，固化其他扫描链(无法置入测试信号)。设置为扫描链置入状态的扫描树，通过CLFSR向扫描链置入测试信号及附加变量值；被固化的扫描链设为扫描对应的所有扫描单元置为固定值。当一组扫描树接收完测试信号后，激活第二组扫描树，其余扫描树全部固化，继续上述操作步骤并将相同的附加变量置入到CLFSR中。这个过程一直继续下去直到所有的扫描树都接收到测试型号。将所有扫描触发器置为launch及capture周期，并将测试响应存放在扫描单元中。重复上述操作直到所有的测试处理完为止。
如图2所示，在门控逻辑中，x1为用于存储控制时钟信号激活哪一扫描链子集的信号存储器，x1中共存储了R1-Rk位数字。每一位数字通过逻辑器件输入到多路选择器mux中的B输入端(B1-Bk)，多路选择器mux的A输入端(A1-Ak)还连接时钟信号clk，多路选择器还包括一个连接测试信号test的端口。多路选择器的输出(R1’-Rk’)连接各扫描链子集。
本实施例提供了一种基于向量压缩的低功耗测试压缩方法，该方法建立扫描森林；将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中；对被激活的扫描链子集置入测试信号；根据本原多项式和注入的附加变量对CLFSR中的全部的确定向量进行编码，并生成种子及附加变量的值；对测试向量进行压缩；根据压缩后的测试向量进行测试，计算得到测试响应结果。本发明能够有效地把低功耗LOC延迟测试和确定的BIST结合在一起，且硬件开销低，更不会带来额外的延迟开销、结构简单、便于工业界广泛使用，易于嵌入现有的EDA工具中，能够支持伪随机测试和确定自测试，也可独立用于确定测试压缩。
进一步地，在上述实施例的基础上，所述根据本原多项式和附加变量对由所述控制向量选定的CLFSR中的所有测试向量进行编码，生成对应于每一测试向量的编码种子，包括：
若未包括附加变量的CLFSR无法编码所有测试向量，则检查相同度数其他本原多项式是否可以编码所有测试向量；如果所有该度数本原多项式所连接CLFSR均无法编码所有测试向量，则在每个本原多项式连接的CLFSR中加入一个附加变量；
循环执行“在每个本原多项式连接的CLFSR中加入一个附加变量，判断该CLFSR中是否存在未被编码的测试向量”的操作，直到在每个本原多项式连接的CLFSR中加入一个附加变量后，该CLFSR不存在未被编码的测试向量或者直到添加到该CLFSR中的附加变量的数目达到所述预设上限值。
具体地，上述方法为：若未包括附加变量的可重构线性反馈移位寄存器CLFSR无法编码得到全部的确定向量，则检查相同度数其他本原多项式是否可以编码所有确定测试向量；如果所有该度数本原多项式所连接CLFSR均无法编码所有测试向量，则考虑在每个本原多项式连接的CLFSR中加入一个附加变量；判断当前所述CLFSR中是否存在未被编码的确定测试向量；若当前的所述CLFSR中还存在未被编码的确定测试向量，则继续向所述CLFSR中加入附加变量，再返回重新判断当前所述CLFSR中是否存在未被编码的确定测试向量，直到所述CLFSR中的附加变量的数量达到的预设上限值。如果采用该度数的所有本原多项式加入给定上限的附加变量均无法编码所有测试，考虑CLFSR的度数增一；重复上述操作，直到选定一个本原多项式及附加变量数目可以对所有测试编码。
更进一步地，在上述实施例的基础上，所述根据LOC延迟测试，每次通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被门控逻辑激活的扫描链子集中的每一扫描链中，将对应于每一扫描链的测试响应传输到MISR中压缩，直到遍历所有扫描链子集，包括：
将对应于每一扫描树的扫描触发器置为启动周期和捕获周期，循环执行测试处理操作，直到遍历所有扫描链子集；
所述测试处理操作包括：
通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被激活的扫描链子集中的每一扫描链中，由每一扫描链对应的扫描树中的扫描触发器在启动周期后的单个捕获周期捕获测试响应，将测试响应传输到MISR中压缩；
其中，所述门控逻辑每次仅激活一个扫描链子集，启动周期是某一扫描链子集被激活至下一扫描链子集被激活的时间段，捕获周期是某一扫描链子集开始产生测试响应至下一扫描链子集被激活的时间段。
更进一步地，在上述各实施例的基础上，还包括：
所有的扫描链的输出都连接到XOR网络，XOR网络的输出端连接到MISR。
具体来说，本实施例提供的方法包括：
建立扫描森林，划分扫描链子集(即将所有多路输出选择器相同输出置为同一个集合，该集合的全部扫描树均由相同的时钟信号驱动)；
根据LOC延迟测试模式，对被激活的扫描链子集置入确定测试信号；
根据本原多项式和注入的附加变量对线性反馈移位寄存器CLFSR中的种子对全部的确定向量进行编码；
根据编码后的所述确定向量生成的压缩测试向量的种子；
将压缩后的测试向量进行低功耗测试置入，测试响应压缩至能容忍unknown信号的测试响应器MISR中。
其中，通过扫描树对测试向量进行压缩，包括：
将所有扫描树分成多个子集，其中在扫描置入期间只有一个扫描树子集被激活，并通过门控逻辑来控制整个测试应用过程；
将编码种子移入所述CLFSR中，当编码种子应用于激活的扫描树的第一个子集时，将附加变量注入到CLFSR中；
当将相同的附加变量置入到所述CLFSR时，将所述CLFSR中的结果置入到第二个激活的扫描树中，重复上述操作直到所有扫描树都接收到测试向量。
本实施例提供的基于向量压缩的低功耗测试压缩方法可有效地压缩测试激励数据，同时可大幅降低测试功耗。该方法拟实现可容忍含unknown信号基于MISR的测试响应压缩。测试压缩采用扫描森林及一种基于CLFSR的测试压缩技术，可在每一个内核加入上述低功耗测试压缩结构。扫描输入可以不需要附加管脚，控制信号可共享。
可以提出一种合理的假设：产生unknown响应信号的位置限于少部分的扫描单元。拟采用一种新的关联测度，将产生unknown信号的扫描单元汇聚在相同的扫描链中或异或树中。因而，屏蔽潜在的unknown信号源的控制数据容量可大幅降低。
可采用一种新的测试码产生器，该测试码产生方法可尽可能避免将故障效应传输到unknown信号源。拟提出一种新的测度来引导测试效应传输，希望不要将测试效应传输至潜在的unknown信号源。该测度可以类似于可观测度，可以和申请人以往提出的输入影响范围的测度联合使用提出一种回避unknown信号的新的测试精简算法。本申请只需对测试码产生器及故障模拟器作少量的修改就能实现。
采用的DMUX的扇出系数对测试压缩率有影响。该系数越大，测试压缩效率越高。对于确定BIST，该参数可以设置得很大，比如16或32，这有助于压缩确定性测试数据。采用的门控逻辑对每一组扫描树注入相同的一组附加变量，并且所有的扫描树子集都使用相同的种子。该参数增加可降低测试过程的移动功耗。
提出了一种新的算法选择一个适当的本原多项式与注入的附加变量来编码所有确定测试向量，这种方法可以对所有的确定测试向量进行编码。由于采用扫描树结构和本发明的门控技术，CLFSR的尺寸可以控制得非常小,因而将每个测试种子的位数控制得很低。在CLFSR的本原多项式选定后，就可确定CLFSR的控制向量。
本发明采用的测试压缩技术注入附加变量。通过采用一种新的方案来选择CLFSR的大小和附加变量个数，使得确定测试向量的数据量最小。通常，当采用设计良好的相移器时，由本原多项式构造非常小的LFSR就足够编码所有确定测试向量。
本发明采用的生成本原多项式生成工具只能处理128位字长计算机的多项式。根据实验结果，只有非常小的(不超过30位)CLFSR就可以编码所有电路的确定测试向量，这是因为本发明在CLFSR中添加了一些附加变量。
我们提出了一种新的算法来选择具有最小度数的本原多项式，这个本原多项式可以对所有的确定测试向量进行编码。所有确定测试向量的确定位数通常是不同的。当注入一些附加变量到CLFSR中时，本发明的方法选择度数较低的本原多项式就能对所有测试对实现编码。图2所示为本是实施例采用的DFT架构。
本实施例选择了一个度数不低于20的本原多项式。首先考虑的是没有附加变量的CLFSR。如果这种CLFSR不能编码出所有的确定向量，则检查相同度数其他本原多项式是否可以编码所有确定测试向量；如果所有本原多项式所连接CLFSR均无法编码所有测试向量，则考虑在每个本原多项式连接的CLFSR中加入一个附加变量；
判断当前所述CLFSR中是否存在未被编码的确定测试向量；
若当前的所述CLFSR中还存在未被编码的确定测试向量，则继续向所述CLFSR中加入附加变量，再返回重新判断当前所述CLFSR中是否存在未被编码的确定测试向量，直到所述CLFSR中的附加变量的数量达到的预设上限值。采用上述策略，直到确定本原多项式的度数及附加变量的数目。确定好本原多项式后。
通过使用一种有效的编码方案来降低确定测试向量的数据量。编码种子首先被移入CLFSR。然后把确定测试向量移入门控逻辑激活的所有扫描树。其中每一个扫描输入信号驱动一组扫描树，但是同一时刻每个多路输出选择器驱动的扫描树只有一个是激活的。当种子置入到激活的扫描树子集时，附加变量也移入CLFSR中。
当激活的扫描树子集接收到测试数据时，固化第一组的扫描树。激活第二组扫描树，同时将其他组的扫描树置为固化状态的。在移入相同的附加变量时，重复上述扫描移位操作。重复过程将一致持续下去直到所有的扫描树都接收到测试数据。
当把测试数据置入到原始输入时，激活所有的扫描触发器进入launch周期，然后是捕获周期。本发明的方法不能降低launch和捕获周期的功耗，只能降低移位功耗。
为了实现测试响应压缩，由同一时钟信号驱动的所有扫描链的输出连接到相同的XOR网络。所有的扫描链的输出都连接到XOR网络，XOR网络的输出端连接到MISR。当在下一个测试向量移入到电路时，在扫描触发器中捕获的测试向量的测试响应移入到MISR中。
设L,i,v,Smax分别表示CLFSR的大小，加入附加变量所需的时钟周期，附加变量的个数和确定位的大小。假设在第k层的确定位的大小为bk，在第j个周期之后的附加变量时间是Vj。这其中需要满足的必要条件是L+i·v≥Smax和
Figure BDA0001648031490000121
CLFSR的大小和CLFSR中附加变量总数的合计必须要比确定向量的确定位的最大值要大。因此，条件L+i·v≥Smax必须要满足。在任何时钟周期，CLFSR的大小和附加变量的数量的总和必须要比转移的测试数据的触发器的确定位综合要大。此外，为了保证线性方程组有解，必须满足
Figure BDA0001648031490000131
的条件。
当多路输出选择器(DMUX)增加时，测试时间并没有增加。原因在于当多路输出选择器增加时，扫描树的深度也会降低。但是，当多路输出选择器增加时，可以更好的压缩测试数据量，后面给出的实验结果也证实了这一点。
其中，多路输出选择器增加时可以更好地压缩测试数据，基于如下原因：(1)将扫描树分割为更多子集时，可以更容易的找到线性方程组的解。在插入足够多的附加变量之前，线性方程组的数量会少一些。因此，注入到LFSR的附加变量可以少一些。(2)如果LFSR注入的附加变量的数量保持不变，则扫描树的深度降低，附加变量的总数可以更少。在本文中，附加变量T的总数为T≤v·d，其中v和d是附加变量的数量和扫描树的深度。
如果两条扫描链(c1,1,c1,2,…,c1,l)和(c2,1,c2,2,…,c2,l)中的任何节点c1,1和c2,1，c1,2和c2,2，…，c1,l和c2,l和在两帧电路内没有相同的后继，可认为两条扫描链是兼容的。两条扫描链可以连接到相同的异或门。多条扫描链两两兼容可以连接到相同的异或门。
综上所述，本实施例提供的基于向量压缩的低功耗测试压缩方法，能够有效地把低功耗确定的BIST结合在一起，且硬件开销低，更不会带来额外的延迟开销、结构简单、便于工业界广泛使用，易于嵌入现有的EDA工具中，能够支持伪随机测试和确定自测试，也可独立用于确定测试压缩。
图3所示为本发明的总体流程。首先在电路中插入扫描结构，解压缩/响应压缩器，及CLFSR。产生电路的测试集，并根据测试集产生可编码所有测试的本原多项式及附加变量的数目。确定CLFSR的控制向量。将所有测试以低功耗的方式置入到电路中。
所述根据本原多项式和注入的附加变量对所有确定的测试向量进行编码，包括：若未包括附加变量的可重构线性反馈移位寄存器CLFSR无法编码得到全部的确定向量，则检查相同度数其他本原多项式是否可以编码所有确定测试向量；如果所有该度数本原多项式所连接CLFSR均无法编码所有测试向量，则考虑在每个本原多项式连接的CLFSR中加入一个附加变量；
判断当前所述CLFSR中是否存在未被编码的确定测试向量；
若当前的所述CLFSR中还存在未被编码的确定测试向量，则继续向所述CLFSR中加入附加变量，再返回重新判断当前所述CLFSR中是否存在未被编码的确定测试向量，直到所述CLFSR中的附加变量的数量达到的预设上限值。其中，所述本原多项式的维度不低于20。
所述对所述伪随机测试向量进行压缩，包括：
将所有扫描链分成多个子集，其中在扫描置入期间只有一个扫描树子集被激活，并通过门控逻辑来控制整个测试置入过程；
将编码种子移入所述CLFSR中，当编码种子置入到激活的扫描树的第一个子集时，将附加变量注入到CLFSR中；
当将相同的附加变量置入到所述CLFSR时，将所述CLFSR中的结果置入到第二个激活的扫描树中，重复上述处理直到所有扫描树都接收到测试向量。
另一方面，本实施例提供了多种用于上述方法中的CLFSR的结构，为了进一步介绍可重构线性反馈移位寄存器CLFSR的细节，图4-图8示出了各种CLFSR的详细结构。本实施例提供的方法根据本原多项式及插入的附加变量数量构造CLFSR，实现CLFSR的控制向量主要是根据本原多项式来确定的。将控制向量置入到CLFSR的附加寄存器中使得CLFSR实现选定的本原多项式。
在图4-图10中，c0-cn-1为附加寄存器(R表示该寄存器是存储暂时数据，断电不保持的寄存器)的输出，a0-an-1为各D触发器的输出，d0-dn-1为各逻辑门的输出，mux为多路输出选择器。
如图4所示，本CLFSR由n个D触发器顺序相连每一级D触发器对应一个二输入的多路选择器，多路选择器的控制输入由附加寄存器相应位控制。多路选择器的一个输入连接到CLFSR对应级D触发器的输出，另一输入连接到一个常量0。当多路选择器的控制输入置为1时，其输出选择D触发器的输出；当多路选择器的控制输入置为0时，其输出选择D常数0。
如图5所示，可重构线性反馈移位寄存器CLFSR可简化为AND实现形式。CLFSR的每一级对应一个二输入AND门，一个输入与附加寄存器的相应位相连，另一位与CLFSR相应D触发器的输出相连。当附加寄存器的相应位置为1时，将相应的CLFSR的D触发器连接到异或树；当多路选择器的控制输入置为0时，2-输入AND门输出置为0，相应的CLFSR的D触发器输出不连接到XOR树。异或树的输出连接到CLFSR最低一级CLFSR的D触发器的数据输入。
如图6所示，CLFSR可采用NOR实现来替代。即LFSR的每一个D触发器输出连接到一个反相器，反相器的输出连接到二输入NOR门的输入，另一输入连接到附加寄存器的对应位；所有2-输入NOR门的输出连接到异或树的输入；异或树的输出连接到CLFSR最低一级CLFSR的D触发器的数据输入。
CLFSR也可应用到其他伪随机测试码产生器，如环形产生器(ringgenerator)及迭代计数器(folded counter)等；本发明提出的CLFSR同样可支持单固定型故障低功耗测试压缩；只需改变扫描森林结构及测试响应压缩结构就能实现。
图7-图9分别给出实现不同CLFSR的不同控制向量，图7给出配置本原多项式x10+x7+1的控制向量,图8实现本原多项式x10+x9+x8+x6+x4+x3+1,图9实现本原多项式x8+x6+x5+x4+1构造出级数为8的CLFSR。图10给出采用NOR实现及本原多项式x10+x9+x8+x6+x4+x3+1连接的CLFSR。
如图11所示，本实施例提供了一种基于向量压缩的低功耗测试压缩系统，包括：
扫描森林建立单元1101，用于构建扫描森林，所述扫描森林包括将与预先构建的CLFSR的输出连接到相移器，相移器的每一级驱动一个多路输出选择器，且每个所述多路输出选择器均用于驱动多个扫描树，每个扫描树中均包括多个扫描链；
扫描链子集设置单元1102，用于将由多路输出选择器同一位置的输出端驱动的扫描树置于同一扫描链子集中，同一扫描链子集中的全部扫描链均由相同的时钟信号驱动；
测试向量编码单元1103，用于基于所述扫描森林生成测试向量，根据所述测试向量集生成编码所有测试向量的本原多项式和附加变量的数量的预设上限值，并根据本原多项式产生控制CLFSR的控制向量，根据本原多项式和附加变量对由所述控制向量选定的CLFSR中的所有测试向量进行编码，生成对应于每一测试向量的编码种子；
测试响应压缩单元1104，用于根据LOC延迟测试，每次通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被门控逻辑激活的扫描链子集中的每一扫描链中，将对应于每一扫描链的测试响应传输到MISR中压缩，直到遍历所有扫描链子集。
本实施例提供的系统中，测试向量编码单元903还用于生成测试向量，其采用独立的测试码产生器，含动态及静态测试精简技术，产生所有故障的测试；针对产生的测试集合，获得编码生成所有测试所需的本原多项式及附加变量，产生控制CLFSR的控制向量；用于根据本原多项式和注入的附加变量对可重构线性反馈移位寄存器CLFSR中的全部的确定测试向量进行编码，产生所需的种子及附加变量赋值。
测试响应压缩单元，用于对所述测试向量进行压缩；根据压缩测试响应结果；主要采用异或网络及MISR,可容忍非确定响应信号。
本实施例提供了一种基于向量压缩的低功耗测试压缩系统，该系统建立扫描森林；将由同一个多路输出选择器控制的全部扫描链均设置在相同的扫描链子集中；对被激活的扫描链子集置入测试信号；根据本原多项式和注入的附加变量对CLFSR中的全部的确定向量进行编码，并生成种子及附加变量的值；对测试向量进行压缩；根据压缩后的测试向量进行测试，计算得到测试响应结果。本发明能够有效地把低功耗LOC延迟测试和确定的BIST结合在一起，且硬件开销低，更不会带来额外的延迟开销、结构简单、便于工业界广泛使用，易于嵌入现有的EDA工具中，能够支持伪随机测试和确定自测试，也可独立用于确定测试压缩。
本实施例提供了一种电子设备，包括：
至少一个处理器、至少一个存储器和总线；其中，
所述处理器、存储器通过所述总线完成相互间的通信；
所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行以上任一实施例所述的方法。
本实施例提供了一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行以上任一实施例所述的方法。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所描述的终端或者基站的实体结构等实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上各实施例仅用以说明本发明的实施例的技术方案，而非对其限制；尽管参照前述各实施例对本发明的实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明的各实施例技术方案的范围。

Claims (3)

1.一种基于向量压缩的低功耗测试压缩方法，其特征在于，包括：
构建扫描森林，所述扫描森林包括将与预先构建的CLFSR的输出连接到相移器，相移器的每一级驱动一个多路输出选择器，且每个所述多路输出选择器均用于驱动多个扫描树，每个扫描树中均包括多个扫描链；
将由多路输出选择器同一位置的输出端驱动的扫描树置于同一扫描链子集中，同一扫描链子集中的全部扫描链均由相同的时钟信号驱动；
基于所述扫描森林生成测试向量，根据测试向量集生成编码所有测试向量的本原多项式和附加变量的数量的预设上限值，并根据本原多项式产生控制CLFSR的控制向量，根据本原多项式和附加变量对由所述控制向量选定的CLFSR中的所有测试向量进行编码，生成对应于每一测试向量的编码种子；
根据LOC延迟测试，每次通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被门控逻辑激活的扫描链子集中的每一扫描链中，将对应于每一扫描链的测试响应传输到MISR中压缩，直到遍历所有扫描链子集；
所述CLFSR的每一个D触发器输出连接到一个反相器，反相器的输出连接到二输入NOR门的输入，二输入NOR门的另一输入连接到附加寄存器的对应位；
所有二输入NOR门的输出连接到异或树的输入；异或树的输出连接到CLFSR最低一级CLFSR的D触发器的数据输入；
所述根据本原多项式和附加变量对由所述控制向量选定的CLFSR中的所有测试向量进行编码，生成对应于每一测试向量的编码种子，包括：
若未包括附加变量的CLFSR无法编码所有测试向量，则检查相同度数其他本原多项式是否可以编码所有测试向量；如果所有该度数本原多项式所连接CLFSR均无法编码所有测试向量，则在每个本原多项式连接的CLFSR中加入一个附加变量；
循环执行“在每个本原多项式连接的CLFSR中加入一个附加变量，判断该CLFSR中是否存在未被编码的测试向量”的操作，直到在每个本原多项式连接的CLFSR中加入一个附加变量后，该CLFSR不存在未被编码的测试向量或者直到添加到该CLFSR中的附加变量的数目达到所述预设上限值；
所述根据LOC延迟测试，每次通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被门控逻辑激活的扫描链子集中的每一扫描链中，将对应于每一扫描链的测试响应传输到MISR中压缩，直到遍历所有扫描链子集，包括：
将对应于每一扫描树的扫描触发器置为启动周期和捕获周期，循环执行测试处理操作，直到遍历所有扫描链子集；
所述测试处理操作包括：
通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被激活的扫描链子集中的每一扫描链中，由每一扫描链对应的扫描树中的扫描触发器在启动周期后的单个捕获周期捕获测试响应，将测试响应传输到MISR中压缩；
其中，所述门控逻辑每次仅激活一个扫描链子集，启动周期是某一扫描链子集被激活至下一扫描链子集被激活的时间段，捕获周期是某一扫描链子集开始产生测试响应至下一扫描链子集被激活的时间段；
其中，所述CLFSR具体为：
包括由n个D触发器顺序相连，每一级D触发器对应一个二输入的多路选择器，多路选择器的控制输入由附加寄存器相应位控制，多路选择器的一个输入连接到对应的D触发器的输出，另一输入连接到一个常量；当多路选择器的控制输入置为1时，其输出选择D触发器的输出，当多路选择器的控制输入置为0时，其输出选择D常数0；
或者，所述CLFSR的每一级对应一个二输入AND门，一个输入与附加寄存器的相应位相连，另一位与CLFSR相应D触发器的输出相连；当附加寄存器的相应位置为1时，将相应的D触发器连接到异或树；当多路选择器的控制输入置为0时，二输入AND门输出置为0，异或树的输出连接到CLFSR最低一级CLFSR的D触发器的数据输入；
或者，所述CLFSR的每一个D触发器输出连接到一个反相器，反相器的输出连接到二输入NOR门的输入，二输入NOR门的另一输入连接到附加寄存器的对应位；所有二输入NOR门的输出连接到异或树的输入；异或树的输出连接到CLFSR最低一级CLFSR的D触发器的数据输入。
2.根据权利要求1所述的方法，其特征在于，还包括：
所有的扫描链的输出都连接到XOR网络，XOR网络的输出端连接到MISR。
3.一种基于向量压缩的低功耗测试压缩系统，其特征在于，包括：
扫描森林建立单元，用于构建扫描森林，所述扫描森林包括将与预先构建的CLFSR的输出连接到相移器，相移器的每一级驱动一个多路输出选择器，且每个所述多路输出选择器均用于驱动多个扫描树，每个扫描树中均包括多个扫描链；
扫描链子集设置单元，用于将由多路输出选择器同一位置的输出端驱动的扫描树置于同一扫描链子集中，同一扫描链子集中的全部扫描链均由相同的时钟信号驱动；
测试向量编码单元，用于基于所述扫描森林生成测试向量，根据测试向量集生成编码所有测试向量的本原多项式和附加变量的数量的预设上限值，并根据本原多项式产生控制CLFSR的控制向量，根据本原多项式和附加变量对由所述控制向量选定的CLFSR中的所有测试向量进行编码，生成对应于每一测试向量的编码种子；
测试响应压缩单元，用于根据LOC延迟测试，每次通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被门控逻辑激活的扫描链子集中的每一扫描链中，将对应于每一扫描链的测试响应传输到MISR中压缩，直到遍历所有扫描链子集；
所述根据本原多项式和附加变量对由所述控制向量选定的CLFSR中的所有测试向量进行编码，生成对应于每一测试向量的编码种子，包括：
若未包括附加变量的CLFSR无法编码所有测试向量，则检查相同度数其他本原多项式是否可以编码所有测试向量；如果所有该度数本原多项式所连接CLFSR均无法编码所有测试向量，则在每个本原多项式连接的CLFSR中加入一个附加变量；
循环执行“在每个本原多项式连接的CLFSR中加入一个附加变量，判断该CLFSR中是否存在未被编码的测试向量”的操作，直到在每个本原多项式连接的CLFSR中加入一个附加变量后，该CLFSR不存在未被编码的测试向量或者直到添加到该CLFSR中的附加变量的数目达到所述预设上限值；
所述根据LOC延迟测试，每次通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被门控逻辑激活的扫描链子集中的每一扫描链中，将对应于每一扫描链的测试响应传输到MISR中压缩，直到遍历所有扫描链子集，包括：
将对应于每一扫描树的扫描触发器置为启动周期和捕获周期，循环执行测试处理操作，直到遍历所有扫描链子集；
所述测试处理操作包括：
通过由所述控制向量选定的CLFSR，将编码种子和附加变量置入被激活的扫描链子集中的每一扫描链中，由每一扫描链对应的扫描树中的扫描触发器在启动周期后的单个捕获周期捕获测试响应，将测试响应传输到MISR中压缩；
其中，所述门控逻辑每次仅激活一个扫描链子集，启动周期是某一扫描链子集被激活至下一扫描链子集被激活的时间段，捕获周期是某一扫描链子集开始产生测试响应至下一扫描链子集被激活的时间段；
其中，所述CLFSR具体为：
包括由n个D触发器顺序相连，每一级D触发器对应一个二输入的多路选择器，多路选择器的控制输入由附加寄存器相应位控制，多路选择器的一个输入连接到对应的D触发器的输出，另一输入连接到一个常量；当多路选择器的控制输入置为1时，其输出选择D触发器的输出，当多路选择器的控制输入置为0时，其输出选择D常数0；
或者，所述CLFSR的每一级对应一个二输入AND门，一个输入与附加寄存器的相应位相连，另一位与CLFSR相应D触发器的输出相连；当附加寄存器的相应位置为1时，将相应的D触发器连接到异或树；当多路选择器的控制输入置为0时，二输入AND门输出置为0，异或树的输出连接到CLFSR最低一级CLFSR的D触发器的数据输入；
或者，所述CLFSR的每一个D触发器输出连接到一个反相器，反相器的输出连接到二输入NOR门的输入，二输入NOR门的另一输入连接到附加寄存器的对应位；所有二输入NOR门的输出连接到异或树的输入；异或树的输出连接到CLFSR最低一级CLFSR的D触发器的数据输入。
CN201810410937.4A 2018-05-02 2018-05-02 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr Active CN108845248B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810410937.4A CN108845248B (zh) 2018-05-02 2018-05-02 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr
US16/351,386 US11156662B2 (en) 2018-05-02 2019-03-12 Software defined LFSR for LOC delay testing low-power test compression

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810410937.4A CN108845248B (zh) 2018-05-02 2018-05-02 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr

Publications (2)

Publication Number Publication Date
CN108845248A CN108845248A (zh) 2018-11-20
CN108845248B true CN108845248B (zh) 2020-10-23

Family

ID=64212630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810410937.4A Active CN108845248B (zh) 2018-05-02 2018-05-02 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr

Country Status (2)

Country Link
US (1) US11156662B2 (zh)
CN (1) CN108845248B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10922203B1 (en) * 2018-09-21 2021-02-16 Nvidia Corporation Fault injection architecture for resilient GPU computing
US11181580B2 (en) * 2019-10-03 2021-11-23 Raytheon Company Non-volatile computer data storage production-level programming
CN112649723B (zh) * 2019-10-11 2021-11-12 清华大学 转换延迟故障测试压缩环境下测试精简方法和装置
US11204385B2 (en) * 2019-11-20 2021-12-21 Texas Instruments Incorporated Transition fault test (TFT) clock receiver system
CN110929299B (zh) * 2019-12-04 2023-10-13 湖北工业大学 针对仲裁器puf的可靠性自检电路与可靠性增强方法
CN113203938B (zh) * 2021-04-15 2022-08-19 杭州加速科技有限公司 测试向量的存储方法、压缩方法及设备、测试方法及设备
WO2023283774A1 (zh) * 2021-07-12 2023-01-19 华为技术有限公司 一种扫描链设计方法、装置及芯片
CN115623658A (zh) * 2021-07-13 2023-01-17 华为技术有限公司 电路板、电子设备和制造电路板的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567017B2 (en) * 1999-12-30 2003-05-20 Morphics Technology, Inc. Configurable code generator system for spread spectrum applications
CN101894591A (zh) * 2010-07-26 2010-11-24 清华大学 一种基于lfsr的外部存储接口的随机测试装置
CN101933098A (zh) * 2007-09-18 2010-12-29 明导公司 使用线性反馈移位寄存器在存储器内建自测试环境中的故障诊断
CN103499787A (zh) * 2013-09-24 2014-01-08 中国科学院自动化研究所 一种测试数据压缩方法、数据解压缩装置及解压缩方法
CN104681091A (zh) * 2013-11-27 2015-06-03 中国人民解放军信息工程大学 一种可重构线性反馈移位寄存器
CN107526019A (zh) * 2017-07-12 2017-12-29 清华大学 低功耗加权伪随机测试方法、系统、设备及存储介质
CN107544017A (zh) * 2017-07-12 2018-01-05 清华大学 基于向量压缩的低功耗加权伪随机测试方法及相关设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512851B2 (en) * 2003-08-01 2009-03-31 Syntest Technologies, Inc. Method and apparatus for shifting at-speed scan patterns in a scan-based integrated circuit
US7055077B2 (en) * 2003-12-23 2006-05-30 Kabushiki Kaisha Toshiba Systems and methods for circuit testing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567017B2 (en) * 1999-12-30 2003-05-20 Morphics Technology, Inc. Configurable code generator system for spread spectrum applications
CN101933098A (zh) * 2007-09-18 2010-12-29 明导公司 使用线性反馈移位寄存器在存储器内建自测试环境中的故障诊断
CN101894591A (zh) * 2010-07-26 2010-11-24 清华大学 一种基于lfsr的外部存储接口的随机测试装置
CN103499787A (zh) * 2013-09-24 2014-01-08 中国科学院自动化研究所 一种测试数据压缩方法、数据解压缩装置及解压缩方法
CN104681091A (zh) * 2013-11-27 2015-06-03 中国人民解放军信息工程大学 一种可重构线性反馈移位寄存器
CN107526019A (zh) * 2017-07-12 2017-12-29 清华大学 低功耗加权伪随机测试方法、系统、设备及存储介质
CN107544017A (zh) * 2017-07-12 2018-01-05 清华大学 基于向量压缩的低功耗加权伪随机测试方法及相关设备

Also Published As

Publication number Publication date
US20190339328A1 (en) 2019-11-07
CN108845248A (zh) 2018-11-20
US11156662B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
CN108845248B (zh) 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr
CN107544017B (zh) 基于向量压缩的低功耗加权伪随机测试方法及相关设备
EP1256007B1 (en) Decompressor/prpg for applying pseudo-random and deterministic test patterns
Jas et al. Test vector decompression via cyclical scan chains and its application to testing core-based designs
JP3845016B2 (ja) テスト中回路技術分野へのテストパターンの連続的な適用およびデコンプレッション
US9933485B2 (en) Deterministic built-in self-test based on compressed test patterns stored on chip and their derivatives
El-Maleh et al. A geometric-primitives-based compression scheme for testing systems-on-a-chip
EP2128763A1 (en) Continuous application and decompression of test patterns to a circuit-under-test
Zhang et al. Power reduction in test-per-scan BIST
US9568552B2 (en) Logic built-in self-test with high test coverage and low switching activity
Zacharia et al. Two-dimensional test data decompressor for multiple scan designs
Krishna et al. 3-stage variable length continuous-flow scan vector decompression scheme
CN109143039B (zh) 单固定型故障低功耗测试方法
US20080133990A1 (en) Scan Test Data Compression Method And Decoding Apparatus For Multiple-Scan-Chain Designs
Kavousianos et al. Multilevel-Huffman test-data compression for IP cores with multiple scan chains
Mrugalski et al. Compression based on deterministic vector clustering of incompatible test cubes
Czysz et al. On deploying scan chains for data storage in test compression environment
CN211402637U (zh) 扫描链动态重配置的确定型test-per-clock测试装置
Pomeranz Direct computation of LFSR-based stored tests for broadside and skewed-load tests
Reddy et al. A new built in self test pattern generator for low power dissipation and high fault coverage
Karimi et al. Using data compression in automatic test equipment for system-on-chip testing
EP1975634B1 (en) Decompressor/PRPG for Applying Pseudo-Random and Deterministic Test Patterns
Li et al. Testability-Aware Low Power Controller Design with Evolutionary Learning
Pomeranz Functional broadside tests under broadcast scan
Sudhagar et al. Implementation of a novel architecture for VLSI testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant