CN115623658A - 电路板、电子设备和制造电路板的方法 - Google Patents

电路板、电子设备和制造电路板的方法 Download PDF

Info

Publication number
CN115623658A
CN115623658A CN202110790455.8A CN202110790455A CN115623658A CN 115623658 A CN115623658 A CN 115623658A CN 202110790455 A CN202110790455 A CN 202110790455A CN 115623658 A CN115623658 A CN 115623658A
Authority
CN
China
Prior art keywords
layer
circuit board
conductive via
resonant structure
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110790455.8A
Other languages
English (en)
Inventor
杨张卫
王洪利
曹孝文
雍慧君
宋凯凯
舒余飞
蒋鸿勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110790455.8A priority Critical patent/CN115623658A/zh
Priority to PCT/CN2022/103997 priority patent/WO2023284594A1/zh
Publication of CN115623658A publication Critical patent/CN115623658A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233Filters, inductors or a magnetic substance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234Resistors or by disposing resistive or lossy substances in or near power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请涉及电路板、电子设备和制造电路板的方法。该电路板包括第一层;第一绝缘层;第二层,耦合至接地电平并且设置谐振结构,第一绝缘层位于所述第一层和所述第二层之间;以及至少一个导电过孔,具有耦合至谐振结构的第一端和在第一层的表面处的第二端,至少一个导电过孔贯穿第一绝缘层从第二层延伸至第一层的表面。通过在第一次和第二层之间设置耦合至谐振结构的导电过孔,可以灵活地调谐共模信号抑制或滤除频段。

Description

电路板、电子设备和制造电路板的方法
技术领域
本申请的实施例总体涉及电子领域,具体涉及具有共模抑制结构的电路板以及包括该电路板的电子设备。
背景技术
随着通信技术的发展,手机、可穿戴设备等电子设备上的数据传输路径越发追求高速率、宽频带和小体积,这对电路设计带来严峻的挑战。对手机等电子设备而言,数据传输一般采用差分信号(又称差模信号)传输的方式,并且希望抑制共模信号,因为共模信号磁场对外辐射,会对外部的器件、天线、信号等产生干扰,进而产生电磁干扰(electromagnetic interference,EMI)并且影响信号完整性(signal integrity,SI)。因此,希望抑制或滤除在信号传输过程中的共模信号。
一些常规解决方案通过布置共模电感来滤除共模信号,共模电感包括铁氧体等磁性材料和内部线圈。然而,共模电感是通过绕线的方式形成的线圈,因此线圈的走线不具有完整接地(ground,GND)参考并且走线无法完全等长。由于共模电感结构中存在铁氧体等磁性材料,因此共模电感的结构会引起阻抗突变和差分信号损耗大等问题。此外,共模电感还会衰减高频段差模信号传输,且有很大的反射,这不利于差分信号的传输,影响信号完整性。
发明内容
为了解决上述问题,本申请的实施例旨在一种电路板、电子设备和制造电路板的方法,可以实现在期望频段灵活地抑制或滤除共模信号。
本申请的第一方面,提供一种电路板。电路板包括第一层、第一绝缘层、第二层和至少一个导电过孔。第二层耦合至接地电平并且设置谐振结构。第一绝缘层位于第一层和第二层之间。至少一个导电过孔具有耦合至谐振结构的第一端和在第一层的表面处的第二端,至少一个导电过孔贯穿第一绝缘层从第二层延伸至第一层的表面。通过在电路板中添加与谐振结构相耦合的在电路板厚度方向上延伸的过孔,可以根据需要在过孔上设置相应的调谐元件,例如电容、电感,从而可以在期望频段灵活地抑制或滤除共模信号。
在一种可能的实现方式中,至少一个导电过孔包括第一导电过孔,第一导电过孔的第一端耦合至谐振结构的第一位置处;以及第二导电过孔,第二导电过孔的第一端耦合至谐振结构的第二位置处,第二位置不同于第一位置。通过在电路板上设置成对的导电过孔,可以便于在电路板的第一层的表面处灵活安装具有双引脚的调谐元件,从而可以简化调谐元件的安装。
在一种可能的实现方式中,电路板还包括第一调谐元件,第一调谐元件设置在第一导电过孔的第二端和第二导电过孔的第二端之间。通过在电路板上设置调谐元件,从而可以在期望频段灵活地抑制或滤除共模信号。
在一种可能的实现方式中,第一调谐元件包括电阻、电容和电感中的至少一个。在一种可能的实现方式中,第一调谐元件包括可变调谐元件。例如第一调谐元件包括可变电阻、可变电容和可变电感中的至少一个。通过使用可变调谐元件,可以进一步地更为灵活地抑制或滤除共模信号。例如,在设置可变调谐元件之后,如果发现不能理想地抑制或滤除期望频段的共模信号,则可以通过调节可变调谐元件来调节频段,而无需拆卸可变调谐元件并重新安装新的调谐元件。此外,在电子设备运行过程中,如果发现共模频带有漂移,则也可以通过相应地调节可变调谐元件来动态地抑制或滤除共模信号。
在一种可能的实现方式中,谐振结构包括主体部分;沟槽;岛部分,岛部分被沟槽至少部分地包围。通过设置具有主体部分、沟道和岛部分的谐振结构,可以简化电路板的加工,并且降低制造成本。此外,也容易确定谐振结构的谐振性能。
在一种可能的实现方式中,谐振结构还具有桥接段,桥接段连接岛部分和主体部分。通过设置桥接段,可以优化谐振结构的谐振性能,可以更好地抑制或滤除共模信号。
在一种可能的实现方式中,沟槽在第二层中完全包围岛部分。通过将沟槽设置为完全包围岛部分,可以简化加工步骤并且实现优异的共模信号的抑制或滤除性能。
在一种可能的实现方式中,第一导电过孔的第一端电连接至岛部分,并且第二导电过孔的第一端电连接至主体部分。通过将第一导电过孔和第二导电过孔的第一端分别耦合至岛部分和主体部分,可以更好地抑制或滤除共模信号。
在一种可能的实现方式中,第一导电过孔的第一端与第二导电过孔的第一端分别位于沟槽的两侧。通过将第一导电过孔和第二导电过孔的第一端分别耦合至岛部分和主体部分,可以更好地抑制或滤除共模信号。
在一种可能的实现方式中,第一导电过孔的第一端与第二导电过孔的第一端彼此面对。
在一种可能的实现方式中,谐振结构包括主体部分;沟槽;岛部分,岛部分被沟槽至少部分地包围;其中至少一个导电过孔的第一端电连接至岛部分。
在一种可能的实现方式中,电路板还包括第二绝缘层;以及第三层,被电耦合至第二层,第二绝缘层位于第二层和第三层之间。通过设置第二绝缘层和第三层,可以将谐振结构与接地层分离,以实现更为稳定的共模信号的抑制或滤除性能。
在一种可能的实现方式中,第一层包括差分传输线;以及谐振结构和差分传输线在沿第一方向的俯视图中至少部分地重叠,第一方向与第一层和第二层垂直。通过将差分传输线设置在第一层,可以简化电路板的加工工艺,并且实现更为紧凑的结构,有助于降低电路板的尺寸,因为无需额外的层来设置差分传输线。此外,通过将谐振结构设置为差分传输线的下方,可以更为有效地实现共模信号的抑制或滤除。
在一种可能的实现方式中,第一导电过孔和第二导电过孔的第二端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。第一导电过孔和第二导电过孔的第一端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。
在一种可能的实现方式中,第一导电过孔和第二导电过孔的第二端位于差分传输线的同一侧或不同侧。
在一种可能的实现方式中,第一导电过孔和第二导电过孔的第一端所在的直线与沟槽延伸方向所在的直线成角度。该角度例如在70°至110°之间,例如90°。在一种可能的实现方式中,第一层的表面设置有一个或多个电子器件,例如半导体芯片。
在一种可能的实现方式中,第二层还包括差分传输线。该差分传输线与谐振结构和接地电位绝缘。例如,差分传输线和谐振结构之间具有绝缘区域。绝缘区域例如是沟槽或电介质线。
在一种可能的实现方式中,差分传输线位于第一绝缘层中,并且通过额外的导电过孔耦合至被安装在第一层表面上的电子器件。该额外的导电过孔从第一绝缘层贯穿第一层延伸至第一层的表面。
在一种可能的实现方式中,差分传输线位于第四层中。第四层位于第一层和第二层之间。例如,第四层可以位于第一层和第一绝缘层之间,或位于第一绝缘层和第二层之间。差分传输线通过额外的导电过孔电在电路板的厚度方向上延伸以耦合至第一层的表面,例如耦合至第一层表面的电子器件。
本申请的第二方面,提供一种电子设备。电子设备包括根据第一方面的电路板,以及布置在电路板上的电子器件。通过在电路板中添加与谐振结构相耦合的在电路板厚度方向上延伸的过孔,可以根据需要在过孔上设置相应的调谐元件,例如电容、电感,从而可以在期望频段灵活地抑制或滤除共模信号。
本申请的第三方面,提供一种用于制造电路板的方法。该方法包括形成电路板的第一层;在电路板的第二层中形成用于抑制或滤除共模信号的谐振结构;以及形成贯穿第一绝缘层的至少一个导电过孔,第一绝缘层夹设在第一层和第二层之间,至少一个导电过孔与谐振结构耦合。通过在电路板中添加与谐振结构相耦合的在电路板厚度方向上延伸的过孔,可以根据需要在过孔上设置相应的调谐元件,例如电容、电感,从而可以在期望频段灵活地抑制或滤除共模信号。
在一种可能的实现方式中,形成贯穿第一层和第一绝缘层的至少一个导电过孔包括:形成贯穿第一层和第一绝缘层的第一导电过孔,第一导电过孔的第一端耦合至谐振结构的第一位置处;以及形成贯穿第一层和第一绝缘层的第二导电过孔,第二导电过孔的第一端耦合至谐振结构的第二位置处,第二位置不同于第一位置。通过在电路板上设置成对的导电过孔,可以便于在电路板的第一层的表面处灵活安装具有双引脚的调谐元件,从而可以简化调谐元件的安装。
在一种可能的实现方式中,将第一调谐元件设置在第一导电过孔的第二端和第二导电过孔的第二端之间;其中第一调谐元件包括电阻、电容和电感中的至少一个。通过在电路板上设置调谐元件,从而可以在期望频段灵活地抑制或滤除共模信号。在一种可能的实现方式中,第一调谐元件包括可变调谐元件。例如第一调谐元件包括可变电阻、可变电容和可变电感中的至少一个。通过使用可变调谐元件,可以进一步地更为灵活地抑制或滤除共模信号。例如,在安装可变调谐元件之后,如果发现不能理想地抑制或滤除期望频段的共模信号,则可以通过调节可变调谐元件来调节频段,而无需拆卸可变调谐元件并重新安装新的调谐元件。此外,在电子设备运行过程中,如果发现共模频带有漂移,则也可以通过相应地调节可变调谐元件来动态地抑制或滤除共模信号。
在一种可能的实现方式中,在电路板的第二层中形成用于抑制或滤除共模信号的谐振结构包括在第二层中形成沟槽,沟槽在第二层中将主体部分和岛部分分离,并且沟槽至少部分地包围岛部分。通过设置具有主体部分、沟道和岛部分的谐振结构,可以简化电路板的加工,并且降低制造成本。此外,也容易确定谐振结构的谐振性能。
在一种可能的实现方式中,形成具有全封闭的环形结构的沟槽,沟槽将岛部分与主体部分完全分离。通过将沟槽设置为完全包围岛部分,可以简化加工步骤并且进一步改进共模信号的抑制或滤除性能。
在一种可能的实现方式中,在电路板的第二层中形成用于抑制或滤除共模信号的谐振结构包括:在第二层中形成桥接段,桥接段将岛部分和主体部分连接。通过设置桥接段,可以优化谐振结构的谐振性能,可以更好地抑制或滤除共模信号。
在一种可能的实现方式中,形成贯穿第一层和第一绝缘层的第一导电过孔包括:将第一导电过孔的第一端形成为电连接至岛部分;形成贯穿第一层和第一绝缘层的第二导电过孔包括:将第二导电过孔的第一端形成为电连接至主体部分。通过将第一导电过孔和第二导电过孔的第一端分别耦合至岛部分和主体部分,可以更好地抑制或滤除共模信号。
在一种可能的实现方式中,谐振结构包括主体部分;沟槽;岛部分,岛部分被沟槽至少部分地包围;其中至少一个导电过孔的第一端电连接至岛部分。
在一种可能的实现方式中,第一层包括差分传输线;以及谐振结构和差分传输线沿第一方向在第二层的投影至少部分地重叠,第一方向与第一层和第二层垂直。通过将差分传输线设置在第一层,可以简化电路板的加工工艺,并且实现更为紧凑的结构,有助于降低电路板的尺寸,因为无需额外的层来设置差分传输线。此外,通过将谐振结构设置为差分传输线的下方,可以更为有效地实现共模信号的抑制或滤除。
在一种可能的实现方式中,第一导电过孔和第二导电过孔的第二端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。第一导电过孔和第二导电过孔的第一端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。
在一种可能的实现方式中,第一导电过孔和第二导电过孔的第二端位于差分传输线的同一侧或不同侧。
在一种可能的实现方式中,第一导电过孔和第二导电过孔的第一端所在的直线与沟槽延伸方向所在的直线成角度。该角度例如在70°至110°之间,例如90°。在一种可能的实现方式中,第一层的表面设置有一个或多个电子器件,例如半导体芯片。
在一种可能的实现方式中,第二层还包括差分传输线。该差分传输线与谐振结构和接地电位绝缘。例如,差分传输线和谐振结构之间具有绝缘区域。绝缘区域例如是沟槽或电介质线。
在一种可能的实现方式中,差分传输线位于第一绝缘层中,并且通过额外的导电过孔耦合至被安装在第一层表面上的电子器件。该额外的导电过孔从第一绝缘层贯穿第一层延伸至第一层的表面。
在一种可能的实现方式中,差分传输线位于第四层中。第四层位于第一层和第二层之间。例如,第四层可以位于第一层和第一绝缘层之间,或位于第一绝缘层和第二层之间。差分传输线通过额外的导电过孔电在电路板的厚度方向上延伸以耦合至第一层的表面,例如耦合至第一层表面的电子器件。
应当理解,发明内容部分中所描述的内容并非旨在限定本申请的实施例的关键或重要特征,亦非用于限制本申请的范围。本申请的其它特征将通过以下的描述变得容易理解。
附图说明
图1示出了根据本申请的一些实施例的电子设备的示意图;
图2示出了根据本申请的一些实施例的电路板的立体示意图;
图3示出了根据本申请的一些实施例的电路板的分解示意图;
图4示出了图3的电路板的俯视图;
图5示出了根据本申请的另一些实施例的电路板的示例性结构的俯视图;
图6示出了根据本申请的另一些实施例的电路板的示例性结构的俯视图;
图7示出了根据本申请的另一些实施例的电路板的分解示意图;
图8示出了图7的电路板的俯视图;以及
图9示出了根据本申请的一些实施例的用于制造电路板的示意流程图。
具体实施方式
在本申请的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
下面将参照附图更详细地描述本申请的优选实施例。虽然附图中显示了本申请的优选实施例,然而应该理解,可以以各种形式实现本申请而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了使本申请更加透彻和完整,并且能够将本申请的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括,即“包括但不限于”。除非特别申明,术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
对诸如手机之类的电子设备而言,电子设备内部的数据传输一般采用差分信号传输的方式,差分信号又称为差模信号。两根信号线上的电压分别为V1,V2,其中差模信号是指(V1-V2)/2,共模信号是指(V1+V2)/2。通常不希望差分信号中存在共模信号,因为共模信号会带来EMI、SI等相关问题。因此,希望滤除差分信号中的共模信号,特别地,希望滤除特定频段的共模信号。
如上所述,常规方案通过绕线线圈布置共模电感来滤除共模信号。共模电感结构中存在铁氧体等磁性材料,因此共模电感的结构会引起阻抗突变和差分信号损耗大等问题。此外,共模电感还会衰减高频段差模信号传输,且有很大的反射,这不利于差分信号的传输,影响信号完整性。
在另一些方案中,可以采用印刷电路板(printed circuit board,PCB)板级共模抑制结构,也就是把共模抑制结构(也称谐振结构)直接制作在PCB板内部,通过在GND的平面上形成图形化的谐振结构,来实现抑制共模信号的效果。这种谐振结构能够抑制的共模信号的频率点的计算方法基于如下式子:谐振周期计算公式
Figure BDA0003160888910000061
以及谐振频率计算公式:fc=1/T,其中fc表示谐振频率,T表示谐振周期,L和C分别表示谐振结构的电感值和电容值。
然而,由于谐振结构被预先制作在PCB内部,因此其尺寸和形状是固定的,所抑制的频段也是固定的,并且制作完成后无法更改其尺寸、形状和期望的抑制频段。此外,谐振结构的抑制频段与其电感值和电容值相关。通常,电容并联时,容值变大,电感并联时,感值减小。在需要降低结构的抑制频段时,需要重新设计共模抑制结构以使其具有更大的电感值和电容值(即增加结构的长度),这不利于产品的小型化。
在本申请的一些实施例中,通过在电路板中添加与谐振结构相耦合的在电路板厚度方向上延伸的过孔,可以根据需要在过孔上设置相应的器件,例如电容、电感,从而可以在期望频段灵活地抑制或滤除共模信号。
图1示出了本申请的一些实施例的电子设备1的示意图。在一个实施例中,电子设备1可以是智能手机。备选地,电子设备1可以是平板电脑、可穿戴设备、通信设备等。本申请对此不进行限制。电子设备内部包括安装在电路板上的多个电子部件,并且各个电子部件之间可以通过高速总线进行数据传输。为提升数据传输过程中的抗干扰能力,信号一般采用差分信号进行传输。对使用差分信号进行的数据传输而言,期望抑制或滤除数据传输过程中的共模信号,以避免产生电磁干扰和影响信号的完整性。
图2示出了根据本申请的一些实施例的电路板2的立体示意图。电路板2可以包括PCB、柔性电路板(flexible printed circuit,FPC),等等。电路板2可以被应用在本申请所提供的电子设备中,例如图1中的电子设备1。根据本申请的一些实施例,电路板2可以包括从下往上依次叠置的第三层30、第二绝缘层41、第二层20、第一绝缘层40和第一层10。在一个实施例中,第三层30可以是接地(GND)层,其上设置有被耦合至接地电平的导电平面。第二绝缘层41位于第三层30和第二层20之间以将第三层30和第二层20绝缘。第二层20位于第一绝缘层40和第二绝缘层41之间。在一些实施例中,第二层20可以通过一个或多个导电过孔与第三层30连接,也即,第二层20通过一个或多个导电过孔穿过第二绝缘层41与第三层连接。例如,在导电过孔的内壁的至少一部分上形成有纵向延伸的导电线或导电壁,以将第三层30和第二层20进行电连接。第二层20可以包括一个或多个谐振结构。谐振结构可以经由上述一个或多个过孔耦合至GND,以对共模信号进行抑制或滤除。备选地,谐振结构也可以通过其它方式耦合至GND,例如经由电路板2的侧表面的导电线耦合至GND。可以理解,谐振结构可以具有多种形式,如下文所述。
第一绝缘层40位于第二层20和第一层10之间以将第二层20和第一层10绝缘。第一层10上设置有一个或多个导电线或传输线以将设置在第一层10上的多个电子部件耦合,从而在各个电子部件之间传输信号或向其提供功率。例如,第一层10上设置有用于传输差分信号的成对差分传输线。虽然在图2中示出了一种具体的电路板示意图,但是这仅是示意而非对公开的范围进行限制。电路板可以具有其它配置。例如,在一些实施例中,可以不具有第二绝缘层41和第三层30。在此情形下,具有谐振结构的第二层20可以被直接提供接地电位。
根据本公开的实施例,电路板包括至少一个导电过孔,至少一个导电过孔贯穿第一绝缘层40从第二层20延伸至第一层10的表面。每个导电过孔具有耦合至谐振结构的第一端和在第一层10表面处的第二端。
下面将结合图3-图4具体描述用于抑制或滤除共模信号的电路板的结构。图3示出了根据本申请的一些实施例的电路板的分解示意图,图4示出了图3的电路板沿竖直方向Z观察得到的俯视图,竖直方向Z垂直于平面XY,电路板在平面XY中延伸。在一个实施例中,该电路板可以例如是图2中的电路板2。在图3中,为了不影响阅读,省略了第二绝缘层41和第一绝缘层40。但是可以理解,在图3的电路板中存在用于分别将第三层30和第二层20以及将第二层20和第一层10绝缘的绝缘层。
在一个实施例中,第一层10上设置有用于传输差分信号的成对差分传输线101和103。应当理解,第一层10上还可以设置有其它传输线,例如其它类型的传输线。本申请对此不进行限制。在一些实施例中,第一层10的表面上设置有电子元件,如图2所示,电子元件例如包括半导体芯片。
第二层20被耦合至GND,例如经由图2所示位于第一绝缘层41中的过孔或经由电路板的侧表面的导电线耦合至GND。在另一些实施例中,第二层20可以作为电路板的GND层,而无需第三层30。在一个实施例中,第二层20包括一个或多个谐振结构。谐振结构可以位于差分传输线的正下方。在一个实施例中,谐振结构可以关于上方的差分传输线呈对称分布,以更好地抑制或滤除共模信号。谐振结构例如包括与GND连接的主体部分21、形成在主体部分21中的沟槽22以及被沟槽22至少部分地包围形成的岛部分23。在一些实施例中,岛部分23与主体部分21通过沟槽22分隔但通过桥接段239连接。
在一些实施例中,至少一个导电过孔包括成对的导电过孔,其中一个导电过孔的第一端耦合至谐振结构的第一位置处,并且另一个导电过孔的第一端耦合至谐振结构的第二位置处,第二位置不同于第一位置。在一些实施例中,成对的两个导电过孔的第一端可以分别位于沟槽22的两侧并且彼此面对。具体地,如图3所示,至少一个导电过孔可以包括第一导电过孔211和第二导电过孔231。这样后期可以方便地在第一层10表面或上方安装频率调谐元件,例如电容或电感。
第一导电过孔211和第二导电过孔231贯穿第一绝缘层40并且从第二层20延伸至第一层10的表面。第二导电过孔231的第一端电连接到岛部分23,第一导电过孔211的第一端与已连接到GND的主体部分21电连接。例如,调谐元件的两个引脚可以分别电连接至第一导电过孔211和第二导电过孔231的第二端。第一导电过孔211和第二导电过孔231可以在其内壁涂覆、电镀或填充导电材料,并且该导电材料也延伸穿过第一绝缘层40直至第二层20,从而在调谐元件被安装至第一层10时可以通过第一和第二导电过孔211、231与谐振结构电连接。
在一些实施例中,第一导电过孔211和第二导电过孔231的第二端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。第一导电过孔211和第二导电过孔231的第一端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。在一种可能的实现方式中,第一导电过孔211和第二导电过孔231的第二端位于差分传输线101(或差分传输线103)的同一侧或不同侧。在一种可能的实现方式中,连接第一导电过孔211和第二导电过孔231的第一端所形成的直线垂直于将第一导电过孔211和第二导电过孔231分隔开的沟槽部分的延伸方向。备选地,连接第一和第二导电过孔211、231的第一端所形成的直线与将第一和第二导电过孔211、231分隔开的沟槽部分的延伸方向成在70°至110°之间的角度。
在一些实施例中,还可以类似地设置有另一对成对的导电过孔,例如第三导电过孔232和第四导电过孔212,第三和第四导电过孔232、212与第一和第二导电过孔211、231间隔开,可以相对于谐振结构设置在适当的位置,例如,第一和第二导电过孔211、231与第三和第四导电过孔232、212分别位于导电线或传输线101,103的两侧(如图3所示)。同样地,第三导电过孔232和第四导电过孔212贯穿第一绝缘层40并且从第二层20延伸至第一层10的表面。第三导电过孔232的第一端电连接到岛部分23,第四导电过孔212的第一端与已连接到GND的主体部分21电连接。例如,调谐元件的两个引脚可以分别电连接至第三和第四导电过孔232、212的第二端。第三和第四导电过孔232、212可以在其内壁涂覆、电镀或填充导电材料,并且该导电材料也延伸穿过第一绝缘层40直至第二层20,从而在调谐元件被安装至第一层10时可以通过第三和第四导电过孔232、212与谐振结构电连接。
在一些实施例中,第三和第四导电过孔232、212的第二端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。第三和第四导电过孔232、212的第一端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。在一种可能的实现方式中,第三和第四导电过孔232、212的第二端位于差分传输线101(或差分传输线103)的同一侧或不同侧。在一种可能的实现方式中,连接第三和第四导电过孔232、212的第一端所形成的直线垂直于将第三和第四导电过孔232、212分隔开的沟槽部分的延伸方向。备选地,连接第三和第四导电过孔232,212第一端所形成的直线与将第三和第四导电过孔232、212分隔开的沟槽部分的延伸方向成在70°至110°之间的角度。
应当理解,在本申请另外一些实施例中,成对的两个导电过孔的第一端可以彼此并不面对。例如,第一导电过孔211的第一端在图4中的位置保持不变,而第二导电过孔231的第一端的位置可以被设置为图4所示的岛部分23的右下角。在另一些实施例中,成对的导电过孔的第一端的位置可以变化,只要其中一个导电过孔的第一端耦合至岛部分23,并且另一个导电过孔的第一端耦合至主体部分21。
可以理解,可以有更多或更少对的导电过孔,并且导电过孔在平面中的位置可以根据需要设置。本申请对此不进行限制。备选地,也可以在电路板下方设置过孔,以便从下方安装调谐元件。在另一些实施例中,可以有奇数个过孔,例如用于设置一些三端器件,本申请对此不进行限制。
在一个实施例中,可以在第一层10上将电阻、电容或电感与第一和第二导电过孔211、231的第二端电耦合。在一个实施例中,在将电容电耦合至第一和第二导电过孔211、231的情形下,相当于并联了电容,从而可以通过增加电容值以降低谐振结构的共模抑制频段。在另一个实施例中,在将电感电耦合至第一和第二导电过孔211、231的情形下,相当于并联了电感,从而可以通过降低电感值以提高谐振结构的共模抑制频段。在又一个实施例中,如果将0欧姆电阻耦合至第一和第二导电过孔211、231,则可以使得谐振结构失效。在另一个实施例中,第一和第二导电过孔211、231也可以不接电容、电感或电阻。由于第一和第二导电过孔211、231在厚度或竖直方向延伸,因此与平面的谐振结构一起形成了三维谐振结构,这相当于增加了谐振结构的电感值,从而降低谐振抑制频段。此外,还可以根据需要,选择具有不同电容值的电容、具有不同电感值的电感以调谐期望抑制的频段。在另一些实施例中,可以将可变电容或可变电感耦合至第一和第二导电过孔211、231,并且由控制器施加控制信号来控制可变电容的电容值或可变电感的电感值,以动态调整期望抑制的共模信号的频段。
通过在电路板2内部设置纵向延伸的至少一个导电过孔,并且通过进一步在电路板第一层10上安装与至少一个导电过孔耦合的调谐元件,可以根据需要抑制期望频段的共模信号。此外,由于通过在第一层10上设置调谐元件以增强谐振,因此无需在第二层中设置大尺寸的谐振结构,因此可以使得共模滤波结构小型化。换言之,相比于不具有第一层10上的调谐元件的情形,在实现相同调谐效果的情形下,图4的实施例中的第二层中的谐振结构可以具有更小的尺寸。此外,通过灵活设置调谐元件,可以拓宽共模抑制频段的范围。
图5示出了沿竖直方向Z观察的本申请的另一些实施例的电路板的俯视图,竖直方向Z垂直于平面XY,电路板在平面XY中延伸。在一个实施例中,该电路板可以例如是图2中的电路板2。如图5所示,电路板包括具有贯穿第一绝缘层40从第二层20延伸至第一层10的至少一个导电过孔,以便于从电路板上方安装调谐元件。例如,至少一个导电过孔包括导电过孔231,该导电过孔231具有耦合至谐振结构的第一端和在第一层10的表面处的第二端,并且导电过孔231的第一端电连接至谐振结构的岛部分23。与图3所示的电路板类似,导电过孔231用于将调谐元件电连接到岛部分23。导电过孔231可以在其内壁涂覆、电镀或填充导电材料,并且该导电材料也延伸穿过第一绝缘层40中的过孔直至第二层20,从而在调谐元件被安装至导电过孔231时可以与谐振结构电连接。调谐元件的另一引脚可以以其他方式连接到GND,例如通过导线等连接到GND。
在一些实施例中,如图5所示,在电路板上还可以设置有成对的第三和第四导电过孔232、212,其中第三导电过孔232的第一端电连接到岛部分23,第四导电过孔212的第一端电连接到主体部分21。调谐元件的两个引脚可以分别电连接至第三和第四导电过孔232、212的第二端。可以理解,导电过孔231,以及成对的第三和第四导电过孔232、212在平面中的位置可以根据需要设置。在一些实施例中,第三和第四导电过孔232、212的第二端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。第三和第四导电过孔232、212的第一端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。在一种可能的实现方式中,第三和第四导电过孔232、212的第二端位于差分传输线101(或差分传输线103)的同一侧或不同侧。在一种可能的实现方式中,连接第三和第四导电过孔232、212的第一端所形成的直线垂直于将第三和第四导电过孔232、212分隔开的沟槽部分的延伸方向。备选地,连接第三和第四导电过孔232、212第一端所形成的直线与将第三和第四导电过孔232、212分隔开的沟槽部分的延伸方向成在70°至110°之间的角度。
在另一些实施例中,对于第三和第四导电过孔232、212,可以不设置第四导电过孔212而仅设置第三导电过孔232,此时,调谐元件的引脚之一可以连接到第三导电过孔232,并且调谐元件的接地引脚可以以其他方式连接到GND,例如通过导线等连接到GND。应当理解,可以有更多或更少的与岛部分23连接的单独的导电过孔,也可以有更多成对的导电过孔对设置在电路板上。对于成对的导电过孔,每对导电过孔的两个过孔分别位于沟槽22的两侧,并且分别与岛部分23和主体部分21电连接。备选地,也可以在电路板下方设置过孔,以便从下方安装调谐元件。在另一些实施例中,可以有奇数个过孔,例如用于设置一些三端器件,本申请对此不进行限制。
如前文所述,如图5所示,可以在第一层10上将电阻、电容或电感与导电过孔231电耦合,和/或与第三和第四导电过孔232、212的第二端电耦合。由此,可以根据需要抑制期望频段的共模信号。此外,由于通过在第一层10上设置调谐元件以增强谐振,因此无需在第二层中设置大尺寸的谐振结构,因此可以使得共模滤波结构小型化。换言之,相比于不具有第一层10上的调谐元件的情形,在实现相同调谐效果的情形下,图5的实施例中的第二层中的谐振结构可以具有更小的尺寸。
图6图示了沿竖直方向Z观察本申请的实施例的电路板的俯视图,竖直方向Z垂直于平面XY,电路板在平面XY中延伸。在一些实施例中,图6的电路板可以是图2的电路板2。如图6所示,可以在第一层10上设置贯穿第一绝缘层40直至第二层20的过孔,以便于从电路板上方安装调谐元件。例如,在第一层10和第二层20中设置有从第一层10延伸至第二层20的四对导电过孔对(211,231)、(212,232)、(213,233)和(214,234)。每对导电过孔对用于将调谐元件的引脚分别电连接到岛部分23和主体部分21。每个导电过孔可以在其内壁涂覆、电镀或填充导电材料,并且该导电材料也延伸穿过第一绝缘层40中的过孔直至第二层20,从而在调谐元件被安装至导电过孔对时可以与谐振结构电连接。对于一对导电过孔,两个过孔的第二端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米;两个过孔的第一端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。在一种可能的实现方式中,对于一对导电过孔,两个过孔的第二端位于差分传输线101(或差分传输线103)的同一侧或不同侧。在一种可能的实现方式中,对于一对导电过孔,连接两个过孔的第一端所形成的直线垂直于将两个过孔分隔开的沟槽部分的延伸方向。备选地,连接两个过孔的第一端所形成的直线与将两个过孔分隔开的沟槽部分的延伸方向成在70°至110°之间的角度。
通过在第一层10上安装与导电过孔耦合的调谐元件,可以根据需要抑制期望频段的共模信号。此外,由于通过在第一层10上设置调谐元件以增强谐振,因此无需在第二层中设置大尺寸的谐振结构,因此可以使得共模滤波结构小型化。换言之,相比于第一层10上不具有调谐元件的情形,在实现相同调谐效果的情形下,本申请实施例中的谐振结构可以具有更小的尺寸。
应当理解,图6所示的电路板仅仅是示例性的,并不旨在限制本申请的范围。例如,可以在电路板上仅设置四对过孔对(211,231)、(212,232)、(213,233)和(214,234)中的任一对、两对或三对。在另一些实施例中,电路板上可以设置其他数量的过孔对。可以理解,一对或多对导电过孔对在电路板平面中的位置可以根据需要设置,当然,每对导电过孔中的两个过孔分别位于沟槽22的两侧。备选地,如前文所述,一对或多对过孔对中的用于连接主体部分21的导电过孔也可以被省略,即仅设置用于连接岛部分23的一个或多个导电过孔。
图7示出了根据本申请的另一种实施例的电路板的分解示意图,图8示出了图7的电路板沿竖直方向Z的俯视图,竖直方向Z垂直于平面XY,电路板在平面XY中延伸。在一些实施例中,该电路板可以例如是图2中的电路板2。在图7中,为了不影响阅读,省略了第二绝缘层41和第一绝缘层40。但是可以理解,在图7的电路板中存在用于分别将第三层30和第二层20以及将第二层20和第一层10绝缘的绝缘层。
在一个实施例中,第一层10上设置有用于传输差分信号的成对差分传输线101和103。应当理解,第一层10上可以设置有其它传输线,本申请对此不进行限制。第一层的表面上可以设置有电子元件(例如半导体芯片)。第二层20被耦合至GND,例如经由位于第一绝缘层中的过孔或经由电路板的侧表面的导电线。在另一些实施例中,第二层20可以作为电路板的GND层,而无需第三层30。在一个实施例中,第二层20包括一个或多个谐振结构。谐振结构例如包括与GND连接的主体部分21、形成在主体部分21中的沟槽22以及被沟槽22完全包围形成的岛部分23。岛部分23与主体部分21被沟槽22分隔开。与图3所述的谐振结构相比,图7所示的谐振结构没有桥接段239,即,主体部分21与岛部分23被沟槽22完全分隔。
图7-图8所描述的电路板包括至少一个导电过孔,至少一个导电过孔贯穿第一绝缘层40从第二层20延伸至第一层10的表面。每个导电过孔具有耦合至谐振结构的第一端和在第一层10表面处的第二端。
在一些实施例中,至少一个导电过孔包括成对的导电过孔,其中一个导电过孔的第一端耦合至谐振结构的第一位置处,并且另一个导电过孔的第一端耦合至谐振结构的第二位置处,第二位置不同于第一位置。在一些实施例中,成对的两个导电过孔的第一端可以分别位于沟槽22的两侧并且彼此面对。具体地,如图7-8所示,至少一个导电过孔可以包括第一导电过孔211和第二导电过孔231。这样后期可以方便地在第一层10表面或上方安装频率调谐元件,例如电容或电感。例如,第一导电过孔211的第一端与已连接到GND的主体部分21电连接,第二导电过孔231的第一端与岛部分23电连接。第一和第二导电过孔211、231可以在其内壁涂覆、电镀或填充导电材料,并且该导电材料也延伸穿过第一绝缘层40中的过孔直至第二层20,从而在调谐元件被安装至第一和第二导电过孔211、231时可以与谐振结构电连接。
在一些实施例中,第一导电过孔211和第二导电过孔231的第二端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。第一导电过孔211和第二导电过孔231的第一端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。在一种可能的实现方式中,第一导电过孔211和第二导电过孔231的第二端位于差分传输线101(或差分传输线103)的同一侧或不同侧。在一种可能的实现方式中,连接第一导电过孔211和第二导电过孔231的第一端所形成的直线垂直于将第一导电过孔211和第二导电过孔231分隔开的沟槽部分的延伸方向。备选地,连接第一和第二导电过孔211、231的第一端所形成的直线与将第一和第二导电过孔211、231分隔开的沟槽部分的延伸方向成在70°至110°之间的角度。
在一些实施例中,还可以类似地设置有另一对导电过孔,例如第三导电过孔232和第四导电过孔212。第三和第四导电过孔232、212与第一和第二导电过孔211、231间隔开,可以相对于谐振结构设置在适当的位置,例如,第一和第二导电过孔211、231与第三和第四导电过孔232、212分别位于导电线或传输线101,103的两侧(如图8所示)。第三导电过孔232和第四导电过孔212贯穿第一绝缘层40并且从第二层20延伸至第一层10的表面。第三导电过孔232的第一端电连接到岛部分23,第四导电过孔212的第一端与已连接到GND的主体部分21电连接。例如,调谐元件的两个引脚可以分别电连接至第三和第四导电过孔232、212的第二端。第三和第四导电过孔232、212可以在其内壁涂覆、电镀或填充导电材料,并且该导电材料也延伸穿过第一绝缘层40直至第二层20,从而在调谐元件被安装至第一层10时可以通过第三和第四导电过孔232、212与谐振结构电连接。
在一些实施例中,第三和第四导电过孔232、212的第二端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。第三和第四导电过孔232、212的第一端之间的距离小于10厘米、5厘米、3厘米、2厘米或1厘米。在一种可能的实现方式中,第三和第四导电过孔232、212的第二端位于差分传输线101(或差分传输线103)的同一侧或不同侧。在一种可能的实现方式中,连接第三和第四导电过孔232、212的第一端所形成的直线垂直于将第三和第四导电过孔232、212分隔开的沟槽部分的延伸方向。备选地,连接第三和第四导电过孔232、212第一端所形成的直线与将第三和第四导电过孔232、212分隔开的沟槽部分的延伸方向成在70°至110°之间的角度。
可以理解,可以有更多或更少对的导电过孔,并且导电过孔在平面中的位置可以根据需要设置。本申请对此不进行限制。备选地,也可以在电路板下方设置过孔,以便从下方安装调谐元件。在另一些实施例中,可以有奇数个过孔,例如用于设置一些三端器件,本申请对此不进行限制。
在一个实施例中,可以在第一层10上将电阻、电容或电感与成对的第一和第二导电过孔211、231电耦合。将电阻连接到第一和第二导电过孔211、231,可以实现调节共模抑制频段的效果。如果将0欧姆电阻耦合至第一和第二导电过孔211、231,则可以使得谐振结构失效。图7的谐振结构具有与图3的谐振结构不同的结构,因此在将谐振元件耦合至过孔时,谐振元件可以对共模抑制具有不同的效果。例如,在将电容电耦合至第一和第二导电过孔211、231的情形下,可以减小电容值以增加谐振结构的共模抑制频段。在将电感电耦合至第一和第二导电过孔211、231的情形下,可以增加电感值以降低谐振结构的共模抑制频段。
在另一些实施例中,第一和第二导电过孔211、231也可以不接电容、电感或电阻。由于第一和第二导电过孔211、231在厚度或竖直方向延伸,因此与平面的谐振结构一起形成了三维谐振结构,这相当于增加了谐振结构的电感值,从而可以降低谐振抑制频段。此外,还可以根据需要,选择不同电容值的电容、具有不同电感值的电感以调谐期望抑制的频段。在另一些实施例中,可以将可变电容或可变电感耦合至第一和第二导电过孔211、231,并且由控制器施加控制信号来控制可变电容的电容值或可变电感的电感值,以动态调整期望抑制的共模信号的频段。
通过在第一层10上安装与导电过孔耦合的调谐元件,可以根据需要抑制期望频段的共模信号。此外,由于通过在第一层10上设置调谐元件以增强谐振,因此无需在第二层中设置大尺寸的谐振结构,因此可以使得共模滤波结构小型化。换言之,相比于第一层10上不具有调谐元件的情形,在实现相同调谐效果的情形下,本申请实施例中的谐振结构可以具有更小的尺寸。
应当理解,在一些实施例中,第一层10中可以不设置用于与主体部分21电连接的第一导电过孔211,即,第一层10中可以仅设置用于与岛部分23电连接的第二导电过孔231。这样,电阻、电容或者电感的用于连接GND的另一引脚可以通过其他方式连接到GND。
应当理解,图7-图8中所示出的导电过孔对的位置和数量仅仅是示例性的,并不旨在限制本申请的范围。根据实际的布局需要,可以改变导电过孔对在平面中的位置和数量,当然,每对导电过孔的两个过孔分别位于沟槽22的两侧。在另一些实施例中,第一层10中也可以不设置用于连接到主体部分21的导电过孔,即仅设置用于连接到岛部分23的导电过孔。
如图4-图6及图8所示,图3-图8示例的电路板中的差分传输线位于第一层10,谐振结构位于第二层20,谐振结构与差分传输线沿竖直方向Z(也称第一方向)在第二层20上的投影至少部分重叠,其中,第一层10和第二层20均在XY平面中延伸,竖直方向Z垂直于第一层10和第二层20。也就是说,沿与第一层10和第二层20垂直的竖直方向Z观察,谐振结构与差分传输线至少部分重叠,即谐振结构与差分传输线彼此面对。虽然在图3-图8中示出了用于抑制或滤除的电路板的示例,但是可以理解,本申请的范围不限于此。例如,谐振结构可以具有不同的形状和结构。在一些实施例中,差分传输线位于第一层10,谐振结构位于第二层20,沿与第一层10和第二层20垂直的竖直方向Z观察,谐振结构可以与差分传输线不重叠,而是位于差分传输线的一侧。在另一些实施例中,差分传输线可以不位于第一层10,而是与谐振结构位于同一层,例如位于第二层20。在此情形下,差分传输线可以通过绝缘布线或是沟槽与谐振结构绝缘。在又一些实施例中,差分传输线可以位于第四层中。第四层位于第一层10和第二层20之间,例如位于第一层10和第一绝缘层40之间,或位于第一绝缘层40和第二层20之间。可以具有额外的绝缘层以将第四层和第一层10或第二层20隔离。此外,还可以具有额外的导电过孔将差分传输线耦合至第一层10的表面,例如耦合至第一层10的表面上的电子器件。
图9示出了根据本申请的一些实施例的用于制造电路板的方法900的示意流程图。在一些实施例中,方法900用于制造根据本申请的一些实施例的电路板,例如针对图2-图8所述的电路板。因此,上面针对图2-图8的各个方面可以被应用于方法900。在902,在电路板的第一层中形成用于传输差分信号的成对的差分传输线。在904,在电路板的第二层中形成用于抑制或滤除共模信号的谐振结构。在另一些实施例中,方法900中的902和904可以具有不同的执行顺序,例如先执行904并且随后执行902。在906,形成贯穿第一层第一绝缘层的至少一个导电过孔,第一绝缘层夹设在第一层和第二层之间,至少一个导电过孔与谐振结构耦合。
在一些实施例中,形成贯穿第一层和第一绝缘层的至少一个导电过孔包括:形成贯穿第一层和第一绝缘层的第一导电过孔,第一导电过孔的第一端耦合至谐振结构的第一位置处;以及形成贯穿第一层和第一绝缘层的第二导电过孔,第二导电过孔的第一端耦合至谐振结构的第二位置处,第二位置不同于第一位置。
在一些实施例中,该方法还包括:将第一调谐元件设置在第一导电过孔的第二端和第二导电过孔的第二端之间,第一调谐元件包括电阻、电容和电感中的至少一个。
在一些实施例中,在电路板的第二层中形成用于抑制或滤除共模信号的谐振结构包括:在第二层中形成沟槽,沟槽在第二层中将主体部分和岛部分分离,并且沟槽至少部分地包围岛部分。
在一些实施例中,在第二层中形成沟槽包括:形成具有全封闭的环形结构的沟槽,沟槽将岛部分与主体部分完全分离。。
在一些实施例中,在电路板的第二层中形成用于抑制或滤除共模信号的谐振结构包括:在第二层中形成桥接段,桥接段将岛部分和主体部分连接。
在一些实施例中,形成贯穿第一层和第一绝缘层的第一导电过孔包括:将第一导电过孔的第一端形成为电连接至岛部分;形成贯穿第一层和第一绝缘层的第二导电过孔包括:将第二导电过孔的第一端形成为电连接至主体部分。
在一些实施例中,谐振结构包括主体部分;沟槽;岛部分,岛部分被沟槽至少部分地包围;其中至少一个导电过孔的第一端电连接至岛部分。
在一些实施例中,第一层包括差分传输线;以及谐振结构和差分传输线沿第一方向在第二层的投影至少部分地重叠,第一方向与第一层和第二层垂直。
以上已经描述了本申请的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (24)

1.一种电路板,包括:
第一层;
第一绝缘层;
第二层,耦合至接地电平并且设置谐振结构,所述第一绝缘层位于所述第一层和所述第二层之间;以及
至少一个导电过孔,具有耦合至所述谐振结构的第一端和在所述第一层的表面处的第二端,所述至少一个导电过孔贯穿所述第一绝缘层从所述第二层延伸至所述第一层的所述表面。
2.根据权利要求1所述的电路板,其中所述至少一个导电过孔包括:
第一导电过孔,所述第一导电过孔的第一端耦合至所述谐振结构的第一位置处;以及
第二导电过孔,所述第二导电过孔的第一端耦合至所述谐振结构的第二位置处,所述第二位置不同于所述第一位置。
3.根据权利要求2所述的电路板,还包括第一调谐元件,所述第一调谐元件设置在所述第一导电过孔的第二端和所述第二导电过孔的第二端之间。
4.根据权利要求3所述的电路板,其中所述第一调谐元件包括电阻、电容和电感中的至少一个。
5.根据权利要求2-4中任一项所述的电路板,其中所述谐振结构包括:
主体部分;
沟槽;
岛部分,所述岛部分被所述沟槽至少部分地包围。
6.根据权利要求5所述的电路板,其中所述谐振结构还具有桥接段,所述桥接段连接所述岛部分和所述主体部分。
7.根据权利要求5所述的电路板,其中所述沟槽在所述第二层中完全包围所述岛部分。
8.根据权利要求5至7中任一项所述的电路板,其中所述第一导电过孔的所述第一端电连接至所述岛部分,并且所述第二导电过孔的所述第一端电连接至所述主体部分。
9.根据权利要求8所述的电路板,其中所述第一导电过孔的所述第一端与所述第二导电过孔的所述第一端分别位于所述沟槽的两侧。
10.根据权利要求9所述的电路板,其特征在于,所述第一导电过孔的所述第一端与所述第二导电过孔的所述第一端彼此面对。
11.根据权利要求1所述的电路板,其中所述谐振结构包括:
主体部分;
沟槽;
岛部分,所述岛部分被所述沟槽至少部分地包围;
其中所述至少一个导电过孔的所述第一端电连接至所述岛部分。
12.根据权利要求1-11中任一项所述的电路板,还包括:
第二绝缘层;以及
第三层,被电耦合至所述第二层,所述第二绝缘层位于所述第二层和所述第三层之间,所述第二层位于所述第一绝缘层和所述第二绝缘层之间。
13.根据权利要求1-12中任一项所述的电路板,其中所述第一层包括差分传输线;以及
所述谐振结构和所述差分传输线沿第一方向在所述第二层的投影至少部分地重叠,所述第一方向与所述第一层和所述第二层垂直。
14.根据权利要求1-13中任一项所述的电路板,其中所述第一层的所述表面还设置有电子元件。
15.一种电子设备,包括:
根据权利要求1-14中任一项所述的电路板,以及
布置在所述电路板上的电子器件。
16.一种用于制造电路板的方法,包括:
形成所述电路板的第一层;
在所述电路板的第二层中形成用于抑制或滤除共模信号的谐振结构;以及
形成贯穿所述第一层和第一绝缘层的至少一个导电过孔,所述第一绝缘层夹设在所述第一层和所述第二层之间,所述至少一个导电过孔与所述谐振结构耦合。
17.根据权利要求16所述的方法,其中形成贯穿所述第一层和第一绝缘层的至少一个导电过孔包括:
形成贯穿所述第一层和所述第一绝缘层的第一导电过孔,所述第一导电过孔的第一端耦合至所述谐振结构的第一位置处;以及
形成贯穿所述第一层和所述第一绝缘层的第二导电过孔,所述第二导电过孔的第一端耦合至所述谐振结构的第二位置处,所述第二位置不同于所述第一位置。
18.根据权利要求17所述的方法,还包括:
将第一调谐元件设置在所述第一导电过孔的第二端和所述第二导电过孔的第二端之间;其中所述第一调谐元件包括电阻、电容和电感中的至少一个。
19.根据权利要求17所述的方法,其中在所述电路板的第二层中形成用于抑制或滤除共模信号的谐振结构包括:
在所述第二层中形成沟槽,所述沟槽在所述第二层中将主体部分和岛部分分离,并且所述沟槽至少部分地包围所述岛部分。
20.根据权利要求19所述的方法,其中在所述第二层中形成沟槽包括:
形成具有全封闭的环形结构的所述沟槽,所述沟槽将所述岛部分与所述主体部分完全分离。
21.根据权利要求19所述的方法,其中在电路板的第二层中形成用于抑制或滤除共模信号的谐振结构包括:
在所述第二层中形成桥接段,所述桥接段将所述岛部分和所述主体部分连接。
22.根据权利要求17至21任一项所述的方法,其中形成贯穿所述第一层和所述第一绝缘层的第一导电过孔包括:
将所述第一导电过孔的所述第一端形成为电连接至所述岛部分;
形成贯穿第一层和所述第一绝缘层的第二导电过孔包括:
将所述第二导电过孔的所述第一端形成为电连接至所述主体部分。
23.根据权利要求16的方法,其特征在于,所述谐振结构包括主体部分;
沟槽;
岛部分,所述岛部分被沟槽至少部分地包围;
其中至少一个导电过孔的第一端电连接至岛部分。
24.根据权利要求16-23任一项所述的方法,其特征在于,所述第一层包括差分传输线;以及
所述谐振结构和所述差分传输线沿第一方向在所述第二层的投影至少部分地重叠,所述第一方向与所述第一层和所述第二层垂直。
CN202110790455.8A 2021-07-13 2021-07-13 电路板、电子设备和制造电路板的方法 Pending CN115623658A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110790455.8A CN115623658A (zh) 2021-07-13 2021-07-13 电路板、电子设备和制造电路板的方法
PCT/CN2022/103997 WO2023284594A1 (zh) 2021-07-13 2022-07-05 用于生成测试向量的方法、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110790455.8A CN115623658A (zh) 2021-07-13 2021-07-13 电路板、电子设备和制造电路板的方法

Publications (1)

Publication Number Publication Date
CN115623658A true CN115623658A (zh) 2023-01-17

Family

ID=84855313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110790455.8A Pending CN115623658A (zh) 2021-07-13 2021-07-13 电路板、电子设备和制造电路板的方法

Country Status (2)

Country Link
CN (1) CN115623658A (zh)
WO (1) WO2023284594A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024193503A1 (zh) * 2023-03-20 2024-09-26 华为技术有限公司 共模滤波器的布局方案及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116775386A (zh) * 2022-03-07 2023-09-19 华为技术有限公司 用于生成测试向量的方法、电子设备和存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103816B2 (en) * 2001-01-23 2006-09-05 Cadence Design Systems, Inc. Method and system for reducing test data volume in the testing of logic products
CN101937056B (zh) * 2010-08-18 2012-07-18 西安交通大学 数字集成电路测试数据的压缩生成方法
CN102305912B (zh) * 2011-07-29 2014-06-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法
CN102654561B (zh) * 2012-04-17 2014-06-11 清华大学 基于三维芯片的扫描测试方法
CN105738800B (zh) * 2016-01-30 2018-09-04 大连理工大学 基于单双跳变的低功耗确定性bist及种子压缩方法
CN108845248B (zh) * 2018-05-02 2020-10-23 清华大学 一种基于向量压缩的低功耗测试压缩方法和系统、clfsr

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024193503A1 (zh) * 2023-03-20 2024-09-26 华为技术有限公司 共模滤波器的布局方案及电子设备

Also Published As

Publication number Publication date
WO2023284594A1 (zh) 2023-01-19

Similar Documents

Publication Publication Date Title
US9077061B2 (en) Directional coupler
US8314663B2 (en) Directional coupler
US9000864B2 (en) Directional coupler
JP4579198B2 (ja) 多層帯域通過フィルタ
US9947979B2 (en) High-frequency filter and electronic device
US8786379B2 (en) Common mode noise filter
US10116025B2 (en) Electronic apparatus
US10157703B2 (en) Inductor element, inductor bridge, high-frequency filter, high-frequency circuit module, and electronic component
US11166386B2 (en) Interposer substrate, circuit module, and interposer substrate manufacturing method
JPWO2006134916A1 (ja) 積層フィルタ
US20130141184A1 (en) Directional coupler
CN115623658A (zh) 电路板、电子设备和制造电路板的方法
US20120075038A1 (en) Wiring substrate, filter device and portable equipment
US10008757B2 (en) High-frequency module
US11522259B2 (en) Multilayered filter device
JP6249648B2 (ja) プリント回路板及び電子機器
US8896394B2 (en) Electronic component
US11961651B2 (en) Coil device, phase shift circuit, and communication apparatus
CN209882281U (zh) 多层基板及电子设备
JP7322973B2 (ja) 電子回路
US20240291458A1 (en) Multilayer electronic component
US20230231530A1 (en) Multilayer band-pass filter
US20230035574A1 (en) Lc filter
JP2023057845A (ja) 電子部品
JP2023147842A (ja) 積層型フィルタ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination