CN116775386A - 用于生成测试向量的方法、电子设备和存储介质 - Google Patents

Abstract

本公开涉及一种用于生成测试向量的方法、电子设备和存储介质。用于生成测试向量的方法包括在测试向量生成的过程中，特别是在测试向量紧缩操作阶段中，检测经紧缩的中间测试包的测试功耗，并且对测试功耗高于阈值的测试包进行调整，可以使其满足功耗要求。这样，原本将在仿真阶段被丢弃的测试向量会因为在测试向量生成的过程中被调整而符合功耗要求，这可以显著提高测试包的利用率。因此在更多的测试向量被使用而不是被舍弃的情形下，可以针对更多的故障对测试电路进行检测，从而提高针对各种故障的测试覆盖率。

Description

用于生成测试向量的方法、电子设备和存储介质

技术领域

本公开涉及电子领域，更具体而言涉及用于设计测试电路的方法和电子设备。

背景技术

在芯片的制造过程和封装过程中不可避免的会因为各种原因(如工艺、材料等)导致芯片存在缺陷，这种缺陷会导致芯片无法正常工作。芯片测试的主要任务就是挑选出有缺陷的芯片。因为这种有缺陷的芯片流入市场后带来的开销将远远大于芯片测试的开销，因此芯片测试是芯片制造过程中至关重要的一环。

具体地，可以在芯片设计阶段向芯片中添加诸如扫描链(scan chain)之类的可测试性设计(design for testablility,DFT)结构，并且制造具有DFT结构的芯片。可以利用自动测试向量生成(automatic test pattern generation,ATPG)工具生成针对各种芯片故障的多个测试向量(test pattern)，并利用自动测试设备(automatic test equipment,ATE)对待测芯片输入测试向量。通过比较被测芯片的回应与预期回应是否一致，可以在生产完成后立即进行质量检测。

随着芯片设计的复杂度及规模的不断攀升，芯片功耗也随之急剧攀升。基于扫描链的现代芯片设计会使得芯片在测试时进入到功能模式下不会进入的状态，也因此带来的额外的功率消耗。例如，在测试时，扫描链中的寄存器的逻辑值的翻转产生测试过程中的功耗。过大的测试功耗会引起以下问题：(1)造成芯片中的功耗热点，从而对芯片造成击穿等损害；(2)过高的功耗会造成电迁移现象，从而极大影响芯片的可靠性；(3)造成芯片供电电压的降低，造成芯片良率的损失。根据芯片测试所处的不同阶段，测试功耗可分为以下两类：逻辑值在扫描链中被移位阶段的移位功耗(shift power)和逻辑值捕捉阶段的捕捉功耗(capture power)。移位功耗表示芯片在测试向量移入和测试响应移出的阶段中芯片本身的功耗。捕捉功耗是指在测试向量移入之后到测试响应移出之前，芯片进入到功能阶段时所产生的功耗。在一些常规方案中，仅在最终的测试向量生成之后验证所生成的测试向量的功耗是否满足低功耗要求，这会导致大量的不符合测试功耗要求的测试向量，从而影响针对各种故障的测试覆盖率。

发明内容

根据上述问题，本公开的实施例旨在提供一种生成测试向量的方法、电子设备、计算机可读存储介质和程序产品，用于生成针对待测电路的测试向量。

根据本公开的第一方面，提供一种用于生成测试向量的方法。该方法包括对第一测试包和第二测试包执行测试向量紧缩操作，以生成第一中间测试包。第一测试包和第二测试包用于对待测电路进行测试。该方法还包括确定与第一中间测试包对应的测试功耗；以及响应于测试功耗高于第一阈值功耗，至少基于待测电路的多个扫描链的控制时钟集对第一中间测试包进行调整，以生成第二中间测试包。控制时钟集用于控制多个扫描链中的多个寄存器。该方法还包括响应于经调整的第二中间测试包不高于第一阈值功耗，基于第二中间测试包，确定目标测试包。通过在测试向量生成的过程中，特别是在测试向量紧缩操作阶段，检测经紧缩的中间测试包的测试功耗，并且对测试功耗高于阈值的测试包进行调整，可以显著提高测试包的利用率。测试包是针对各个故障所生成的，因此在更多的测试向量被使用，而不是被舍弃的情形下，可以针对更多的故障对测试电路进行检测。

在第一方面的一种可能实现方式中，生成第一中间测试包包括：对第一测试包和第二测试包进行合并，以生成合并测试包；确定与合并测试包对应的移位功耗；响应于移位功耗不高于第二阈值功耗，对合并测试包执行动态紧缩操作以生成第一中间测试包。通过首先检测移位功耗并且在移位功耗满足要求的情形下才进行动态紧缩操作，可以排除不符合移位功耗要求的测试向量，从而节省了后续的计算时间，这是因为移位功耗通常难于通过调整测试包来使得其满足移位功耗要求。

在第一方面的一种可能实现方式中，对合并测试包执行动态紧缩操作以生成第一中间测试包还包括：对被执行动态紧缩操作的合并测试包执行移位功耗检测，响应于对被执行动态紧缩操作的合并测试包不高于第一阈值功耗，将被行动态紧缩操作的合并测试包确定为第一中间测试向量。在执行动态紧缩的过程中，合并测试包中的一些测试向量中的未知态会被赋予确定的值，这可能会导致该合并测试包的移位功耗发生改变。通过再一次检测移位功耗，可以确保自动向量测试的安全性。

在第一方面的一种可能实现方式中，确定与第一中间测试包对应的测试功耗包括：确定与第一中间测试包对应的多个扫描链的捕捉翻转率；以及生成第二中间测试包括：响应于捕捉翻转率高于捕捉阈值翻转率，至少基于待测电路的多个扫描链的控制时钟集对第一中间测试包进行调整，以生成第二中间测试包。通过检测捕捉翻转率，可以以简易的方式确定测试功耗。

在第一方面的一种可能实现方式中，确定与合并测试包对应的移位功耗包括：确定与合并测试包对应的多个扫描链的移位翻转率；以及生成第一中间测试包括：响应于移位翻转率不高于移位阈值翻转率，对合并测试包执行动态紧缩操作以生成第一中间测试包。通过检测移位翻转率，可以以简易的方式确定测试功耗。

在第一方面的一种可能实现方式中，生成第二中间测试包括：响应于测试功耗高于第一阈值功耗，对第一中间测试包中的第一时钟比特位集合进行调整，经调整的第一时钟比特位集合用于关闭控制时钟集合中的第一时钟，控制时钟集合用于控制多个扫描链中的寄存器，第一时钟是控制时钟集合中控制最多寄存器的时钟；以及响应于与经调整的第一中间测试包对应的捕捉功耗不高于第一阈值功耗，将经调整的第一中间测试包确定为第二中间测试包。通过调整中间测试包的时钟比特位，可以关闭一些时钟。由于时钟被关闭，扫描链中被配置为接收该时钟的寄存器因此无法改变其逻辑值。相应地，可以减少扫描链中的寄存器的逻辑值被翻转的数目，从而降低捕捉功耗。

在第一方面的一种可能实现方式中，该方法还包括：针对第一测试故障生成第一初始向量包；确定与第一测试故障对应的第一测试比特位集合；基于第一测试比特位集合，确定待关闭的时钟集合；以及基于待关闭的时钟集合，对第一初始向量包进行调整以生成第一测试包。在第一方面的一种可能实现方式中，该方法还包括：针对第二测试故障生成第二初始向量包；确定与第二测试故障对应的第二测试比特位集合；基于第二测试比特位集合，确定待关闭的第二时钟集合；以及基于待关闭的第二时钟集合，对第二初始向量包进行调整以生成第二测试包。在针对故障的测试过程中，如果针对某个故障需要关闭一个时钟门，可以使用与该时钟门对应的赋值组合来进行该时钟门的关闭。通过这样的方式，可以在后续的仿真流程中清楚地知晓所对应的时钟门已经处于关闭状态，从而可以更加精确的计算扫描链的可能的逻辑值翻转率。

在第一方面的一种可能实现方式中，该方法还包括：基于用于表示待测电路的网表数据和针对待测电路的样本测试向量集，确定用于控制多个扫描链的时钟门分布和时钟控制比特位集合。时钟门分布表示多个时钟门与其分别控制的多个扫描链中的寄存器之间的对应关系，时钟门被配置为基于所接收的时钟控制比特位集合中的时钟控制比特位来关闭与时钟门对应的寄存器。在预分析阶段，可以对原始的待测电路进行少量的ATPG和仿真。在这个流程结束之后，可以获得待测电路中所使用到的扫描链分布和寄存器分布。通过对这些扫描链分布和寄存器分布的进一步分析，可以获得时钟门分布。时钟门分布可以在后续的针对故障的测试向量生成中，用于关闭时钟门，从而更加精确的计算扫描链的可能的逻辑值翻转率。

在第一方面的一种可能实现方式中，该方法还包括：使用网表数据和样本测试向量集进行仿真，以确定针对待测电路的低功耗电路、多个扫描链中每个扫描链的逻辑值移位过程中的翻转率和多个扫描链中的每个寄存器在逻辑值捕捉阶段中的逻辑值翻转率中的至少一项。在第一方面的一种可能实现方式中，确定用于控制多个扫描链的时钟门分布和时钟控制比特位集合包括：基于网表数据和样本测试向量集，确定扫描链分布，扫描链分布表示多个扫描链中的在自动向量测试生成过程中所使用到的扫描链；基于网表数据和样本测试向量集，确定寄存器分布，寄存器分布表示多个扫描链中的多个寄存器中的在自动向量测试生成过程中所使用到的寄存器；以及基于扫描链分布和寄存器分布，确定时钟门分布和时钟控制比特位集合。通过分析获得上述数据，可以生成低功耗控制电路，该低功耗控制电路可以具有改进的编码能力并且使用更少的编码位。此外，通过分析得到的扫描链的移位翻转率和寄存器的捕捉翻转率，可以用于在后续阶段对扫描链的移位功耗和捕捉功耗进行约束。此外，扫描链的移位翻转率和寄存器的捕捉翻转率还可以用于确定时钟门分布。

根据本公开的第二方面，提供一种计算机可读存储介质，存储多个程序，多个程序被配置为一个或多个处理器执行，多个程序包括用于执行根据第一方面的方法的指令。

根据本公开的第三方面，提供一种计算机程序产品，计算机程序产品包括多个程序，多个程序被配置为一个或多个处理器执行，多个程序包括用于执行根据第一方面的方法的指令。

根据本公开的第四方面，提供一种电子设备。电子设备包括：一个或多个处理器；包括计算机指令的存储器，计算机指令在由电子设备的一个或多个处理器执行时使得电子设备执行根据第一方面的方法。

根据本公开的第五方面，提供一种电子设备。电子设备包括生成单元、测试功耗确定单元、调整单元和目标测试包确定单元。生成单元被配置为对第一测试包和第二测试包执行测试向量紧缩操作，以生成第一中间测试包，第一测试包和第二测试包用于对待测电路进行测试。测试功耗确定单元被配置为确定与第一中间测试包对应的测试功耗。调整单元被配置为响应于测试功耗高于第一阈值功耗，至少基于待测电路的多个扫描链的控制时钟集对第一中间测试包进行调整，以生成第二中间测试包，控制时钟集用于控制多个扫描链中的多个寄存器。目标测试包确定单元被配置为响应于经调整的第二中间测试包不高于第一阈值功耗，基于第二中间测试包，确定目标测试包。通过在测试向量生成的过程中，特别是在测试向量紧缩操作阶段，检测经紧缩的中间测试包的测试功耗，并且对测试功耗高于阈值的测试包进行调整，可以显著提高测试包的利用率。测试包是针对各个故障所生成的，因此在更多的测试向量被使用，而不是被舍弃的情形下，可以针对更多的故障对测试电路进行检测。

在第五方面的一种可能实现方式中，生成单元被进一步配置为：对第一测试包和第二测试包进行合并，以生成合并测试包；确定与合并测试包对应的移位功耗；响应于移位功耗不高于第二阈值功耗，对合并测试包执行动态紧缩操作以生成第一中间测试包。通过首先检测移位功耗并且在移位功耗满足要求的情形下才进行动态紧缩操作，可以排除不符合移位功耗要求的测试向量，从而节省了后续的计算时间，这是因为移位功耗通常难于通过调整测试包来使得其满足移位功耗要求。

在第五方面的一种可能实现方式中，生成单元被进一步配置为：对第一测试包和第二测试包进行合并，以生成合并测试包；确定与合并测试包对应的移位功耗；响应于移位功耗不高于第二阈值功耗，对合并测试包执行动态紧缩操作以生成第一中间测试包。通过首先检测移位功耗并且在移位功耗满足要求的情形下才进行动态紧缩操作，可以排除不符合移位功耗要求的测试向量，从而节省了后续的计算时间，这是因为移位功耗通常难于通过调整测试包来使得其满足移位功耗要求。

在第五方面的一种可能实现方式中，测试功耗确定单元被进一步配置为：确定与第一中间测试包对应的多个扫描链的捕捉翻转率；以及调整单元被进一步配置为包括：响应于捕捉翻转率高于捕捉阈值翻转率，至少基于待测电路的多个扫描链的控制时钟集对第一中间测试包进行调整，以生成第二中间测试包。通过检测捕捉翻转率，可以以简易的方式确定测试功耗。

在第五方面的一种可能实现方式中，生成单元被进一步配置为：确定与合并测试包对应的多个扫描链的移位翻转率；以及响应于移位翻转率不高于移位阈值翻转率，对合并测试包执行动态紧缩操作以生成第一中间测试包。通过检测移位翻转率，可以以简易的方式确定测试功耗。

在第五方面的一种可能实现方式中，调整单元被进一步配置为：响应于测试功耗高于第一阈值功耗，对第一中间测试包中的第一时钟比特位集合进行调整，经调整的第一时钟比特位集合用于关闭控制时钟集合中的第一时钟，控制时钟集合用于控制多个扫描链中的寄存器，第一时钟是控制时钟集合中控制最多寄存器的时钟；以及响应于与经调整的第一中间测试包对应的捕捉功耗不高于第一阈值功耗，将经调整的第一中间测试包确定为第二中间测试包。通过调整中间测试包的时钟比特位，可以关闭一些时钟。由于时钟被关闭，扫描链中被配置为接收该时钟的寄存器因此无法改变其逻辑值。相应地，可以减少扫描链中的寄存器的逻辑值被翻转的数目，从而降低捕捉功耗。

在第五方面的一种可能实现方式中，生成单元被进一步配置为：针对第一测试故障生成第一初始向量包；确定与第一测试故障对应的第一测试比特位集合；基于第一测试比特位集合，确定待关闭的时钟集合；以及基于待关闭的时钟集合，对第一初始向量包进行调整以生成第一测试包。在针对故障的测试过程中，如果针对某个故障需要关闭一个时钟门，可以使用与该时钟门对应的赋值组合来进行该时钟门的关闭。通过这样的方式，可以在后续的仿真流程中清楚地知晓所对应的时钟门已经处于关闭状态，从而可以更加精确的计算扫描链的可能的逻辑值翻转率。

在第五方面的一种可能实现方式中，电子设备还包括：分布确定单元，被配置为基于用于表示待测电路的网表数据和针对待测电路的样本测试向量集，确定用于控制多个扫描链的时钟门分布和时钟控制比特位集合，时钟门分布表示多个时钟门与其分别控制的多个扫描链中的寄存器之间的对应关系，时钟门被配置为基于所接收的时钟控制比特位集合中的时钟控制比特位来关闭与时钟门对应的寄存器。在预分析阶段，可以对原始的待测电路进行少量的ATPG和仿真。在这个流程结束之后，可以获得待测电路中所使用到的扫描链分布和寄存器分布。通过对这些扫描链分布和寄存器分布的进一步分析，可以获得时钟门分布。时钟门分布可以在后续的针对故障的测试向量生成中，用于关闭时钟门，从而更加精确的计算扫描链的可能的逻辑值翻转率。

在第五方面的一种可能实现方式中，电子设备还被配置为使用网表数据和样本测试向量集进行仿真，以确定针对待测电路的低功耗电路、多个扫描链中每个扫描链的逻辑值移位过程中的翻转率和多个扫描链中的每个寄存器在逻辑值捕捉阶段中的逻辑值翻转率中的至少一项。在第五方面的一种可能实现方式中，分布确定单元被进一步配置为基于网表数据和样本测试向量集，确定扫描链分布，扫描链分布表示多个扫描链中的在自动向量测试生成过程中所使用到的扫描链；基于网表数据和样本测试向量集，确定寄存器分布，寄存器分布表示多个扫描链中的多个寄存器中的在自动向量测试生成过程中所使用到的寄存器；以及基于扫描链分布和寄存器分布，确定时钟门分布和时钟控制比特位集合。通过分析获得上述数据，可以生成低功耗控制电路，该低功耗控制电路可以具有改进的编码能力并且使用更少的编码位。此外，通过分析得到的扫描链的移位翻转率和寄存器的捕捉翻转率，可以用于在后续阶段对扫描链的移位功耗和捕捉功耗进行约束。此外，扫描链的移位翻转率和寄存器的捕捉翻转率还可以用于确定时钟门分布。

应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。

附图说明

结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标记表示相同或相似的元素，其中：

图1示出了根据本公开的一些实施例的逻辑电路的仿真系统的示意图。

图2示出了根据本公开的一些实施例的应用测试压缩技术的芯片的结构示意图。

图3示出了根据本公开的一些实施例的应用于低功耗译码器和掩码译码器的二维的稀疏二维开关矩阵电路的示意图。

图4示出了根据本公开的一些实施例的扫描链和组合逻辑的示意图。

图5示出了根据本公开的一些实施例的用于生成测试向量的方法的示意流程图。

图6示出了根据本公开的一些实施例的用于确定低功耗控制电路的方法的示意流程图。

图7示出了根据本公开的一些实施例的用于生成测试向量的方法的示意流程图。

图8示出了根据本公开的一些实施例的用于确定测试功耗的方法的示意流程图。

图9示出了根据本公开的一些实施例的电子设备的示意性框图。

图10示出了可以用来实施本公开的实施例的示例设备的示意性框图。

具体实施方式

下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。

在本公开的实施例的描述中，术语“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。

下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。

在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。

在芯片的电子设计自动化(electronic design automation，EDA)设计过程中，用户向EDA软件输入配置，由EDA软件生成逻辑电路，然后通过制版和流片得到芯片。在对芯片进行测试的过程中，可以将芯片安装在ATE并且由ATE向IC芯片的输入管脚输入测试激励。通过比较芯片的输出管脚的响应与期望响应，可以判断芯片是否合格。如上所述，随着芯片集成度和复杂度的不断提高，所需的测试向量集也随之快速增长。这导致了芯片测试成本的增加。为了控制测试成本，测试压缩技术被提出以实现在压缩测试向量的同时保证测试覆盖率(test coverage)。测试压缩技术是基于扫描链的。扫描链技术本质上是将时序电路中的触发器连接成多个“移位寄存器(scan cells)”，每一个移位寄存器的输入输出值都可以被单独观测。

测试压缩技术的可行性基于以下事实：由ATPG生成的单个原始测试包含扫描链上所有移位寄存器的输入值，而只有少部分移位寄存器上的输入值才是有效值。因此可以将原始测试向量进行压缩，并通过激励解压缩模块(decompressor)进行解压恢复出有效值。另外，扫描链上的输出值也可以经过响应压缩模块(compactor)进行压缩。输出压缩值通过输出管脚送入ATE，ATE将输出压缩值与期望值进行比对定位出发生错误的扫描链移位寄存器位置。

此外，在芯片测试过程中，需要针对各种可能的故障进行测试。为此，需要生成针对各个故障的测试包(test cub)，针对各个故障的测试包通过一系列的计算、分析和验证等操作，可以生成最终的测试包集合。该最终测试包集合被提供给ATE，ATE使用该最终测试包集合来验证电路设计是否存在故障。具体而言，ATE会对目标故障集(fault list)中的每一个目标故障进行ATPG，以产生多个测试包。当产生一定量的测试包后，整个流程会进入测试包融合(cube merging)等步骤以使得最终产生的测试包集合尽可能的紧凑。在流程的最后一步，最终产生的测试包集合会被进行仿真，并对每一个测试向量的逻辑值翻转率进行计算。若逻辑值翻转率不满足用户设定的要求，则该测试向量会被丢弃。在这类常规方案中，测试流程仅在最终测试包集合生成以后添加验证步骤。这种方法虽然可以保证最终生成的测试向量是满足低功耗测试要求的，但是会有大量的测试向量被丢弃，从而使得测试覆盖率受到极大影响。例如，一些故障可能会因为与其对应的测试向量被丢弃而未被检测到。

在本公开的一些实施例中，在测试向量生成的过程中，特别是在测试向量紧缩操作阶段中，检测经紧缩的中间测试包的测试功耗，并且对测试功耗高于阈值的测试包进行调整，可以使其满足功耗要求。这样，原本将在仿真阶段被丢弃的测试向量会因为在测试向量生成的过程中被调整而符合功耗要求，这可以显著提高测试包的利用率。因此在更多的测试向量被使用而不是被舍弃的情形下，可以针对更多的故障对测试电路进行检测，从而提高针对各种故障的测试覆盖率。

图1示出了根据本公开的一些实施例的逻辑电路的仿真系统100的示意图。在一个实施例中，仿真系统100例如包括电子设备10和ATPG设备20。在一个实施例中，电子设备10例如是计算机。电子设备10包括处理器14和存储器12，其中处理器14包括高速缓存16。备选地，在一些实施例中，高速缓存16也可以独立于处理器14，本公开的范围对此不进行限制。ATPG设备20被配置为生成针对逻辑仿真的ATPG数据，并且将ATPG数据传输至电子设备10。虽然在图1中将电子设备10和ATPG设备20独立地限制，但是在一些实施例中，ATPG设备20可以与电子设备10集成在一起，本公开对此不进行限制。电子设备10可以包括输入装置、通信装置、显示器、音频装置等在此未被示出的其它部件。电子设备10例如可以包括台式计算机、笔记本、工作站、服务器等具有计算功能的设备。用于描述逻辑电路的网表文件可以通过各种有线或无线的方式传递至电子设备10。备选地，电子设备10还可以使用存储有网表文件的存储介质来读取该网表文件。ATPG设备20可以针对不同的逻辑电路生成不同的ATPG数据。在一个实施例中，ATPG数据例如包括仿真周期数据、原始数据输入和故障仿真数据等。仿真周期数据例如包括节拍数据，即，用于表示处理器针对逻辑仿真和/或故障仿真所执行的时间帧的数据。逻辑仿真和故障仿真的时间帧可以相同或不同，本公开对此不进行限制。原始输入例如包括在逻辑仿真中针对逻辑电路中的各个原始数据输入端口的原始数据输入和用于计算时序逻辑门的时钟端口的逻辑值的、与原始时钟端口对应的原始时钟输入。由于时间帧通常为多个时间帧，因此针对单个原始数据输入端口的原始数据输入可以是针对该多个时间帧的原始数据输入集，其包括一系列比特值，例如64位比特值。可以理解，取决于时间帧，可以有更多或更少位的比特值，例如32位或128位比特值。故障仿真数据例如包括针对故障数据输入端的故障数据输入。类似地，由于故障仿真中的时间帧通常为多个时间帧，因此针对单个故障输入端的原始故障数据输入可以是故障输入集，其包括针对该多个时间帧的一系列比特值，例如64位比特值。可以有更多或更少位的比特值。

图2示出了根据本公开的一些实施例的应用测试压缩技术的芯片的结构示意图。图2示出了根据本公开的一些实施例的应用测试压缩技术的芯片200的结构示意图。如图2所示，芯片200包括待测电路211、低功耗移位寄存器216、掩码寄存器218、解压缩模块212、压缩模块213、低功耗控制器214、掩码控制器215、多个与门207-1、207-2…207-N和多个与门209-1、209-2……209-N，其中N表示大于1的整数。在芯片200中，低功耗移位寄存器216、掩码寄存器218、解压缩模块212、压缩模块213、低功耗控制器214、掩码控制器215、多个与门207-1、207-2…207-N和多个与门209-1、209-2……209-N用于对待测电路211进行测试。因此，在一个实施例中，芯片200的测试电路可以包括低功耗控制器214或掩码控制器215中的至少一项。在另一实施例中，芯片200的测试电路可以还包括低功耗移位寄存器216、掩码寄存器218、解压缩模块212、压缩模块213、多个与门207-1、207-2…207-N和多个与门209-1、209-2……209-N。在对芯片200进行实际测试时，ATE通过芯片200的少量输入管脚向芯片200的低功耗移位寄存器216输入ATPG测试向量。ATPG测试包含解压缩模块212的输入压缩值，即压缩种子(compressed seed)、低功耗控制器214的编码值和掩码控制器215的编码值等。输入压缩值经由低功耗移位寄存器216和掩码寄存器218被注入解压缩模块212。低功耗控制器214的编码值经由低功耗移位寄存器216被注入低功耗控制器214，并且掩码控制器215的编码值经由低功耗移位寄存器216和掩码寄存器218被注入掩码控制器215。在输入阶段，低功耗控制器214将编码值进行译码，以打开合适的扫描链。解压缩模块212将低功耗移位寄存器216的输入压缩值解压，并将解压后的值在低功耗控制器214的控制下通过移位填充到对应的移位寄存器上。

在输出阶段，掩码控制器215将编码值进行译码，通过使用译码比特值对扫描链输出值中X态进行掩盖，并将处理后的输出值送入响应压缩模块213进行压缩。在一个实施例中，待测电路211包括多个扫描链211-1、211-2……211-N(下文单独或统称为11)，扫描链的数目与多个与门207-1、207-2…207-N(下文单独或统称为7)和多个与门209-1、209-2……209-N(下文单独或统称为9)分别对应。每个扫描链可以包括一个或多个待测电路中的时序逻辑电路，例如寄存器。该时序逻辑异或门网络响应于移位输出而生成移位输出。低功耗控制器214包括低功耗寄存器214A和译码器214B，译码器214B通过译码生成控制信号以控制与门207-1、207-2…207-N中的一个或多个与门的导通或关断。例如，在多个周期内，译码器214B可以持续生成逻辑值“1”给与门207-1，以使得解压值被陆续移位输入至扫描链211-1。与此同时，译码器214B可以输出“0”以关断与门207-2…207-N，以使得扫描链211-2……211-N持续接收“0”。由于扫描链211-2……211-N没有逻辑值改变，因此芯片中的时序逻辑门没有操作。由于时序逻辑门不进行操作，因此可以降低测试过程中的功耗。掩码控制器215包括掩码寄存器215A和掩码译码器215B，掩码译码器215B通过译码生成控制信号以控制与门209-1、209-2……209-N中的一个或多个与门的导通或关断。类似地，掩码译码器215B通过译码可以产生控制信号以关闭与门209-1、209-2……209-N中的与具有X态的扫描链对应的与门。

应理解的是，本申请实施例不对解压缩模块212的结构进行限定。解压缩模块212可以是任何能够实现将少量测试激励扩展为大量扫描链测试向量并将测试向量输出的电路。解压缩模块212例如可以是随机信号发生器。类似地，本申请实施例不对响应压缩模块213的结构进行限定。响应压缩模块213可以是任何能够接收测试响应并将接收到的测试响应进行逻辑运算以从少量的输出通道输出的电路。响应压缩模块213例如可以是基于多输入特征寄存器(multiple-input signature register，MISR)或者异或门(XOR)树结构的压缩模块。

图3示出了根据本公开的一些实施例的应用于低功耗译码器214B或掩码译码器215B的二维稀疏二维开关矩阵电路300的示意图。稀疏二维开关矩阵电路300例如可以是低功耗译码器214B或掩码译码器215B的一种具体实现方式。可以理解，根据待测电路11的不同，二维稀疏二维开关矩阵电路可以具有不同的开关分布。如图3所示，稀疏二维开关矩阵电路300包括多个行和多个列。每行可以由行选择器32的相应的行选择信号控制。每列可以由列选择器33的相应的列选择信号控制。与开关矩阵电路200不同的是，稀疏二维开关矩阵电路300在行与列的节点中的仅部分节点处具有与待测电路11的扫描链耦合的开关，例如开关31或34。换句话说，稀疏二维开关矩阵电路300中的行和列的一部分节点处可以不设置有与扫描链耦合的开关。因此，稀疏二维开关矩阵电路表示其中至少一个节点不具有开关的二维开关矩阵电路。在图3中，虽然在一些不具有开关的节点处，行和列被示出为交叉，但是这仅是为了简化图示。可以理解，行和列的导电线并不耦合，而是在节点处断开。

稀疏二维开关矩阵电路300中允许每个列编码比特(column encoding bit)和行编码比特(row encoding bit)所连接的扫描链的数量(每个维度的控制粒度)灵活可调。例如，每个row encoding bit连接的扫描链个数可以少于组数n，每个column encoding bit连接的扫描链个数可以少于行数m。在本文中，粒度表示行或列所控制的开关数目。在一些实施例中，可以将稀疏二维开关矩阵电路的粒度设置为均匀粒度。也即，每行和每列中的开关彼此基本上相等，所控制的开关数目最多相差为1。由于每行和每列具有基本上相同或接近的开关，这可以使得被误打开的开关的总数目尽量减少。例如，作为对比，假设开关34位于开关31上方的节点处，则开关34的导通会影响左右两侧的两个开关和开关31(共3个开关)的导通，这是因为当开关34导通时，其必须将其所在的行和列设置为1。换言之，在此情形下，会影响3个开关的编码成功率。当开关34位于图3中所示的位置时，开关34仅影响其右侧开关以及开关31(仅2个开关)。换言之，在此情形下，仅影响两个开关的编码成功率。因此，将稀疏二维开关矩阵电路300设置为均匀粒度的系数矩阵，这可以提高编码成功率。虽然在图3中示出了3×3的二维稀疏二维开关矩阵电路300，但是这仅是示意而非对本公开的范围进行限制。在一些实施例中，二维稀疏二维开关矩阵电路可以具有n×m的二维结构，其中n表示行并且具有大于1的整数值，m表示列并且具有大于1的整数值，并且m与n可以相同或不同。

图3中的开关可以是与门。在另一些实施例中，开关可以是其它逻辑门或是其它开关。例如针对编码译码器，可以使用或门作为开关。当行选择信号和列选择信号均为1时，开关输出的控制位信号为1，也即开关将打开相应的扫描链。当行选择信号或者列选择信号为0时，开关31输出的控制位信号为0，也即开关将关闭相应的扫描链。稀疏二维开关矩阵电路300中行和列的数目可以与待测电路11的扫描链的数目有关。与不同扫描链耦合的开关在稀疏二维开关矩阵电路300中的分布可以是随机或按照一定规律排布的。在本公开的一些实施例中，可以通过ATPG学习来获得针对待测电路11的优化的二维稀疏开关分布，如下文所述。

图4示出了根据本公开的一些实施例的扫描链411和组合逻辑42的示意图。在一个实施例中，扫描链411可以图2中的扫描链211-N的一个具体示例，并且包括3个寄存器44、46和48。可以理解，在另一些实施例中，扫描链411可以包括更多或更少的寄存器。扫描链411和组合逻辑42可以是图2中的待测电路211的一部分。如上所述，扫描链411在测试过程中包括两个阶段，即移位阶段和捕捉阶段。

在移位阶段中，寄存器44、46和48的移位使能(shift enable,SE)端接收到SE确立信号，寄存器44、46和48因此在各自的移位输入(shift input,SI)端依次接收移位逻辑值。在一个示例中，扫描链411接收“110”的SI。在此情形下，扫描链411的逻辑值被翻转一次。扫描链411的移位翻转率因此是1/2，即50％。在另一些实施例中，一个扫描链接收P位移位输入，并且P位输入的逻辑值翻转次数是T，则该扫描链的移位翻转率R_S＝T/(P-1)，其中T和P均表示正整数，并且T小于P。

在捕捉阶段，扫描链411的寄存器44、46和48均已被移入初始逻辑值。寄存器44、46和48的SE端接收解确立信号，并且SI端被禁用。寄存器44、46和48的逻辑值在Q端被提供给组合逻辑42。组合逻辑42在经过一系列组合逻辑运算之后，将运算所得到的逻辑值经由数据输入(data input,DI)端提供至寄存器44、46和48。寄存器44、46和48响应于在始终端CK接收到时钟脉冲信号进行计算，以在相应的Q端获得更新的输出逻辑值。组合逻辑42在功能操作阶段，可以基于所接收的输入X1、X2和X3生成对应的逻辑输出Y1和Y2。在测试阶段，组合逻辑42可以基于来自寄存器的Q端的多个输出来计算得到逻辑输出给寄存器的DI端。此外，组合逻辑42还可以接收芯片的时钟信号集CKS，时钟信号集CKS可以包括一个或多个系统时钟脉冲。组合逻辑42中的一些时钟门(逻辑门)可以基于系统时钟脉冲和逻辑输入来选择性地提供时钟信号给寄存器44、46和48，其中逻辑输出可以来自相同或不同的扫描链的寄存器。在本公开中，组合逻辑42中的用于控制寄存器的时钟端口CK(例如关闭或打开寄存器)的逻辑门或逻辑门组合被称为时钟门。相对地，用于使用来自寄存器Q端的逻辑值来计算得到被提供至寄存器的DI端的逻辑值的逻辑门被称为计算逻辑门。例如，在一个实施例中，一个时钟门可以是与门，其一端接收时钟脉冲，另一端接收来自寄存器的逻辑值。在逻辑值为“1”的情形下，该时钟信号可以被提供至寄存器的时钟端CK，而在逻辑值为“0”的情形下，该时钟门被关闭，即，没有时钟信号被提供给寄存器的时钟端CK。虽然在此以与门示出了时钟门的示意，但是可以理解，这仅是示意而非对本公开的范围进行限制。时钟门可以是或门、异或门或者是多个逻辑门的组合。在此情形下，用于控制不同寄存器的时钟门可以不同，并且不同时钟门的用于关闭相应寄存器的比特位组合也可以不同。此外，在一些实施例中，可以有一个或多个时钟门控制一个寄存器，也可以有一个时钟门控制一个或多个寄存器。可以理解，时钟门控制寄存器的方式和组合可以不同，本公开对此不进行限制。

组合逻辑42中的时钟门可以与组合逻辑42中的计算逻辑门相同或不同，或者部分相同，本公开对此不进行限制。此外，虽然在此将时钟门和计算逻辑门都示出为组合逻辑42的一部分，但是这仅是示意，而非对本公开的范围进行限制。在另一些实施例中，时钟门和计算逻辑门可以隶属于不同的组合逻辑电路。

图5示出了根据本公开的一些实施例的用于生成测试向量的方法500的示意流程图。可以理解，上面针对图1-图4所描述的各个方面可以选择性地适用于方法500。在502，诸如计算机之类的电子设备可选地基于用于表示待测电路的网表数据和针对待测电路的样本测试向量集，确定用于控制多个扫描链的时钟门分布和时钟控制比特位集合。时钟门分布表示多个时钟门与其分别控制的多个扫描链中的寄存器之间的对应关系，时钟门被配置为基于所接收的时钟控制比特位集合中的时钟控制比特位来关闭与时钟门对应的寄存器。例如，作为一个时钟门的与门在一个输入端接收逻辑值“0”，并且在另一个输入端接收系统时钟脉冲。在此情形下，逻辑值“0”即为一个时钟控制比特位集合中的时钟控制比特位。

具体而言，在预分析阶段，可以对原始的待测电路进行少量的ATPG和仿真。在这个流程结束之后，可以获得待测电路中所使用到的扫描链分布和寄存器分布。通过对这些扫描链分布和寄存器分布的进一步分析，可以获得时钟门分布。时钟门分布可以在后续的针对故障的测试向量生成中，用于关闭时钟门，从而更加精确的计算扫描链的可能的逻辑值翻转率。

此外，在一些实施例中，方法500还包括使用网表数据和样本测试向量集进行仿真，以确定针对待测电路的低功耗电路、多个扫描链中每个扫描链的逻辑值移位过程中的翻转率和多个扫描链中的每个寄存器在逻辑值捕捉阶段中的逻辑值翻转率中的至少一项。图6示出了根据本公开的一些实施例的确定低功耗电路的方法600的示意流程图。低功耗电路例如可以是图2中的低功耗译码器214B和掩码译码器215B中的至少一项。在602，可以基于待测电路211的特征，确定一个或多个备选开关分布。可以理解，针对特定的要求，可能存在二维开关矩阵电路的多种分布。

对于二维开关矩阵电路而言，所对应的扫描链的数目是确定的，这例如可以通过步骤402确定。例如扫描链的总数目为N，N表示大于1的整数。在一个实施例中，确定备选开关分布包括确定二维开关矩阵电路的行数目和列数目。确定备选开关分布还包括确定与扫描链耦合的多个开关在二维开关矩阵电路中的节点处的分布。可以基于待测电路11的特征来获得初始稀疏度。使用初始稀疏度，可以计算开关分布的行数目和列数目。稀疏度可以定义为其中m和n为二维开关矩阵电路中的行数目和列数目,N为待测电路11的扫描链的数目。例如，可以基于编码成功率估计模型来确定初始稀疏度。可以参考公式(1)-(3)来使用二分搜索算法来确定初始稀疏度。

其中N表示扫描链总数，s表示稀疏度，P表示编码成功率，k表示一个测试包使用了k条扫描链，d_k表示ATPG统计的测试包集合中使用了k条扫描链的测试包的占比，α表示用户期望的编码译码后打开扫描链的占比最大值，α也可以称为低功耗阈值。m0和n0表示将N条扫描链紧密排列成方阵后的行数和列数，即m0×n0＝N。f^s(m₁,n₁,k)表示稀疏度为s时，在开关分布的一个m₁×n₁的子矩阵内成功编码k条扫描链的组合数。m1和n1表示k个打开的扫描链可能在稀疏二维开关矩阵电路的m1行，n1列里分布。u和v表示k个打开的扫描链可能分布在稀疏二维开关矩阵电路中m1行、n1列里的u行v列。S^s(α)表示稀疏度为s并且给定α时，成功编码k条扫描链的成功率。该成功率S^s(α)和d_k的加权求和表示当前稀疏度s所决定的开关分布在ATPG统计的测试包集合上的编码成功率P^s(α)。

当编码成功率P^s(α)大于最大编码成功率P_max时，稀疏度s可以作为初始稀疏度s₀。稀疏度越大，则硬件成本越高。此外，研究发现，当稀疏度达到一定程度之后，编码成功率并不会显著增加。因此还可以设置初始稀疏度s₀应小于最大稀疏度s_max的条件。

最大编码成功率P_max可以是可调的，例如P_max可以设置为99％。最大稀疏度s_max也是可调的，例如s_max可以设置为100％。最大稀疏度s_max可以与开关功率(switch power)限制有关，该开关功率限制表示在移位输入时，扫描链上的寄存器实际发生翻转的数目与发生最大翻转数目的比值。

基于所确定的稀疏度s，可以参考公式(4)-(5)来确定二维开关矩阵电路中的行数目m和列数目n。

基于所确定的行数目m和列数目n，可以使用随机策略或确定性策略按照均匀粒度确定一个或多个备选开关分布。均匀粒度表示数目为m的行中的任意两行所具有的开关数目之差最小并且数目为n的列中任意两列所具有的开关数目之差最小。换句话说，基于所确定的行数目m和列数目n，可以确定与N个扫描链耦合的开关在节点处的分布。开关分布可以是随机的也可以是按照确定性的规律排布的。关于随机策略和确定性策略的细节，参见PCT/CN2021/109508，该申请的全文通过引用的方式并入本文。

在604，使用一个或多个备选开关分布，可以获得与一个或多个备选开关分布对应的一个或多个编码成功率。例如，可以在测试集上验证一个或多个备选开关分布的一个或多个编码成功率。当多个开关在二维开关矩阵电路中的分布被确定之后，可以针对已确定的各个备选开关分布来计算编码成功率。电子设备可以基于ATPG统计的测试包集合来确定测试集。在一些实施例中，针对低功耗译码器214B，测试集可以是通过故障采样和ATPG确定的测试包集合，并且测试集可以仅保存扫描链的标识。在一些实施例中，针对掩码译码器215B，测试集可以包括观测测试集和掩码测试集两部分。观测测试集包括要被观测到的逻辑门的值所在的扫描链的标识，要被观测到的逻辑门的值是与测试包对应的逻辑门的值。掩码测试集包括阻碍要被观测到的逻辑门的值被观测的X态所在的扫描链的标识。通过在测试集上验证一个或多个备选开关分布，可以获得相应的编码成功率。

在606，至少基于一个或多个编码成功率，可以确定针对待测电路211的开关分布。在一个实施例中，可以基于编码成功率来确定开关分布。附加地，可以基于编码成功率和稀疏度两者来确定开关分布。例如，可以判断编码成功率是否达到编码成功率阈值。编码成功率阈值可以是最大编码成功率P_max。如果达到编码成功率阈值，则可以将当前开关分布确定为针对待测电路211的开关分布。备选地或附加地，可以将一个或多个编码成功率与编码成功率阈值进行比较以确定第一备选开关分布集合。第一备选开关分布集合中的每个备选开关分布具有高于编码成功率阈值的编码成功率。进一步地，可以将第一备选开关分布集合中具有最小稀疏度的备选开关分布确定为针对待测电路211的开关分布。

备选地，如果编码成功率没有达到编码成功率阈值但稀疏度达到稀疏度阈值，则可以将当前开关分布确定为针对待测电路211的开关分布。备选地，如果编码成功率没有达到编码成功率阈值且稀疏度没有达到编码成功率阈值，则可以增加稀疏度。基于经增加的稀疏度，可以确定新的一个或多个备选开关分布并重复步骤604和606，从而确定针对待测电路211的开关分布。

在一些实施例中，利用上述方法600可以分别使用随机策略和确定性(deterministic)策略来确定相应的开关分布。换句话说，可以使用随机策略来确定满足阈值条件的第一开关分布。还可以使用确定性策略来确定满足阈值条件的第二开关分布。可以进一步比较第一开关分布和第二开关分布的编码成功率和稀疏度中的至少一项来确定最终的开关分布。例如，如果第一开关分布和第二开关分布在测试集上的编码成功率的差值大于阈值δ，则选择编码成功率较高的开关分布作为最终的开关分布。相反，如果编码成功率的差值小于阈值δ，则选择稀疏度较小、也即使用更少编码位的开关分布作为最终的开关分布。

如上所述，基于所确定的行数目m和列数目n，可以使用随机策略或确定性策略按照均匀粒度确定一个或多个备选开关分布。例如，可以使用随机策略或确定性策略将与N个扫描链耦合的N个开关设置在二维开关矩阵电路中的多个节点处。多个节点可以是二维开关矩阵电路中行与列的节点中的一部分节点。可以基于行数目m和列数目n使用随机策略或确定性策略按照均匀粒度确定二维开关矩阵电路中待设置开关的多个节点。

在一些实施例中，基于所确定的多个节点，可以以随机的方式将多个开关设置在多个节点处以确定一个或多个备选开关分布。在一个实施例中，与相应扫描链耦合的每个开关可以被随机地排布在多个节点中的一个节点处。在另一实施例中，还可以以确定性的方式将多个开关设置在多个节点处以确定一个或多个备选开关分布。换句话说，与相应扫描链耦合的每个开关可以按照规则被排布在多个节点中的一个节点处。针对低功耗译码器，规则可以与扫描链的使用频率和使用相关性有关。针对掩码译码器，规则可以与扫描链的X态分布有关。

在一些实施例中，可以将多个开关按照对应的扫描链的使用频率以从中心到外围的螺旋方式设置在多个节点处，以确定一个或多个备选开关分布。多个开关中与多个扫描链中具有最高使用频率的扫描链对应的开关被设置在多个节点中位于中心的节点。具体地，可以基于测试包集合确定的扫描链的激活概率，并且按照激活概率从高到低来将扫描链从中心到外围进行螺旋绕排。

备选地或附加地，针对掩码译码器，可以将不含有X态的扫描链排在外围，然后按照扫描链中X态频率从高到低来将扫描链从中心到外围进行螺旋绕排。换句话说，与不含X态的扫描链耦合的开关分布在二维开关矩阵电路的外围，并且与X态频率最高的扫描链耦合的开关分布在二维开关矩阵电路的中心处的节点。

备选地或附加地，可以将多个开关按照对应的扫描链的使用相关性以从中心到外围的螺旋方式设置在多个节点处，以确定一个或多个备选开关分布。多个开关中在第一方向或第二方向上相邻的两个开关所对应的扫描链的使用相关性大于多个开关中在第一方向或第二方向上不相邻的另两个开关所对应的扫描链的使用相关性。扫描链的使用相关性可以指代每个扫描链与其他扫描链被同时使用的概率。

返回至图5的502，通过分析得到的扫描链的移位翻转率和寄存器的捕捉翻转率，可以用于在后续阶段对扫描链的移位功耗和捕捉功耗进行约束。此外，扫描链的移位翻转率和寄存器的捕捉翻转率还可以用于确定时钟门分布。

在504，电子设备可以可选地基于扫描链分布和寄存器分布，在针对故障的测试包中添加控制比特。在一个实施例中，电子设备可以针对第一测试故障生成第一初始向量包，并且确定与第一测试故障对应的第一测试比特位集合。例如，针对某个故障，初始向量包包括第一逻辑值序列“1xxxx01xxx”和第二逻辑值序列“xxx11xxxxx”。由于在一些比特位上需要呈现特定逻辑值，因此电子设备可以基于第一测试比特位集合，确定待关闭的时钟集合。例如，电子设备可以使用502中所得到的时钟门分布和和时钟控制比特位集合。当这些特定比特位所对应的时钟被关闭(例如通过将与门的一端设置为0)时，该时钟门所控制的寄存器就会保持该值(因为没有时钟激励来使能该寄存器)。电子设备继而可以基于待关闭的时钟集合，对第一初始向量包进行调整以生成第一测试包。即，电子设备可以设置第一初始向量包中的、用于关闭时钟的时钟门的逻辑值。可以理解，针对不同的故障，可以以类似的方式生成初始向量包并且继而生成相应的测试包，在此不再赘述。

通过这样的方式，可以在后续的仿真流程中清楚地知晓所对应的时钟门已经处于关闭状态，从而可以更加精确的计算扫描链的可能的逻辑值翻转率。虽然在此以使用502中分析的时钟门分布和时钟控制比特位集合的方式来关闭特定时钟，但是这仅是示意而非对本公开的范围进行限制。在506，诸如计算机之类的电子设备可以对多个测试包进行测试向量紧缩操作，以生成相应的中间测试向量。可以理解，针对不同的故障，可以生成不同的测试包。例如，针对100个故障，可以生成100个测试包，每个测试包包括针对不同扫描链的测试向量组合。例如，第一测试包可以针对扫描链211-1和扫描链211-3的测试向量组合。该测试向量组合例如可以包括针对扫描链211-1的第一测试向量“10xxxxxx011xxxxxxx”和针对扫描链211-3的第二测试向量“xxxxx1xxxxxxxxxxxx”，其中x表示未知态，即，逻辑值不确定的状态。

由于测试包的数目和所包含的比特位通常巨大，因此需要对多个测试包进行测试向量紧缩操作以减少测试包的数目和数据量。在一些实施例中，测试向量紧缩包括测试包合并和动态紧缩中的至少一项。在一个实施例中，一个测试包可以表示为1xxx1xx0，而另一个测试包可以表示为1x1xxxx0。考虑逻辑值兼容性之后，两个测试包可以合并为1x1x1xx0。这样，可以减少测试包的数目。可以理解，虽然在此以兼容性为例说明了测试包的合并，但是这仅是示意而非对本公开的范围进行限制。可以使用其它测试包合并的方案。在一些实施例中，一些测试包(例如合并之后的测试包)可能包括许多为“x”的比特位。在此情形下，可以对测试包执行动态紧缩(compact)操作，即，对一些为“x”的比特位填充比特值，以用于测试向量的融合(merge)。

在508，电子设备可以对经测试向量紧缩的中间测试包执行功耗检查。在一个实施例中，在执行测试包合并之后，可以对经合并的测试包执行功耗检查。在另一个实施例中，在执行动态紧缩之后，对经动态紧缩的测试包执行功耗检查。只有当测试向量紧缩后的测试向量在设定的阈值范围之内，这次测试向量紧缩才会被接受，否则测试向量紧缩操作会被取消。即，合并或动态紧缩不被接受。

具体而言，可以通过计算扫描链的寄存器的翻转率来确定功耗，这是因为翻转的数量基本上与测试功耗成比例。如上所述，在测试过程中，存在移位功耗和捕捉功耗这两类功耗。对移位功耗的翻转率fs计算遵循以下计算规则：

其中，n表示整个待测电路211中所含有的扫描链条数，p表示每条开启的扫描链的移位翻转率，p是在电路的预分析阶段通过仿真结果计算得出，对不同的的待测电路，p由电路本身的特性所决定。

针对捕捉功耗，按照时钟门控制寄存器的多少进行时钟门的关闭，控制寄存器多的时钟门会被优先考虑关闭。换言之，可以按照时钟门控制寄存器的数目来依次尝试关闭时钟并且检测其关闭之后的效果。例如，在每次时钟门关闭之后，根据更新后的测试向量重新计算计算当前待测电路中的逻辑值翻转率，计算的过程会遍历每个时钟门。规则如下：(1)若该时钟门关闭，该时钟门所控制的寄存器的逻辑值则不可翻转，则记这类寄存器的数目为n1；(2)若该时钟门打开，该时钟门所控制的寄存器的逻辑值可能翻转，则记这类寄存器的数目为n2；(3)若该时钟门未定义开启关闭状态，该时钟门所控制的寄存器的逻辑值则可能翻转，则记这类寄存器的数目为n3。整个待测电路211的捕捉翻转率fc计算如下，其中θ表示在电路分析阶段计算的寄存器捕捉阶段逻辑值翻转率：

在510，电子设备可以基于功耗检查的结果，调整测试包。在一个实施例中，电子设备响应于测试功耗高于第一阈值功耗，至少基于待测电路211的多个扫描链的控制时钟集对第一中间测试向量包进行调整，以生成第二中间测试向量包。在一个实施例中，测试功耗例如包括移位翻转率fs和捕捉翻转率fc中的至少一项，并且第一阈值功耗例如可以是参考翻转率。虽然在此以翻转率来体现测试功耗，但是这仅是示意而非对本公开的范围进行限制。可以使用其他属性或参数来表征测试功耗。控制时钟集例如包括针对各个寄存器的CK端的时钟的比特位集合，其例如可以用于关闭相应时钟。如上所述，在502的预分析阶段，可以获得时钟门分布和时钟控制比特位集合。进一步地，可以基于时钟门分布和时钟控制比特位集合来关闭相应的时钟。

在一个实施例中，在移位阶段中，电子设备可以对第一测试向量包和第二测试向量包进行合并，以生成合并测试向量包；确定与合并测试向量包对应的移位功耗；响应于移位功耗不高于第二阈值功耗，对合并测试向量包执行动态紧缩操作以生成第一中间测试向量包。通过首先检测移位功耗并且在移位功耗满足要求的情形下才进行动态紧缩操作，可以排除不符合移位功耗要求的测试向量，从而节省了后续的计算时间，这是因为移位功耗通常难于通过调整测试向量包来使得其满足移位功耗要求。

在另一实施例中，在移位之后的捕捉阶段中，电子设备如果确定经测试向量紧缩的合并测试包的功耗高于阈值功耗，则可以对合并测试包进行调整，以避免该测试向量紧缩不被接受而丢弃针对某个故障的测试包。在一个实施例中，电子设备可以使用贪心算法来调整合并测试包，具体如下面参见图7和图8所述。通过在测试向量生成的过程中，特别是在测试向量包紧缩操作阶段，检测经紧缩的中间测试向量包的测试功耗，并且对测试功耗高于阈值的测试向量包进行调整，可以显著提高测试向量包的利用率。测试向量包是针对各个故障所生成的，因此在更多的测试向量被使用，而不是被舍弃的情形下，可以针对更多的故障对测试电路进行检测。

图7示出了根据本公开的一些实施例的用于生成测试向量的方法的示意流程图。图7的方法700可以与图6的方法600结合，因此关于方法600描述的各个方面，可以选择性适用于方法700，本公开在此不再赘述。在701，电子设备可以确定目标故障列表。目标故障列表可以由设计人员输入或来自于其它设备，其包括了在仿真中针对待测电路211需要测试的故障。在702，电子设备判断是否针对目标故障列表中的所有故障的测试包都已经生成。在704，如果未完成，则从目标故障列表中挑选未生成测试包的故障，并且针对该故障生成测试包，并且将其加入测试包池。进一步地，还可以在此是在该测试包中添加控制比特，例如参见图5的504所述的控制比特。

在706，可选地，电子设备可以判断测试包池是否已满。可以理解，测试向量的测试包通常包含较多数据，测试包池也会随着测试包的加入而不断变大。通过判断测试包池是否已满，可以确保后续的操作能够正确执行而不至于给电子设备带来较大操作负担。在另一些实施例中，如果诸如计算机之类的电子设备的性能足够强，或者目标故障列表中的故障数目较少，则可以省略步骤706。

在708，在测试包池已满的情形下，电子设备可以执行测试包合并并且计算合并后的测试包的功耗。在一个实施例中，电子设备可以将第一测试包和第二测试包合并，并且计算合并后的移位功耗和捕捉功耗。如果移位功耗高于移位阈值功耗，拒绝将第一测试包与第二测试包进行合并，而是选择未经合并的第三测试包与第一测试包进行合并。如果移位功耗不高于移位阈值功耗，则进行捕捉功耗的判断。如果捕捉功耗不高于捕捉阈值功耗，则可以接受合并。如果捕捉功耗高于阈值功耗，则可以对合并测试包进行测试向量调整。例如，适量关闭一些时钟门以满足捕捉功耗的要求。如上所述，响应于测试功耗高于捕捉阈值功耗，对第一中间测试向量包中的第一时钟比特位集合进行调整，经调整的第一时钟比特位集合用于关闭控制时钟集合中的第一时钟，控制时钟集合用于控制多个扫描链中的寄存器，第一时钟是控制时钟集合中控制最多寄存器的时钟；以及响应于与经调整的第一中间测试向量包对应的捕捉功耗不高于第一阈值功耗，将经调整的第一中间测试向量包确定为第二中间测试向量包。通过调整中间测试向量包的时钟比特位，可以关闭一些时钟。由于时钟被关闭，扫描链中被配置为接收该时钟的寄存器因此无法改变其逻辑值。相应地，可以减少扫描链中的寄存器的逻辑值被翻转的数目，从而降低捕捉功耗。

如果无法通过调整来使得合并测试包的捕捉功耗低于捕捉功耗阈值，则可以拒绝第二测试包，而是使用第三测试包与第一测试包合并。可以理解，第三测试包和第一测试包的合并、功耗判断和比较与上面针对第一测试包和第二测试包所述的情形相似，在此不赘述。可以理解，针对测试包池中的所有测试包都可以使用贪心算法依次合并，直至所有测试包都已经被合并或被拒绝合并。

在710，与708类似，电子设备可以对测试包，例如经合并的测试包，执行如上所述的动态紧缩的操作，并且计算动态紧缩后的测试包的移位功耗、捕捉功耗是否满足相应功耗要求。仅在满足功耗要求的情形下，接受动态紧缩。进一步地，在捕捉功耗不满足要求的情形下，可以类似地关闭一些时钟门来调整，从而降低捕捉功耗。

可以理解，在708和710的情形下，在动态紧缩之后的扫描链的逻辑值在后续移位过程中，因为一些赋值而存在移位翻转率超过阈值翻转率的情形，因此可以针对调整之后的扫描链的移位功耗再进行一次移位功耗检测和判断。

虽然在上面以先执行708后执行710的顺序描述了测试向量紧缩，但是可以理解这仅是示意而非对本公开的范围进行限制。在一些实施例中，可以仅存在708和710中的任一项。在另一些实施例中，可以先执行710的步骤再执行708的步骤，本公开对此不进行限制。在712，电子设备可以进行仿真，对经测试向量紧缩的测试包集合进行分析，并且丢弃不合格的测试向量包。

图8示出了根据本公开的一些实施例的用于确定测试功耗的方法800的示意流程图。图8的方法800可以与图6的方法600和/或图7的方法700结合，因此关于方法600或700描述的各个方面，可以选择性适用于方法800，本公开在此不再赘述。如上所述，测试功耗基本上与扫描链中的存储器的逻辑值的翻转率成比例。在802，电子设备可以首先计算针对测试包的扫描链的移位翻转率，如上面的式子(6)所示。在804，由于捕捉功耗超过阈值，可以适量关闭第一时钟集，来进一步降低捕捉功耗。可以理解，扫描链的寄存器中的CK端口的时钟被关闭的情形下，寄存器的Q端的输出将不再改变。也即，时钟被关闭的寄存器的输出值将不会翻转，因此也降低了整体的翻转率，从而降低捕捉功耗。在806，电子设备可以计算关闭第一时钟集之后的移位翻转率。可以理解，由于需要关闭第一时钟集，因此多个扫描链中的一些寄存器需要被赋予一些逻辑值来关闭第一时钟集。在此情形下，测试包中的测试向量可能会改变，这会导致在移位过程中的移位翻转率的改变。因此，通过计算关闭第一时钟集之后的移位翻转率，可以避免移位功耗超阈值的情形的发生。

图9示出了根据本公开的一些实施例的电子设备900的示意性框图。电子设备900可以包括多个模块，以用于执行如图5-图8中所讨论的方法中的对应步骤。如图9所示，电子设备900包括生成单元902、测试功耗确定单元904、调整单元906和目标测试向量包确定单元908。生成单元902被配置为对第一测试向量包和第二测试向量包执行测试向量包紧缩操作，以生成第一中间测试向量包，第一测试向量包和第二测试向量包用于对待测电路进行测试。测试功耗确定单元904被配置为确定与第一中间测试向量包对应的测试功耗。调整单元906被配置为响应于测试功耗高于第一阈值功耗，至少基于待测电路的多个扫描链的控制时钟集对第一中间测试向量包进行调整，以生成第二中间测试向量包，控制时钟集用于控制多个扫描链中的多个寄存器。目标测试向量包确定单元908被配置为响应于经调整的第二中间测试向量包不高于第一阈值功耗，基于第二中间测试向量包，确定目标测试向量包。通过在测试向量生成的过程中，特别是在测试向量包紧缩操作阶段，检测经紧缩的中间测试向量包的测试功耗，并且对测试功耗高于阈值的测试向量包进行调整，可以显著提高测试向量包的利用率。测试向量包是针对各个故障所生成的，因此在更多的测试向量被使用，而不是被舍弃的情形下，可以针对更多的故障对测试电路进行检测。

在一些实施例中，生成单元902被进一步配置为：对第一测试向量包和第二测试向量包进行合并，以生成合并测试向量包；确定与合并测试向量包对应的移位功耗；响应于移位功耗不高于第二阈值功耗，对合并测试向量包执行动态紧缩操作以生成第一中间测试向量包。通过首先检测移位功耗并且在移位功耗满足要求的情形下才进行动态紧缩操作，可以排除不符合移位功耗要求的测试向量，从而节省了后续的计算时间，这是因为移位功耗通常难于通过调整测试向量包来使得其满足移位功耗要求。

在一些实施例中，生成单元902被进一步配置为：对第一测试向量包和第二测试向量包进行合并，以生成合并测试向量包；确定与合并测试向量包对应的移位功耗；响应于移位功耗不高于第二阈值功耗，对合并测试向量包执行动态紧缩操作以生成第一中间测试向量包。通过首先检测移位功耗并且在移位功耗满足要求的情形下才进行动态紧缩操作，可以排除不符合移位功耗要求的测试向量，从而节省了后续的计算时间，这是因为移位功耗通常难于通过调整测试向量包来使得其满足移位功耗要求。

在一些实施例中，测试功耗确定单元904被进一步配置为：确定与第一中间测试向量包对应的多个扫描链的捕捉翻转率；以及调整单元906被进一步配置为包括：响应于捕捉翻转率高于捕捉阈值翻转率，至少基于待测电路的多个扫描链的控制时钟集对第一中间测试向量包进行调整，以生成第二中间测试向量包。通过检测捕捉翻转率，可以以简易的方式确定测试功耗。

在一些实施例中，生成单元902被进一步配置为：确定与合并测试向量包对应的多个扫描链的移位翻转率；以及响应于移位翻转率不高于移位阈值翻转率，对合并测试向量包执行动态紧缩操作以生成第一中间测试向量包。通过检测移位翻转率，可以以简易的方式确定测试功耗。

在一些实施例中，调整单元906被进一步配置为：响应于测试功耗高于第一阈值功耗，对第一中间测试向量包中的第一时钟比特位集合进行调整，经调整的第一时钟比特位集合用于关闭控制时钟集合中的第一时钟，控制时钟集合用于控制多个扫描链中的寄存器，第一时钟是控制时钟集合中控制最多寄存器的时钟；以及响应于与经调整的第一中间测试向量包对应的捕捉功耗不高于第一阈值功耗，将经调整的第一中间测试向量包确定为第二中间测试向量包。通过调整中间测试向量包的时钟比特位，可以关闭一些时钟。由于时钟被关闭，扫描链中被配置为接收该时钟的寄存器因此无法改变其逻辑值。相应地，可以减少扫描链中的寄存器的逻辑值被翻转的数目，从而降低捕捉功耗。

在一些实施例中，生成单元902被进一步配置为：针对第一测试故障生成第一初始向量包；确定与第一测试故障对应的第一测试比特位集合；基于第一测试比特位集合，确定待关闭的时钟集合；以及基于待关闭的时钟集合，对第一初始向量包进行调整以生成第一测试向量包。在针对故障的测试过程中，如果针对某个故障需要关闭一个时钟门，可以使用与该时钟门对应的赋值组合来进行该时钟门的关闭。通过这样的方式，可以在后续的仿真流程中清楚地知晓所对应的时钟门已经处于关闭状态，从而可以更加精确的计算扫描链的可能的逻辑值翻转率。

在一些实施例中，电子设备900还包括：分布确定单元，被配置为基于用于表示待测电路的网表数据和针对待测电路的样本测试向量集，确定用于控制多个扫描链的时钟门分布和时钟控制比特位集合，时钟门分布表示多个时钟门与其分别控制的多个扫描链中的寄存器之间的对应关系，时钟门被配置为基于所接收的时钟控制比特位集合中的时钟控制比特位来关闭与时钟门对应的寄存器。在预分析阶段，可以对原始的待测电路进行少量的ATPG和仿真。在这个流程结束之后，可以获得待测电路中所使用到的扫描链分布和寄存器分布。通过对这些扫描链分布和寄存器分布的进一步分析，可以获得时钟门分布。时钟门分布可以在后续的针对故障的测试向量生成中，用于关闭时钟门，从而更加精确的计算扫描链的可能的逻辑值翻转率。

在一些实施例中，电子设备900还被配置为使用网表数据和样本测试向量集进行仿真，以确定针对待测电路的低功耗电路、多个扫描链中每个扫描链的逻辑值移位过程中的翻转率和多个扫描链中的每个寄存器在逻辑值捕捉阶段中的逻辑值翻转率中的至少一项。在一些实施例中，分布确定单元被进一步配置为基于网表数据和样本测试向量集，确定扫描链分布，扫描链分布表示多个扫描链中的在自动向量测试生成过程中所使用到的扫描链；基于网表数据和样本测试向量集，确定寄存器分布，寄存器分布表示多个扫描链中的多个寄存器中的在自动向量测试生成过程中所使用到的寄存器；以及基于扫描链分布和寄存器分布，确定时钟门分布和时钟控制比特位集合。通过分析获得上述数据，可以生成低功耗控制电路，该低功耗控制电路可以具有改进的编码能力并且使用更少的编码位。此外，通过分析得到的扫描链的移位翻转率和寄存器的捕捉翻转率，可以用于在后续阶段对扫描链的移位功耗和捕捉功耗进行约束。此外，扫描链的移位翻转率和寄存器的捕捉翻转率还可以用于确定时钟门分布。

图10示出了可以用来实施本公开的实施例的示例设备1000的示意性框图。如图所示，设备1000包括计算单元1001，其可以根据存储在随机存取存储器(RAM)和/或只读存储器(ROM)1002的计算机程序指令或者从存储单元1008加载到RAM 1003和/或ROM 1002中的计算机程序指令，来执行各种适当的动作和处理。在RAM 1003和/或ROM 1002中，还可存储设备1000操作所需的各种程序和数据。计算单元1001和RAM 1003和/或ROM 1002通过总线1004彼此相连。输入/输出(I/O)接口1005也连接至总线1004。

设备1000中的多个部件连接至I/O接口1005，包括：输入单元1006，例如键盘、鼠标等；输出单元1007，例如各种类型的显示器、扬声器等；存储单元1008，例如磁盘、光盘等；以及通信单元1009，例如网卡、调制解调器、无线通信收发机等。通信单元1009允许设备1000通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元1001可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元1001的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元1001执行上文所描述的各个方法和处理，例如方法500、600、700或800。例如，在一些实施例中，方法500、600、700或800可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1008。在一些实施例中，计算机程序的部分或者全部可以经由RAM和/或ROM和/或通信单元1009而被载入和/或安装到设备1000上。当计算机程序加载到RAM和/或ROM并由计算单元1001执行时，可以执行上文描述的方法300的一个或多个步骤。备选地，在其他实施例中，计算单元1001可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行方法500、600、700或800。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (19)

1.一种用于生成测试向量的方法，包括：

对第一测试包和第二测试包执行测试向量紧缩操作，以生成第一中间测试包，所述第一测试包和所述第二测试包用于对待测电路进行测试；

确定与所述第一中间测试包对应的测试功耗；

响应于所述测试功耗高于第一阈值功耗，至少基于所述待测电路的多个扫描链的控制时钟集对所述第一中间测试包进行调整，以生成第二中间测试包，所述控制时钟集用于控制所述多个扫描链中的多个寄存器；以及

响应于经调整的第二中间测试包不高于第一阈值功耗，基于所述第二中间测试包，确定目标测试包。

2.根据权利要求1所述的方法，其中生成所述第一中间测试包包括：

对所述第一测试包和所述第二测试包进行合并，以生成合并测试包；

确定与所述合并测试包对应的移位功耗；

响应于所述移位功耗不高于第二阈值功耗，对所述合并测试包执行动态紧缩操作以生成所述第一中间测试包。

3.根据权利要求1或2所述的方法，其中确定与所述第一中间测试包对应的测试功耗包括：确定与所述第一中间测试包对应的多个扫描链的捕捉翻转率；以及

生成所述第二中间测试包括：响应于所述捕捉翻转率高于捕捉阈值翻转率，至少基于所述待测电路的多个扫描链的控制时钟集对所述第一中间测试包进行调整，以生成第二中间测试包。

4.根据权利要求2或3所述的方法，其中确定与所述合并测试包对应的移位功耗包括：确定与所述合并测试包对应的多个扫描链的移位翻转率；以及

生成所述第一中间测试包括：响应于所述移位翻转率不高于移位阈值翻转率，对所述合并测试包执行动态紧缩操作以生成所述第一中间测试包。

5.根据权利要求1-4中任一项所述的方法，其中生成所述第二中间测试包括：

响应于所述测试功耗高于第一阈值功耗，对所述第一中间测试包中的第一时钟比特位集合进行调整，所述经调整的第一时钟比特位集合用于关闭控制时钟集合中的第一时钟，所述控制时钟集合用于控制所述多个扫描链中的寄存器，所述第一时钟是所述控制时钟集合中控制最多寄存器的时钟；以及

响应于与经调整的第一中间测试包对应的捕捉功耗不高于所述第一阈值功耗，将经调整的第一中间测试包确定为所述第二中间测试包。

6.根据权利要求1-5中任一项所述的方法，还包括：

针对第一测试故障生成所述第一初始向量包；

确定与所述第一测试故障对应的第一测试比特位集合；

基于所述第一测试比特位集合，确定待关闭的时钟集合；以及

基于所述待关闭的时钟集合，对所述第一初始向量包进行调整以生成所述第一测试包。

7.根据权利要求1-6中任一项所述的方法，还包括：

基于用于表示所述待测电路的网表数据和针对所述待测电路的样本测试向量集，确定用于控制多个扫描链的时钟门分布和时钟控制比特位集合，所述时钟门分布表示多个时钟门与其分别控制的多个扫描链中的寄存器之间的对应关系，所述时钟门被配置为基于所接收的时钟控制比特位集合中的时钟控制比特位来关闭与所述时钟门对应的寄存器。

8.根据权利要求7所述的方法，其中确定用于控制多个扫描链的时钟门分布和时钟控制比特位集合包括：

基于所述网表数据和所述样本测试向量集，确定扫描链分布，所述扫描链分布表示多个扫描链中的在自动向量测试生成过程中所使用到的扫描链；

基于所述网表数据和所述样本测试向量集，确定寄存器分布，所述寄存器分布表示多个扫描链中的多个寄存器中的在自动向量测试生成过程中所使用到的寄存器；以及

基于所述扫描链分布和所述寄存器分布，确定所述时钟门分布和所述时钟控制比特位集合。

9.一种计算机可读存储介质，存储多个程序，所述多个程序被配置为一个或多个处理器执行，所述多个程序包括用于执行权利要求1-8中任一项所述的方法的指令。

10.一种计算机程序产品，所述计算机程序产品包括多个程序，所述多个程序被配置为一个或多个处理器执行，所述多个程序包括用于执行权利要求1-8中任一项所述的方法的指令。

11.一种电子设备，包括：

一个或多个处理器；

包括计算机指令的存储器，所述计算机指令在由所述电子设备的所述一个或多个处理器执行时使得所述电子设备执行权利要求1-8中任一项所述的方法。

12.一种电子设备，包括：

生成单元，被配置为对第一测试包和第二测试包执行测试向量紧缩操作，以生成第一中间测试包，所述第一测试包和所述第二测试包用于对待测电路进行测试；

测试功耗确定单元，被配置为确定与所述第一中间测试包对应的测试功耗；

调整单元，被配置为响应于所述测试功耗高于第一阈值功耗，至少基于所述待测电路的多个扫描链的控制时钟集对所述第一中间测试包进行调整，以生成第二中间测试包，所述控制时钟集用于控制所述多个扫描链中的多个寄存器；以及

目标测试包确定单元，被配置为响应于经调整的第二中间测试包不高于第一阈值功耗，基于所述第二中间测试包，确定目标测试包。

13.根据权利要求12所述的电子设备，其中所述生成单元被进一步配置为：

对所述第一测试包和所述第二测试包进行合并，以生成合并测试包；

确定与所述合并测试包对应的移位功耗；

响应于所述移位功耗不高于第二阈值功耗，对所述合并测试包执行动态紧缩操作以生成所述第一中间测试包。

14.根据权利要求12或13所述的电子设备，其中所述测试功耗确定单元被进一步配置为：确定与所述第一中间测试包对应的多个扫描链的捕捉翻转率；以及

所述调整单元被进一步配置为包括：响应于所述捕捉翻转率高于捕捉阈值翻转率，至少基于所述待测电路的多个扫描链的控制时钟集对所述第一中间测试包进行调整，以生成第二中间测试包。

15.根据权利要求13或14所述的电子设备，其中所述生成单元被进一步配置为：

确定与所述合并测试包对应的多个扫描链的移位翻转率；以及

响应于所述移位翻转率不高于移位阈值翻转率，对所述合并测试包执行动态紧缩操作以生成所述第一中间测试包。

16.根据权利要求12-15中任一项所述的电子设备，其中所述调整单元被进一步配置为：

响应于所述测试功耗高于第一阈值功耗，对所述第一中间测试包中的第一时钟比特位集合进行调整，所述经调整的第一时钟比特位集合用于关闭控制时钟集合中的第一时钟，所述控制时钟集合用于控制所述多个扫描链中的寄存器，所述第一时钟是所述控制时钟集合中控制最多寄存器的时钟；以及

响应于与经调整的第一中间测试包对应的捕捉功耗不高于所述第一阈值功耗，将经调整的第一中间测试包确定为所述第二中间测试包。

17.根据权利要求12-16中任一项所述的电子设备，其中所述生成单元被进一步配置为：

针对第一测试故障生成所述第一初始向量包；

确定与所述第一测试故障对应的第一测试比特位集合；

基于所述第一测试比特位集合，确定待关闭的时钟集合；以及

基于所述待关闭的时钟集合，对所述第一初始向量包进行调整以生成所述第一测试包。

18.根据权利要求12-17中任一项所述的电子设备，还包括：

分布确定单元，被配置为基于用于表示所述待测电路的网表数据和针对所述待测电路的样本测试向量集，确定用于控制多个扫描链的时钟门分布和时钟控制比特位集合，所述时钟门分布表示多个时钟门与其分别控制的多个扫描链中的寄存器之间的对应关系，所述时钟门被配置为基于所接收的时钟控制比特位集合中的时钟控制比特位来关闭与所述时钟门对应的寄存器。

19.根据权利要求18所述的电子设备，其中所述分布确定单元被进一步配置为：

基于所述网表数据和所述样本测试向量集，确定扫描链分布，所述扫描链分布表示多个扫描链中的在自动向量测试生成过程中所使用到的扫描链；

基于所述网表数据和所述样本测试向量集，确定寄存器分布，所述寄存器分布表示多个扫描链中的多个寄存器中的在自动向量测试生成过程中所使用到的寄存器；以及

基于所述扫描链分布和所述寄存器分布，确定所述时钟门分布和所述时钟控制比特位集合。