CN110118922B - 集成电路输出端测试装置及集成电路 - Google Patents

Abstract

本发明实施例提供一种集成电路输出端测试装置及集成电路，包括输入态引脚、测试逻辑组合单元、功能单元、第一输入选择单元、第二输入选择单元、第三输入选择单元、待测试双向引脚、待测试三态引脚、待测试输出引脚、第一状态选择单元和第二状态选择单元，输入态引脚与测试逻辑组合单元的输入端连接；第一输入选择单元、第二输入选择单元和第三输入选择单元的输入端分别与测试逻辑组合单元和功能单元的输出端连接，第一输入选择单元的输出端与待测试双向引脚连接，第二输入选择单元的输出端与待测试三态引脚连接，第三输入选择单元的输出端与待测试输出引脚连接，第一状态选择单元与待测试双向引脚连接。用于提高对集成电路输出端的测试效率。

Description

集成电路输出端测试装置及集成电路

技术领域

本发明实施例涉及电路测试技术领域，尤其涉及一种集成电路输出端测试装置及集成电路。

背景技术

集成电路中包括多种类型的引脚，例如，输入引脚、输出引脚、双向引脚、和三态引脚等。在实际应用过程中，为了确保集成电路中各个引脚的正确性，需要对各个引脚进行测试。

集成电路中的多个引脚中，输出引脚、三态引脚和双向引脚具有输出功能，当需要对集成电路的输出性能进行测试时，需要对集成电路的输出引脚、三态引脚和双向引脚进行测试。在现有技术中，当需要对集成电路的输出性能进行测试时，需要为每一个输出引脚、三态引脚和双向引脚(下文简称被测输出端)加入一个边界扫描单元和测试控制逻辑，并通过联合测试工作组(Joint Test Action Group，简称JTAG)接口将状态值位移至边界扫描单元，以控制边界扫描单元的状态，进而实现将双向引脚和三态引脚设置为输入输出状态。通过边界扫描单元向每一个被测输出端输入一个初始化值(例如低电平“0”或高电平“1”)，并观测被测输出端输出的电平是否正确。

然而，在现有技术中，需要通过JTAG接口对边界扫描单元进行移位操作，步骤繁琐，导致对集成电路输出端的测试效率低下。

发明内容

本发明实施例提供一种集成电路输出端测试装置及集成电路，提高了对集成电路输出端的测试效率。

第一方面，本发明实施例提供一种集成电路输出端测试装置，包括：输入态引脚、测试逻辑组合单元、功能单元、第一输入选择单元、第二输入选择单元、第三输入选择单元、待测试双向引脚、待测试三态引脚、待测试输出引脚、第一状态选择单元、第二状态选择单元、其中，

所述输入态引脚与所述测试逻辑组合单元的输入端连接；

所述第一输入选择单元的输入端分别与所述测试逻辑组合单元的输出端和所述功能单元的输出端连接，所述第一输入选择单元的输出端与所述待测试双向引脚连接；

所述第二输入选择单元的输入端分别与所述测试逻辑组合单元的输出端和所述功能单元的输出端连接，所述第二输入选择单元的输出端与所述待测试三态引脚连接；

所述第三输入选择单元的输入端分别与所述测试逻辑组合单元的输出端和所述功能单元的输出端连接，所述第三输入选择单元的输出端与所述待测试输出引脚连接；

所述第一状态选择单元与所述待测试双向引脚连接，用于控制所述待测试双向引脚的状态；

所述第二状态选择单元与所述待测试三态引脚连接，用于控制所述待测试三态引脚的状态。

在一种可能的实施方式中，所述第一状态选择单元包括第一模式选择端、第一状态选择端和第二状态选择端，其中，

所述第一模式选择端用于将所述第一状态选择端或所述第二状态选择端使能；

所述第一状态选择端和所述第二状态选择端分别与所述待测试双向引脚连接，所述第一状态选择端或所述第二状态选择端用于控制所述待测试双向引脚的状态。

在另一种可能的实施方式中，所述待测试双向引脚包括公共端、第一三态缓冲器和第二三态缓冲器，其中，

所述公共端通过所述第一三态缓冲器与所述待测试双向引脚的输出端连接；

所述公共端还通过所述第二三态缓冲器与所述待测试双向引脚的输入端连接；

所述第一状态选择单元的输出端分别与所述第一三态缓冲器和所述第二三态缓冲器连接，用于控制所述第一三态缓冲器或所述第二三态缓冲器导通。

在另一种可能的实施方式中，所述第二状态选择单元包括第二模式选择端、第三状态选择端和第四状态选择端，其中，

所述第二模式选择端用于将所述第三状态选择端或所述第四状态选择端使能；

所述第三状态选择端和所述第四状态选择端分别与所述待测试三态引脚连接，所述第三状态选择端或所述第四状态选择端用于控制所述待测试三态引脚的状态。

在另一种可能的实施方式中，所述待测试三态引脚包括第三三态缓冲器，其中，

所述第二状态选择单元的输出端与所述第三三态缓冲器连接，用于控制所述第三三态缓冲器的导通。

在另一种可能的实施方式中，所述第一输入选择单元、所述第二输入选择单元和所述第三输入选择单元分别包括测试输入端、功能输入端和控制端，其中，

所述测试输入端与所述测试逻辑组合单元的输出端连接；

所述功能输入端与所述功能单元的输出端连接；

所述控制端分别与所述测试输入端和所述功能输入端连接。

在另一种可能的实施方式中，所述测试逻辑组合单元包括第一子逻辑组合单元、第二子逻辑组合单元和第三子逻辑组合单元，所述第一子逻辑组合单元、所述第二子逻辑组合单元和所述第三子逻辑组合单元中分别包括多个首尾相连的缓冲器和/或反相器，其中，

所述第一子逻辑组合单元中的第一个缓冲器或反相器的输入端与所述输入态引脚连接，所述第一子逻辑组合单元中的最后一个缓冲器或反相器的输出端与所述第一输入选择单元的输入端连接；

所述第二子逻辑组合单元中的第一个缓冲器或反相器的输入端与所述输入态引脚连接，所述第二子逻辑组合单元中的最后一个缓冲器或反相器的输出端与所述第二输入选择单元的输入端连接；

所述第三子逻辑组合单元中的第一个缓冲器或反相器的输入端与所述输入态引脚连接，所述第三子逻辑组合单元中的最后一个缓冲器或反相器的输出端与所述第三输入选择单元的输入端连接。

所述测试逻辑组合单元包括多个子逻辑组合单元，每一个子逻辑组合单元中包括多个首尾相连的缓冲器和/或反相器。

在另一种可能的实施方式中，各所述子逻辑组合单元的组合逻辑不同。

在另一种可能的实施方式中，第一输入选择单元为二选一数据选择器；或者，

第二输入选择单元为二选一数据选择器；和/或，

第三输入选择单元为二选一数据选择器；和/或，

第一状态选择单元为二选一数据选择器；和/或，

第二状态选择单元为二选一数据选择器。

第二方面，本发明实施例提供一种集成电路，包括上述第一方面任一项所述的集成电路输出端测试装置。

本发明实施例提供的集成电路输出端测试装置及集成电路，该测试装置包括：输入态引脚、测试逻辑组合单元、功能单元、第一输入选择单元、第二输出选择单元、第三输入选择单元、待测试双向引脚、待测试三态引脚、待测试输出引脚、第一状态选择单元、第二状态选择单元、其中，输入态引脚与测试逻辑组合单元的输入端连接；第一输入选择单元的输入端分别与测试逻辑组合单元的输出端和功能单元的输出端连接，第一输入选择单元的输出端与待测试双向引脚连接；第二输出选择单元的输入端分别与测试逻辑组合单元的输出端和功能单元的输出端连接，第二输出选择单元的输出端与待测试三态引脚连接；第三输入选择单元的输入端分别与测试逻辑组合单元的输出端和功能单元的输出端连接，第三输入选择单元的输出端与待测试输出引脚连接；第一状态选择单元与待测试双向引脚连接，用于控制待测试双向引脚的状态；第二状态选择单元与待测试三态引脚连接，用于控制待测试三态引脚的状态。在上述装置中，通过第一状态选择单元即可控制待测试双向引脚的状态，通过第二状态选择单元即可控制待测试三态引脚的状态，通过向一个输入态引脚输入测试数据，即可实现对多个被测输出端(待测试双向引脚、待测试三态引脚、和待测试输出引脚)进行测试，无需进行移位操作，测试过程简单方便，进而提高了对集成电路输出端的测试效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的集成电路输出端测试装置的结构示意图一；

图2为本发明实施例提供的集成电路输出端测试装置的结构示意图二。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的集成电路输出端测试装置的结构示意图一。请参见图1，包括：输入态引脚101、测试逻辑组合单元102、功能单元103、第一输入选择单元104、第二输入选择单元105、第三输入选择单元106、待测试双向引脚107、待测试三态引脚108、待测试输出引脚109、第一状态选择单元110、第二状态选择单元111、其中，

输入态引脚101与测试逻辑组合单元102的输入端连接.

第一输入选择单元104的输入端分别与测试逻辑组合单元102的输出端和功能单元103的输出端连接，第一输入选择单元104的输出端与待测试双向引脚107连接。

第二输出选择单元105的输入端分别与测试逻辑组合单元102的输出端和功能单元103的输出端连接，第二输出选择单元105的输出端与待测试三态引脚108连接。

第三输入选择单元106的输入端分别与测试逻辑组合单元102的输出端和功能单元103的输出端连接，第三输入选择单元106的输出端与待测试输出引脚109连接。

第一状态选择单元110与待测试双向引脚107连接，用于控制待测试双向引脚107的状态。

第二状态选择单元111与待测试三态引脚108连接，用于控制待测试三态引脚108的状态。

在图1所示的实施例中，可选的，输入态引脚101可以为设置为输入状态的双向引脚，也可以为输入引脚，优选为输入引脚。输入态引脚101用于接收一个电压值，将该电压值转化为内部逻辑可以识别的低电平“0”或者高电平“1”，并将识别得到的低电平“0”或者高电平“1”传输给测试逻辑组合单元102。

可选的，测试逻辑组合单元102可以为多种逻辑单元的组合，例如，测试逻辑组合单元102中可以包括逻辑单元，例如，缓存器、反相器等，在实际应用过程中，可以根据实际需要设计测试逻辑组合单元102中包括的逻辑单元。

可选的，测试逻辑组合单元102可以包括一个输出端，也可以包括多个输出端。

当测试逻辑组合单元102包括一个输出端时，该一个输出端可以分别与不同的输入选择单元(第一输入选择单元104、第二输入选择单元105和第三输入选择单元106)的输入端连接。此时，在测试逻辑组合单元102对低电平“0”或者高电平“1”进行处理之后，得到低电平“0”或者高电平“1”，并将得到的低电平“0”或者高电平“1”传输给各个输入选择单元，该种情况下，测试逻辑组合单元102向各个输入选择单元的输入相同。

当测试逻辑组合单元102包括多个输出端时，一个输出端可以和一个或多个输入选择单元连接。测试逻辑组合单元102的输入端和不同的输出端之间分别包括多个逻辑单元(缓存器和/或反相器)，测试逻辑组合单元102的输入端与不同的输出端之间包括的逻辑单元的种类和数量可以相同，也可以不同。该种情况下，测试逻辑组合单元102向各个输入选择单元的输入可能相同，也可能不同。

由上可知，通过测试逻辑组合单元可以向不同的输入选择单元输入相同或不同的电平，进而实现通过测试逻辑组合单元102向各个输入选择单元输入测试信号。

第一输入选择单元104的输入端分别与测试逻辑组合单元102的输出端和功能单元103的输出端连接，第一输入选择单元104的输出端与待测试双向引脚107连接。这样，第一输入选择单元104可以对测试逻辑组合单元102的输入、以及功能单元103的输入进行选择，并将选择的数据传输至待测试双向引脚107。例如，在测试模式下，第一输入选择单元104可以选择测试逻辑组合单元102的输入，并将测试逻辑组合单元102的输入传输给待测试双向引脚107。在功能模式下，第一输入选择单元104可以选择功能单元103的输入，并将功能单元103的输入传输给待测试双向引脚107。

第二输出选择单元105的输入端分别与测试逻辑组合单元102的输出端和功能单元103的输出端连接，第二输出选择单元105的输出端与待测试三态引脚108连接。这样，第二输出选择单元105可以对测试逻辑组合单元102的输入、以及功能单元103的输入进行选择，并将选择的数据传输至待测试三态引脚108。例如，在测试模式下，第二输出选择单元105可以选择测试逻辑组合单元102的输入，并将测试逻辑组合单元102的输入传输给待测试三态引脚108。在功能模式下，第二输出选择单元105可以选择功能单元103的输入，并将功能单元103的输入传输给待测试三态引脚108。

第三输入选择单元106的输入端分别与测试逻辑组合单元102的输出端和功能单元103的输出端连接，第三输入选择单元106的输出端与待测试输出引脚109连接。这样，第三输入选择单元106可以对测试逻辑组合单元102的输入、以及功能单元103的输入进行选择，并将选择的数据传输至待测试输出引脚109。例如，在测试模式下，第三输入选择单元106可以选择测试逻辑组合单元102的输入，并将测试逻辑组合单元102的输入传输给待测试输出引脚109。在功能模式下，第三输入选择单元106可以选择功能单元103的输入，并将功能单元103的输入传输给待测试输出引脚109。

待测试双向引脚107具有输入状态、输出状态和高阻状态。可以对待测试双向引脚107进行控制以调节待测试双向引脚107的状态。其中，当需要对待测试双向引脚107的输出性能进行测试时，需要将待测试双向引脚107的状态调节至输出状态。当待测试双向引脚107为输出状态时，待测试双向引脚107用于接收一个低电平“0”或者高电平“1”，并将该低电平“0”或者高电平“1”转化为对应的电压值。

每一个待测试双向引脚107对应一个第一状态选择单元110，第一状态选择单元110可以控制待测试双向引脚107的状态。在本发明实施例中，当需要对待测试双向引脚107进行测试时，则通过第一状态选择单元110将待测试双向引脚107的状态设置为输出状态。

待测试三态引脚108具有输出状态和高阻状态。可以对待测试三态引脚108进行控制以调节待测试三态引脚108的状态。其中，当需要对待测试三态引脚108的输出性能进行测试时，需要将待测试三态引脚108的状态调节至输出状态。当待测试三态引脚108为输出状态时，待测试三态引脚108用于接收一个低电平“0”或者高电平“1”，并将该低电平“0”或者高电平“1”转化为对应的电压值。

每一个待测试三态引脚108对应一个第二状态选择单元111，第二状态选择单元111可以控制待测试三态引脚108的状态。在本发明实施例中，当需要对待测试三态引脚108进行测试时，则通过第二状态选择单元111将待测试三态引脚108的状态设置为输出状态。

待测试输出引脚109用于接收一个低电平“0”或者高电平“1”，并将该低电平“0”或者高电平“1”转化为对应的电压值。

需要说明的是，集成电路输出端测试装置中包括的待测试双向引脚107、待测试三态引脚108、以及待测试输出引脚109的个数分别可以为一个，也可以为多个。

当然，在实际应用过程中，集成电路输出端测试装置中也可以仅包括待测试双向引脚107、待测试三态引脚108、以及待测试输出引脚109中的一种或多种引脚。例如，集成电路输出端测试装置也可以仅包括待测试双向引脚107和待测试输出引脚109。本领域技术人员可以理解的是，当集成电路输出端测试装置中不包括某一待测试引脚时，则集成电路输出端测试装置也可以不包括仅与该待测试引脚相关的结构。例如，当集成电路输出端测试装置不包括待测试双向引脚107时，则集成电路输出端测试装置也可以不包括待测试双向引脚对应的第一状态选择单元110和第一输入选择单元104。

下面，对通过图2实施例所示的集成电路输出端测试装置对被测输出端(待测试双向引脚107、待测试三态引脚108、和待测试输出引脚109)的测试过程进行详细说明。

可选的，可以通过VOH(输出高电压)/IOH(输出高电平负载电流)测量、以及VOL(输出低电压)/IOL(输出低电平负载电流)测量对待测试双向引脚107、待测试三态引脚108、和待测试输出引脚109进行测试。

VOH/IOH测量是指，向被测输出端(待测试双向引脚107、待测试三态引脚108、和待测试输出引脚109)输入一个高电平“1”，并观测被测输出端的输出，判断被测输出端是否能够将高电平“1”转换为对应的电压值。进一步的，根据VOH和IOH计算被测输出端的阻抗，并判断阻抗是否满足设计要求。

VOL/IOL测量是指，向被测输出端(待测试双向引脚107、待测试三态引脚108、和待测试输出引脚109)输入一个低电平“0”，并观测被测输出端的输出，判断被测输出端是否能够将低电平“0”转换为对应的电压值。进一步的，根据VOL和IOL计算被测输出端的阻抗，并判断阻抗是否满足设计要求。

当需要对被测输出端进行测试量时，先通过第一状态选择单元110将待测试双向引脚107的状态调节至输出状态，通过第二状态选择单元111将待测试三态引脚108的状态调节至输出状态。第一输入选择单元104、第二输出选择单元105、以及第三输入选择单元106分别选择测试逻辑组合单元102的输出结果，作为被测输出端的输入传输给被测输出端。

先向输入态引脚101输入一个电压值，输入态引脚101可以将该电压值转换为“0”或“1”。测试逻辑组合单元102对“0”或“1”进行逻辑组合之后，向输入选择单元输入“0”或“1”。假设向第一输入选择单元104输入的为“0”，向第二输出选择单元105输入的为“1”，向第三输入选择单元106输入的为“0”。

第一输入选择单元104将测试逻辑组合单元102的输入“0”传输给待测试双向引脚107，并获取待测试双向引脚107的输出电压，判断该输出电压是否小于预设低电压，若是，则确定待测试双向引脚107的功能正常。进一步的，还可以在待测试双向引脚107上施加一个电流值，并根据待测试双向引脚107的输出电压和该电流值，计算待测试双向引脚107上的阻抗，判断待测试双向引脚107上的阻抗是否满足预设要求。

第二输出选择单元105将测试逻辑组合单元102的输入“1”传输给待测试三态引脚108，并获取待测试三态引脚108的输出电压，判断该输出电压是否大于预设高电压，若是，则确定待测试三态引脚108的功能正常。进一步的，还可以在待测试三态引脚108上施加一个电流值，并根据待测试三态引脚108的输出电压和该电流值，计算待测试三态引脚108上的阻抗，判断待测试三态引脚108上的阻抗是否满足预设要求。

第三输入选择单元106将测试逻辑组合单元102的输入“0”传输给待测试输出引脚109，并获取待测试输出引脚109的输出电压，判断该输出电压是否小于预设低电压，若是，则确定待测试输出引脚109的功能正常。进一步的，还可以在待测试输出引脚109上施加一个电流值，并根据待测试输出引脚109的输出电压和该电流值，计算待测试输出引脚109上的阻抗，判断待测试输出引脚109上的阻抗是否满足预设要求。

本发明实施例提供的集成电路输出端测试装置包括：输入态引脚、测试逻辑组合单元、功能单元、第一输入选择单元、第二输出选择单元、第三输入选择单元、待测试双向引脚、待测试三态引脚、待测试输出引脚、第一状态选择单元、第二状态选择单元、其中，输入态引脚与测试逻辑组合单元的输入端连接；第一输入选择单元的输入端分别与测试逻辑组合单元的输出端和功能单元的输出端连接，第一输入选择单元的输出端与待测试双向引脚连接；第二输出选择单元的输入端分别与测试逻辑组合单元的输出端和功能单元的输出端连接，第二输出选择单元的输出端与待测试三态引脚连接；第三输入选择单元的输入端分别与测试逻辑组合单元的输出端和功能单元的输出端连接，第三输入选择单元的输出端与待测试输出引脚连接；第一状态选择单元与待测试双向引脚连接，用于控制待测试双向引脚的状态；第二状态选择单元与待测试三态引脚连接，用于控制待测试三态引脚的状态。在上述装置中，通过第一状态选择单元即可控制待测试双向引脚的状态，通过第二状态选择单元即可控制待测试三态引脚的状态，通过向一个输入态引脚输入测试数据，即可实现对多个被测输出端(待测试双向引脚、待测试三态引脚、和待测试输出引脚)进行测试，无需进行移位操作，测试过程简单方便，进而提高了对集成电路输出端的测试效率。

在图1所示实施例的基础上，下面，通过图2所示的实施例，对集成电路输出端测试装置的结构进行进一步详细说明。

图2为本发明实施例提供的集成电路输出端测试装置的结构示意图二。

请参见图2，第一状态选择单元110包括第一模式选择端T1、第一状态选择端TEN1和第二状态选择端OE1。其中，模式选择端用于将第一状态选择端TEN1或第二状态选择端OE1使能；第一状态选择端和第二状态选择端OE1分别与待测试双向引脚107连接，第一状态选择端TEN1或第二状态选择端OE1用于控制待测试双向引脚107的状态。

可选的，第一模式选择端T1可以分别与第一状态选择端TEN1的输入端和第二状态选择端OE1的输入端连接，以实现对第一状态选择端TEN1和第二状态选择端OE1进行控制。

在测试模式下，可以将第一模式选择端T1设置为高电平，以使第一状态选择端TEN1被使能，此时，可以通过第一状态选择端TEN1控制待测试双向引脚107的状态。例如，当第一状态选择端TEN1为高电平时，待测试双向引脚107的状态被设置为输入状态，当第一状态选择端TEN1为低电平时，待测试双向引脚107的状态被设置为输出状态。

在功能模式下，可以将第一模式选择端T1设置为低电平，以使第二状态选择端OE1被使能，此时，可以通过第二状态选择端OE1控制待测试双向引脚107的状态。例如，当第二状态选择端OE1为高电平时，待测试双向引脚107的状态被设置为输入状态，当第二状态选择端OE1为低电平时，待测试双向引脚107的状态被设置为输出状态。

可选的，图2实施例中所示的第一状态选择单元110可以为二选一数据选择器。

需要说明的是，图2只是以示例的形式示意第一状态选择单元110的一种结构，当然，在实际应用过程中，可以根据实际需要设计第一状态选择单元110，本发明实施例对此不作具体限定。

请参见图2，待测试双向引脚107包括公共端I/O、第一三态缓冲器OUT1和第二三态缓冲器ZI。其中，公共端I/O通过第一三态缓冲器OUT1与待测试双向引脚107的输出端连接；公共端I/O还通过第二三态缓冲器ZI与待测试双向引脚107的输入端连接；第一状态选择单元110的输出端分别与第一三态缓冲器OUT1和第二三态缓冲器ZI连接，用于控制第一三态缓冲器OUT1或第二三态缓冲器ZI导通。

在测试模式下，由第一状态选择端TEN1控制待测试双向引脚107的状态。即，当第一状态选择端TEN1为高电平时，第一三态缓冲器OUT1断开、第二三态缓冲器ZI导通，此时，待测试双向引脚107为输入状态。当第一状态选择端TEN1为低电平时，第一三态缓冲器OUT1导通、第二三态缓冲器ZI断开，此时，待测试双向引脚107为输出状态。

在功能模式下，由第二状态选择端OE1控制待测试双向引脚107的状态。即，当第二状态选择端OE1为高电平时，第一三态缓冲器OUT1断开、第二三态缓冲器ZI导通，此时，待测试双向引脚107为输入状态。当第二状态选择端OE1为低电平时，第一三态缓冲器OUT1导通、第二三态缓冲器ZI断开，此时，待测试双向引脚107为输出状态。

需要说明的是，图2只是以示例的形式示意双向引脚的一种结构，当然，在实际应用过程中，可以根据实际需要设计双向引脚，本发明实施例对此不作具体限定。

请参见图2，第二状态选择单元111包括第二模式选择端T2、第三状态选择端TEN2和第四状态选择端OE2，其中，第二模式选择端用于将第三状态选择端TEN2或第四状态选择端OE2使能；第三状态选择端TEN2和第四状态选择端OE2分别与待测试三态引脚108连接，第三状态选择端TEN2或第四状态选择端OE2用于控制待测试三态引脚108的状态。

可选的，第二模式选择端T2可以分别与第三状态选择端TEN2的输入端和第四状态选择端OE2的输入端连接，以实现将第三状态选择端TEN2或第四状态选择端OE2使能。

在测试模式下，可以将第二模式选择端T2设置为高电平，以使第三状态选择端TEN2被使能，此时，可以通过第三状态选择端TEN2控制待测试三态引脚108的状态。例如，当第三状态选择端TEN2为高电平时，待测试三态引脚108的状态被设置为高阻状态，当第三状态选择端TEN2为低电平时，待测试三态引脚108的状态被设置为输出状态。

在功能模式下，可以将第二模式选择端T2设置为低电平，以使第四状态选择端OE2被使能，此时，可以通过第四状态选择端OE2控制待测试双向引脚107的状态。例如，当第四状态选择端OE2为高电平时，待测试三态引脚108的状态被设置为高阻状态，当第四状态选择端OE2为低电平时，待测试三态引脚108的状态被设置为输出状态。

可选的，图2实施例中所示的第二状态选择单元111可以为二选一数据选择器。

需要说明的是，图2只是以示例的形式示意第二状态选择单元111的一种结构，当然，在实际应用过程中，可以根据实际需要设计第二状态选择单元111，本发明实施例对此不作具体限定。

请参见图2，待测试三态引脚108包括第三三态缓冲器OUT2，其中，第二状态选择单元111的输出端与第三三态缓冲器OUT2连接，用于控制第三三态缓冲器OUT2的导通。

请参见图2，第一输入选择单元104、第二输出选择单元105和第三输入选择单元106分别包括测试输入端I1、功能输入端I2和控制端T3，其中，测试输入端I1与测试逻辑组合单元102的输出端连接；功能输入端I2与功能单元103的输出端连接；控制端T3分别与测试输入端I1和功能输入端I2连接。

针对第一输入选择单元104、第二输出选择单元105和第三输入选择单元106中的任意一个输入选择单元，在测试模式下，可以将控制端T3设置为高电平，进而使得测试输入端I1与输入选择单元的输出端连通、功能输入端I2与输入选择单元的输出端断开，进而使得将测试逻辑组合单元102的输入传输给对应的被测输出端。

针对第一输入选择单元104、第二输出选择单元105和第三输入选择单元106中的任意一个输入选择单元，在功能模式下，可以将控制端T3设置为低电平，进而使得功能输入端I2与输入选择单元的输出端连通、测试输入端I1与输入选择单元的输出端断开，进而使得将功能单元103的输入传输给对应的被测输出端。

可选的，第一输入选择单元104、第二输出选择单元105和第三输入选择单元106可以为二选一数据选择器。

需要说明的是，图2只是以示例的形式示意第一输入选择单元104、第二输出选择单元105和第三输入选择单元106的一种结构，当然，在实际应用过程中，可以根据实际需要设计第一输入选择单元104、第二输出选择单元105和第三输入选择单元106，本发明实施例对此不作具体限定。

请参见图2，测试逻辑组合单元102包括第一子逻辑组合单元1021、第二子逻辑组合单元1022和第三子逻辑组合单元1023，第一子逻辑组合单元1021、第二子逻辑组合单元1022和第三子逻辑组合单元1023中分别包括多个首尾相连的缓冲器和/或反相器，其中，

第一子逻辑组合单元1021中的第一个缓冲器或反相器的输入端与输入态引脚连接，第一子逻辑组合单元1021中的最后一个缓冲器或反相器的输出端与第一输入选择单元104的输入端连接。

第二子逻辑组合单元1022中的第一个缓冲器或反相器的输入端与输入态引脚连接，第二子逻辑组合单元1022中的最后一个缓冲器或反相器的输出端与第二输入选择单元105的输入端连接。

第三子逻辑组合单元1023中的第一个缓冲器或反相器的输入端与输入态引脚连接，第三子逻辑组合单元1023中的最后一个缓冲器或反相器的输出端与第三输入选择单元106的输入端连接。

可选的，每一个子逻辑组合单元对应一个被测输出端。可以根据被测输出端的个数设置子逻辑组合单元的个数。

需要说明的是，图2只是以示例的形式示意测试逻辑组合单元102中包括的子逻辑组合单元的个数、以及各子逻辑组合单元中包括的逻辑单元的类型和个数，在实际应用过程中，可以根据实际需要设置测试逻辑组合单元102中包括的子逻辑组合单元的个数、以及各子逻辑组合单元中包括的逻辑单元的类型和个数。

可选的，各子逻辑组合单元的组合逻辑不同是指，各子逻辑组合单元中包括的逻辑单元的种类、或者逻辑单元的个数、或逻辑单元的排列顺序中的至少一种不同。

需要说明的是，图2只是以示例的形式示意测试逻辑组合单元102的一种结构，当然，在实际应用过程中，可以根据实际需要设计测试逻辑组合单元102，本发明实施例对此不作具体限定。

在图2实施例所示的装置中，通过第一状态选择单元即可控制待测试双向引脚的状态，通过第二状态选择单元即可控制待测试三态引脚的状态，通过向一个输入态引脚输入测试数据，即可实现对多个被测输出端(待测试双向引脚、待测试三态引脚、和待测试输出引脚)进行测试，无需进行移位操作，测试过程简单方便，进而提高了对集成电路输出端的测试效率。

本发明实施例还提供一种集成电路，该集成电路中包括上述图1或图2任意实施例所示的集成电路输出端测试装置。

最后应说明的是：以上各实施例仅用以说明本发明实施例的技术方案，而非对其限制；尽管参照前述各实施例对本发明实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例方案的范围。

Claims (9)

1.一种集成电路输出端测试装置，其特征在于，包括：输入态引脚、测试逻辑组合单元、功能单元、第一输入选择单元、第二输入选择单元、第三输入选择单元、待测试双向引脚、待测试三态引脚、待测试输出引脚、第一状态选择单元和第二状态选择单元，其中，所述输入态引脚与所述测试逻辑组合单元的输入端连接；

所述第一输入选择单元的输入端分别与所述测试逻辑组合单元的输出端和所述功能单元的输出端连接，所述第一输入选择单元的输出端与所述待测试双向引脚连接；

所述第二输入选择单元的输入端分别与所述测试逻辑组合单元的输出端和所述功能单元的输出端连接，所述第二输入选择单元的输出端与所述待测试三态引脚连接；

所述第三输入选择单元的输入端分别与所述测试逻辑组合单元的输出端和所述功能单元的输出端连接，所述第三输入选择单元的输出端与所述待测试输出引脚连接；

所述第一状态选择单元与所述待测试双向引脚连接，用于控制所述待测试双向引脚的状态；

所述第二状态选择单元与所述待测试三态引脚连接，用于控制所述待测试三态引脚的状态；

所述测试逻辑组合单元包括第一子逻辑组合单元、第二子逻辑组合单元和第三子逻辑组合单元，所述第一子逻辑组合单元、所述第二子逻辑组合单元和所述第三子逻辑组合单元中分别包括多个首尾相连的缓冲器和/或反相器，其中，

所述第一子逻辑组合单元中的第一个缓冲器或反相器的输入端与所述输入态引脚连接，所述第一子逻辑组合单元中的最后一个缓冲器或反相器的输出端与所述第一输入选择单元的输入端连接；

所述第二子逻辑组合单元中的第一个缓冲器或反相器的输入端与所述输入态引脚连接，所述第二子逻辑组合单元中的最后一个缓冲器或反相器的输出端与所述第二输入选择单元的输入端连接；

所述第三子逻辑组合单元中的第一个缓冲器或反相器的输入端与所述输入态引脚连接，所述第三子逻辑组合单元中的最后一个缓冲器或反相器的输出端与所述第三输入选择单元的输入端连接。

2.根据权利要求1所述的集成电路输出端测试装置，其特征在于，所述第一状态选择单元包括第一模式选择端、第一状态选择端和第二状态选择端，其中，

所述第一模式选择端用于将所述第一状态选择端或所述第二状态选择端使能；

所述第一状态选择端和所述第二状态选择端分别与所述待测试双向引脚连接，所述第一状态选择端或所述第二状态选择端用于控制所述待测试双向引脚的状态。

3.根据权利要求2所述的集成电路输出端测试装置，其特征在于，所述待测试双向引脚包括公共端、第一三态缓冲器和第二三态缓冲器，其中，

所述公共端通过所述第一三态缓冲器与所述待测试双向引脚的输出端连接；

所述公共端还通过所述第二三态缓冲器与所述待测试双向引脚的输入端连接；

所述第一状态选择单元的输出端分别与所述第一三态缓冲器和所述第二三态缓冲器连接，用于控制所述第一三态缓冲器或所述第二三态缓冲器导通。

4.根据权利要求1所述的集成电路输出端测试装置，其特征在于，所述第二状态选择单元包括第二模式选择端、第三状态选择端和第四状态选择端，其中，

所述第二模式选择端用于将所述第三状态选择端或所述第四状态选择端使能；

所述第三状态选择端和所述第四状态选择端分别与所述待测试三态引脚连接，所述第三状态选择端或所述第四状态选择端用于控制所述待测试三态引脚的状态。

5.根据权利要求4所述的集成电路输出端测试装置，其特征在于，所述待测试三态引脚包括第三三态缓冲器，其中，

所述第二状态选择单元的输出端与所述第三三态缓冲器连接，用于控制所述第三三态缓冲器的导通。

6.根据权利要求1-5任一项所述的集成电路输出端测试装置，其特征在于，所述第一输入选择单元、所述第二输入选择单元和所述第三输入选择单元分别包括测试输入端、功能输入端和控制端，其中，

所述测试输入端与所述测试逻辑组合单元的输出端连接；

所述功能输入端与所述功能单元的输出端连接；

所述控制端分别与所述测试输入端和所述功能输入端连接。

7.根据权利要求1所述的集成电路输出端测试装置，其特征在于，各所述子逻辑组合单元的组合逻辑不同。

8.根据权利要求7所述的集成电路输出端测试装置，其特征在于，

第一输入选择单元为二选一数据选择器；和/或，

第二输入选择单元为二选一数据选择器；和/或，

第三输入选择单元为二选一数据选择器；和/或，

第一状态选择单元为二选一数据选择器；和/或，

第二状态选择单元为二选一数据选择器。

9.一种集成电路，其特征在于，包括权利要求1-8任一项所述的集成电路输出端测试装置。

Images