JPH06168994A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06168994A JPH06168994A JP4320351A JP32035192A JPH06168994A JP H06168994 A JPH06168994 A JP H06168994A JP 4320351 A JP4320351 A JP 4320351A JP 32035192 A JP32035192 A JP 32035192A JP H06168994 A JPH06168994 A JP H06168994A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- input
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 入出力ピン数がネックとはならず、かつ比較
的小規模の半導体回路にも適合したテスト容易化回路の
組み込まれた半導体装置、およびそのテスト容易化回路
の利点を生かしテスト容易化を図った半導体装置の製造
方法を提供する。 【構成】 半導体集積回路のマクロセルブロックの周囲
に、信号入力用パッド、入力側マルチプレクサ、信号出
力用パッド、および出力側マルチプレクサを備え、この
半導体集積回路をパッケージに封止する前の所定のテス
ト段階で信号入力用パッドおよび信号出力用パッドに導
電ピンを立ててテストを行なう。
的小規模の半導体回路にも適合したテスト容易化回路の
組み込まれた半導体装置、およびそのテスト容易化回路
の利点を生かしテスト容易化を図った半導体装置の製造
方法を提供する。 【構成】 半導体集積回路のマクロセルブロックの周囲
に、信号入力用パッド、入力側マルチプレクサ、信号出
力用パッド、および出力側マルチプレクサを備え、この
半導体集積回路をパッケージに封止する前の所定のテス
ト段階で信号入力用パッドおよび信号出力用パッドに導
電ピンを立ててテストを行なう。
Description
【０００１】
【産業上の利用分野】本発明は、マクロセルブロックを
有する半導体装置と、その半導体装置の製造方法に関す
る。
有する半導体装置と、その半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】あらかじめ動作確認され入出力特性の既
知のあるまとまった機能を満たす、例えばＲＡＭやマク
ロセルをライブラリに登録しておき、特定の仕様の半導
体集積回路を構成する場合に、そのマクロセルと、その
半導体集積回路用に設計した回路とを組合せて所望の機
能を満足する半導体集積回路を構成する手法が広く採用
されている。
知のあるまとまった機能を満たす、例えばＲＡＭやマク
ロセルをライブラリに登録しておき、特定の仕様の半導
体集積回路を構成する場合に、そのマクロセルと、その
半導体集積回路用に設計した回路とを組合せて所望の機
能を満足する半導体集積回路を構成する手法が広く採用
されている。
【０００３】また近年の半導体集積回路の大規模化、高
集積化に伴い、半導体チップ上に作り込んだ半導体集積
回路の動作検証を如何にして行なうかが重要な課題とな
り種々のテスト手法が提案され試みられている。図２
は、従来行なわれている、半導体チップ内のマクロセル
の動作検証を行なう手法の一例を示した模式図である
（特開平４−２７８８３号公報参照）。
集積化に伴い、半導体チップ上に作り込んだ半導体集積
回路の動作検証を如何にして行なうかが重要な課題とな
り種々のテスト手法が提案され試みられている。図２
は、従来行なわれている、半導体チップ内のマクロセル
の動作検証を行なう手法の一例を示した模式図である
（特開平４−２７８８３号公報参照）。
【０００４】この図２には、マクロセルとしてＲＡＭ１
０が配置された半導体チップの、ＲＡＭ１０とそのＲＡ
Ｍ１０の動作検証を行なうための付随回路が示されてい
る。通常の動作時にはＲＡＭ１０以外のチップ内部回路
へ信号入力を行なうための入力セル１２の出力をマルチ
プレクサ１４にも接続しておく。また通常の動作時にお
けるＲＡＭ１０への入力を、直接ＲＡＭ１０に入力せず
にマルチプレクサ１４に入力する。マルチプレクサ１４
は、テストモード切換信号に応じて、通常の動作時に
は、通常の動作時においてＲＡＭ１０に入力される通常
ＲＡＭ入力をＲＡＭに向けて出力し、テストモード時に
は入力セル１２から入力されたテスト信号をＲＡＭ１０
に向けて出力する。
０が配置された半導体チップの、ＲＡＭ１０とそのＲＡ
Ｍ１０の動作検証を行なうための付随回路が示されてい
る。通常の動作時にはＲＡＭ１０以外のチップ内部回路
へ信号入力を行なうための入力セル１２の出力をマルチ
プレクサ１４にも接続しておく。また通常の動作時にお
けるＲＡＭ１０への入力を、直接ＲＡＭ１０に入力せず
にマルチプレクサ１４に入力する。マルチプレクサ１４
は、テストモード切換信号に応じて、通常の動作時に
は、通常の動作時においてＲＡＭ１０に入力される通常
ＲＡＭ入力をＲＡＭに向けて出力し、テストモード時に
は入力セル１２から入力されたテスト信号をＲＡＭ１０
に向けて出力する。
【０００５】またＲＡＭの出力側も同様であり、ＲＡＭ
１０の出力をマルチプレクサ１６に入力しておき、か
つ、チップ内部回路で生成された、通常の動作時に出力
セル１８から出力されるべき通常出力を直接出力セル１
８に入力せずにマルチプレクサ１６に入力する。マルチ
プレクサ１６は、テストモード切換信号に応じて、通常
の動作時には、通常動作時において出力セル１８を介し
て外部に出力すべき、チップ内部回路で生成された通常
出力を出力セル１８に向けて出力し、テストモード時に
はＲＡＭ１０から出力された信号を出力セル１８に向け
て出力する。
１０の出力をマルチプレクサ１６に入力しておき、か
つ、チップ内部回路で生成された、通常の動作時に出力
セル１８から出力されるべき通常出力を直接出力セル１
８に入力せずにマルチプレクサ１６に入力する。マルチ
プレクサ１６は、テストモード切換信号に応じて、通常
の動作時には、通常動作時において出力セル１８を介し
て外部に出力すべき、チップ内部回路で生成された通常
出力を出力セル１８に向けて出力し、テストモード時に
はＲＡＭ１０から出力された信号を出力セル１８に向け
て出力する。
【０００６】上記のように構成することにより、テスト
モード時には、入力セル１２がＲＡＭ１０のテスト信号
入力用、出力セル１８がＲＡＭ１０のテスト信号入力に
対応する応答信号出力用として用いられ、これによりＲ
ＡＭ１０をこの半導体チップに搭載された他の回路とは
切り離し、このＲＡＭ１０単独で動作検証することがで
きる。
モード時には、入力セル１２がＲＡＭ１０のテスト信号
入力用、出力セル１８がＲＡＭ１０のテスト信号入力に
対応する応答信号出力用として用いられ、これによりＲ
ＡＭ１０をこの半導体チップに搭載された他の回路とは
切り離し、このＲＡＭ１０単独で動作検証することがで
きる。
【０００７】図３は、半導体チップ内のマクロセルの動
作検証を行なう従来の他の手法を示した模式図である。
この図３には、チップ内部に組み込まれた、いわゆるＢ
ＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路
が示されている。ここでは、被検査マクロセル２０が動
作検証の対象とされ、マルチプレクサ２２、テストベク
トル生成回路２４、ＢＩＳＴ制御回路２６、判定回路２
８がチップに組み込まれている。
作検証を行なう従来の他の手法を示した模式図である。
この図３には、チップ内部に組み込まれた、いわゆるＢ
ＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路
が示されている。ここでは、被検査マクロセル２０が動
作検証の対象とされ、マルチプレクサ２２、テストベク
トル生成回路２４、ＢＩＳＴ制御回路２６、判定回路２
８がチップに組み込まれている。
【０００８】通常動作時は、マルチプレクサ２２は通常
動作時に被検査マクロセル２０に入力されるべき通常入
力を被検査マクロセル２０に送り込み、被検査マクロセ
ル２０では通常入力に対応する出力が生成される。テス
トモード時にはＢＩＳＴ制御回路２６によりマルチプレ
クサ２２にテストモード切替信号が送り込まれ、これに
よりマルチプレクサ２２はテストベクトル生成回路２４
の出力を被検査マクロセル２０に送り込むように切り換
えられる。テストベクトル生成回路２４は、ＢＩＳＴ制
御回路２６により制御されて被検査マクロセル２０のテ
スト信号を生成する回路であり、テストモード時にはこ
のテスト信号が被検査マクロセル２０に送り込まれ、被
検査マクロセル２０の出力が判定回路２８に入力され
る。判定回路２８には、テストベクトル生成回路２４で
生成されたテスト信号に対応する被検査マクロセル２０
の出力の期待値が記憶されており、判定回路ではこの期
待値と被検査マクロセル２０からの実際の出力とが比較
されてそれらが一致するか否かの検証が行なわれ、被検
査マクロセル２０の動作の良、不良が判定される。
動作時に被検査マクロセル２０に入力されるべき通常入
力を被検査マクロセル２０に送り込み、被検査マクロセ
ル２０では通常入力に対応する出力が生成される。テス
トモード時にはＢＩＳＴ制御回路２６によりマルチプレ
クサ２２にテストモード切替信号が送り込まれ、これに
よりマルチプレクサ２２はテストベクトル生成回路２４
の出力を被検査マクロセル２０に送り込むように切り換
えられる。テストベクトル生成回路２４は、ＢＩＳＴ制
御回路２６により制御されて被検査マクロセル２０のテ
スト信号を生成する回路であり、テストモード時にはこ
のテスト信号が被検査マクロセル２０に送り込まれ、被
検査マクロセル２０の出力が判定回路２８に入力され
る。判定回路２８には、テストベクトル生成回路２４で
生成されたテスト信号に対応する被検査マクロセル２０
の出力の期待値が記憶されており、判定回路ではこの期
待値と被検査マクロセル２０からの実際の出力とが比較
されてそれらが一致するか否かの検証が行なわれ、被検
査マクロセル２０の動作の良、不良が判定される。
【０００９】
【発明が解決しようとする課題】上述のように種々の動
作検証手法が提案されているが、図２に示す手法を採用
すると、この手法はマクロセルの入出力をチップの入出
力ピンを介して観測する手法であるため、例えば１６ビ
ットのアドレス信号を入力し１６ビットのデータを出力
するＲＡＭの動作検証を行なう場合、この動作検証の際
に１６個の入力ピンおよび１６個の出力ピンと、さらに
テストモード切替信号を入力するためのピン等、多数の
ピンをそのＲＡＭの動作検証に割り当てる必要があり、
半導体チップのピン数がネックとなってしまいその半導
体チップに十分にかつ容易にテストを行なうことのでき
る機能を備えることができない場合があるという問題が
ある。
作検証手法が提案されているが、図２に示す手法を採用
すると、この手法はマクロセルの入出力をチップの入出
力ピンを介して観測する手法であるため、例えば１６ビ
ットのアドレス信号を入力し１６ビットのデータを出力
するＲＡＭの動作検証を行なう場合、この動作検証の際
に１６個の入力ピンおよび１６個の出力ピンと、さらに
テストモード切替信号を入力するためのピン等、多数の
ピンをそのＲＡＭの動作検証に割り当てる必要があり、
半導体チップのピン数がネックとなってしまいその半導
体チップに十分にかつ容易にテストを行なうことのでき
る機能を備えることができない場合があるという問題が
ある。
【００１０】図３に示すＢＩＳＴ回路を組込む手法を採
用すると、このＢＩＳＴ回路用としてかなりのチップ面
積を占有してしまい、特に比較的小規模の半導体回路に
とっては、通常の動作時には用いられないＢＩＳＴ回路
がチップ面積を広く占有し、チップ面積の増大化、製造
コストの上昇を招くという問題がある。本発明は、上記
事情に鑑み、入出力ピン数がネックとはならず、かつ比
較的小規模の半導体回路にも適合したテスト容易化回路
の組み込まれた半導体装置、およびそのテスト容易化回
路の利点を生かしテスト容易化を図った半導体装置の製
造方法を提供することを目的とする。
用すると、このＢＩＳＴ回路用としてかなりのチップ面
積を占有してしまい、特に比較的小規模の半導体回路に
とっては、通常の動作時には用いられないＢＩＳＴ回路
がチップ面積を広く占有し、チップ面積の増大化、製造
コストの上昇を招くという問題がある。本発明は、上記
事情に鑑み、入出力ピン数がネックとはならず、かつ比
較的小規模の半導体回路にも適合したテスト容易化回路
の組み込まれた半導体装置、およびそのテスト容易化回
路の利点を生かしテスト容易化を図った半導体装置の製
造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成する本発
明の半導体装置は、所定の動作を行なうマクロセルブロ
ックと、マクロセルブロックの入力信号を生成する信号
生成回路と、マクロセルブロックの出力信号に基づいて
所定の動作を行なう信号消費回路とを備え、所期の動作
を行なう通常動作モードと回路の動作テストを行なうテ
ストモードとを有する半導体集積回路を具備した半導体
装置において、上記半導体集積回路が、 （１）マクロセルブロックの周囲に配置された、テスト
モード時にテスト信号を入力するための信号入力用パッ
ド （２）テストモードおよび通常動作モードに応じて、そ
れぞれ、信号入力用パッドから入力されたテスト信号お
よび信号生成回路で生成された入力信号をマクロセルブ
ロックに入力する入力側マルチプレクサ （３）マクロセルブロックの周囲に配置された、テスト
モード時に信号をピックアップするための信号出力用パ
ッド （４）テストモードおよび通常動作モードに応じて、マ
クロセルブロックの出力信号を、それぞれ、信号出力用
パッドおよび信号消費回路に伝送する出力側マルチプレ
クサ を有することを特徴とするものである。
明の半導体装置は、所定の動作を行なうマクロセルブロ
ックと、マクロセルブロックの入力信号を生成する信号
生成回路と、マクロセルブロックの出力信号に基づいて
所定の動作を行なう信号消費回路とを備え、所期の動作
を行なう通常動作モードと回路の動作テストを行なうテ
ストモードとを有する半導体集積回路を具備した半導体
装置において、上記半導体集積回路が、 （１）マクロセルブロックの周囲に配置された、テスト
モード時にテスト信号を入力するための信号入力用パッ
ド （２）テストモードおよび通常動作モードに応じて、そ
れぞれ、信号入力用パッドから入力されたテスト信号お
よび信号生成回路で生成された入力信号をマクロセルブ
ロックに入力する入力側マルチプレクサ （３）マクロセルブロックの周囲に配置された、テスト
モード時に信号をピックアップするための信号出力用パ
ッド （４）テストモードおよび通常動作モードに応じて、マ
クロセルブロックの出力信号を、それぞれ、信号出力用
パッドおよび信号消費回路に伝送する出力側マルチプレ
クサ を有することを特徴とするものである。
【００１２】また本発明の半導体装置製造方法は、所定
の動作を行なうマクロセルブロックと、該マクロセルブ
ロックの入力信号を生成する信号生成回路と、該マクロ
セルブロックの出力信号に基づいて所定の動作を行なう
信号消費回路とを備え、所期の動作を行なう通常動作モ
ードと回路の動作テストを行なうテストモードとを有す
る半導体集積回路を具備した半導体装置を製造する半導
体装置製造方法において、（１）上記半導体集積回路
に、マクロセルブロックの周囲に配置された、テストモ
ード時にテスト信号を入力するための信号入力用パッド
と、テストモードおよび通常動作モードに応じて、それ
ぞれ、信号入力用パッドから入力されたテスト信号およ
び信号生成回路で生成された入力信号をマクロセルブロ
ックに入力する入力側マルチプレクサと、マクロセルブ
ロックの周囲に配置された、テストモード時に信号をピ
ックアップするための信号出力用パッドと、テストモー
ドおよび通常動作モードに応じて、マクロセルブロック
の出力信号を、それぞれ、信号出力用パッドおよび信号
消費回路に伝送する出力側マルチプレクサを作り込んで
おき、（２）この半導体集積回路をパッケージに封止す
る前の所定のテスト段階で、信号入力用パッドおよび信
号出力用パッドに導電ピンを立て該導電ピンを経由して
テスト信号を入力するとともにマクロセルブロックの出
力信号をピックアップしてテストを行ない、（３）その
後、この半導体集積回路をパッケージに封止することを
特徴とするものである。
の動作を行なうマクロセルブロックと、該マクロセルブ
ロックの入力信号を生成する信号生成回路と、該マクロ
セルブロックの出力信号に基づいて所定の動作を行なう
信号消費回路とを備え、所期の動作を行なう通常動作モ
ードと回路の動作テストを行なうテストモードとを有す
る半導体集積回路を具備した半導体装置を製造する半導
体装置製造方法において、（１）上記半導体集積回路
に、マクロセルブロックの周囲に配置された、テストモ
ード時にテスト信号を入力するための信号入力用パッド
と、テストモードおよび通常動作モードに応じて、それ
ぞれ、信号入力用パッドから入力されたテスト信号およ
び信号生成回路で生成された入力信号をマクロセルブロ
ックに入力する入力側マルチプレクサと、マクロセルブ
ロックの周囲に配置された、テストモード時に信号をピ
ックアップするための信号出力用パッドと、テストモー
ドおよび通常動作モードに応じて、マクロセルブロック
の出力信号を、それぞれ、信号出力用パッドおよび信号
消費回路に伝送する出力側マルチプレクサを作り込んで
おき、（２）この半導体集積回路をパッケージに封止す
る前の所定のテスト段階で、信号入力用パッドおよび信
号出力用パッドに導電ピンを立て該導電ピンを経由して
テスト信号を入力するとともにマクロセルブロックの出
力信号をピックアップしてテストを行ない、（３）その
後、この半導体集積回路をパッケージに封止することを
特徴とするものである。
【００１３】
【作用】本発明は、半導体集積回路のマクロセルブロッ
クの周囲に、信号入力用パッド、入力側マルチプレク
サ、信号出力用パッド、および出力側マルチプレクサを
備えたものであるため、この半導体集積回路をパッケー
ジに封止する前の所定のテスト段階で信号入力用パッド
および信号出力用パッドに導電ピンを立ててテストを行
なうことができ、このためパッケージの入出力ピン数が
ネックとはならず、しかも単に信号入力用パッド、信号
出力用パッド、マルチプレクサ等を配置するだけの極く
僅かな面積増加だけで済み、比較的小規模の半導体回路
のテストにも適合する。
クの周囲に、信号入力用パッド、入力側マルチプレク
サ、信号出力用パッド、および出力側マルチプレクサを
備えたものであるため、この半導体集積回路をパッケー
ジに封止する前の所定のテスト段階で信号入力用パッド
および信号出力用パッドに導電ピンを立ててテストを行
なうことができ、このためパッケージの入出力ピン数が
ネックとはならず、しかも単に信号入力用パッド、信号
出力用パッド、マルチプレクサ等を配置するだけの極く
僅かな面積増加だけで済み、比較的小規模の半導体回路
のテストにも適合する。
【００１４】尚、半導体回路の内部にパッドを備えるこ
とは、特開平２−１９１３５９号公報にも提案されてい
るが、これはマクロセルのテスト用としてパッドを備え
たものではなく、また、ここにはマルチプレクサによる
切換えを行なうことも提案されていない。
とは、特開平２−１９１３５９号公報にも提案されてい
るが、これはマクロセルのテスト用としてパッドを備え
たものではなく、また、ここにはマルチプレクサによる
切換えを行なうことも提案されていない。
【００１５】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明に係る半導体集積回路の、マクロセルブロ
ックおよびその周辺回路を示した概略構成ブロック図で
ある。被検査対象マクロセルブロック１００の入力端子
１０１ａ，…，１０１ｍには各入力側マルチプレクサ１
１０ａ，…，１１０ｍの出力がそれぞれ接続されてい
る。またこれら各入力側マルチプレクサ１１０ａ，…，
１１０ｍには、この半導体集積回路内の、マクロセルブ
ロック１００の入力信号を生成する図示しない信号生成
回路の出力（通常入力）と、テスト信号入力用の各テス
トパッド１２０ａ，…，１２０ｍが接続されている。
１は、本発明に係る半導体集積回路の、マクロセルブロ
ックおよびその周辺回路を示した概略構成ブロック図で
ある。被検査対象マクロセルブロック１００の入力端子
１０１ａ，…，１０１ｍには各入力側マルチプレクサ１
１０ａ，…，１１０ｍの出力がそれぞれ接続されてい
る。またこれら各入力側マルチプレクサ１１０ａ，…，
１１０ｍには、この半導体集積回路内の、マクロセルブ
ロック１００の入力信号を生成する図示しない信号生成
回路の出力（通常入力）と、テスト信号入力用の各テス
トパッド１２０ａ，…，１２０ｍが接続されている。
【００１６】またマクロセルブロック１００の出力端子
１０２ａ，…，１０２ｎは、出力側マルチプレクサ１４
０ａ，…，１４０ｎに接続されており、マクロセルブロ
ック１００の出力はこれら出力側マルチプレクサ１４０
ａ，…，１４０ｎに入力され、通常動作モードにおいて
は、マクロセルブロック１００の出力はこれら出力側マ
ルチプレクサ１４０ａ，…，１４０ｎを介して、マクロ
セルブロック１００の出力信号に基づいて所定の動作を
行なう信号消費回路（図示せず）に向けて出力され、一
方、テストモード時には信号出力用のテストパッド１５
０ａ，…，１５０ｎに向けて出力される。
１０２ａ，…，１０２ｎは、出力側マルチプレクサ１４
０ａ，…，１４０ｎに接続されており、マクロセルブロ
ック１００の出力はこれら出力側マルチプレクサ１４０
ａ，…，１４０ｎに入力され、通常動作モードにおいて
は、マクロセルブロック１００の出力はこれら出力側マ
ルチプレクサ１４０ａ，…，１４０ｎを介して、マクロ
セルブロック１００の出力信号に基づいて所定の動作を
行なう信号消費回路（図示せず）に向けて出力され、一
方、テストモード時には信号出力用のテストパッド１５
０ａ，…，１５０ｎに向けて出力される。
【００１７】各入力側マルチプレクサ１１０ａ，…，１
１０ｍおよび各出力側マルチプレクサ１４０ａ，…，１
４０ｎの信号切替端子は、入力セル１６０に接続されて
おり、通常の動作モードにおいては入力側マルチプレク
サ１１０ａ，…，１１０ｍは信号生成回路（図示せず）
で生成された通常入力をマクロセルブロック１１０に入
力し、出力側マルチプレクサ１４０ａ，…，１４０ｎは
マクロセルブロック１００の出力を信号消費回路（図示
せず）に向けて通常出力として出力する。入力セルを経
由してテストモード切替信号が送り込まれると、各入力
側マルチプレクサ１１０ａ，…，１１０ｍは各テストパ
ッド１２０ａ，…，１２０ｍとマクロセルブロック１０
０の各入力端子１０１ａ，…，１０１ｍとを接続するよ
うに切替わり、またこれとともに各出力側マルチプレク
サ１４０ａ，…，１４０ｎはマクロセルブロック１００
の各出力端子１０２ａ，…，１０２ｎを各テストパッド
１５０ａ，…，１５０ｎに接続するように切替わる。
１０ｍおよび各出力側マルチプレクサ１４０ａ，…，１
４０ｎの信号切替端子は、入力セル１６０に接続されて
おり、通常の動作モードにおいては入力側マルチプレク
サ１１０ａ，…，１１０ｍは信号生成回路（図示せず）
で生成された通常入力をマクロセルブロック１１０に入
力し、出力側マルチプレクサ１４０ａ，…，１４０ｎは
マクロセルブロック１００の出力を信号消費回路（図示
せず）に向けて通常出力として出力する。入力セルを経
由してテストモード切替信号が送り込まれると、各入力
側マルチプレクサ１１０ａ，…，１１０ｍは各テストパ
ッド１２０ａ，…，１２０ｍとマクロセルブロック１０
０の各入力端子１０１ａ，…，１０１ｍとを接続するよ
うに切替わり、またこれとともに各出力側マルチプレク
サ１４０ａ，…，１４０ｎはマクロセルブロック１００
の各出力端子１０２ａ，…，１０２ｎを各テストパッド
１５０ａ，…，１５０ｎに接続するように切替わる。
【００１８】以上のように構成された半導体回路のテス
トを行なうには、この半導体回路をパッケージに封止す
る前の、製造工程中の所定のテスト段階において、各テ
ストパッド１２０ａ，…，１２０ｍ；１５０ａ，…，１
５０ｎにテスト装置（図示せず）のピンを立て、また入
力セル１６０のパッドにもピンを立て、入力セル１６０
のパッドに立てられたピンを介してテストモード切替信
号を送り込むとともに、各テストパッド１２０ａ，…，
１２０ｍからテスト信号を送り込み、これによりマクロ
セルブロック１００で生成された出力を各テストパッド
１５０ａ，…，１５０ｍでピックアップする。これによ
りマクロセルブロック１００の動作検証が行なわれる。
この動作検証の結果良品と判定された半導体回路につい
てその後の製造工程を進め、パッケージに封止し半導体
装置として完成させる。
トを行なうには、この半導体回路をパッケージに封止す
る前の、製造工程中の所定のテスト段階において、各テ
ストパッド１２０ａ，…，１２０ｍ；１５０ａ，…，１
５０ｎにテスト装置（図示せず）のピンを立て、また入
力セル１６０のパッドにもピンを立て、入力セル１６０
のパッドに立てられたピンを介してテストモード切替信
号を送り込むとともに、各テストパッド１２０ａ，…，
１２０ｍからテスト信号を送り込み、これによりマクロ
セルブロック１００で生成された出力を各テストパッド
１５０ａ，…，１５０ｍでピックアップする。これによ
りマクロセルブロック１００の動作検証が行なわれる。
この動作検証の結果良品と判定された半導体回路につい
てその後の製造工程を進め、パッケージに封止し半導体
装置として完成させる。
【００１９】このように本実施例では、マクロセルブロ
ック１００を備えた半導体集積回路の内部に、マクロセ
ルブロック１００のテストを行なうためのテストパッド
１２０ａ，…，１２０ｍ；１５０ａ，…，１５０ｎを配
置し、通常の入出力とテスト時の入出力をマルチプレク
サ１１０ａ，…，１１０ｍ；１４０ａ，…，１４０ｎで
切替える構成としたため、テスト用のチップ面積の増加
は僅かで済み、したがって比較的小規模の半導体回路に
も適合し、かつ入出力ピン数がネックとなることもな
い。
ック１００を備えた半導体集積回路の内部に、マクロセ
ルブロック１００のテストを行なうためのテストパッド
１２０ａ，…，１２０ｍ；１５０ａ，…，１５０ｎを配
置し、通常の入出力とテスト時の入出力をマルチプレク
サ１１０ａ，…，１１０ｍ；１４０ａ，…，１４０ｎで
切替える構成としたため、テスト用のチップ面積の増加
は僅かで済み、したがって比較的小規模の半導体回路に
も適合し、かつ入出力ピン数がネックとなることもな
い。
【００２０】
【発明の効果】以上説明したように、本発明は、半導体
集積回路のマクロセルブロックの周囲に、信号入力用パ
ッド、入力側マルチプレクサ、信号出力用パッド、およ
び出力側マルチプレクサを備えたものであるため、この
半導体集積回路をパッケージに封止する前の所定のテス
ト段階で信号入力用パッドおよび信号出力用パッドに導
電ピンを立ててテストを行なうことができる。したがっ
てテストのためのチップ面積の増加は僅かであって比較
的小規模の半導体回路にも適合する。また多数の入出力
ピンを用いる必要はなく入出力ピンの本数がネックとな
って十分かつ容易なテストが妨げられることもない。
集積回路のマクロセルブロックの周囲に、信号入力用パ
ッド、入力側マルチプレクサ、信号出力用パッド、およ
び出力側マルチプレクサを備えたものであるため、この
半導体集積回路をパッケージに封止する前の所定のテス
ト段階で信号入力用パッドおよび信号出力用パッドに導
電ピンを立ててテストを行なうことができる。したがっ
てテストのためのチップ面積の増加は僅かであって比較
的小規模の半導体回路にも適合する。また多数の入出力
ピンを用いる必要はなく入出力ピンの本数がネックとな
って十分かつ容易なテストが妨げられることもない。
【図面の簡単な説明】
【図１】本発明に係る半導体集積回路の、マクロセルブ
ロックおよびその周辺回路を示した概略構成ブロック図
である。
ロックおよびその周辺回路を示した概略構成ブロック図
である。
【図２】従来行なわれている、半導体チップ内のマクロ
セルの動作検証を行なう手法の一例を示した模式図であ
る。
セルの動作検証を行なう手法の一例を示した模式図であ
る。
【図３】半導体チップ内のマクロセルの動作検証を行な
う従来の他の手法を示した模式図である。
う従来の他の手法を示した模式図である。
【符号の説明】 １００ マクロセルブロック １０１ａ，…，１０１ｍ 入力端子 １０２ａ，…，１０２ｎ 出力端子 １１０ａ，…，１１０ｍ 入力側マルチプレクサ １２０ａ，…，１２０ｍ テストパッド １４０ａ，…，１４０ｎ 出力側マルチプレクサ １５０ａ，…，１５０ｎ テストパッド １６０ 入力セル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｔ 8427−4Ｍ
Claims (2)
- 【請求項１】 所定の動作を行なうマクロセルブロック
と、該マクロセルブロックの入力信号を生成する信号生
成回路と、該マクロセルブロックの出力信号に基づいて
所定の動作を行なう信号消費回路とを備え、所期の動作
を行なう通常動作モードと回路の動作テストを行なうテ
ストモードとを有する半導体集積回路を具備した半導体
装置において、 前記半導体集積回路が、 前記マクロセルブロックの周囲に配置された、前記テス
トモード時にテスト信号を入力するための信号入力用パ
ッドと、 前記テストモードおよび前記通常動作モードに応じて、
それぞれ、前記信号入力用パッドから入力されたテスト
信号および前記信号生成回路で生成された入力信号を前
記マクロセルブロックに入力する入力側マルチプレクサ
と、 前記マクロセルブロックの周囲に配置された、前記テス
トモード時に信号をピックアップするための信号出力用
パッドと、 前記テストモードおよび前記通常動作モードに応じて、
前記マクロセルブロックの出力信号を、それぞれ、前記
信号出力用パッドおよび前記信号消費回路に伝送する出
力側マルチプレクサとを有することを特徴とする半導体
装置。 - 【請求項２】 所定の動作を行なうマクロセルブロック
と、該マクロセルブロックの入力信号を生成する信号生
成回路と、該マクロセルブロックの出力信号に基づいて
所定の動作を行なう信号消費回路とを備え、所期の動作
を行なう通常動作モードと回路の動作テストを行なうテ
ストモードとを有する半導体集積回路を具備した半導体
装置を製造する半導体装置製造方法において、 前記半導体集積回路に、前記マクロセルブロックの周囲
に配置された、前記テストモード時にテスト信号を入力
するための信号入力用パッドと、前記テストモードおよ
び前記通常動作モードに応じて、それぞれ、前記信号入
力用パッドから入力されたテスト信号および前記信号生
成回路で生成された入力信号を前記マクロセルブロック
に入力する入力側マルチプレクサと、前記マクロセルブ
ロックの周囲に配置された、前記テストモード時に信号
をピックアップするための信号出力用パッドと、前記テ
ストモードおよび前記通常動作モードに応じて、前記マ
クロセルブロックの出力信号を、それぞれ、前記信号出
力用パッドおよび前記信号消費回路に伝送する出力側マ
ルチプレクサを作り込んでおき、 該半導体集積回路をパッケージに封止する前の所定のテ
スト段階で、前記信号入力パッドおよび前記信号出力パ
ッドに導電ピンを立て該導電ピンを経由してテスト信号
を入力するとともに前記マクロセルブロックの出力信号
をピックアップしてテストを行ない、 その後、該半導体集積回路をパッケージに封止すること
を特徴とする半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4320351A JPH06168994A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4320351A JPH06168994A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06168994A true JPH06168994A (ja) | 1994-06-14 |
Family
ID=18120511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4320351A Withdrawn JPH06168994A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06168994A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311501A (ja) * | 2006-05-17 | 2007-11-29 | Nec Electronics Corp | 半導体装置及びその設計方法 |
| JP2008269669A (ja) * | 2007-04-17 | 2008-11-06 | Renesas Technology Corp | 半導体装置及びデータ処理システム |
| CN110118922A (zh) * | 2018-02-07 | 2019-08-13 | 龙芯中科技术有限公司 | 集成电路输出端测试装置及集成电路 |
-
1992
- 1992-11-30 JP JP4320351A patent/JPH06168994A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311501A (ja) * | 2006-05-17 | 2007-11-29 | Nec Electronics Corp | 半導体装置及びその設計方法 |
| JP2008269669A (ja) * | 2007-04-17 | 2008-11-06 | Renesas Technology Corp | 半導体装置及びデータ処理システム |
| CN110118922A (zh) * | 2018-02-07 | 2019-08-13 | 龙芯中科技术有限公司 | 集成电路输出端测试装置及集成电路 |
| CN110118922B (zh) * | 2018-02-07 | 2022-02-15 | 龙芯中科技术股份有限公司 | 集成电路输出端测试装置及集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2659095B2 (ja) | ゲートアレイ及びメモリを有する半導体集積回路装置 | |
| US6825683B1 (en) | System and method for testing multiple integrated circuits that are in the same package | |
| US6546512B1 (en) | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit | |
| US7904770B2 (en) | Testing circuit split between tiers of through silicon stacking chips | |
| US20030074611A1 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
| JP2001338953A (ja) | 半導体試験装置、半導体試験方法および半導体装置 | |
| US20040128598A1 (en) | Integrated circuit device including a scan test circuit and methods of testing the same | |
| TW201318133A (zh) | 半導體裝置 | |
| US6694463B2 (en) | Input/output continuity test mode circuit | |
| CN100407423C (zh) | 半导体器件以及半导体封装 | |
| JPH06168994A (ja) | 半導体装置およびその製造方法 | |
| CN113438799B (zh) | 老化电路板，老化测试结构及方法 | |
| US5396500A (en) | Semiconductor integrated circuit device with fault detecting function | |
| JPH09127188A (ja) | 集積回路を作る方法およびウェハ上のダイを検査するためのシステム | |
| US20060053355A1 (en) | Semiconductor integrated circuit device | |
| US20030080335A1 (en) | Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device | |
| JPS62188980A (ja) | 論理集積回路 | |
| US6727584B2 (en) | Semiconductor module | |
| JP2004205352A (ja) | 接続検査機能付きｌｓｉ | |
| JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
| JP2001343432A (ja) | バウンダリスキャン回路およびその方法 | |
| Aubusson et al. | Wafer scale integration: A new approach | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JP2002357641A (ja) | 半導体装置 | |
| JPH04128666A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |