JP2002357641A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002357641A JP2002357641A JP2001168119A JP2001168119A JP2002357641A JP 2002357641 A JP2002357641 A JP 2002357641A JP 2001168119 A JP2001168119 A JP 2001168119A JP 2001168119 A JP2001168119 A JP 2001168119A JP 2002357641 A JP2002357641 A JP 2002357641A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- internal circuit
- circuit
- test
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 チップサイズが増大したり、内部回路のレイ
アウトが困難になるといった問題を招くことなく、内部
回路の設定可能な全ての特性について評価することがで
きるようにした半導体装置を提供する。 【解決手段】 ＩＣチップ１は、内部回路１１を実使用
時に要求される特性に設定するための信号を出力する特
性設定用回路１２と、テスト時にＩＣチップ１に接触接
続される他のＩＣチップ２から内部回路１１の特性を設
定するために出力される信号を入力するための端子Ｔ
と、実使用時には特性設定用回路１２から出力される信
号を選択し、一方、テスト時には端子Ｔを介して入力さ
れる信号を選択するためのマルチプレクサ１３と、を有
しているとともに、内部回路１１の特性がマルチプレク
サ１３が選択している信号によって設定される。
アウトが困難になるといった問題を招くことなく、内部
回路の設定可能な全ての特性について評価することがで
きるようにした半導体装置を提供する。 【解決手段】 ＩＣチップ１は、内部回路１１を実使用
時に要求される特性に設定するための信号を出力する特
性設定用回路１２と、テスト時にＩＣチップ１に接触接
続される他のＩＣチップ２から内部回路１１の特性を設
定するために出力される信号を入力するための端子Ｔ
と、実使用時には特性設定用回路１２から出力される信
号を選択し、一方、テスト時には端子Ｔを介して入力さ
れる信号を選択するためのマルチプレクサ１３と、を有
しているとともに、内部回路１１の特性がマルチプレク
サ１３が選択している信号によって設定される。
Description
【０００１】
【発明の属する技術分野】本発明は、内部回路の特性が
設定可能な半導体装置に関するものである。
設定可能な半導体装置に関するものである。
【０００２】
【従来の技術】従来は、内部回路の特性（例えば、アン
プのゲイン、フィルタのカットオフ周波数など）が設定
可能なＩＣチップを評価する場合には、ＩＣチップ外部
からの信号に応じた特性に内部回路を設定するための信
号を出力する回路（以下、「テスト用回路」と称する）
をＩＣチップに内蔵させておき、このテスト用回路を用
いて内部回路の特性を順次切り換えて、内部回路の各特
性での動作テストを行うようになっていた。
プのゲイン、フィルタのカットオフ周波数など）が設定
可能なＩＣチップを評価する場合には、ＩＣチップ外部
からの信号に応じた特性に内部回路を設定するための信
号を出力する回路（以下、「テスト用回路」と称する）
をＩＣチップに内蔵させておき、このテスト用回路を用
いて内部回路の特性を順次切り換えて、内部回路の各特
性での動作テストを行うようになっていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たＩＣチップの評価方法では、内部回路の設定可能な全
ての特性について評価しようとすると、テスト用回路が
大規模なものとなる場合があり、この場合には、チップ
サイズが著しく増大したり、内部回路のレイアウトが困
難になってしまう。
たＩＣチップの評価方法では、内部回路の設定可能な全
ての特性について評価しようとすると、テスト用回路が
大規模なものとなる場合があり、この場合には、チップ
サイズが著しく増大したり、内部回路のレイアウトが困
難になってしまう。
【０００４】また、この問題を回避するため、内部回路
の設定可能な全ての特性のうちの一部しか実際に使用さ
れない場合には、実際に使用される特性についてのみ評
価するようにして、テスト用回路を簡略化するのが一般
的である。しかしながら、この場合、使用されない特性
については評価することができないため、特性の変更要
求で新たに使用されることになった特性に設計狙いから
のずれがあれば、その修正が必要になり、特性の変更要
求に迅速に対応することができない。
の設定可能な全ての特性のうちの一部しか実際に使用さ
れない場合には、実際に使用される特性についてのみ評
価するようにして、テスト用回路を簡略化するのが一般
的である。しかしながら、この場合、使用されない特性
については評価することができないため、特性の変更要
求で新たに使用されることになった特性に設計狙いから
のずれがあれば、その修正が必要になり、特性の変更要
求に迅速に対応することができない。
【０００５】また、テスト用回路をテスト対象のＩＣチ
ップに内蔵させる場合、複数の異なる機種毎にテスト用
回路を設計することになるため、ＩＣチップの開発効率
が良くなかった。
ップに内蔵させる場合、複数の異なる機種毎にテスト用
回路を設計することになるため、ＩＣチップの開発効率
が良くなかった。
【０００６】また、アルミマスクオプションなどのため
に外部ピンから見えないオプション特性を備えたＩＣチ
ップの場合も、オプション特性の評価については、アル
ミ配線を変更しなければできないため、費用及び時間が
かかる上、オプション特性の不具合を事前に知ることが
できなかった。
に外部ピンから見えないオプション特性を備えたＩＣチ
ップの場合も、オプション特性の評価については、アル
ミ配線を変更しなければできないため、費用及び時間が
かかる上、オプション特性の不具合を事前に知ることが
できなかった。
【０００７】そこで、本発明は、チップサイズが大幅に
増大したり、内部回路のレイアウトが困難になるといっ
た問題を招くことなく、内部回路の設定可能な全ての特
性について評価することができるようにした半導体装置
を提供することを目的とする。
増大したり、内部回路のレイアウトが困難になるといっ
た問題を招くことなく、内部回路の設定可能な全ての特
性について評価することができるようにした半導体装置
を提供することを目的とする。
【０００８】また、本発明は、チップサイズが大幅に増
大したり、内部回路のレイアウトが困難になるといった
問題を招くことなく、内部回路の設定可能な全ての特性
のうちで実際に使用される特性の変更要求に対して前述
の評価時のデータを用いることにより迅速且つ確実に対
応することができるようにした半導体装置を提供するこ
とを目的とする。
大したり、内部回路のレイアウトが困難になるといった
問題を招くことなく、内部回路の設定可能な全ての特性
のうちで実際に使用される特性の変更要求に対して前述
の評価時のデータを用いることにより迅速且つ確実に対
応することができるようにした半導体装置を提供するこ
とを目的とする。
【０００９】また、本発明は、ＩＣチップの複数の異な
る機種毎にテスト用回路を設計するという無駄を省い
て、ＩＣチップの開発効率を向上させることができるよ
うにした半導体装置を提供することを目的とする。
る機種毎にテスト用回路を設計するという無駄を省い
て、ＩＣチップの開発効率を向上させることができるよ
うにした半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明では、内部回路の特性が設定可能な半導体装
置であって、前記内部回路を実使用時に要求される特性
に設定するための信号を出力する特性設定用回路と、テ
スト時に当該半導体装置のＩＣチップに接触接続される
他のＩＣチップから前記内部回路の特性を設定するため
に出力される信号を入力するためのテスト時特性設定信
号入力端子と、実使用時には前記特性設定用回路から出
力される信号を選択し、一方、テスト時には前記テスト
時特性設定信号入力端子を介して入力される信号を選択
するための選択回路と、を有しているとともに、前記内
部回路の特性が前記選択回路が選択している信号によっ
て設定されるようになっている。
め、本発明では、内部回路の特性が設定可能な半導体装
置であって、前記内部回路を実使用時に要求される特性
に設定するための信号を出力する特性設定用回路と、テ
スト時に当該半導体装置のＩＣチップに接触接続される
他のＩＣチップから前記内部回路の特性を設定するため
に出力される信号を入力するためのテスト時特性設定信
号入力端子と、実使用時には前記特性設定用回路から出
力される信号を選択し、一方、テスト時には前記テスト
時特性設定信号入力端子を介して入力される信号を選択
するための選択回路と、を有しているとともに、前記内
部回路の特性が前記選択回路が選択している信号によっ
て設定されるようになっている。
【００１１】この構成により、ＩＣチップの内部回路の
動作テスト時には、他のＩＣチップからの信号によって
本チップの内部回路の特性が設定される。
動作テスト時には、他のＩＣチップからの信号によって
本チップの内部回路の特性が設定される。
【００１２】
【発明の実施の形態】以下に、本発明の実施形態を図１
及び図２を用いて説明する。第１のＩＣチップ１は、端
子ＩＮから入力される信号に対して所定の処理を施して
端子ＯＵＴから出力する内部回路１１と、内部回路１１
を実使用時に必要とされる特性に設定するための信号を
出力する特性設定用回路１２と、特性設定用回路１２か
ら出力される信号、または、第１のＩＣチップ１外部か
ら端子Ｔを介して入力される信号を、端子Ｓから入力さ
れる信号に応じて択一的に選択して出力するマルチプレ
クサ１３と、を備えている。そして、マルチプレクサ１
３から出力される信号によって、内部回路１１の特性が
設定される。
及び図２を用いて説明する。第１のＩＣチップ１は、端
子ＩＮから入力される信号に対して所定の処理を施して
端子ＯＵＴから出力する内部回路１１と、内部回路１１
を実使用時に必要とされる特性に設定するための信号を
出力する特性設定用回路１２と、特性設定用回路１２か
ら出力される信号、または、第１のＩＣチップ１外部か
ら端子Ｔを介して入力される信号を、端子Ｓから入力さ
れる信号に応じて択一的に選択して出力するマルチプレ
クサ１３と、を備えている。そして、マルチプレクサ１
３から出力される信号によって、内部回路１１の特性が
設定される。
【００１３】第２のＩＣチップ２は、テスト用回路２１
を備えている。テスト用回路２１は、第１のＩＣチップ
１の内部回路１１を端子ｉｎから入力される信号に対応
する特性に設定するための信号を端子ｏｕｔから出力す
る。
を備えている。テスト用回路２１は、第１のＩＣチップ
１の内部回路１１を端子ｉｎから入力される信号に対応
する特性に設定するための信号を端子ｏｕｔから出力す
る。
【００１４】そして、図２に外観図を示すように、第１
のＩＣチップ１と第２のＩＣチップ２とを重ねて接合さ
せることにより、第１のＩＣチップ１の端子Ｔと第２の
ＩＣチップ２の端子ｏｕｔとがバンプや異方性導電部材
等の接触部材を介して接触接続して、第２のＩＣチップ
２のテスト用回路２１から出力される信号が端子Ｔを介
して第１のＩＣチップ１に入力される状態になる。以
下、このようにして２つのＩＣチップ同士を接続させる
ことを「チップ・オン・チップで接触接続する」と称す
る。
のＩＣチップ１と第２のＩＣチップ２とを重ねて接合さ
せることにより、第１のＩＣチップ１の端子Ｔと第２の
ＩＣチップ２の端子ｏｕｔとがバンプや異方性導電部材
等の接触部材を介して接触接続して、第２のＩＣチップ
２のテスト用回路２１から出力される信号が端子Ｔを介
して第１のＩＣチップ１に入力される状態になる。以
下、このようにして２つのＩＣチップ同士を接続させる
ことを「チップ・オン・チップで接触接続する」と称す
る。
【００１５】第１のＩＣチップ１の内部回路１１の動作
テストを行う手順について説明する。まず、第１のＩＣ
チップ１と第２のＩＣチップ２とをチップ・オン・チッ
プで接触接続させて、第２のＩＣチップ２のテスト用回
路２１から出力される信号が端子Ｔを介して第１のＩＣ
チップ１に入力される状態にする。
テストを行う手順について説明する。まず、第１のＩＣ
チップ１と第２のＩＣチップ２とをチップ・オン・チッ
プで接触接続させて、第２のＩＣチップ２のテスト用回
路２１から出力される信号が端子Ｔを介して第１のＩＣ
チップ１に入力される状態にする。
【００１６】次に、第１のＩＣチップ１の端子Ｓに所定
の信号を入力する。これにより、マルチプレクサ１３が
第１のＩＣチップ１外部から端子Ｔを介して入力される
信号を選択して出力する状態、すなわち、第２のＩＣチ
ップ２のテスト用回路２１から出力される信号によって
内部回路１１の特性が設定される状態になる。尚、第１
のＩＣチップ１の端子Ｓに信号が入力されない状態で
は、マルチプレクサ１３は特性設定用回路１２から出力
される信号を選択して出力するように構成されている。
の信号を入力する。これにより、マルチプレクサ１３が
第１のＩＣチップ１外部から端子Ｔを介して入力される
信号を選択して出力する状態、すなわち、第２のＩＣチ
ップ２のテスト用回路２１から出力される信号によって
内部回路１１の特性が設定される状態になる。尚、第１
のＩＣチップ１の端子Ｓに信号が入力されない状態で
は、マルチプレクサ１３は特性設定用回路１２から出力
される信号を選択して出力するように構成されている。
【００１７】そして、テスト用回路２１を用いて内部回
路１１の特性を順次切り換えながら、不図示のテスタ
（測定装置）を用いて内部回路１１に入力を与えるとと
もに、それに対する内部回路１１の出力を測定すること
によって、内部回路１１の各特性での動作テストを行
う。
路１１の特性を順次切り換えながら、不図示のテスタ
（測定装置）を用いて内部回路１１に入力を与えるとと
もに、それに対する内部回路１１の出力を測定すること
によって、内部回路１１の各特性での動作テストを行
う。
【００１８】尚、第１のＩＣチップ１と第２のＩＣチッ
プ２とがチップ・オン・チップで接触接続されるのは、
第１のＩＣチップ１の内部回路１１の動作テストを行う
場合のみであり、内部回路１１の動作テストが終了する
と、第１のＩＣチップ１から第２のＩＣチップ２が外さ
れる。
プ２とがチップ・オン・チップで接触接続されるのは、
第１のＩＣチップ１の内部回路１１の動作テストを行う
場合のみであり、内部回路１１の動作テストが終了する
と、第１のＩＣチップ１から第２のＩＣチップ２が外さ
れる。
【００１９】以上の構成により、本チップ（第１のＩＣ
チップ１）の内部回路の動作テスト時には、テストチッ
プ（第２のＩＣチップ２）からの信号によって本チップ
の内部回路の特性が設定されるので、本チップの内部回
路を設定可能な全ての特性に設定することができるテス
ト用回路をテストチップに内蔵させておけば、本チップ
のサイズが増大したり、内部回路のレイアウトが困難に
なるといった問題を招くことなく、本チップの内部回路
の設定可能な全ての特性について評価することができる
ようになる。
チップ１）の内部回路の動作テスト時には、テストチッ
プ（第２のＩＣチップ２）からの信号によって本チップ
の内部回路の特性が設定されるので、本チップの内部回
路を設定可能な全ての特性に設定することができるテス
ト用回路をテストチップに内蔵させておけば、本チップ
のサイズが増大したり、内部回路のレイアウトが困難に
なるといった問題を招くことなく、本チップの内部回路
の設定可能な全ての特性について評価することができる
ようになる。
【００２０】また、本チップの内部回路の設定可能な全
ての特性のうちの一部しか実際には使用されない場合で
あっても、全ての特性について動作テストを行い、設計
狙いからのずれを修正しておくことによって、特性の変
更要求に迅速に対応することができるようになる。
ての特性のうちの一部しか実際には使用されない場合で
あっても、全ての特性について動作テストを行い、設計
狙いからのずれを修正しておくことによって、特性の変
更要求に迅速に対応することができるようになる。
【００２１】また、本チップの複数の異なる機種間でテ
ストチップを共通化することができるようになるので、
テスト用回路を複数の異なる機種毎に設計するという無
駄を省いて、ＩＣチップの開発効率を向上させることが
できるようになる。
ストチップを共通化することができるようになるので、
テスト用回路を複数の異なる機種毎に設計するという無
駄を省いて、ＩＣチップの開発効率を向上させることが
できるようになる。
【００２２】その他には、本チップの内部回路の動作テ
ストを行う際には、本チップとテストチップとをチップ
・オン・チップで接触接続させるので、余計な容量など
が付加されにくく、本チップの内部回路の動作テストを
高速に精度良く行うことができる。
ストを行う際には、本チップとテストチップとをチップ
・オン・チップで接触接続させるので、余計な容量など
が付加されにくく、本チップの内部回路の動作テストを
高速に精度良く行うことができる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
ＩＣチップの内部回路の動作テストを行う際には、テス
トチップ（テスト用回路を内蔵した他のＩＣチップ）か
らの信号によって本チップの内部回路の特性が設定され
るので、本チップの内部回路を設定可能な全ての特性に
設定することができるテスト用回路をテストチップに内
蔵させておくことによって、本チップのサイズが大幅に
増大したり、本チップの内部回路のレイアウトが困難に
なるといった問題を招くことなく、本チップの内部回路
の設定可能な全ての特性について評価することができる
ようになる。
ＩＣチップの内部回路の動作テストを行う際には、テス
トチップ（テスト用回路を内蔵した他のＩＣチップ）か
らの信号によって本チップの内部回路の特性が設定され
るので、本チップの内部回路を設定可能な全ての特性に
設定することができるテスト用回路をテストチップに内
蔵させておくことによって、本チップのサイズが大幅に
増大したり、本チップの内部回路のレイアウトが困難に
なるといった問題を招くことなく、本チップの内部回路
の設定可能な全ての特性について評価することができる
ようになる。
【００２４】また、これにより、内部回路の設定可能な
全ての特性のうちの一部しか実際には使用されない場合
であっても、全ての特性について動作テストを行い、設
計狙いからのずれをデータアップしておくようにして、
特性の変更要求があった場合でも迅速に所定の特性に再
設定することができるようになる。
全ての特性のうちの一部しか実際には使用されない場合
であっても、全ての特性について動作テストを行い、設
計狙いからのずれをデータアップしておくようにして、
特性の変更要求があった場合でも迅速に所定の特性に再
設定することができるようになる。
【００２５】また、ＩＣチップの複数の異なる機種間で
テストチップを共通化することによって、テスト用回路
をＩＣチップの複数の異なる機種毎に設計するという無
駄を省いて、ＩＣチップの開発効率を向上させることが
できるようになる。
テストチップを共通化することによって、テスト用回路
をＩＣチップの複数の異なる機種毎に設計するという無
駄を省いて、ＩＣチップの開発効率を向上させることが
できるようになる。
【図１】 テスト対象である内部回路を備える第１のＩ
Ｃチップ、及び、第１のＩＣチップの内部回路の動作テ
スト時に第１のＩＣチップに対してチップ・オン・チッ
プで接触接続される第２のＩＣチップのブロック図であ
る。
Ｃチップ、及び、第１のＩＣチップの内部回路の動作テ
スト時に第１のＩＣチップに対してチップ・オン・チッ
プで接触接続される第２のＩＣチップのブロック図であ
る。
【図２】 第１のＩＣチップと第２のＩＣチップとがチ
ップ・オン・チップで接触接続された状態を示す外観図
である。
ップ・オン・チップで接触接続された状態を示す外観図
である。
【符号の説明】 １ 第１のＩＣチップ（本チップ） ２ 第２のＩＣチップ（テストチップ） １１ 内部回路 １２ 特性設定用回路 １３ マルチプレクサ ２１ テスト用回路
Claims (1)
- 【請求項１】 内部回路の特性が設定可能な半導体装置
であって、 前記内部回路を実使用時に要求される特性に設定するた
めの信号を出力する特性設定用回路と、 テスト時に当該半導体装置のＩＣチップに接触接続され
る他のＩＣチップから前記内部回路の特性を設定するた
めに出力される信号を入力するためのテスト時特性設定
信号入力端子と、 実使用時には前記特性設定用回路から出力される信号を
選択し、一方、テスト時には前記テスト時特性設定信号
入力端子を介して入力される信号を選択するための選択
回路と、を有しているとともに、前記内部回路の特性が
前記選択回路が選択している信号によって設定されるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168119A JP2002357641A (ja) | 2001-06-04 | 2001-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168119A JP2002357641A (ja) | 2001-06-04 | 2001-06-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002357641A true JP2002357641A (ja) | 2002-12-13 |
Family
ID=19010394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168119A Pending JP2002357641A (ja) | 2001-06-04 | 2001-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002357641A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012905A (ja) * | 2005-06-30 | 2007-01-18 | Mitsumi Electric Co Ltd | 受光装置 |
| US7812924B2 (en) | 2004-12-02 | 2010-10-12 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| JP2014155125A (ja) * | 2013-02-12 | 2014-08-25 | Kyocera Document Solutions Inc | 集積回路 |
-
2001
- 2001-06-04 JP JP2001168119A patent/JP2002357641A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812924B2 (en) | 2004-12-02 | 2010-10-12 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| JP2007012905A (ja) * | 2005-06-30 | 2007-01-18 | Mitsumi Electric Co Ltd | 受光装置 |
| JP2014155125A (ja) * | 2013-02-12 | 2014-08-25 | Kyocera Document Solutions Inc | 集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8539293B2 (en) | Integrated circuit for compression mode scan test | |
| KR100505662B1 (ko) | 칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법 | |
| JP6405346B2 (ja) | スイッチを用いて単一の信号チャネルと複数のパッドとの結合を切り替える試験回路 | |
| US6834366B2 (en) | Method of outputting internal information through test pin of semiconductor memory and output circuit thereof | |
| JP2008286553A (ja) | 半導体集積回路モジュール | |
| CN109725250B (zh) | 一种片上系统芯片模拟电路的测试系统及测试方法 | |
| US7607057B2 (en) | Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip | |
| TWI588503B (zh) | 具自我檢測功能的測試電路板及其自我檢測方法 | |
| JP2020518826A (ja) | 集積回路での動的スキャンチェーン再構成 | |
| JP2002357641A (ja) | 半導体装置 | |
| JPH0989980A (ja) | 半導体集積回路およびその評価方法 | |
| US6463562B1 (en) | Semiconductor device including macros and its testing method | |
| JP2000046912A (ja) | 自己検査装置を備えた集積回路 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| US7131045B2 (en) | Systems and methods for scan test access using bond pad test access circuits | |
| JP2010165755A (ja) | 半導体装置 | |
| US6611935B1 (en) | Method and system for efficiently testing circuitry | |
| US20090070645A1 (en) | Integrated circuit testing method and related circuit thereof | |
| US20030025519A1 (en) | Inspection apparatus and method for test ambient and test mode circuit on integrated circuit chip | |
| JP3588052B2 (ja) | バウンダリスキャンテスト回路 | |
| JP2947251B2 (ja) | 半導体装置テスト回路 | |
| JPH0317577A (ja) | 半導体集積回路 | |
| US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
| JP2004069642A (ja) | 半導体集積回路装置 | |
| JPH11109000A (ja) | 半導体装置の接続試験用装置 |