TWI588503B - 具自我檢測功能的測試電路板及其自我檢測方法 - Google Patents

具自我檢測功能的測試電路板及其自我檢測方法 Download PDF

Info

Publication number
TWI588503B
TWI588503B TW105142949A TW105142949A TWI588503B TW I588503 B TWI588503 B TW I588503B TW 105142949 A TW105142949 A TW 105142949A TW 105142949 A TW105142949 A TW 105142949A TW I588503 B TWI588503 B TW I588503B
Authority
TW
Taiwan
Prior art keywords
test
work group
pin
joint
joint test
Prior art date
Application number
TW105142949A
Other languages
English (en)
Other versions
TW201823754A (zh
Inventor
宋平
Original Assignee
英業達股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英業達股份有限公司 filed Critical 英業達股份有限公司
Priority to TW105142949A priority Critical patent/TWI588503B/zh
Application granted granted Critical
Publication of TWI588503B publication Critical patent/TWI588503B/zh
Publication of TW201823754A publication Critical patent/TW201823754A/zh

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

具自我檢測功能的測試電路板及其自我檢測方法
一種測試電路板及其自我檢測方法,尤其是指一種透過聯合測試工作群組晶片以進行待測試電路板的檢測以及測試電路板的自我檢測,在自我測試通過時,在將第一聯合測試工作群組連接介面以及第二聯合測試工作群組連接介面透過控制器、數據多工器、開關晶片導通以串接測試電路板的具自我檢測功能的測試電路板及其自我檢測方法。
在電路板測試檢測技術中,採用邊界掃描技術越來越廣泛的應用,在實際使用邊界掃描時,其中一種方式是將多個測試電路板串接在一起以形成一個聯合測試工作群組鍊,以進行大量聯合測試工作群組連接介面的測試。
在透過多個測試電路板串接在一起,是透過將聯合測試工作群組晶片的聯合測試工作群組訊號串連在一起,即測試時鐘(Test Clock,TCK)以及測試模式選擇(Test Mode Select,TMS)是採用並接方式,而測試資料輸入(Test Data Input,TDI)以及測試資料輸出(Test Data Output,TDO)是採用串接方式,藉以形成一個聯合測試工作群組鍊,以進行大量聯合測試工作群組連接介面的測試。
但若是在聯合測試工作群組鍊中有聯合測試工作群組晶片出現故障時,在現有測試架構下將很難找出是哪一個聯合測試工作群組晶片出現故障,若是要確認故障的聯合測試工作群組晶片,必然會耗費龐大的檢測時間方能找出出現故障的聯合測試工作群組晶片。
綜上所述,可知先前技術中長期以來一直存在現有串接聯合測試工作群組晶片方式具有故障檢測不便且費時的問題,因此有必要提出改進的技術手段,來解決此一問題。
有鑒於先前技術存在現有串接聯合測試工作群組晶片方式具有故障檢測不便且費時的問題,本發明遂揭露一種具自我檢測功能的測試電路板及其自我測試方法,其中:
本發明所揭露的具自我檢測功能的測試電路板,其包含:第一聯合測試工作群組(Joint Test Action Group)連接介面、聯合測試工作群組晶片、控制器、數據多工器(multiplexer,MUX)、開關晶片、暫存器(Buffer)、第二聯合測試工作群組連接介面以及測試連接介面,其中,第一聯合測試工作群組連接介面包含第一測試時鐘(Test Clock,TCK)腳位、第一測試模式選擇(Test Mode Select,TMS)腳位、第一測試資料輸入(Test Data Input,TDI)腳位以及第一測試資料輸出(Test Data Output,TDO)腳位;以及第二聯合測試工作群組連接介面包含第二測試時鐘腳位、第二測試模式選擇腳位、第二測試資料輸入腳位以及第二測試資料輸出腳位。
第一聯合測試工作群組連接介面是用以與聯合測試工作群組控制器或是其他的測試電路板電性連接;聯合測試工作群組晶片與第一測試時鐘腳位、第一測試模式選擇腳位以及第一測試資料輸入腳位電性連接,聯合測試工作群組控制器控制聯合測試工作群組晶片以進行測試電路板的自我檢測,以及當聯合測試工作群組晶片通過測試電路板的自我檢測時產生通訊訊號;控制器與聯合測試工作群組晶片電性連接;數據多工器與聯合測試工作群組晶片的資料輸出腳位以及控制器電性連接,在預設設定中,第一測試資料輸出腳位會透過數據多工器與聯合測試工作群組晶片的資料輸出腳位電性連接;開關晶片與第一測試資料輸出腳位、控制器、數據多工器電性連接;暫存器與第一測試時鐘腳位以及第一測試模式選擇腳位電性連接;第二聯合測試工作群組連接介面,用以與其他的測試電路板的第一聯合測試工作群組連接介面電性連接,第二測試時鐘腳位以及第二測試模式選擇腳位與暫存器電性連接,第二測試資料輸入腳位與數據多工器電性連接,第二測試資料輸出腳位與開關晶片電性連接;及測試連接介面分別與聯合測試工作群組晶片以及待測試電路板電性連接,聯合測試工作群組晶片透過測試連接介面以對待測試電路板的進行檢測。
當聯合測試工作群組晶片產生通訊訊號時,控制器自聯合測試工作群組晶片接收通訊訊號以生成選擇訊號(Select,SEL),數據多工器依據選擇訊號導通第一測試資料輸入腳位與第二測試資料輸入腳位,開關晶片依據選擇訊號中斷第一測試資料輸出腳位與聯合測試工作群組晶片的資料輸出腳位的電性連接,並導通第二測試資料輸出腳位與聯合測試工作群組晶片的資料輸出腳位,以使第一聯合測試工作群組連接介面以及第二聯合測試工作群組連接介面相互導通,並提供測試電路板彼此之間透過第一聯合測試工作群組連接介面以及第二聯合測試工作群組連接介面相互串接。
本發明所揭露的具自我檢測功能測試電路板的自我檢測方法,其包含下列步驟:
首先,提供包含有第一聯合測試工作群組(Joint Test Action Group)連接介面、聯合測試工作群組晶片、控制器、數據多工器(multiplexer,MUX)、開關晶片、暫存器(Buffer)、第二聯合測試工作群組連接介面以及測試連接介面的測試電路板;接著,第一聯合測試工作群組連接介面包含第一測試時鐘(Test Clock,TCK)腳位、第一測試模式選擇(Test Mode Select,TMS)腳位、第一測試資料輸入(Test Data Input,TDI)腳位以及第一測試資料輸出(Test Data Output,TDO)腳位;接著,第二聯合測試工作群組連接介面包含第二測試時鐘腳位、第二測試模式選擇腳位、第二測試資料輸入腳位以及第二測試資料輸出腳位;接著,第一聯合測試工作群組連接介面與聯合測試工作群組控制器或是其他的測試電路板的第二聯合測試工作群組連接介面電性連接;接著,聯合測試工作群組晶片與第一測試時鐘腳位、第一測試模式選擇腳位以及第一測試資料輸入腳位電性連接;接著,控制器與聯合測試工作群組晶片電性連接;接著,數據多工器與聯合測試工作群組晶片的資料輸出腳位以及控制器電性連接,在預設設定中,第一測試資料輸出腳位會透過數據多工器與聯合測試工作群組晶片的資料輸出腳位電性連接;接著,開關晶片與第一測試資料輸出腳位、控制器、數據多工器電性連接;接著,暫存器與第一測試時鐘腳位以及第一測試模式選擇腳位電性連接;接著,第二測試時鐘腳位以及第二測試模式選擇腳位與暫存器電性連接,第二測試資料輸入腳位與數據多工器電性連接,第二測試資料輸出腳位與開關晶片電性連接;接著,測試連接介面分別與聯合測試工作群組晶片以及待測試電路板電性連接;接著,聯合測試工作群組控制器控制聯合測試工作群組晶片以透過測試連接介面以對待測試電路板的進行檢測;接著,聯合測試工作群組控制器控制聯合測試工作群組晶片以進行測試電路板的自我檢測;接著,當聯合測試工作群組晶片通過測試電路板的自我檢測時產生通訊訊號;接著,控制器自聯合測試工作群組晶片接收通訊訊號以生成選擇訊號(Select,SEL);最後,數據多工器依據選擇訊號中斷第一測試資料輸出腳位與聯合測試工作群組晶片的資料輸出腳位的電性連接,並導通第二測試資料輸入腳位與聯合測試工作群組晶片的資料輸出腳位,開關晶片依據選擇訊號導通第一測試資料輸出腳位與第二測試資料輸出腳位,以使第一聯合測試工作群組連接介面以及第二聯合測試工作群組連接介面相互導通,並提供測試電路板彼此之間透過第一聯合測試工作群組連接介面以及第二聯合測試工作群組連接介面相互串接。
本發明所揭露的測試電路板以及自我檢測方法如上,與先前技術之間的差異在於本發明透過聯合測試工作群組晶片以進行待測試電路板的檢測以及測試電路板的自我檢測,在自我測試通過時,在將第一聯合測試工作群組連接介面以及第二聯合測試工作群組連接介面透過控制器、數據多工器、開關晶片導通以串接測試電路板。
透過上述的技術手段,本發明可以達成提供方便且快速解決串接聯合測試工作群組晶片自我故障檢測的技術功效。
以下將配合圖式及實施例來詳細說明本發明的實施方式,藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。
以下要說明本發明所揭露的具自我檢測功能的測試電路板及其自我檢測方法,並請參考「第1圖」、「第2圖」以及「第3A圖」至「第3C圖」所示,「第1圖」繪示為本發明具自我檢測功能的測試電路板的方塊圖;「第2圖」繪示為本發明具自我檢測功能的測試電路板的電路示意圖;「第3A圖」至「第3C圖」繪示為本發明具自我檢測功能測試電路板的自我檢測方法流程圖。
本發明所揭露的具自我檢測功能的測試電路板10,其包含:第一聯合測試工作群組(Joint Test Action Group)連接介面11、聯合測試工作群組晶片12、控制器13、數據多工器(multiplexer,MUX)14、開關晶片15、暫存器(Buffer)16、第二聯合測試工作群組連接介面17以及測試連接介面18(步驟101),其中,第一聯合測試工作群組連接介面11包含第一測試時鐘(Test Clock,TCK)腳位111、第一測試模式選擇(Test Mode Select,TMS)腳位112、第一測試資料輸入(Test Data Input,TDI)腳位113以及第一測試資料輸出(Test Data Output,TDO)腳位114(步驟102);第二聯合測試工作群組連接介面17包含第二測試時鐘腳位171、第二測試模式選擇腳位172、第二測試資料輸入腳位173以及第二測試資料輸出腳位174(步驟103)。
第一聯合測試工作群組連接介面11是用以與聯合測試工作群組控制器20或是其他的測試電路板10電性連接(步驟104),第二聯合測試工作群組連接介面17是用以與其他的測試電路板10電性連接,藉以使得測試電路板10彼此之間形成串接。
具體而言,第一測試電路板的第一聯合測試工作群組連接介面11與聯合測試工作群組控制器20電性連接,第一測試電路板的第二聯合測試工作群組連接介面17與第二測試電路板的第一聯合測試工作群組連接介面11電性連接,第二測試電路板的第二聯合測試工作群組連接介面17與第三測試電路板的第一聯合測試工作群組連接介面11電性連接,依此類推,藉此使得測試電路板10彼此之間形成串接。
聯合測試工作群組晶片12與第一測試時鐘腳位111、第一測試模式選擇腳位112以及第一測試資料輸入腳位113電性連接(步驟105),聯合測試工作群組控制器20控制聯合測試工作群組晶片12是以進行測試電路板10的自我檢測(步驟113),以及當聯合測試工作群組晶片12通過測試電路板10的自我檢測時產生通訊訊號(步驟114)。
控制器13與聯合測試工作群組晶片12電性連接(步驟106),聯合測試工作群組晶片12與控制器13是採用自定義通訊協議進行訊號通訊,上述自定義通訊協議包含使用8個請求資料(request data)腳位、8個響應資料(response data)腳位、負載命令(Load_cmd)腳位、更新(Update)腳位、忙碌設定(Busy_N)腳位,請參考「第4圖」所示,「第4圖」繪示為本發明具自我檢測功能的測試電路板的控制器與聯合測試工作群組晶片通訊協議示意圖,控制器13可以自聯合測試工作群組晶片12接收通訊訊號以生成選擇訊號(Select,SEL)。
值得注意的是,以下為聯合測試工作群組晶片12與控制器13的自定義通訊協議的通訊過程,聯合測試工作群組晶片12與控制器13是在負載命令腳位為低電位(low)時,請求資料腳位才會作用,當更新腳位為高電位(high)時,控制器13會讀取請求資料腳位,並將忙碌設定腳位設置為有效(即忙碌中),當聯合測試工作群組晶片12檢查忙碌設定腳位為有效(即表示控制器13接收指令成功)時,聯合測試工作群組晶片12再將更新腳位設為低電位以及將負載命令腳位設為高電位,在控制器13執行完相應的操作後,控制器13設置響應資料腳位,再將忙碌設定腳位設置為無效(表示控制器13已經完成指令,控制器13處於閒置狀態),以供聯合測試工作群組晶片12讀取。
數據多工器14與聯合測試工作群組晶片12的資料輸出腳位以及控制器13電性連接,在預設設定中,第一測試資料輸出腳位114會透過數據多工器14與聯合測試工作群組晶片12的資料輸出腳位電性連接(步驟107),開關晶片15與第一測試資料輸出腳位114、控制器13、數據多工器14電性連接(步驟108),暫存器16與第一測試時鐘腳位111與第一測試模式選擇腳位112以及第二測試時鐘腳位171以及第二測試模式選擇腳位172電性連接(步驟109,步驟110),暫存器16是用以提供第一測試時鐘腳位111以及第一測試模式選擇腳位112與第二測試時鐘腳位171以及第二測試模式選擇腳位172之間訊號的訊號強度增強以及訊號干擾抵抗,進一步防止其他測試電路板10的訊號反射影響。
第二測試資料輸入腳位113與數據多工器14電性連接,第二測試資料輸出腳位114與開關晶片15電性連接(步驟110),當聯合測試工作群組晶片12通過測試電路板10的自我檢測時產生通訊訊號,控制器自聯合測試工作群組晶片12接收通訊訊號以生成選擇訊號(步驟115),數據多工器14自控制器13獲得選擇訊號,數據多工器14即可依據選擇訊號中斷第一測試資料輸出腳位與聯合測試工作群組晶片的資料輸出腳位的電性連接,並導通第二測試資料輸入腳位173以及聯合測試工作群組晶片12的資料輸出腳位,且當開關晶片15自控制器13獲得選擇訊號,開關晶片15即可依據選擇訊號選擇導通第一測試資料輸出腳位114以及第二測試資料輸出腳位174,以使第一聯合測試工作群組連接介面11以及第二聯合測試工作群組連接介面17相互導通,並提供測試電路板10彼此之間透過第一聯合測試工作群組連接介面11以及第二聯合測試工作群組連接介面17相互串接(步驟116)。
聯合測試工作群組控制器20是透過邊界掃描(Boundary Scan)技術對聯合測試工作群組晶片12進行控制以對待測試電路板進行檢測或是對測試電路板10進行自我檢測,聯合測試工作群組控制器20是先掃描聯合測試工作群組晶片的身分識別碼(IDCODE),並判斷讀取到聯合測試工作群組晶片的身分識別碼是否一致,再透過邊界掃描技術推送邊界掃描樣本以及大量數據並判斷輸出結果是否一致,檢測聯合測試工作群組邊界掃描鍊(Boundary Scan Chain)的穩定性,以對測試電路板進行自我檢測。
測試連接介面18是分別與待測試電路板以及聯合測試工作群組晶片12電性連接(步驟111),測試連接介面18透過插接方式與待測試電路板電性連接,聯合測試工作群組控制器20即可控制聯合測試工作群組晶片12以對待測試電路板進行檢測(步驟112)。
綜上所述,可知本發明與先前技術之間的差異在於本發明透過聯合測試工作群組晶片以進行待測試電路板的檢測以及測試電路板的自我檢測,在自我測試通過時,在將第一聯合測試工作群組連接介面以及第二聯合測試工作群組連接介面透過控制器、數據多工器、開關晶片導通以串接測試電路板。
藉由此一技術手段可以來解決先前技術所存在現有串接聯合測試工作群組晶片方式具有故障檢測不便且費時的問題,進而達成提供方便且快速解決串接聯合測試工作群組晶片自我故障檢測的技術功效。
雖然本發明所揭露的實施方式如上,惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者,在不脫離本發明所揭露的精神和範圍的前提下,可以在實施的形式上及細節上作些許的更動。本發明的專利保護範圍,仍須以所附的申請專利範圍所界定者為準。
10‧‧‧測試電路板
11‧‧‧第一聯合測試工作群組連接介面
111 ‧‧‧第一測試時鐘腳位
112‧‧‧第一測試模式選擇腳位
113‧‧‧第一測試資料輸入腳位
114‧‧‧第一測試資料輸出腳位
12‧‧‧聯合測試工作群組晶片
13‧‧‧控制器
14‧‧‧數據多工器
15‧‧‧開關晶片
16‧‧‧暫存器
17‧‧‧第二聯合測試工作群組連接介面
171‧‧‧第二測試時鐘腳位
172‧‧‧第二測試模式選擇腳位
173‧‧‧第二測試資料輸入腳位
174‧‧‧第二測試資料輸出腳位
18‧‧‧測試連接介面
20‧‧‧聯合測試工作群組控制器
步驟 101‧‧‧提供包含有第一聯合測試工作群組連接介面、聯合測試工作群組晶片、控制器、數據多工器、開關晶片、暫存器、第二聯合測試工作群組連接介面以及測試連接介面的測試電路板
步驟 102‧‧‧第一聯合測試工作群組連接介面包含第一測試時鐘腳位、第一測試模式選擇腳位、第一測試資料輸入腳位以及第一測試資料輸出腳位
步驟 103‧‧‧第二聯合測試工作群組連接介面包含第二測試時鐘腳位、第二測試模式選擇腳位、第二測試資料輸入腳位以及第二測試資料輸出腳位
步驟 104‧‧‧第一聯合測試工作群組連接介面與聯合測試工作群組控制器或是其他的測試電路板的第二聯合測試工作群組連接介面電性連接
步驟 105‧‧‧聯合測試工作群組晶片與第一測試時鐘腳位、第一測試模式選擇腳位以及第一測試資料輸入腳位電性連接
步驟 106‧‧‧控制器與聯合測試工作群組晶片電性連接
步驟 107‧‧‧數據多工器與聯合測試工作群組晶片的資料輸出腳位以及控制器電性連接,在預設設定中,第一測試資料輸出腳位會透過數據多工器與聯合測試工作群組晶片的資料輸出腳位電性連接
步驟 108‧‧‧開關晶片與第一測試資料輸出腳位、控制器、數據多工器電性連接
步驟 109‧‧‧暫存器與第一測試時鐘腳位以及第一測試模式選擇腳位電性連接
步驟 110‧‧‧第二測試時鐘腳位以及第二測試模式選擇腳位與暫存器電性連接,第二測試資料輸入腳位與數據多工器電性連接,第二測試資料輸出腳位與開關晶片電性連接
步驟 111‧‧‧測試連接介面分別與聯合測試工作群組晶片以及待測試電路板電性連接
步驟 112‧‧‧聯合測試工作群組控制器控制聯合測試工作群組晶片以透過測試連接介面以對待測試電路板的進行檢測
步驟 113‧‧‧聯合測試工作群組控制器控制聯合測試工作群組晶片以進行測試電路板的自我檢測
步驟 114‧‧‧當聯合測試工作群組晶片通過測試電路板的自我檢測時產生通訊訊號
步驟 115‧‧‧控制器自聯合測試工作群組晶片接收通訊訊號以生成選擇訊號
步驟 116‧‧‧數據多工器依據選擇訊號中斷第一測試資料輸出腳位與聯合測試工作群組晶片的資料輸出腳位的電性連接,並導通第二測試資料輸入腳位與聯合測試工作群組晶片的資料輸出腳位,開關晶片依據選擇訊號導通第一測試資料輸出腳位與第二測試資料輸出腳位,以使第一聯合測試工作群組連接介面以及第二聯合測試工作群組連接介面相互導通,並提供測試電路板彼此之間透過第一聯合測試工作群組連接介面以及第二聯合測試工作群組連接介面相互串接
第1圖繪示為本發明具自我檢測功能的測試電路板的方塊圖。 第2圖繪示為本發明具自我檢測功能的測試電路板的電路示意圖。 第3A圖至第3C圖繪示為本發明具自我檢測功能測試電路板的自我檢測方法流程圖。 第4圖繪示為本發明具自我檢測功能的測試電路板的控制器與聯合測試工作群組晶片通訊協議示意圖。
10‧‧‧測試電路板
11‧‧‧第一聯合測試工作群組連接介面
12‧‧‧聯合測試工作群組晶片
13‧‧‧控制器
14‧‧‧數據多工器
15‧‧‧開關晶片
16‧‧‧暫存器
17‧‧‧第二聯合測試工作群組連接介面
20‧‧‧聯合測試工作群組控制器

Claims (10)

  1. 一種具自我檢測功能的測試電路板,其包含: 一第一聯合測試工作群組(Joint Test Action Group)連接介面,用以與聯合測試工作群組控制器或是其他的所述測試電路板電性連接,所述第一聯合測試工作群組連接介面包含一第一測試時鐘(Test Clock,TCK)腳位、一第一測試模式選擇(Test Mode Select,TMS)腳位、一第一測試資料輸入(Test Data Input,TDI)腳位以及一第一測試資料輸出(Test Data Output,TDO)腳位; 一聯合測試工作群組晶片,所述聯合測試工作群組晶片與所述第一測試時鐘腳位、所述第一測試模式選擇腳位以及所述第一測試資料輸入腳位電性連接,聯合測試工作群組控制器控制所述聯合測試工作群組晶片以進行所述測試電路板的自我檢測,以及當所述聯合測試工作群組晶片通過所述測試電路板的自我檢測時產生一通訊訊號; 一控制器,所述控制器與所述聯合測試工作群組晶片電性連接; 一數據多工器(multiplexer,MUX),所述數據多工器與所述聯合測試工作群組晶片的資料輸出腳位以及所述控制器電性連接,在預設設定中,所述第一測試資料輸出腳位會透過所述數據多工器與所述聯合測試工作群組晶片的資料輸出腳位電性連接; 一開關晶片,所述開關晶片與所述第一測試資料輸出腳位、所述控制器、所述數據多工器電性連接; 一暫存器(Buffer),所述暫存器與所述第一測試時鐘腳位以及所述第一測試模式選擇腳位電性連接;及 一第二聯合測試工作群組連接介面,用以與其他的所述測試電路板的所述第一聯合測試工作群組連接介面電性連接,所述第二聯合測試工作群組連接介面包含一第二測試時鐘腳位、一第二測試模式選擇腳位、一第二測試資料輸入腳位以及一第二測試資料輸出腳位,所述第二測試時鐘腳位以及所述第二測試模式選擇腳位與所述暫存器電性連接,所述第二測試資料輸入腳位與所述數據多工器電性連接,所述第二測試資料輸出腳位與所述開關晶片電性連接;及 一測試連接介面,所述測試連接介面分別與所述聯合測試工作群組晶片以及待測試電路板電性連接,所述聯合測試工作群組晶片透過所述測試連接介面以對待測試電路板的進行檢測; 其中,當所述聯合測試工作群組晶片產生所述通訊訊號時,所述控制器自所述聯合測試工作群組晶片接收所述通訊訊號以生成一選擇訊號(Select,SEL),所述數據多工器依據所述選擇訊號中斷所述第一測試資料輸出腳位與所述聯合測試工作群組晶片的資料輸出腳位的電性連接,並導通所述第二測試資料輸入腳位與所述聯合測試工作群組晶片的資料輸出腳位,所述開關晶片依據所述選擇訊號導通所述第一測試資料輸出腳位與所述第二測試資料輸出腳位,以使所述第一聯合測試工作群組連接介面以及所述第二聯合測試工作群組連接介面相互導通,並提供所述測試電路板彼此之間透過所述第一聯合測試工作群組連接介面以及所述第二聯合測試工作群組連接介面相互串接。
  2. 如申請專利範圍第1項所述的具自我檢測功能的測試電路板,其中聯合測試工作群組控制器是透過邊界掃描(Boundary Scan)技術對所述聯合測試工作群組晶片進行控制以對待測試電路板進行檢測或是對所述測試電路板進行自我檢測。
  3. 如申請專利範圍第2項所述的具自我檢測功能的測試電路板,其中聯合測試工作群組控制器掃描所述聯合測試工作群組晶片的身分識別碼(IDCODE)以檢測聯合測試工作群組邊界掃描鍊(Boundary Scan Chain)的穩定性。
  4. 如申請專利範圍第3項所述的具自我檢測功能的測試電路板,其中聯合測試工作群組控制器將歸零所述聯合測試工作群組晶片的邊界掃描鍊,讀取所述聯合測試工作群組晶片的身分識別碼並判斷是否一致,透過邊界掃描技術推送邊界掃描樣本以及大量數據並判斷輸出結果是否一致,以對所述測試電路板進行自我檢測。
  5. 如申請專利範圍第1項所述的具自我檢測功能的測試電路板,其中所述暫存器用以提供所述第一測試時鐘腳位以及所述第一測試模式選擇腳位與所述第二測試時鐘腳位以及所述第二測試模式選擇腳位之間訊號的訊號強度增強以及訊號干擾抵抗,進一步防止其他測試電路板的訊號反射影響。
  6. 一種具自我檢測功能測試電路板的自我檢測方法,其包含下列步驟: 提供包含有一第一聯合測試工作群組(Joint Test Action Group)連接介面、一聯合測試工作群組晶片、一控制器、一數據多工器(multiplexer,MUX)、一開關晶片、一暫存器(Buffer)、一第二聯合測試工作群組連接介面以及一測試連接介面的一測試電路板; 所述第一聯合測試工作群組連接介面包含一第一測試時鐘(Test Clock,TCK)腳位、一第一測試模式選擇(Test Mode Select,TMS)腳位、一第一測試資料輸入(Test Data Input,TDI)腳位以及一第一測試資料輸出(Test Data Output,TDO)腳位; 所述第二聯合測試工作群組連接介面包含一第二測試時鐘腳位、一第二測試模式選擇腳位、一第二測試資料輸入腳位以及一第二測試資料輸出腳位; 所述第一聯合測試工作群組連接介面與聯合測試工作群組控制器或是其他的所述測試電路板的所述第二聯合測試工作群組連接介面電性連接; 所述聯合測試工作群組晶片與所述第一測試時鐘腳位、所述第一測試模式選擇腳位以及所述第一測試資料輸入腳位電性連接; 所述控制器與所述聯合測試工作群組晶片電性連接; 所述數據多工器與所述聯合測試工作群組晶片的資料輸出腳位以及所述控制器電性連接,在預設設定中,所述第一測試資料輸出腳位會透過所述數據多工器與所述聯合測試工作群組晶片的資料輸出腳位電性連接; 所述開關晶片與所述第一測試資料輸出腳位、所述控制器、所述數據多工器電性連接; 所述暫存器與所述第一測試時鐘腳位以及所述第一測試模式選擇腳位電性連接; 所述第二測試時鐘腳位以及所述第二測試模式選擇腳位與所述暫存器電性連接,所述第二測試資料輸入腳位與所述數據多工器電性連接,所述第二測試資料輸出腳位與所述開關晶片電性連接; 所述測試連接介面分別與所述聯合測試工作群組晶片以及待測試電路板電性連接; 聯合測試工作群組控制器控制所述聯合測試工作群組晶片以透過所述測試連接介面以對待測試電路板的進行檢測; 聯合測試工作群組控制器控制所述聯合測試工作群組晶片以進行所述測試電路板的自我檢測; 當所述聯合測試工作群組晶片通過所述測試電路板的自我檢測時產生一通訊訊號; 所述控制器自所述聯合測試工作群組晶片接收所述通訊訊號以生成一選擇訊號(Select,SEL);及 所述數據多工器依據所述選擇訊號導通所述第一測試資料輸入腳位與所述第二測試資料輸入腳位,所述開關晶片依據所述選擇訊號中斷所述第一測試資料輸出腳位與所述聯合測試工作群組晶片的資料輸出腳位的電性連接,並導通所述第二測試資料輸出腳位與所述聯合測試工作群組晶片的資料輸出腳位,以使所述第一聯合測試工作群組連接介面以及所述第二聯合測試工作群組連接介面相互導通,並提供所述測試電路板彼此之間透過所述第一聯合測試工作群組連接介面以及所述第二聯合測試工作群組連接介面相互串接。
  7. 如申請專利範圍第6項所述的具自我檢測功能測試電路板的自我檢測方法,其中所述聯合測試工作群組控制器是透過邊界掃描(Boundary Scan)技術控制所述聯合測試工作群組晶片以透過所述測試連接介面以對待測試電路板的進行檢測以及進行所述測試電路板的自我檢測。
  8. 如申請專利範圍第7項所述的具自我檢測功能測試電路板的自我檢測方法,其中所述聯合測試工作群組控制器掃描所述聯合測試工作群組晶片的身分識別碼(IDCODE)以檢測聯合測試工作群組邊界掃描鍊(Boundary Scan Chain)的穩定性。
  9. 如申請專利範圍第8項所述的具自我檢測功能測試電路板的自我檢測方法,其中聯合測試工作群組控制器將歸零所述聯合測試工作群組晶片的邊界掃描鍊,讀取所述聯合測試工作群組晶片的身分識別碼並判斷是否一致,透過邊界掃描技術推送邊界掃描樣本以及大量數據並判斷輸出結果是否一致,以對所述測試電路板進行自我檢測。
  10. 如申請專利範圍第6項所述的具自我檢測功能測試電路板的自我檢測方法,其中所述暫存器用以提供所述第一測試時鐘腳位以及所述第一測試模式選擇腳位與所述第二測試時鐘腳位以及所述第二測試模式選擇腳位之間訊號的訊號強度增強以及訊號干擾抵抗,進一步防止其他測試電路板的訊號反射影響。
TW105142949A 2016-12-23 2016-12-23 具自我檢測功能的測試電路板及其自我檢測方法 TWI588503B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105142949A TWI588503B (zh) 2016-12-23 2016-12-23 具自我檢測功能的測試電路板及其自我檢測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105142949A TWI588503B (zh) 2016-12-23 2016-12-23 具自我檢測功能的測試電路板及其自我檢測方法

Publications (2)

Publication Number Publication Date
TWI588503B true TWI588503B (zh) 2017-06-21
TW201823754A TW201823754A (zh) 2018-07-01

Family

ID=59688257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142949A TWI588503B (zh) 2016-12-23 2016-12-23 具自我檢測功能的測試電路板及其自我檢測方法

Country Status (1)

Country Link
TW (1) TWI588503B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111104278A (zh) * 2018-10-29 2020-05-05 英业达科技有限公司 Sas连接器导通检测系统及其方法
CN111104279A (zh) * 2018-10-29 2020-05-05 英业达科技有限公司 Sas连接器导通检测系统及其方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108646172B (zh) * 2018-07-06 2020-08-18 苏州浪潮智能科技有限公司 一种芯片测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW283764B (en) * 1995-06-16 1996-08-21 Nat Science Council Built-in self-test method for edge scanning circuit and the edge scanning circuit with built-in self-test capability
TWI223096B (en) * 2002-10-08 2004-11-01 Leadtek Research Inc Test board for testing semiconductor device
US6898544B2 (en) * 1988-09-07 2005-05-24 Texas Instruments Incorporated Instruction register and access port gated clock for scan cells
CN1715943A (zh) * 2004-02-27 2006-01-04 因芬尼昂技术股份公司 高速数据接口测试切换电路
US8001434B1 (en) * 2008-04-14 2011-08-16 Netlist, Inc. Memory board with self-testing capability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898544B2 (en) * 1988-09-07 2005-05-24 Texas Instruments Incorporated Instruction register and access port gated clock for scan cells
TW283764B (en) * 1995-06-16 1996-08-21 Nat Science Council Built-in self-test method for edge scanning circuit and the edge scanning circuit with built-in self-test capability
TWI223096B (en) * 2002-10-08 2004-11-01 Leadtek Research Inc Test board for testing semiconductor device
CN1715943A (zh) * 2004-02-27 2006-01-04 因芬尼昂技术股份公司 高速数据接口测试切换电路
US8001434B1 (en) * 2008-04-14 2011-08-16 Netlist, Inc. Memory board with self-testing capability

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111104278A (zh) * 2018-10-29 2020-05-05 英业达科技有限公司 Sas连接器导通检测系统及其方法
CN111104279A (zh) * 2018-10-29 2020-05-05 英业达科技有限公司 Sas连接器导通检测系统及其方法
CN111104279B (zh) * 2018-10-29 2021-11-12 英业达科技有限公司 Sas连接器导通检测系统及其方法
CN111104278B (zh) * 2018-10-29 2022-02-22 英业达科技有限公司 Sas连接器导通检测系统及其方法

Also Published As

Publication number Publication date
TW201823754A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
CN108614205B (zh) 具自我检测功能的测试电路板及其自我检测方法
TWI660183B (zh) Component inspection method, probe card, interposer and inspection device
US20030163773A1 (en) Multi-core controller
TWI588503B (zh) 具自我檢測功能的測試電路板及其自我檢測方法
TWI628448B (zh) 電路測試方法
WO2018211774A1 (ja) デバイスの検査方法
US20060164072A1 (en) Design for test for a high speed serial interface
JPS6326585A (ja) Vlsi集積回路の検査回路と検査方法
US20190163596A1 (en) Functional testing of high-speed serial links
US11500017B1 (en) Testing memory elements using an internal testing interface
JP2002340987A (ja) 集積回路のパッドレシーバの試験を容易にする為のシステム及び方法
TWI447413B (zh) 電路測試介面及其測試方法
JP2008508541A (ja) 回路相互接続試験の構成とその手法
TWI759380B (zh) 電路板的連接器插槽腳位導通檢測系統及其方法
TWI550295B (zh) 適用於快捷外設互聯標準插槽的測試電路板
US12105146B2 (en) Wafer-level multi-device tester and system including the same preliminary class
TWI437243B (zh) 電性連接缺陷模擬測試方法及其系統
KR100769041B1 (ko) 테스트를 위한 집적회로 장치
TW201723518A (zh) 具聯合測試工作群組訊號串接電路設計的測試電路板
JP5796404B2 (ja) 半導体回路及びテスト方法
JP2005010088A (ja) 半導体装置の試験方法
JP3588052B2 (ja) バウンダリスキャンテスト回路
JP2001141789A (ja) 半導体及びその半導体の良品/不良品識別装置
KR20080102827A (ko) 모니터 번인 시스템
JP2004205352A (ja) 接続検査機能付きlsi