CN1715943A - 高速数据接口测试切换电路 - Google Patents

Abstract

一种用于一集成电路的高速数据接口(1)的测试切换电路乃包含切换晶体管(T1－T6)，该切换晶体管在测试模式下切换一数据发射信号路径(17)的一终端电阻输出级(15)到一数据接收信号路径(25)的一终端电阻输入级(18)以在所述的集成电路内部形成一内部的反馈测试回路。

Description

高速数据接口测试切换电路

技术领域

本发明与一用于一集成电路的高速数据接口的测试切换电路有关。

背景技术

以10Gbps范围的速率发射数据的高速通信电路需要用于测试目的的封闭反馈回路。图1表示一种高速通信集成电路，其具有一用于数据处理的核心(core)以及数个高速接口。高速数据接口或串化器/解串化器(SERDES)模块是以一高达10Gbps的速率在操作。每一高速数据接口(SERDES)连接一数据发射线路(TX)与一数据接收线路(RX)。高速数据接口经由所述的数据发射线路(TX)发射数据，并经由所述的数据接收线路(RX)接收数据。

图2表示根据先前技术中的一传统的高速数据接口。该高速数据接口包含一发射器与一接收器。如图2所示的高速数据接口是完全差动的。所述的发射器包含一串化器(serialiser)与一连接到该高速数据接口的数据输出接脚(TXN、TXP)的一输出信号驱动器。所述的数据输出接脚经由一差动数据发射线路而连接到一负载。

根据先前技术中传统的高速数据接口更具有一接收器，该接收器更包含一解串化器(deserialiser)与一信号输入缓冲器。该信号输入缓冲器连接到数据输入接脚(RXP、RXN)以经由一差动数据接收线路接收数据。所述的发射器的输入与所述的接收器的输出都连接到该高速的集成通信电路的数据处理核心。

为了测试高速数据通信电路，有必要在制造后测试这些电路的高速数据接口。这可以藉由制造一封闭的反馈回路以连接发射侧的输出到接收侧的输入。为了在所述的集成电路的高速接口上提供这样的一测试回路，在该高速通信集成电路上建立一外部或内部的测试回路是可能的。

在传统的外部回路规划中，差动的高速数据接口的发射输出接脚TXN、TXP经由一外部的测试设备而连接到接收器的输入接脚RxN、RxP以建立一测试回路。一外部回路的提供具有下列缺点：由于需要多路系统测试的插入，因此增加测试的成本；或是在单一测试回路的插入造成必须采用RF开关，因而增加负载板的复杂度。在多路测试插入中，特定的探针卡是设计来提供反馈的测试回路。每一另一个测试的插入都是耗费时间并且会随之造成芯片制造成本的增加。而在单一测试的插入中，高频带的RF继电器可能无法在高频带的系统中可靠的运作因而形成一信号蓄积的可能问题来源。

因此，先前技术中的高速数据接口包含创造一内部测试回路的装置。当所述的回反馈回路在该芯片内部被创造时，多任务器与解多任务器电路必须被提供于所述的高速数据接口内。

图3表示在集成电路内的包含一内部测试回路的一传统高速数据接口。其中，发射器的输出连接到一电路(AMP-DEMUX)，该电路藉由输出信号驱动器放大该发射器的输出信号而且该电路包含一解多任务装置(demultiplexing means)。为了使在发射数据接脚(TX-PAD)的输出阻抗适应于经由数据发射线路连接的负荷，所述的放大解多任务器电路更包含一可程序化的终端电阻级，其中该输出阻抗是可以调整的。

高速数据接口中，在其输入端的一接收器连接到一集成电路(AMP-MUX)，该电路用以放大所接收的信号而且该集成电路包含多任务装置。所述的放大与多任务的电路包含一可程序化的终端电阻级以使得所述的高速数据接口在接收数据接脚(RX-PAD)的输入阻抗适应于经由数据接收线路连接的负荷。在接收端的可程序化终端电阻级根据所述的高速数据接口的操作需要而配置于一个可变动的负载情况中。

根据如图3所示的先前技术的高速数据接口包含在发射器的输出端的一多任务器与在接收器的输出端的一解多任务器。所述的多任务器与解多任务器藉由一模式控制单元所控制，该模式控制单元切换该多任务器至一数据线路或至一测试信号产生器，而切换该解多任务器至一内部数据线路或至一测试信号分析器。根据如图3所示的先前技术的高速数据接口，在一正常操作模式下，所述的多任务器与解多任务器连接该内部的数据线路该发射器与接收器。在输出级的解多任务器更连接预驱动器到输出信号驱动器的最后一级，而在输入级内的多任务器(AMP-MUX)则连接该输入信号驱动器到在接收器内的一信号驱动器。

在一测试模式下，该发射器接收一藉由该测试信号产生器所产生的一测试数据样式，该测试数据样式经由在该输出级的解多任务器(AMP-MUX)与在输入级的多任务器(AMP-MUX)反馈到该接收器。经由该接收器，该测试数据样式藉由该解多任务器转发到该测试信号分析器。该测试信号分析器比较所产生的测试信号样式与所接收的测试信号样式并且决定是否该两种数据样式是否一致。在所产生的测试信号样式与该接收的测试信号样式在位等级上不一致的时候，在该发射器或该接收器内的一个错误可以被侦测。

图4表示根据先前技术中具有内部测试电路的一传统高速数据接口的详细说明。该预驱动器连接到一第一差动放大级D-AMP-A，其中该第一差动放大级D-AMP-A从一电流镜电路中接收一尾电流ITAIL。该第一差动放大级D-AMP-A的输出经由一节点N、

连接到一第二差动放大级D-AMP-B与一第三差动放大级D-AMP-C。藉由一模式选择输入，该第二差动放大级D-AMP-B或该第三差动放大级D-AMP-C被驱动。因此，该第一差动放大级D-AMP-A的输出信号可以切换到该第二差动放大级D-AMP-B或第三差动放大级D-AMP-C的输出。该第二差动放大级D-AMP-B的输出是一内部的回路输出端，且该输出端连接到高速数据接口的输入级(AMP-MUX)。该第三差动放大级D-AMP-C的输出藉由高速数据接口的数据输出接脚(TXN、TXP)所形成。该输出接脚连接到一可程序化的终端电阻级，该终端电阻级包含至少一具有固定电阻值电阻Rc以及至少一可切换电阻Rc’，该可切换电阻Rc，平行于一固定晶体管而根据储存于如图上所示的一配置寄存器中的一配置位c而被切换。虽然图4只表示一可切换的寄存器Rc’，不过多个可切换的电阻器Rc’可以提供来配合该高速数据接口的输出阻抗到经由该数据发射线路所连接的负载阻抗。

图5表示根据先前技术中的传统高速数据接口的输入级(AMP-MUX)的详细。数据输出接脚RXN、RXP以一差动放大级D-AMP-D的一可程序化的终端电阻级经由串联电阻Rs而连接到MOSFPETs T_D、

的栅极。而且该差动放大级D-AMP-D被供应一尾电流I_tailD。该输入阻抗藉由储存于一配置寄存器的配置位C、 所规划。在图5所示的具体实施例中，只有一可切换电阻R_D’表示于图中，不过，多个可切换电阻R_D’可以提供来调整该接口的输入阻抗到经由该数据接收线路所连接的负载。该差动放大级D-AMP-D的输出经由节点M连接到另一个差动放大级D-AMP-E或该接收器内一驱动器的输入。该差动放大级D-AMP-E的输出形成一内部回路输入端以连接如图5所示在一测试模式下的输入级AMP-MUX到如图4所示的输出级AMP-DEMUX的内部回路输出端。

根据施加到输入级的一模式输入端的一模式控制信号，所述的差动放大级D-AMP-D或差动放大级D-AMP-E藉由供应一尾电流而驱动。在测试模式中，该放大级D-AMP-E接收一尾电流并且经由一节点M、M而连接该内部回路输入端到该接收器内的驱动器的输入。在正常的操作模式下，该差动放大级D-AMP-E被关闭而另一差动放大级D-AMP-D被驱动，因此连接该数据接收接脚RXN、RXP到该接收器内的驱动器的输入。

如图3到图5所示的先前技术中，用于产生一内部测试回路的内部测试电路具有几个严厉的缺点。

第一缺点在于如图3、图4、图5所示之安排方式，无法测试无论是一最终输出级，例如图4所示的差动放大级D-AMP-C，与在输入端的输入驱动器级，例如在图5图中所示的差动放大级D-AMP-D的真正功能。当一制造上的错误发生于差动放大级D-AMP-C或于差动放大级D-AMP-D时，将无法被内部的测试信号分析器所侦测。而在可程序化的终端电阻级的制造上的错误，更是无法藉由根据先前技术中的高速数据接口电路中所侦测。

传统的电路的另一个缺点在于藉由在该第一差动放大级D-AMP-A的临界的输出端N，

提供一额外的差动放大级D-AMP-B，在该节点上的寄生电容将会增加(晶体管T_B、

对晶体管T_A、

形成额外的负载)，经由该差动放大级D-AMP-C到该输出数据接脚的数据发射路径的正常操作模式，最后将造成一正常模式电路的重新设计，表示一功率消耗P相较于原来的设计增加以维持所需要的频宽。

因此，本发明的目的在提供一测试切换电路以用于形成一内部测试回路以用于测试所有高速数据接口的电路部分，与包含一较少的覆盖面积与较小的功率消耗的一集成电路的高速数据接口。

这个目的藉由一具有如权利要求1的测试切换电路来完成。

发明内容

本发明提供用于一包含切换晶体管的集成电路(IC)的高速数据接口的一测试电路，其中该切换晶体管在一测试模式下切换一数据发射线路的一终端电阻输出级到一数据接收线路的一终端电阻输入级，以在该集成电路(IC)中形成一内部的反馈测试回路。

根据本发明的测试切换电路所具有的优势在于一最终的输出驱动器级与一第一驱动器输入级也都藉由该测试切换电路来测试以检测在这些电路部分制造上的错误。

所述的测试切换电路只包含作为开关操作的切换晶体管，而并没有如在图4的传统的输出级或如在图5的传统输入级一样的差动放大晶体管般的信号放大晶体管。在根据本发明的测试切换电路内所提供的切换晶体管在尺寸上相较于差动放大晶体管小得多，而且不提供尾电流。因此，根据本发明的测试切换电路的功率消耗P是非常低的。

根据本发明的具有如主要的权利要求1的测试切换电路，其优势在于正常的操作下的数据发射线路不受影响，也就是说寄生电容不会藉由根据本发明的测试切换电路而增加。

在一测试模式期间，经由根据本发明的测试切换电路所创造的内部回路涵盖了全部的数据线路，包括终端电阻输出级与终节点阻输入级。

根据本发明的测试切换电路的一较佳的具体实施例中，所述的测试切换电路连接到一配置的寄存器。

储存于配置寄存器的的配置位控制该测试切换电路的切换晶体管。

根据本发明的测试切换电路的一较佳的具体实施例中，所述的终端电阻输出级是可程序化的。

在一较佳的具体实施例中，终端电阻输出级与终端电阻输入级都连接到一配置寄存器以储存控制位，该控制位用以控制与该输入或输出级上的一对应终端电阻串联连接的晶体管。

在一较佳的具体实施例中，因为所述的终端电阻输出级与所述的终端电阻输入级是可程序化的，因此将高速数据接口的输出与输入阻抗使调整成适应于连接于该数据发射与该数据接收线路上的负载是可能的。

根据本发明的测试切换电路的一较佳的具体实施例中，所述的测试切换电路包含连接到数据发射线路的终端电阻放大级的一第一晶体管，连接该第一晶体管一参考电位端(GND)之间的一第二晶体管，连接该参考电位端(GND)与一第六晶体管之间的一第三晶体管，连接所述的第一晶体管与一测试端之间的一第四晶体管，连接所述的测试端与所述的第六晶体管之间的一第五晶体管，其中该第六晶体管连接所述的数据接收线路的终端电阻输入级。

在一较佳的具体实施例中，该第六切换晶体管为MOSFETs所组成。

在一较佳的具体实施例中，该切换晶体管的栅极端藉由储存在在配置寄存器内的控制位所控制。

根据本发明的可控制测试切换电路的一具体较佳实施例中，在该集成电路的一正常操作模式下，该第一晶体管是关闭的，该第二晶体管是打开的，该第三晶体管是打开的，该第四晶体管是关闭的，该第五晶体管是打开的，该第六晶体管是打开的。

根据本发明的可控制测试切换电路的一具体较佳实施例中，在一接收器切换模式下，该第一晶体管是关闭的，该第二晶体管是关闭的，该第三晶体管是关闭的，该第四晶体管是关闭的，该第五晶体管是打开的，该第六晶体管是打开的。

根据本发明的可控制测试切换电路的一具体较佳实施例中，在一发射切换模式下，该第一晶体管是打开的，该第二晶体管是关闭的，该第三晶体管是关闭的，该第四晶体管是打开的，该第五晶体管是关闭的，该第六晶体管是关闭的。

根据本发明的可控制测试切换电路的一具体较佳实施例中，该测试切换电路由差动所形成。

本发明更提供一集成电路得高速数据接口，该接口包含：

(1)一发射器，用以经由一数据发射线路的发射数据，该线路连接一终端电阻输出级以使该发射器的输出阻抗适应连接到该发射数据线路的一负载；

(2)一接收器，用以经由一数据接收线路接收数据，该线路连接一终端电阻输入级以使该接收器的输入阻抗适应连接到该数据接收线路的一负载；以及

(3)一可控制的测试切换电路包含切换晶体管用以在一测试模式下切换该终端电阻输出级到终端电阻输入级以在该集成电路内形成一内部反馈回路。

本发明更提供一具有数个高速数据接口的集成电路，其中，每一高速数据接口包含一发射器用以经由一数据发射线路发射数据，该数据发射线路连接到一终端电阻输出级以使该发射器的输出阻抗适应于该连结于该发射数据线路的一负载，

一接收器用以经由一数据接收线路接收数据，该接收线路连接到一终端电阻输入级以使该接收器的输入阻抗适应一连接于该接收线路的一负载，

一可控制的测试切换电路包含切换晶体管以在一测试模式下切换该终端电阻输出级到终端电阻输入级以在该集成电路内形成一内部反馈回路。

附图说明

在下列的较佳具体实施例中，在一集成电路内部，用于一高速数据接口的测试切换电路将参照下列的附加的图标加以说明。

图1表示根据先前技术的集成电路的一高速通信。

图2表示根据先前技术的一传统的高速数据接口；

图3表示根据先前技术的一传统的具有一内部测试回路的高速数据接口；

图4表示根据先前技术的一传统的高速数据接口的输出级；

图5表示根据先前技术的一传统的高速数据接口的输入级；

图6表示根据本发明的一集成电路的高速数据接口的一块状图；

图7表示根据本发明的一测试切换电路用以在一高速数据接口内创造一内部测试回路的较佳具体实施例；

图8表示在一正常操作模式下根据本发明的一测试切换电路；

图9表示在一反馈回路测试下根据本发明的一测试切换电路；

图10表示在一接收器测试模式下根据本发明的一测试切换电路；

图11表示在一发射器测试模式下根据本发明的一测试切换电路；

图12表示在根据本发明的高速数据接口内该配置寄存器所提供的数据内容；

图13表示在配置寄存器内的一配置位(C)表，用以控制根据本发明的测试切换电路。

具体实施方式

如同图6所示根据本发明的一高速数据接口1，其包含一内部数据输入2与一内部数据输出3以连接该高速数据接口1到在一集成电路上的一数据处理核心4。该集成电路包含几个高速数据接口1。每一高速数据接口具有一发射数据输出接脚4与一接收数据输入接脚5以连接该集成电路到一外部电路。一串行的数据流经由输出接脚4发射到外部的电路板，而一串行的数据接收流经由该接收数据接脚5所接收。如图6示所的较佳实施例中，该高速数据接口包含都能藉由一模式控制单元8所控制的一测试信号产生器6与一测试信号分析器7。在另可替代的具体实施例中，该测试信号产生器6该测试信号分析器7与该模式控制单元8配备于该高速数据接口内但与该集成电路电路分离。

根据本发明的高速数据接口，其包含一数据发射信号路径17与一数据接收信号路径25。

在该数据发射信号路径17中，一多任务器9配备开关，该藉由数据处理核心输出的信号或是藉由测试信号产生器6产生的测试数据样式中，两者之一经由内部的线路10到一发射器11，该发射器包含一串化器与用以放大信号的一预驱动器级。该发射器11的输出经由一内部线路12连接到一最终输出驱动器级13，而该最终输出驱动器级13的输出则经由一内部线路14而连接到一可程序化的终端电阻级15。该可程序化的终端电阻级15经由一内部线路16连接到该集成电路上的发射数据接脚。该可程序化的终端电阻级15包含多个电阻，且该多个电阻藉由晶体管而使在高速数据接口1内的发射信号路径的输出阻抗能适应于连接于一发射数据接脚的一负载阻抗。该发射器11，该输出信号驱动器级13与该可程序化终端电阻级15构成在该高速数据接口1内部的一发射数据信号路径17。

高速数据接口1更包可程序化的终端电阻级18，该可程序化的终端电阻级18的输入经由一内部线路19连接到该接口1的接收数据接脚。该可程序化的终端电阻级18是用来使所述的接收信号路径的输入阻抗适应于经由该数据接收线路连接到该接脚5的负载。该可程序化的终端电阻18经由线路20而连接到一输入信号驱动器21，该输入信号驱动器21放大所接收的数据信号并且经由一内部的线路22输出所放的大信号到在接口1内部的一接收器23。该接收器23包含另一信号驱动器级与一解串化器。该接收器23的输出经由一内部线路24而连接到一解多任务器34，该解多任务器34也是藉由所述的模式控制单元8所控制。该可程序化的终端电阻级18，输入驱动器21与该接收器23在该高速数据接口1形成数据接收线信号路径25。

根据本发明如图6所示的高速数据接口1包含一测试切换电路26，该测试切换电路26在测试模式中切换该发射信号路径17的终端电阻级15到该数据接收信号路径25的终端电阻输入级18以在所述的集成电路内部形成一内部的反馈测试回路。

如同可以从图6中所看到，根据本发明的测试切电路26经由一线路27而连接到该可程序化的终端电阻级15且经由一线路28而连接到该可程序化的终端电阻级18。

该可程序化的终端电阻输出级5、可程序化的终端电阻输入级18以及该测试切换电路26连接到在该高速数据接口内的一配置寄存器29。该配置寄存器29储存控制位，该控制位经由控制线路30而供应到该可程序化的终端电阻输出级5、经由控制线路31而供应到该测试切换电路26以及经由控制线路32而供应到该可程序化的终端电阻输入级18。该配置寄存器29储存多组的配置位，该多组的配置位随着经由控制线路33供应到该配置寄存器29的控制模式信号而切换。该模式控制单元8控制该配置寄存器29的操作模式以使该寄存器29提供不同组别的配置位给终端电阻级15、18以及该切换电路26。

根据本发明的高速数据接口1的一较佳的具体实施例中，该测试切换电路26可在四个不同的模式之间切换。

在正常的操作模式下，该可程序化的终端电阻输出级15与该可程序化的电阻输入级18是藉由该测试切换电路26所分离。该多任务器9切换该集成电路的数据处理核心到该数据发射信号路径17，而该解多任务器34切换该数据接收信号路径25的输出到该集成电路的数据处理核心4。在正常的操作模式下，不会有测试执行而且藉由该核心4所输出的数据经由该发射信号路径4而发射到该外部电路。以相同的方法，经由该数据接收线路5所接收的数据藉由该数据接收信号路径25而发射到该集成电路的数据处理核心。

根据本发明的高速数据接口1的一反馈测试模式下，该测试切换电路26切换该可程序化的终端电阻级15的输出线路27到该可程序化终端电阻输入级的输入端因而在该数据接口1的内部制造出一内部测试回路。该模式控制单元藉由多任务器9切换该测试信号产生器6的输出到该数据发射信号路径17的输入。该解多任务器34更切换该数据接收信号路径25的输出到该测试信号分析器7的输入。藉由该测试信号产生器6所产生的测试样式藉由数据发射路径15经过线路27而发射到该测试切换电路26，该测试切换电路26经由线路28发射所接收的测试数据样式到该数据接收信号路径25。从所述的数据接收信号路径25中，该测试数据样式经过该解多任务器34而供应到该测试信号分析器7的输入。该测试信号产生器6，多任务器9、数据发射路径17、测试切换电路26、该数据接收路径25、该解多任务器34以及该测试信号分析器高速数据接口1中形成一内部测试回路。该测试信号分析器7比较所接收测试信号样式与藉由该测试信号产生器6所产生的测试信号样式而当两种测试信号样式不一致时，即侦测到一错误。藉由根据本发明的测试切换电路所产生的测试回路包含该最终信号输出驱动器级13、该可程序化的输出终端电阻级5、该可程序化的输入终端电阻级18以及该高速数据接口1的第一信号输入驱动器级21。因此，藉由根据本发明的测试切换电路26所产生的测试回路包含该高速数据接口1完整的电路，也就是说，这些电路部分都直接连接到该接口电路1的数据接脚4、5。比较图3所示的根据先前技术中的一可测试的高速数据接口与本发明经由切换电路26所提供的测试回路，本发明的测试回路也可以用于测试该输出驱动器13、该可程序化的终端电阻输出级5、该可程序化的终端电阻输入级18以及该输入驱动器21的电路。

在第三操作模式，也就是一接收器测试模式中，根据本发明的测试切换电路26切换该接口1的数据接收信号路径25到一内部的测试点。该测试点35在一较佳的具体实施例中连接成一内建的自我测试电路(BIST)以形成另一个测试回路经由该数据处理核心与该高速数据接口1的数据接收信号路径25。在这个测试器测试模式中，个别的测试该数据接收信号路径25的功能性是可能的。

在另一测试模式中，也就是一发射器的测试模式中，该测试切换电路26切换该数据发射信号路径17到接近另一个藉由一内建自我测试电路的测试回路的测试点25，其中这些测试回率包含该数据发射信号路径。在发射器测试模式中，个别的测试该数据发射信号路径17的功能性是可能的。

藉由根据本发明的测试切换电路26所制造的反馈回路被制造于接近该数据接脚4、5处，并且与在该数据发射与数据接收的信号传递路径内的所有的主动信号的阻滞有关。

在正常的操作模式期间，该测试切换电路26完全地分离该数据发射信号路径17与该数据接收信号路径25，因此串音现象可以最小化。

图7表示该测试切换电路26的一较佳的具体实施例的详细说明。在如图7所示的具体实施例中，根据本发明的该高速数据接口完全是由差动所形成的。

在该发射器11内的预驱动器输出一预先放大的输出数据信号到线路输出驱动器级13，其中信号的发射路径是分别经由该差动信号线路12-P、12-N发射到该输出驱动器级13内晶体管T13-N、T13-P的栅极。该晶体管T13-N、T13-P都连接到一电流源I13，该电流源I13提供一尾电流到所述的差动放大级。该输出驱动器13经由线路14-N、14-P而连接到一终端电阻输出级15。该终端电阻输出级15包含具有一固定的电阻值的晶体管36-N、36-P以及电阻37-i，该电阻37-i藉由一晶体管38-i所驱动。所述的MOSFET晶体管38的栅极经由控制线路30-i而连接到配置寄存器29。该可程序化的终端电阻输出级15经由一内部的输出线路16-N、16-P而连接到该高速据接口1的发射数据接脚4-N、4-P。该终端电阻输出级15是提供来使该输出数据发射信号信号路径17的输出阻抗适应于经由接脚4-N、4-P而连接到该高速数据接口的负载阻抗。在节点39-N与39-P，该终端电阻输出级15经由线路27-P、27-N而连接到根据本发明的测试切换电路26的发射输入终端40-N、40-P。

该测试切换电路26更包含接收输入端41-P与41-N以经由线路28-N与28-P而连接一测试切换电路26到该终端电阻输入级18。该终端电阻输入级18包含具有固定电阻值的电阻器42-N与42-P以及几个电阻43-i，该些电阻43-i藉由一晶体管44-i所驱动。所述的晶体管44-i的栅极经由控制线路32-i而连接到配置寄存器29。这些电阻是配置来匹配连接到该接收线路数据接脚5-N、5-P的的负载的阻抗，该接收线路数据接脚5-N、5-P经由内部的输入线路19-N与19-P而连接到该终端电阻输入级18。该输入数据线路19-P与19-N经过串行的电阻45-N与45-P而连接到该输出线路20-N与20-P。该终端电阻输入级18在其输出端连接到该输入驱动器21，该输入驱动器21包含藉由两个晶体管T21-N、T21P所形成的一差动放大级。晶体管21-N的栅极连接到线路20-N而晶体管21-N的栅极则连接到该终端电阻输入级18的输出20-P。该二晶体管21-P与21-N都接收一经由一电流源所产生的一尾电流I21。该晶体管21-P与21-N经由电阻46-N与46-P连接到接地端并且经由信号线路22-P与22-N而连接到在该接收器23内部的一驱动器的输入。

根据本发明的测试切换电路26是提供来产生一测试回路用以测试该高速数接口1是否正确的操作。在一较佳的具体实施例中，该测试切换电路包含六个控制输入C1、C2、C 3、C4、C5与C6，这些输入都连揪到该配置寄存器29。如图7所示的测试切换电路26是完全差动的。该测试切换电路包含包含六对的晶体管T1到T6，也就是说有12个晶体管。在根据本发明的该测试切换电路26中所提供的晶体管是开关切换的晶体管而不具有放大的功能。因此，这12个在根据本发明的测试些换电路中所提供的晶体管的尺寸是小的。用于测试切换电路26的切换晶体管T1到T6并不会接收到任何的尾电流因此该测试切换电路的功率消耗是非常微小的而且只有在切换操作的期间，才有一微小的功率消耗发生。

该测试切换电路26包含六对的可控制开关的晶体管T1到T6。如图7所示，在一较佳的具体实施例中，该切换晶体管是由MOSFET晶体管所形成。该第一对切换晶体管TP1、TN1藉由该配置寄存器的一第一配置位C1所控制并且当该第一配置位高时，切换该终端电阻输出级15到该切换电路26内部的节点47-N、47-P。以相同的方式，当对应的控制位C6逻辑上高时，该第六对的切换晶体管TP6、TN6切换该终端电阻级18的输入28-N、28-P到节点48-N、48-P。

该第二对晶体管TN2、TP2的栅极接收该配置位的控制位C2并且在该配置位C2逻辑上高时，切换结点47-P、47-N到参考电位GND-P、GND-N。

该第三对晶体管TN3、TP3的栅极接收该配置寄存器29的第三配置位C3。假如该配置位C3是高的，该晶体管TP3、TN3连接该节点48-P、48-N到GNDP、GNDN。

该第四对晶体管TP4、TN4的栅极接收一第四配置位C4。在该第四控制配置位逻辑上是高的情况下，该节点47-P、47-N连接到该测试节点35-N、35-P。

一第五对晶体管TN5、TP5藉由该配置寄存器29的一第五配置位(5)所控制，并且当该第五配置位C5逻辑上是高的时，连接该节点35-N、35-P到该节电48-P、48-N。

藉由供应配置位C1到C6不同的组合，将根据本发明的高速数据接口操作于如下列图8到图11的不同的模式下是可能的。

如同图8所示，在该接口1的正常操作模式下，该测试切换电路26藉由关闭晶体管T1、T6而完全地分离该数据发射信号路径17与该数据发射信号路径25。因此，在该位置寄存器29内的配置位C1、C6是低的。同时，晶体管对T2与T3是切换成可通过的因此将晶体管T1与T6连接到接地端。藉由晶体管T2、T3，任何通过T1与T6的漏电流都被吸到接地端以减少数据传输路径与数据接收路径之间的串音。在正常的操作模式下，该晶体管对T4、T5是关闭的以孤立该测试点35。

图9表示在反馈回路测试模式下的切换电路26。在反馈回路测试模式下，该数据发射路径17被切换到经由该线路27与线路28的数据发射接收路径25。对这些短切晶体管对T1、T4、T5、T6藉由高的配置位C1、C4、C5、C6而被打开。同时，电阻对T2、T3被关闭，也就是说C2与C3是低的。

图10表示在接收器测试模式下，根据本发明的切换电路26。在该接收器测试模式下，该第五与该第六电阻对T5与T6切换到连接该数据接口的数据接收路径25到一内部的测试点35。而剩下的电阻对T1、T2、T3、T4是关闭的。该测试点35连接到在该集成电路内部的一内建的自我测试逻辑以关闭另一个允许个别地测试该数据接收信号路径25的测试回路。

图11表示在发射器测试模式下，根据本发明的切换电路26。在这个测试模式下，该第一与第四晶体管对T1、T4是打开的以连接该发射器到该内部测试点35而剩下的晶体管对T2、T3、T5、T6则是关闭的。在该发射器测试模式下，根据本发明的高速数据接口1的发射信号路径17经由该连接到该测试点35的内部的内建自我测试电路所测试。

根据本发明的该测试切换电路26允许四个不同的操作模式。图13表示储存于该配置寄存器29内用于不同的操作模式的配置控制位Ci，其中该操作模式是藉由该模式控制8经由该控制线路33而选择。

图12表示在根据本发明的高速数据接口的一较佳的具体实施例中，该配置寄存器29的数据内容。该配置寄存器29包含该可程序化的电阻输出级15的配置的配置位、用于该可程序化的终端电阻输入级18的配置位与用于控制根据本发明的测试切换电路26的控制位C1到C6。

该测试切换电路26尽可能提供于接近该接口1的发射接脚4-N、4-P与该接收数据接脚5-N、5-P。该测试切换电路26连接到该终端级15、18以使得该测试切换电路26可以用来测试在一内部的反馈测试回路的这些终端电阻级15、18的功能性。

在正常的操作模式下，根据本发明的测试切换电路26对在该数据发射线路与该数据接收线路上的负载阻抗不会有影响。

该高速数据接口的频宽不会减少而且根据本发明的测试切换电路26的功率消耗是最小化的，因为只有具有小尺寸与小电流消耗的切换晶体管被提供。

在正常的操作模式下，介于该发射信号路径17与该接收信号路径15之间的串音藉由关闭该晶体管对T1与T6以及藉由吸走到该接地电位之间可能的漏电流与噪信而最小化。

该测试切换电路26不影响这些与放大级有关的负载，因此该高速数据接口1的频宽不需要折衷。

【图标标号】

1  高速数据发射接口  2  数据输入         3  数据输出

4  数据发射输出接脚  5  数据接收输入接脚 6  测试信号产生器

7  测试信号分析器    8  模式控制单元     9  多任务器

10 线路              11 发射器           12 线路

13 输出驱动器        14 线路             15 可程序化终端电

                                            阻输出级

16 线路              17 数据发射信号路径 18 可程序化终端电

                                            阻输入级

19 线路              20 线路             21 输入驱动器

22 线路              23 接收器           24 线路

25 数据接收信号路径  26 测试切换电路     27 线路

28 线路              29 配置寄存器       30 配置线路

31 置线路            32 配置线路         33 模式控制线路

34 解多任务器        35 测试点

Claims (14)

1.一种用于一集成电路的一高速数据接口(1)的测试切换电路，其包含切换晶体管(T1-T6)，该切换晶体管(T1-T6)在一测试模式下切换一数据发射信号路径(17)的一终端电阻输出级(15)到一数据接收信号路径(25)的一终端电阻输入级(18)，以在所述的集成电路内部形成一内部的反馈测试回路。

2.如权利要求1所述的测试切换电路，其中所述的测试切换电路(26)乃连接到一配置寄存器(29)。

3.如权利要求1所述的测试切换电路，其中所述的终端电阻输出级(15)是可程序化的。

4.如权利要求1所述的测试切换电路，其中所述的终端电阻输入级(18)是可程序化的。

5.如权利要求1所述的测试切换电路，其中所述的可控制的测试切换电路包含：

一第一晶体管(T1)，其连接到所述的数据发射信号路径(17)的终端电阻输出级(15)；

一第二晶体管(T2)，其连接在所述的第一晶体管(T1)与一参考电位节点(GND)间；

一第三晶体管(T3)，其连接在所述的参考电位节点(GND)与一第六晶体管(T6)间；

一第四晶体管(T4)连接在所述的第一晶体管(T1)与一测试节点(35)之间；

一第五晶体管(T5)连接在所述的测试节点(35)与所述的第六晶体管(T6)之间，

其中所述的第六晶体管乃连接到所述的数据接收信号路径(25)的终端电阻输入级(18)。

6.如权利要求5所述的测试切换电路，其中所述的晶体管(T1-T6)由MOSFETs所形成。

7.如权利要求6所述的测试切换电路，其中所述的晶体管(T1-T6)的栅极藉由储存于所述的配置寄存器(29)中的控制位(C1-C6)所控制。

8.如权利要求5所述的测试切换电路，其中在所述的集成电路的一正常的操作模式下，

所述的第一晶体管(T1)是关闭的，

所述的第二晶体管(T2)是开启的，

所述的第三晶体管(T3)是开启的，

所述的第四晶体管(T4)是关闭的，

所述的第五晶体管(T5)是关闭的，以及

所述的第六晶体管(T6)是关闭的。

9.如权利要求5所述的测试切换电路，其中在所述的集成电路的一反馈测试模式下，

所述的第一晶体管(T1)是开启的，

所述的第二晶体管(T2)是关闭的，

所述的第三晶体管(T3)是关闭的，

所述的第四晶体管(T4)是开启的，

所述的第五晶体管(T5)是开启的，以及

所述的第六晶体管(T6)是开启的。

10.如权利要求5所述的测试切换电路，其中在所述的集成电路的一接收器测试模式下，

所述的第一晶体管(T1)是关闭的，

所述的第二晶体管(T2)是关闭的，

所述的第三晶体管(T3)是关闭的，

所述的第四晶体管(T4)是关闭的，

所述的第五晶体管(T5)是开启的，以及

所述的第六晶体管(T6)是开启的。

11.如权利要求5所述的测试切换电路，其中在所述的集成电路的一发射器测试模式下，

所述的第一晶体管(T1)是开启的，

所述的第二晶体管(T2)是关闭的，

所述的第三晶体管(T3)是关闭的，

所述的第四晶体管(T4)是开启的，

所述的第五晶体管(T5)是关闭的，以及

所述的第六晶体管(T6)是关闭的。

12.如权利要求5所述的测试切换电路，其中所述的可控制的测试切换电路(26)是完全差动的。

13.一种在一集成电路(IC)内的一高速数据接口(1)，其包含：

(a)一发射信号路径(17)，用以经由连接到一所述数据发射路径(17)的一终端电阻输出级(15)的一数据发射线路而发射数据，其中所述的终端电阻输出级(15)用来使所述的数据发射信号路径(17)的输出阻抗适应于连接到所述的发射数据线路的一负载；

(b)一接收数据信号路径(25)，用以经由连接到所述接收数据信号路径(25)的一终端电阻输入级(18)的一数据接收线路而接收数据，其中所述的终端电阻输入级(18)用来使所述的数据接收信号路径(25)的输入阻抗适应于连接到所述的接收数据线路的一负载；以及

(c)一可控制的测试切换电路(26)，其包含切换晶体管(T1-T6)，用以在一测试模式下切换所述的终端电阻输出级(15)到终端电阻输入级(18)以在所述的集成电路内形成一内部反馈回路。

14.一种具有多个高速数据接口(1)的集成电路，其中每一高速数据接口包含：

(a)一发射信号路径(17)，用以经由连接到所述的数据发射信号路径(17)的一终端电阻输出级(15)的一数据发射线路而发射数据，其中所述的终端电阻输出级(15)用来使所述的数据发射信号路径(17)的输出阻抗适应于连接到所述的发射数据线路的一负载；

(b)一接收数据信号路径(25)，用以经由连接到所述的接收数据信号路径的一终端电阻输入级(18)的一数据接收线路而接收数据，其中所述的终端电阻输入级(18)用来使所述的数据接收信号路径(25)的输入阻抗适应于连接到所述的接收数据线路的一负载；以及

(c)一可控制的测试切换电路(26)，其包含切换晶体管(T1-T6)，用以在一测试模式下切换所述的终端电阻输出级(15)到终端电阻输入级(18)以在所述的集成电路内形成一内部反馈回路。

Images