CN102215637A - 嵌有半导体芯片的布线基片的制造方法 - Google Patents

嵌有半导体芯片的布线基片的制造方法 Download PDF

Info

Publication number
CN102215637A
CN102215637A CN2011100497627A CN201110049762A CN102215637A CN 102215637 A CN102215637 A CN 102215637A CN 2011100497627 A CN2011100497627 A CN 2011100497627A CN 201110049762 A CN201110049762 A CN 201110049762A CN 102215637 A CN102215637 A CN 102215637A
Authority
CN
China
Prior art keywords
film
thermoplastic resin
semiconductor chip
pad
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100497627A
Other languages
English (en)
Inventor
近藤贤司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN102215637A publication Critical patent/CN102215637A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种嵌有半导体芯片的布线基片(10)的制造方法。对于含有第一膜(21b)的基片，其中在第一膜的表面上形成焊盘(31)，由热塑性树脂制成的第二膜(22b)被热压着到所述基片的焊盘形成表面。在加压加热作用下，在熔化第二膜的同时在半导体芯片(50)上形成的柱凸起(52a)被填充进第二膜并被压焊到所述焊盘。熔化后的第二膜密封在半导体芯片和基片之间。然后，多个树脂膜(21a，21c，21d，22a，22c，22d)与基片和第二膜层叠在一起，形成层叠本体。在加压加热过程中，多个树脂膜、基片和第二膜同时结合在一起，于是所述柱凸起被接合到焊盘。

Description

嵌有半导体芯片的布线基片的制造方法
技术领域
本发明涉及一种嵌有半导体芯片的布线基片的制造方法。
背景技术
传统地，作为内嵌有部件的基片的制造方法，在JP2007-324550A(对应US2008/017409)中描述的方法是大家熟知的方法，在所述基片中，形成有布线部分而且电子部件嵌入在含有热塑性树脂的绝缘基片中。
按照该制造方法，多层树脂膜叠在一起，其中一个树脂膜的表面具有导电图案，一个树脂膜具有填充导电浆的通孔，于是将电子部件嵌入，形成叠层本体。
然后，从上下两侧加压和加热叠层本体，使构成树脂膜的热塑性树脂软化，由此树脂膜彼此粘结并一次集成在一起，并且电子部件被密封。另外，烧结填充在所述通孔内的导电浆，形成夹层连接部分(导电组分)。夹层连接部分连接电子部件的电极和相应焊盘(导电图案)或者连接相邻的导电图案。
因此，能够通过加压和加热同时形成其中嵌有电子部件的多层基片，由此制造方法能够简化。
通过这种方式，在其中堆置有元件的半导体芯片(IC芯片)中，相邻电极之间的距离变得越来越小(即所谓的小间距)，从而实现元件的高集成和高速度，抑制半导体芯片(其中嵌有半导体芯片的基片)尺寸的增加。因此，在半导体芯片(裸芯片)被用作嵌入式电子部件，而且执行倒装芯片安装而不用重新布线的情况下，需要形成直径非常小(比如，直径约为几微米到10微米)的所述通孔，以便保证相邻夹层连接部分之间的电绝缘特性。因此，通过上述方法很难形成通孔并用导电浆填充通孔。此外，因为需要填充的导电浆的量很小，也难以保证足够量的导电颗粒扩散焊至组成半导体芯片电极的金属与基片的焊盘。
另一方面，可以应用下述方法。在半导体芯片的电极上形成一个凸起，凸起通过倒装芯片安装法安装到基片的焊盘。如在JP2001-60602A中所述，如果所述凸起通过加压加热被直接焊接到焊盘(电极)，由于具有小间距，能够提高电绝缘特性。
然而，如在JP2001-60602A中所述，为了直接焊接所述凸起和焊盘，预定的加压和加热时间是必要的。因此，可能延长了形成内嵌有半导体芯片的布线基片的时间(周期时长)。
发明内容
鉴于上述问题，本发明的一个目的是提供一种内嵌有半导体芯片的布线基片的制造方法，该方法能够简化制造方法并缩短制造时间。
按照本发明的第一方面，嵌有半导体芯片的布线基片的制造方法包括：层叠多个树脂膜和多个含有热塑性树脂的热塑性树脂膜，形成层叠本体，其中所述多个树脂膜包括在其表面上具有导电图案的树脂膜，和具有由导电浆填充的通孔的树脂膜，多个树脂膜中的至少一个位于相邻两个热塑性树脂膜之间，半导体芯片的电极形成表面接触所述多个热塑性树脂膜中的一个，半导体芯片的电极形成表面的相反面接触多个热塑性树脂膜中的另一个膜，而且所述半导体芯片被夹在所述多个热塑性树脂膜中所述一个膜与所述另一个膜之间；沿着层叠方向从层叠本体的上下两侧对层叠本体加压加热，形成含有导电图案和通过烧结导电浆内的导电颗粒形成的烧结本体的布线部分，其中所述多个热塑性树脂膜被软化，同时将多个树脂膜和多个热塑性树脂膜结合在一起，并密封所述半导体芯片；将第二膜附连到含有第一膜的基片的焊盘形成表面，在第一膜的表面上形成有作为导电图案一部分的焊盘，以在层叠之前，通过加热加压第二膜，用第二膜覆盖第一膜的焊盘，其中所述第一膜充当所述多个树脂膜中的一个膜，第二膜充当多个热塑性树脂膜的一个膜；和在等于或者高于构成第二膜的热塑性树脂的熔点的温度下，通过加热和加压半导体芯片，通过倒装芯片安装将半导体芯片安装到所述基片上，其中在融化第二膜的同时，在半导体芯片的电极上形成的柱凸起被填充进第二膜，并被压焊到所述焊盘，在层叠之前，熔化后的第二膜密封在半导体芯片和基片之间。在层叠时，除了构成含有第一膜的基片的所述多个树脂膜的一个和第二膜外，多个树脂膜和多个热塑性树脂膜与基片以及第二膜层叠在一起，形成层叠本体。柱凸起在加压和加热层叠本体时被直接焊接到所述焊盘。
按照本发明，多个树脂膜和多个热塑性树脂膜层叠在一起，形成层叠本体，使得所述树脂膜中的至少一个膜位于相邻两个热塑性树脂膜之间，半导体芯片的电极形成表面接触其中一个热塑性树脂膜，半导体芯片的电极形成表面的相反面接触另一个热塑性树脂膜。因此，通过加压加热使热塑性树脂膜软化，所述树脂膜与热塑性树脂膜同时结合在一起，半导体芯片至少由靠近半导体芯片的热塑性树脂膜密封。此外，导电浆内的导电颗粒在加压加热作用下被烧结，形成烧结本体，通过所述烧结本体和导电图案形成所述布线部分。因此，能够简化所述制造方法。
所述树脂膜可包括含热固性树脂的热固性树脂膜。在加压加热过程中，热塑性树脂膜被软化，将所述树脂膜和热塑性树脂膜结合在一起。因此，在层叠本体中，至少一个树脂膜需要置于相邻两个热塑性树脂膜之间。
除了由热塑性树脂制成的第二膜，作为所述热塑性树脂膜，可以使用含有带热塑性树脂的无机材料比如玻璃纤维的膜。对于热固性树脂同样如此。对于第一膜，可使用含热塑性树脂的膜或者含热固性树脂的膜。
在层叠之前，由热塑性树脂膜形成的第二膜布置在半导体芯片和含第一膜的基片之间，在等于或者高于热塑性树脂的熔点的温度下，对第二膜加热加压。当温度升高到等于或者高于热塑性树脂的熔点时，构成第二膜的热塑性树脂具有流动性，位于柱凸起和焊盘之间的热塑性树脂在压力作用下发生移动，柱凸起直接接触焊盘，于是柱凸起和焊盘能够处于压焊状态。
此时，因为在加热作用下具有流动性的热塑性树脂密封在半导体芯片和基片之间，所述基片包括柱凸起和焊盘的连接部分的周边，于是能够获得相应连接部分之间的电绝缘特性。此外，能够提高在所述连接部分处的连接可靠性。
此外，当柱凸起和焊盘处于压焊状态时，终止倒装芯片安装(加热加压的应用)，柱凸起和焊盘在加压加热过程中受压力和加热的作用处于连接状态。通过这种方式，因为柱凸起和焊盘在加压加热过程中受加热加压的作用处于连接状态，与压焊状态相比，能够提高半导体芯片的电极和焊盘的电连接可靠性。
在倒装芯片安装中，柱凸起和焊盘处于压焊状态，在加压加热过程中受加热和加压的作用，柱凸起和焊盘处于连接状态。因此，与这样的方法相比，即柱凸起和焊盘在倒装芯片安装中处于连接状态之后再执行加压加热，能够缩短制造时间。
如果在层叠之前柱凸起没有与焊盘相接触，柱凸起在加压加热时与焊盘相接触，以成为连接状态，则柱凸起变得难以填充进第二膜内。结果，热塑性树脂可能保留在柱凸起和焊盘之间。与此对比，因为在本发明中，于层叠之前，柱凸起和焊盘处于压焊状态，通过加压加热工艺的加热和加压作用，柱凸起和焊盘能够可靠地处于连接状态。
因此，嵌有半导体芯片的布线基片的制造工艺能够得到简化，并且能够缩短制造时间(周期)。
按照本发明的第二方面，嵌有半导体芯片的布线基片的制造方法包括：层叠多个树脂膜和多个含有热塑性树脂的热塑性树脂膜，形成层叠本体，其中所述多个树脂膜包括在其表面上具有导电图案的树脂膜，和具有由导电浆填充的通孔的树脂膜，多个树脂膜中的至少一个位于相邻两个热塑性树脂膜之间，半导体芯片的电极形成表面接触所述多个热塑性树脂膜中的一个，半导体芯片的电极形成表面的相反面接触多个热塑性树脂膜中的另一个膜，而且所述半导体芯片被夹在所述多个热塑性树脂膜中的所述一个膜与所述另一个膜之间；沿着层叠方向从层叠本体的上下两侧对层叠本体加压加热，形成含有导电图案的布线部分和通过烧结导电浆内的导电颗粒形成的烧结本体，其中所述多个热塑性树脂膜被软化，同时将多个树脂膜和多个热塑性树脂膜结合在一起，并密封所述半导体芯片；通过加压和加热半导体芯片，采用倒装芯片安装将半导体芯片安装到含有第一膜的基片上，第一膜用作所述多个树脂膜中的一个，其中，充当多个热塑性树脂膜中的一个膜的第二膜被附连到含有第一膜的基片的焊盘形成表面，在第一膜的表面上形成的焊盘作为导电图案的一部分，以用第二膜覆盖第一膜的焊盘，所述第二膜在对应焊盘的位置具有通孔，在等于或者高于构成第二膜的热塑性树脂的熔点的温度下，通过加热和加压半导体芯片，于是形成在半导体芯片的电极上的柱凸起通过通孔被压焊到所述焊盘，而且在层叠之前，熔化后的第二膜密封半导体芯片和基片之间的空间。在层叠时，多个树脂膜和多个热塑性树脂膜中除了构成含有第一膜的基片的一个膜和第二膜外，所述多个树脂膜和多个热塑性树脂膜与基片以及第二膜层叠在一起，形成层叠本体。在加压和加热层叠本体时，柱凸起被直接焊接到所述焊盘。
通过采用这样的方法，能够获得类似于按照本发明第一方面的制造方法的效果。
按照本发明，对应焊盘的通孔在倒装芯片安装之前提前形成在第二膜内。因此，如果热量相同的话，与本发明第一方面所述的方法相比，柱凸起和焊盘之间的压焊状态和由第二膜形成的密封结构能够在短时间内形成。即，能够缩短倒装芯片安装的加热加压时间，由此缩短嵌有半导体芯片的布线基片的制造时间。
此外，如果加热加压时间和受压状态相同的话，与本发明第一方面所述的方法相比，能够用低热量获得柱凸起和焊盘之间的压焊状态。
附图说明
从下述参照附图作出的详细说明中，本发明的上述和其它目的、特征和优点将变得更明显。其中：
图1是通过本发明第一实施例的制造方法制造的嵌有半导体芯片的布线基片的截面图；
图2是在图1所示嵌有半导体芯片的布线基片的制造方法的制备过程中，表示待被层叠在基片上的树脂膜的截面图，其中半导体芯片安装在所述基片上；
图3A-3D表示在图1所示的嵌有半导体芯片的布线基片的制造过程中，用倒装芯片方法将半导体芯片安装在基片上的步骤的截面图；
图4是图3A所示方法中将第二膜附连到基片的焊盘形成表面的状态俯视图；
图5是图1所示嵌有半导体芯片的布线基片的制造过程中层叠步骤的截面图；
图6是图1所示嵌有半导体芯片的布线基片的制造过程中加压加热步骤的截面图；
图7A是按照本发明的第二实施例的制造方法中用倒装芯片方法将半导体芯片安装在基片上的步骤中，第二膜被附连到基片的焊盘形成表面的状态的俯视图；
图7B是沿着图7A的VIIB-VIIB截取的截面图；
图8A是第二膜被附连到基片的焊盘形成表面时的状态的改进实施例的俯视图；和
图8B是沿着图8A的VIIIB-VIIIB截取的截面图。
具体实施方式
本发明具有下列特征部分。在形成嵌有半导体芯片的布线基片中，采用步骤1)和2)。1)上面形成有柱凸起的半导体芯片(裸IC芯片)借助热塑性树脂制成的第二膜，通过倒装芯片方法安装在含有第一膜的基片上，其中第一膜上形成有焊盘。2)在倒装芯片安装后，当通过已知的PALAP即一次性层叠方法形成布线基片时，其上安装有半导体芯片的基片被嵌在布线基片中。另外，柱凸起和焊盘之间的连接状态是特征部分。
因此，关于布线基片的基本结构和制造方法，除非另有所指，都适当地采用本发明的申请人已经应用的PALAP结构。另外，PALAP为株式会社电装的注册商标。
(第一实施例)
此后，参照附图描述本发明的实施例。绝缘基片20的厚度方向(即，多层树脂膜的层叠方向)被称作厚度方向，垂直于该厚度方向的方向被称作垂直方向。另外，除非另有所指，厚度指的是沿着厚度方向的厚度。
图1所示的嵌有半导体芯片的布线基片10(即，半导体装置，后面称作布线基片10)包括绝缘基片20、形成在绝缘基片20内的导电图案30和夹层连接部分40、和半导体芯片50，所述半导体芯片50被埋在也就是被嵌在绝缘基片20内，作为嵌有半导体芯片的布线基片的基础部件。除了上述部件外，图1所示的布线基片10包括散热件60。
绝缘基片20由电绝缘材料制成。在图1所示的实施例中，绝缘基片20作为基片执行保持导电图案30、夹层连接部分40、半导体芯片50和散热件60的功能。此外，绝缘基片20执行将半导体芯片50夹持并保护在内部的功能。
绝缘基片20主要由树脂制成，该树脂至少包括热塑性树脂作为树脂材料。包含热塑性树脂膜的多层树脂膜被层叠，而且通过加压加热被焊接/集成在一起。因为热塑性树脂能够承受高温，而且当通过后面所述的加压和加热步骤一次形成绝缘基片20时，软化后的热塑性树脂能够用作粘结剂和密封件，所以绝缘基片20包含热塑性树脂。
因此，多层树脂膜包含在层叠状态下至少每隔一层膜布置的热塑性树脂膜。例如，多层树脂膜可只包括热塑性树脂膜或者包括热固性树脂膜与热塑性树脂膜。
作为热塑性树脂膜，可以使用包含带热塑性树脂的无机材料比如玻璃纤维和芳纶纤维的膜和由热塑性树脂制成的不含有无机材料的膜中的至少一个。类似地，作为热固性树脂膜，可以使用包含带有热固性树脂的上述无机材料和由热固性树脂制成的不含有无机材料的膜中的至少一个。
如图1所示，在本实施例的绝缘基片20中，八层树脂膜，即热固性树脂膜21a、热塑性树脂膜22a、热固性树脂膜21b、热塑性树脂膜22b、热固性树脂膜21c、热塑性树脂膜22c、热固性树脂膜21d、热塑性树脂膜22d，按照该顺序从一个表面20a一侧沿着厚度方向层叠。即，热塑性树脂膜和热固性树脂膜交替层叠，从而形成绝缘基片20。
对于热固性树脂膜21a-21d，使用由热固性聚酰亚胺(PI)制成的膜，其不含有无机材料比如玻璃纤维。与此对比，对于热塑性树脂膜22a-22d，使用由占30％重量的聚醚醚酮(PEEK)和70％重量的聚醚酰亚胺(PEI)制成的树脂膜，其不含有无机材料比如玻璃纤维和用于调节线膨胀系数的无机填料。
在上述树脂膜中，热固性树脂膜21b对应上面安装半导体芯片50的基片(即第一膜)，热塑性树脂膜22b对应作为基片的第二膜，该膜密封在半导体芯片50和热固性树脂膜21b之间。
导电箔被图案化，从而形成导电图案30，导电图案30被用作电连接半导体芯片50和外部装置的布线部分。此外，导电图案30也不仅用作导电的布线部分，而且还用作散热布线部分，用于将在半导体芯片50内形成的元件的操作下的热量释放到外部。
与此对比，导电浆填充在过孔(通孔)内，该通孔沿着厚度方向形成在树脂膜内，而且导电浆内的导电颗粒在加压加热作用下被烧结，于是形成夹层连接部分40。夹层连接部分40对应权利要求中所述的烧结本体。夹层连接部分40与导电图案30一起被用作电连接半导体芯片50和外部装置的布线部分。此外，夹层连接部分40能够用作上述散热布线部分。
在本实施例中，导电图案30和夹层连接部分40构成电连接半导体芯片50的电极51a、51b和连接至外部装置的电极35(此后称作外部连接电极35)的布线部分。此外，导电图案30和夹层连接部分40，其不同于上述构成布线部分的导电图案30以及夹层连接部分40，构成散热布线部分，热连接半导体芯片50的虚设电极51c和散热件60。
具体地，铜(Cu)箔被图案化，于是形成导电图案30。导电图案30包括对应半导体芯片50的电极51a的焊盘31、对应半导体芯片50的电极51b的焊盘32、对应半导体芯片50的虚设电极51c的焊盘33，和在垂直方向延伸的侧向布线部分34。此外，导电图案30包括作为导电图案30的一部分的外部连接电极35，该电极用于连接外部装置。
焊盘31-33均适应半导体芯片50的相应电极51的间距进行布置。尽管没有画出，在本实施例中，形成电极51a，从而多个电极51a按照单列矩形环的形状进行排列，其中十个电极51a布置在矩形环的一侧。形成对应电极51a的焊盘31，从而多个焊盘31对照电极51a的排列方式以矩形环的形状进行布置，如图4所示。如图1所示，通过布置在同一层中的侧向布线部分34，每个焊盘31被从矩形环向着其外侧或者内侧(图1中是外侧)拔出(用于重新布线)并且连接至夹层连接部分40。另外，为了简便，夹层连接部分34在图4中没有画出。
在本实施例中，夹层连接部分40由Ag-Sn合金制成。夹层连接部分40包括构成布线部分中的垂直布线部分的夹层连接部分41以及热连接虚设电极51c与散热件60的夹层连接部分42。
布线部分通过夹层连接部分41、侧向布线部分34和焊盘31、32构成。散热布线部分由夹层连接部分42和焊盘33构成。
金属扩散层(Cu-Sn合金层)(其中Cu和Sn交替扩散)形成在由Cu制成的导电图案30和由Ag-Sn合金制成的夹层连接部分40之间的界面内，由此导电图案30和夹层连接部分40之间的连接可靠性得到提高。
此外，金属扩散层(含有CuAu3的Cu-AU合金层)，其中Cu和AU交替扩散，形成在作为Cu制成的导电图案30的焊盘31与连接部分52之间的界面内，所述连接部分52布置在半导体芯片50的电极51a上并由Au制成，由此改善了焊盘31和连接部分52之间的连接可靠性。
在本实施例中，作为导电图案30的外部连接电极35形成在热固性树脂膜21a的内表面上，该树脂膜构成在表面20a一侧的绝缘基片20的表面层。
半导体芯片50是形成有电路(大规模集成电路)的IC芯片(裸芯片)。所述电路通过在半导体基片比如硅基片上堆积各种元件比如三极管、二极管、电阻和电容而形成。用于连接外部装置的电极51形成在半导体芯片50的表面上。电极51至少包括连接上述布线部分的电极。半导体芯片50由上述绝缘基片20密封。
在本实施例中，如图1所示，形成有电连接所述电路的电极51a、51b和没有连接所述电路并且没有提供电连接功能的虚设电极51c。
多个电极51a形成在半导体芯片50的一个表面上，由Au制成的多个连接部分52连接相应的电极51a。电极51a的延伸部分，其沿着厚度方向从与连接部分52相对的部分延伸至半导体芯片50的一个表面，由Au-Al合金(主要由Au4Al合金制成)制成并且不含有单质金属Al。换句话说，所述延伸部分是电极51a的延伸部分，它沿着厚度方向从正好在连接部分52下方(或上方)的部分(即，含有电极51a与连接部分52之间的界面以及电极51a内的延伸部分的部分，其沿着厚度方向从所述界面延伸至半导体芯片50的所述一个表面)延伸至半导体芯片50的所述一个表面。备选地，所述延伸部分是电极51a内的部分，其位于半导体芯片50和连接部分52之间。所述延伸部分在后面被称为电极51a内的部分，其正好在由Au制成的连接部分52的下方。
电极51a中的其它部分，其没有刚好位于连接部分52下方(比如被保护膜覆盖的部分)，含有单质金属Al。
如果单质金属Al在高温使用环境下保留在电极51a内的所述部分中，该部分位于刚好在Au制的连接部分52下方，在相邻连接部分52内的Au固相扩散进电极51a内的Al内形成Au5Al2。因为Au5Al2的生长速率远远高过Au4Al的生长速率，Au的扩散不能赶上Au5Al2的生成，由此克根达尔(Kirkendall)空洞形成在电极51a和连接部分52之间的界面内。进一步，由克根达尔空洞为起始点产生裂隙。
相对比，在本实施例中，电极51a内的部分(其刚好位于Au制的连接部分52下方)不含有单质金属Al，而且主要含有Au4Al合金，作为Au-Al合金的成品。因此，在高温使用环境中，能够限制克根达尔空洞的形成以及从而限制裂隙的形成。
相邻电极51a之间的间距(距离)小于在半导体芯片50的表面上形成的电极51b，51c之间的间距，该表面与芯片的所述一个表面相反(后面称为半导体芯片50的相反面)。具体地，所述间距为几十μm(例如60μm)。
相对比，均由Ni材料制成的电极51b和虚设电极51c形成在半导体芯片50的电极51形成表面(后面称为电极形成表面)的相反面上。作为与相应的焊盘32，33的连接部分的夹层连接部分41，42分别连接到电极51b，51c。其中Sn和Ni交替扩散的金属扩散层(Ni-Sn合金层)形成在Ni制的电极51b，51c和相应夹层连接部分41，42之间的每个界面内，因此电极51b，51c和夹层连接部分40的连接可靠性得到提高。另外，电极51b，51c的间距比如为几百微米。
在这种方式下，半导体芯片50具有提供电连接功能的电极51a，51b和不提供电连接功能的虚设电极51c，这些电极都形成在芯片的两个表面上。半导体芯片50的各个元件包括电流沿厚度方向流动的元件，比如垂直MOSFET，垂直IGBT和垂直电阻器。因此，电极51a，51b形成在半导体芯片50的两个表面上。
散热件60由比如Cu这样的金属材料制成，并用于向外部释放在半导体芯片50内形成的元件的操作下的热量。对于散热件60，可以采用散热槽、散热片等。
在本实施例中，采用板状散热件60，其由Cu制成并且它的尺寸和形状大致对应绝缘基片20的另一表面20b的尺寸和形状。热塑性树脂膜22d牢固地粘接到散热件60，于是散热件60被固定到绝缘基片20的表面20b上。
形成在热塑性树脂膜22d内的夹层连接部分42的一端连接到散热件60。在本实施例中，Cu和Sn交替扩散的金属扩散层(Cu-Sn合金层)形成在Cu制的散热件60和Ag-Sn合金制的夹层连接部分42之间的界面内，因此散热件60和夹层连接部分42(即，散热布线部分)的连接可靠性得到提高。
在本实施例中，在半导体芯片50内产生的热量通过由夹层连接部分42与焊盘33构成的散热布线部分从虚设电极51c传递到散热件60。因此，改善了散热特性。
此外，绝缘基片20在表面20a的一侧具有孔。外部连接电极35充当所述孔的底表面。比如电镀膜这样的导电件布置在所述孔内，钎料球70形成在该导电件上。
因此，在本实施例中，半导体芯片50在两个表面上具有提供电连接功能的电极51a，51b。与此相反，散热件60布置在绝缘基片20的表面20b上，外部连接电极35仅仅布置在绝缘基片20的表面20a上。即，尽管半导体芯片50具有双面电极结构，但布线基片10具有单面电极结构。
接下来，描述上述布线基片10的制造方法。另外，在序号40a后面的括号内的序号指代相应的夹层连接部分，40a指代导电浆。
首先，制备组成层叠本体的部件，通过对层叠本体进行加压加热来形成布线基片10。准备其上安装有半导体芯片50的基片(此后称作半导体单元80)和要层叠在半导体单元80上的多层树脂膜。
在本实施例中，如上所述，由热固性聚酰亚胺(PI)制成的膜(其不含有无机材料如玻璃纤维)用作热固性树脂膜21a-21d。在本实施例中，例如，所有的树脂膜21a-21d都为同样的厚度(比如，50μm)。
与此相对比，由占30％重量的聚醚醚酮(PEEK)和70％重量的聚醚酰亚胺(PEI)制成的树脂膜(不含有无机材料比如玻璃纤维和用于调节线膨胀系数的无机填料)用作热塑性树脂膜22a-22d。在本实施例中，比如，树脂膜22a，22c，22d的厚度相同(例如，80μm)，作为第二膜的热塑性树脂膜22b的厚度小于树脂膜22a，22c，22d的厚度(如，50μm)。
在制备过程中，正如公知的，对于构成绝缘基片20的树脂膜采用已知的PALAP即一次性层叠方法，在一次性层叠之前，形成导电图案30，而且通过烧结变成夹层连接部分40的导电浆40a填充在所述通孔内。根据所述布线部分或者散热布线部分任意地确定导电图案30和其中填充导电浆40的通孔的布置。
附连到树脂膜表面的导电箔上加工图案，从而形成导电图案30。只要构成绝缘基片20的多层树脂膜含有带导电图案30的树脂膜，比如能够采用这样的结构，即所有的树脂膜分别都具有导电图案30，或者采用这样的结构，即树脂膜中的一部分不具有导电图案30。另外，对于具有导电图案30的树脂膜，树脂膜可以沿着层叠方向在其一个表面具有导电图案30或者在其两个表面具有导电图案30。
乙基纤维素树脂、丙烯酸树脂等添加到导电颗粒内，以维持导电浆40a的形状，而且在有机溶剂比如松油醇中混合和揉制导电颗粒，于是获得导电浆40a。通过二氧化碳激光等形成穿过树脂膜的通孔，通过丝网印刷等在所述通孔内填充导电浆40a。所述通孔可形成有导电图案30作为底面，或者所述通孔形成在没有布置导电图案30的位置。
在所述通孔形成在导电图案30上的情况下，因为导电图案30用作通孔的底面，导电浆40a能够保留在通孔内。与此对比，在通孔形成在没有导电图案30的树脂膜中或者在树脂膜有导电图案30的情况下所述通孔形成在不同于导电图案30的位置，这时使用在本申请人申请的日本专利申请No.2008-296074中描述的导电浆40a，于是导电浆40a保留在无底部的所述通孔内。另外，在本申请人申请的日本专利申请No.2009-75034中描述的装置(方法)可以用作用于在通孔内填充导电浆40a的装置(方法)。
在室温下成固态的低熔点固态树脂添加到导电浆40a内。在低于导电颗粒的烧结温度的温度下，低熔点固态树脂分解并蒸发。所述低熔点固态树脂在低于所述温度但高于室温的温度下处于熔融状态，在室温下为固态。低熔点固态树脂的一个例子就是石蜡。在填充通孔时通过加热低熔点固态树脂，低熔点固态树脂熔化成为浆的形式。在填充通孔后，通过冷却低熔点固态树脂，低熔点固态树脂发生固化，于是导电浆40a发生固化并能够保留在通孔中。另外，当填充通孔时，通孔的一端由扁平件封闭。
首先，描述要在半导体单元80上进行层叠的六个树脂膜21a，21c，21d，22a，22c，22d的制备过程。
在本实施例中，如图2所示，准备在其一个表面附有铜箔(例如厚度为18μm)的膜，用于六个树脂膜中的每个热固性树脂膜21a，21c，21d。各自的铜箔被加工图案，形成导电图案30。另外，准备在其一个表面附有铜箔(同样地，厚度为18μm)的膜，用于另两个树脂膜21b，22b中的热固性树脂膜21b。铜箔被加工图案，以形成导电图案30。
即，热固性树脂膜21a-21d中的每个膜都在其一个表面具有导电图案30，而且每个热塑性树脂膜22a-22d都没有导电图案30。
在六个树脂膜中，除了热固性树脂膜21a外，在五个树脂膜21c，21d，22a，22c，22d中形成通孔(省略标记序号)，在热固性树脂膜21a的一个表面上(在层叠状态下为内表面)具有外部连接电极35作为导电图案30，而且该膜21a在表面20a一侧构成绝缘基片20的表面层。所述通孔被填充导电浆40a。在填充通孔后，通过干燥工艺，使溶剂蒸发。
在本实施例中，导电图案30仅仅形成在热固性树脂膜21a，21c，21d上。因此，对于没有导电图案30的热塑性树脂膜22a，22c，22d，使用这样的导电浆40a，其含有预定比率的Ag粒子和Sn粒子作为导电颗粒而且在其中添加上述低熔点固态树脂比如石蜡。
对于热固性树脂膜21c，21d，可以使用与在热塑性树脂膜22a，22c，22d中使用的导电浆相同的导电浆40a。备选地，可以使用这样的导电浆40a，其含有预定比率的Ag粒子和Sn粒子作为导电颗粒而且不含有上述低熔点固态树脂。
此外，因为所述层叠本体具有用于容纳半导体芯片50的空洞，在制备工艺中在多层树脂膜的一部分中提前形成空洞部分。在本实施例中，用于容纳半导体芯片50的空洞部分23形成在热固性树脂膜21c内。因此，具有空洞部分23的热固性树脂膜21c具有矩形框架形状。
所述空洞部分23通过机加工工艺比如冲孔或钻孔形成，或者通过激光束照射形成，并且相对于半导体芯片50的尺寸具有预定边缘。可以在形成导电图案30以及夹层连接部分40之前或者之后形成空洞部分23。
此外，半导体芯片80的形成工艺与上述树脂膜21a，21c，21d，22a，22c，22d的制备工艺并行地执行。
首先，制备至少含有第一膜的树脂膜和第二膜，其中所述树脂膜构成上面安装有半导体芯片50的基片，所述第二膜密封在所述基片和半导体芯片50之间。
在本实施例中，如图3A所示，制备作为第一膜构成基片的热固性树脂膜21b和作为第二膜的热塑性树脂膜22b。制备其一个表面附有铜箔的热固性树脂膜21b，而且铜箔被加工图案，形成导电图案30。这时也形成作为导电图案30的焊盘31。
接着，通过加压加热，热塑性树脂膜22b被附连到基片中形成焊盘的表面(即焊盘形成表面)，以覆盖焊盘31。
在本实施例中，如图3B和4所示，热塑性树脂膜22b被热压着到作为基片的热固性树脂膜21b的焊盘形成表面，以覆盖焊盘31。另外，由图4中的双点划线表示的区域指示半导体芯片50的安装区域24。
具体地，在加热的同时，将热塑性树脂膜22b加压向热固性树脂膜21b，于是热塑性树脂膜22b的温度变得等于或者高于玻璃化转变温度，并且等于或者低于构成膜22b的热塑性树脂的熔点。因此，软化后的热塑性树脂被牢固地粘接到热固性树脂膜21b的平台形成表面和导电图案30的表面。
在将热塑性树脂膜22b热压着到热固性树脂膜21b之后，在树脂膜21b，22b中形成通孔，导电图案30作为各个通孔的底面，而且所述通孔被填充导电浆40a，如图3B所示。此时，因为导电图案30充当通孔的底面，对于导电浆40a而言，可以使用不含有低熔点固态树脂的导电浆，或者可以使用含有低熔点固态树脂的导电浆。
接下来，将单独制备好的半导体芯片50通过倒装芯片方法安装在基片上。
半导体芯片50在电极51a上具有柱凸起52a，该电极形成在相对于基片的安装表面上。在本实施例中，由Au制成的柱凸起52a(柱状凸起)比如形成在由Al材料制成的电极51a上，通过熟知的方法利用电线形成柱凸起。
然后，如图3C所示，在比如通过脉冲加热型热压工具100从安装表面的后面一侧对半导体芯片50加热的同时，将半导体芯片50加压向基片。这时，在等于或高于构成热塑性树脂膜22b的热塑性树脂的熔点(330℃，当PEEK∶PEI＝30∶70时)的温度下加热半导体芯片50时，将半导体芯片50加压向热固性树脂膜21b。
当热压工具100的热量传递给半导体芯片50而且柱凸起52a的尖端温度等于或者高于构成热塑性树脂膜22b的热塑性树脂的熔点时，热塑性树脂膜22b中接触柱凸起52a的一部分被软化并熔化。因此，在熔化热塑性树脂膜22b的同时，柱凸起52a填充进热塑性树脂膜22b并且能够接触相应焊盘31。因此，如图3D所示，柱凸起52a和焊盘31处于压焊状态。
此外，熔融并软化后的热塑性树脂在压力下发生流动，粘附在半导体芯片50的安装表面、热固性树脂膜21b的焊盘形成表面、导电图案30、电极51a和柱凸起52a。因此，如图3D所示，热塑性树脂膜22b能够密封在半导体芯片50和热固性树脂膜21b(基片)之间。因此，形成半导体单元80。
在本实施例中，在倒装芯片安装过程中，设定加热温度为约350℃，稍微高于熔化点，压力施加为使得一个柱凸起52a上的负荷为约20-50gf。因此，柱凸起52a和焊盘31在短时间内处于压焊状态。
在成为压焊状态后，通过继续加热和加压，构成柱凸起52a的Au和构成焊盘31的Cu交替扩散(固相扩散)，形成金属扩散层(Cu-Au合金层)。此外，构成柱凸起52a的Au发生固相扩散，进入构成电极51a的Al内，形成金属扩散层(Au-Al合金层)。然而，为了形成这样的金属扩散层，与上述压焊状态的形成相比，需要长时间的加热加压。如果需要长时间在基片上安装所述一个半导体芯片50，则嵌有半导体芯片50的布线基片10的形成时间可能变长，结果增加了制造成本。此外，多余的热量可能同时传递给电极51a的电连接部分、柱凸起52a和焊盘31之外的部分。为此，在安装过程中，保持柱凸起52a和焊盘31之间的连接状态处于压焊状态。
在本实施例中，在将热塑性树脂膜22b连接到热固性树脂膜21b之后，形成通孔并在通孔内填充导电浆40a。然而，在将热塑性树脂膜22b连接到热固性树脂膜21b之前，可以在各个树脂膜21b，22b内形成通孔，并在通孔内填充导电浆40a。
由于在通过倒装芯片方法将半导体芯片50安装到基片上时加热并加压，或者在将热塑性树脂膜22b连接到热固性树脂膜21b之前，通孔内填充导电浆40a的情况下，在进行所述连接时加热并加压，于是导电浆40a的导电颗粒被烧结，形成夹层连接部分40(41)。所述导电颗粒可以不被烧结，当形成半导体单元80时，导电浆40a可以保持为浆的形态。备选地，导电浆40a的一部分被烧结。在本实施例中，在倒装芯片安装之后，导电浆40a处于浆的形态。
接着，执行用于形成层叠本体的层叠工艺。在该工艺中，多层树脂膜和具有通孔的树脂膜层叠在一起，所述多层树脂膜含有表面上形成有导电图案30的树脂膜，所述通孔内填充有导电浆40a，使得热塑性树脂膜至少每隔一个膜进行排列，并接触半导体芯片50的电极形成表面和该电极形成表面的相反面。
在本实施例中，如图5所示，多层树脂膜21a，21c，21d，22a，22c，22d和半导体单元80层叠，于是沿着层叠方向从一侧依次排列热固性树脂膜21a、热塑性树脂膜22a、热固性树脂膜21b、热塑性树脂膜22b、热固性树脂膜21c、热塑性树脂膜22c、热固性树脂膜21d、热塑性树脂膜22d。因此，在本实施例中，热塑性树脂膜22a-22d和热固性树脂膜21a-21d交替层叠。
此外，散热件60层叠在热塑性树脂膜22d上。另外，为了方便，在图5中，构成层叠本体的部件彼此分开放置。
具体地，热塑性树脂膜22a层叠在热固性树脂膜21a的导电图案形成表面上，半导体单元80层叠在热塑性树脂膜22a上，由热固性树脂膜21b充当安装表面。围绕半导体单元80中的半导体芯片50，热固性树脂膜21c层叠在热塑性树脂膜22b上，由热固性树脂膜21c充当安装表面。热塑性树脂膜22c层叠在热固性树脂膜21c和半导体芯片50上，热固性树脂膜21d层叠在热塑性树脂膜22c上，由热固性树脂膜21d的导电图案形成表面充当安装表面。热塑性树脂膜22d层叠在热固性树脂膜21d上，散热件60层叠在热塑性树脂膜22d上，于是形成一个层叠本体。
在所述层叠本体中，半导体芯片50沿着层叠方向与热塑性树脂膜22b，22c相邻。在加压加热过程中，至少热塑性树脂膜22b、22c用于密封半导体芯片50的周边。在本实施例中，热固性树脂膜21c在垂直方向围绕半导体芯片50，于是，上述两个树脂膜22b、22c用于密封半导体芯片50的周边。
通过这种方式，优选的是，热塑性树脂膜，其不含有比如玻璃纤维和芳纶纤维的无机材料以及用于调节线性膨胀系数和熔点的无机填料，被用作密封半导体芯片50的热塑性树脂膜22b、22c。因此，在加压加热过程中，能够限制局部施加在半导体芯片50上的应力。
然而，如果使用这样的热塑性树脂膜22b、22c，其不含有调节线性膨胀系数和熔点的无机填料，因为树脂膜不含有无机填料，与半导体芯片50的线性膨胀系数差可能变大。因此，应力可能增大。为了降低应力，优选的是，低弹性模量(如，等于或者小于10GPa)的树脂膜用作热塑性树脂膜22b、22c。
此外，优选地是，使用厚度等于或大于5μm的树脂膜作为密封半导体芯片50的热塑性树脂膜22b、22c。这是因为，如果厚度小于5μm，在加压加热过程中，施加在树脂膜22b、22c上的应力会增加，树脂膜22b、22c可能从半导体芯片50的表面剥落。
随后，执行通过真空热压机沿着层叠方向从上下两侧对层叠本体进行加热和加压的加压加热工艺。在该工艺中，通过软化热塑性树脂，多层树脂膜同时集成在一起，并且半导体芯片50被密封。此外，导电浆40a内的导电颗粒被烧结，形成烧结本体，而且形成含有烧结本体和导电图案30的布线部分。
在加压加热工艺中，树脂膜同时集成在一起以形成绝缘基片20，并且在等于或高于玻璃化转变温度同时等于或小于构成树脂膜的热塑性树脂的熔点的温度下以及几MPa的压力下，保持预定时间，以使导电浆40a内的导电颗粒形成烧结本体。在本实施例中，在280℃至330℃的受压温度和4至5MPa的压力下保持树脂膜5分钟以上(例如10分钟)。
首先，描述加压加热工艺中树脂膜之间的连接。
每隔一个膜进行排列的热塑性树脂膜22a-22d由于上述加热的作用发生软化。因为多层树脂膜此时受压，软化后的热塑性树脂膜22a-22d分别粘结到相邻的热固性树脂膜21a-21d。因此，多层树脂膜21a-21d、22a-22d同时集成在一起，由此形成绝缘基片20。这时，热塑性树脂膜22d粘附到相邻的散热件60，于是散热件60与绝缘基片20成为一体。
此外，与半导体芯片50相邻的热塑性树脂膜22b、22c在压力作用下流动，而粘附在半导体芯片50的电极51a的形成表面和电极51b、51c的形成表面，后者与电极51a的形成表面相反。此外，热塑性树脂膜22b、22c流进半导体芯片50的侧面和热固性树脂膜21c之间的空间内，以填充该空间并粘附到半导体芯片50的侧面。因此，半导体芯片50被热塑性树脂(热塑性树脂膜22b、22c)密封。
接着，描述在加压加热工艺中半导体芯片50的电极51、导电图案30和夹层连接部分40的连接。
通过上述加热，导电浆40a内的Sn(熔点为232℃)发生熔化，扩散到导电浆40a内的Ag粒子内，于是形成Ag-Sn合金(熔点为480℃)。此外，因为对导电浆40a施加压力，由通过烧结形成的一体合金制成的夹层连接部分40(41，42)形成在所述通孔内。
熔化的Sn与构成导电图案30(焊盘31-33)的Cu交替扩散。因此，在夹层连接部分40和导电图案30之间的界面内形成金属扩散层(Cu-Sn合金层)。
熔化的Sn与构成半导体芯片50的电极51b、51c的Ni交替扩散。因此，在夹层连接部分40和电极51b、51c之间的界面内形成金属扩散层(Ni-Sn合金层)。
此外，构成半导体芯片50的柱凸起52a的Au发生固相扩散，进入构成半导体芯片50的电极51a的Al内。因为电极51a是用于小间距的电极，故构成电极51a的Al的量与构成柱凸起52a的Au的量相比小。因此，在电极51a的延伸部分内所含的Al用于与Au形成合金，所述延伸部分沿着厚度方向从与连接部分52相对的部分延伸到半导体芯片50，而且在加压加热工艺之后，延伸部分不含有作为单质金属的Al。在加压加热工艺之后，电极51a主要含有为Au-Al合金的Au4Al合金。
即使在加压加热工艺中，于形成Au4Al合金之前形成较快生长速率的AU5Al2，因为施加压力，能够限制克根达尔空洞的形成。
此外，构成柱凸起52a的Au与构成导电图案30(焊盘31)的Cu交替扩散。因此，在由柱凸起52a形成的连接部分52和焊盘31之间的界面内形成含有CuAu3的Cu-Au合金层。在加热温度等于或高于约250℃时可以形成Cu-Au合金，而且可以在上述加压加热条件下形成Cu-Au合金层。
在柱凸起52a中用于固相扩散焊的Au的剩余部分用作连接部分52，该连接部分电连接焊盘31和含有Au-Al合金制部分的电极51a，焊盘31在其界面内有Cu-Au合金层并由Cu制成。通过这种方式，在加压加热过程中，柱凸起52a和焊盘31之间的连接状态成为直接焊接状态。
因此，如图6所示，能够获得这样的基片，其中半导体芯片50嵌在绝缘基片20中，半导体芯片50由热塑性树脂密封，半导体芯片50通过布线部分电连接到外部连接电极35，而且通过散热布线部分将半导体芯片50热连接到散热件60。
然后，在该基片中，由外部连接电极35作为底面的孔从绝缘基片20的表面20a一侧形成，比如电镀膜这样的导电件布置在该孔内。之后，钎料球70形成在所述导电件上，于是获得图1所示的布线基片10。
接着，描述在本实施例中说明的布线基片10内的特征部分及其制造方法的效果。首先，描述主要特征部分的效果。
在本实施例中，在形成布线基片10的过程中，多层树脂膜21a-21d、22a-22d层叠在一起，使得热塑性树脂膜22a-22d至少每隔一个膜进行排列，并接触电极51a的形成表面和半导体芯片50的该形成表面的相反面，从而形成层叠本体。
因此，通过将构成热塑性树脂膜22a-22d的热塑性树脂用作粘结剂，在加压加热作用下，可以将多层树脂膜21a-21d、22a-22d同时结合在一起。至少利用靠近半导体芯片50的热塑性树脂膜22b、22c，半导体芯片50被密封。此外，可以通过烧结本体与导电图案30一起形成布线部分，所述烧结本体是通过上述加压加热由导电浆40a内的导电颗粒形成的。因此，布线基片10的制造工艺得到简化。
此外，在形成层叠本体的层叠工艺之前，热塑性树脂膜22b布置在半导体芯片50和基片(热固性树脂膜21b)之间，并在等于或者高于热塑性树脂的熔点的温度下受热受压。当温度升高到等于或者高于热塑性树脂熔点时，热塑性树脂具有流动性，在压力作用下，柱凸起52a和焊盘31之间的热塑性树脂移动，柱凸起52a直接接触焊盘31，于是柱凸起52a和焊盘31处于压焊状态。
此时，熔化后的热塑性树脂在压力作用下流动，密封半导体芯片50和基片(热固性树脂膜21b)之间包括柱凸起52a的连接部分的周边和焊盘31之间的空间。因此，能够获得相应连接部分之间的电绝缘特性。此外，能够提高所述连接部分处的连接可靠性。
此外，当柱凸起52a和焊盘31处于压焊状态时，终止倒装芯片安装工艺(应用加热加压)，通过在加压加热工艺中加压加热，柱凸起52a和焊盘31处于结合状态。因为通过采用加压加热工艺中的加热加压，柱凸起52a(连接部分52)和焊盘31处于结合状态，与压焊状态相比，半导体芯片50的电极51a和焊盘31的电连接可靠性得到提高。
在倒装芯片安装工艺中，柱凸起52a和焊盘31处于压焊状态，之后，通过应用加压加热工艺中的加热加压，柱凸起52a和焊盘31处于结合状态。因此，与这样的方法相比，即在倒装芯片安装工艺中柱凸起52a和焊盘31处于结合状态之后再执行加压加热工艺，制造时间缩短。
如果柱凸起52a在层叠工艺之前没有和焊盘31接触，而且在加压加热工艺中柱凸起52a和焊盘31接触以成为结合状态，则由于软化后的热塑性树脂的缓冲效应，对于柱凸起52a而言很难填进作为第二膜的热塑性树脂膜22b内。因此，热塑性树脂可能留在柱凸起52a和焊盘31之间。
与此对比，因为本实施例中在层叠工艺之前，柱凸起52a和焊盘31处于压焊状态，通过采用加压加热工艺的加热加压，柱凸起52a和焊盘31能够可靠地处于结合状态。
因此，按照本实施例的制造方法，布线基片10的制造工艺能够简化，并能够缩短制造时间(周期)。
接着，描述其它特征部分的效果。
在本实施例中，导电图案30只形成在热固性树脂膜21a-21d上，导电图案30没有形成在热塑性树脂膜22a-22d上。因此，如果热塑性树脂在加压加热等工艺中软化并在压力下发生流动，因为导电图案30被固定到各个热固性树脂膜21a-21d，所以能够限制导电图案30的位置偏差。因此，这种结构对于其中嵌有用于小间距的半导体芯片50的布线基片10(半导体装置)是优选的。
此外，在本实施例中，在加压加热工艺中，构成柱凸起52a的Au发生固相扩散进入构成电极51a(电极51a接触柱凸起52a的一端)的Al内，并固相扩散进入构成焊盘31的Cu内，焊盘31接触柱凸起52a的另一端。因此，通过柱凸起52a(连接部分52)，电极51a和焊盘31的电连接可靠性进一步得到改善，而且通过在同一工艺中形成Au-Al合金和Cu-Au合金，能够简化制造工艺。
在其两面具有电极51的半导体芯片50中，如果对形成在两个表面上的电极51都执行固相扩散焊，在加压加热工艺中固相材料接触半导体芯片50的两个表面，由此可能增加施加到半导体芯片50的压力(压焊压力)。与此对比，在本实施例中，通过在半导体芯片50的一个表面侧进行固相扩散Au，电极51a电连接至焊盘31，通过半导体芯片50的相反表面进行熔化Sn的液相扩散，电极51b、51c分别电连接至焊盘32、33。因此，在液相一侧，施加给半导体芯片50的压力能够得到缓冲。因此，尽管在一侧的电极51对应小间距，其通过使用柱凸起52a的固相扩散而形成，在加压加热工艺中施加给半导体芯片50的压力能够降低并提高了半导体芯片50的可靠性。
此外，在本实施例中，不含有比如玻璃纤维和无机填料的无机材料的树脂膜用作热塑性树脂膜22b、22c。因此，在加压加热工艺中施加给半导体芯片50的压力能够降低。
此外，在本实施例中，正好在柱凸起52a下方的电极51a的部分不含有单质金属Al，而主要包含在加压加热工艺由柱凸起52a的Au固相扩散而形成的Au-Al合金。因此，因为电极51a中接触Au制的连接部分52的整个部分被合金化，能够限制由于连接部分52的Au的扩散而出现的克根达尔空洞，即使是在高温使用环境下。
(第二实施例)
在第一实施例中，当半导体芯片50通过倒装芯片方法安装在作为基片的热固性树脂膜21b上时，柱凸起52a被填充进与热固性树脂膜21b的焊盘形成表面相连的热塑性树脂膜22b内，以确保与焊盘31的压焊状态。
与此对比，在本实施例中，如图7A和7B所示，通孔25形成在热塑性树脂膜22b中对应焊盘31的位置，而且热塑性树脂膜22b被连接到热固性树脂膜21b的焊盘形成表面，使得通孔25覆盖焊盘31。
在图7A和7B所示的例子中，多个通孔25中的每个都对应一个焊盘31形成。因此，因为热塑性树脂膜22b位于相邻的连接部分之间，每个所述连接部分形成在柱凸起52a和焊盘31之间，在倒装芯片安装工艺中，软化后的热塑性树脂很容易覆盖连接部分。即，尽管形成有通孔25，也能够获得相邻连接部分之间的电绝缘特性，每个连接部分处的连接可靠性也能够提高。
在半导体芯片50的电极51a以小间距布置的情况下，焊盘31也以小间距进行布置。因此，难以形成比焊盘31(比如，直径为30um)还小的通孔25。然而，不同于在其内形成夹层连接部分40的过孔(通孔)，通孔25没有填充导电浆40a，也不会限制连接部分52的尺寸，该连接部分电连接半导体芯片50的电极51a和焊盘31。因此，通孔25的尺寸能够比焊盘31的大。因此，形成通孔25的自由度高于形成所述过孔的自由度，而且通孔25能够对应每个焊盘31形成。
在等于或者高于构成热塑性树脂膜22b的热塑性树脂的玻璃化转变温度(即，热塑性树脂发生软化的软化温度)的温度下，通过加压加热，半导体芯片50通过倒装芯片安装法安装到热固性树脂膜21b上。因此，半导体芯片50的柱凸起52a通过通孔25被压焊到对应的焊盘31，软化后的热塑性树脂密封在半导体芯片50和热固性树脂膜21b之间。
通过采用这样的方法，能够获得类似于第一实施例所述的制造方法的效果。
按照该实施例的制造方法，在柱凸起52a和焊盘31之间形成压焊状态时，没有必要熔化热塑性树脂膜22b。在等于或者高于构成热塑性树脂膜22b的热塑性树脂的玻璃化转变温度的温度下，通过加压加热，软化后的热塑性树脂有必要密封在半导体芯片50和热固性树脂膜21b之间。即，半导体芯片50必须热压焊到热塑性树脂膜22b。在倒装芯片安装之前，通孔25提前形成在热塑性树脂膜22b内。因此，与第一实施例所述的方法相比，在本实施例中能够容易地形成压焊状态。
因此，如果热量相同的话，与第一实施例所述的方法相比，能够在短时间内形成柱凸起52a和焊盘31之间的压焊状态以及由热塑性树脂膜22b形成的密封结构。即，能够缩短倒装芯片安装工艺的加热加压时间，由此缩短布线基片10的制造时间。
此外，如果加热加压时间和受压条件相同，与第一实施例所述的方法相比，能够用低热量获得柱凸起52a和焊盘31之间的压焊状态。
在将热塑性树脂膜22b连接到热固性树脂膜21b之前或者之后都可以形成通孔25。在该实施例中，在所述连接之后，在热塑性树脂膜22b的对应焊盘31的位置通过二氧化碳激光等形成通孔25。通过这样的方法，形成的通孔25能够具有高度的位置精确度。
与此对比，在所述连接之前，通过激光束的照射等形成通孔25的情况下，热塑性树脂膜22b通过受压连接到热固性树脂膜21b，同时热塑性树脂膜22b中与通孔25的形成位置不同的部分被加热。因为当对热塑性树脂膜22b中与通孔25的形成位置不同的所述位置加热加压时，热塑性树脂膜22b被连接到热固性树脂膜21b，所以能够限制通孔25的堵塞。因此，在将半导体芯片50安装到基片上时，柱凸起52a和焊盘31能够在短时间内处于压焊状态。
在该实施例中，图示的例子中对应一个焊盘31就形成多个通孔25中的每个。然而，可以采用一个通孔25对应多个焊盘31的形成方式。例如，在图8A和8B所示的例子中，多个焊盘31按照单排矩形环的形状进行布置，十个焊盘31布置在矩形环的一边，每个边即每十个焊盘31一组形成一个通孔25。即，通孔25具有沿着垂直方向的一个方向延伸的形状。
因此，与图7A和7B所示的对一个焊盘31形成一个通孔25的结构相比，不论相邻焊盘31之间的距离(间距)多大，都能够形成通孔25。即，通孔25的形成自由度较高，而且该结构适用于小间距。
此前，描述了本发明的优选实施例。然而，本发明不限于上述实施例，在不脱离本发明保护范围的情况下，能够做出各种变化。
构成绝缘基片20的多层树脂膜的结构不限于上述例子。树脂膜的数量不限于上述例子(八个树脂膜)。只要半导体芯片50能够嵌在树脂膜内，树脂膜的数量可以是任意的。
热塑性树脂膜的材料不限于上述例子。比如，可以使用由PEEK和PEI制造但PEEK和PEI的比率不同于上述例子的树脂膜。此外，除了PEEK和PEI之外的材料，可以使用液晶聚合物(LCP)、聚苯硫醚(PPS)、四氟乙烯-六氟丙烯共聚物(FEP)、四氟乙烯-全氟(烷基乙烯基醚)共聚物(PEA)等。
在上述实施例中，为了限制在加压加热工艺中施加给半导体芯片50的局部应力，对热塑性树脂膜22a-22d使用这样的膜，即它不含有用于基片的无机材料比如玻璃纤维和芳纶纤维和不含有用于调节熔点和线性膨胀系数的无机填料。然而，也能够使用含有上述材料的热塑性树脂膜22a-22d。然而如上所述，优选地是，用于密封半导体芯片50的热塑性树脂膜(上述实施例中的两个热塑性树脂膜22b、22c)不含有用于基片的无机材料比如玻璃纤维和芳纶纤维和不含有用于调节熔点和线性膨胀系数的无机填料，以限制施加给半导体芯片50的局部应力。
用于热固性树脂膜的材料不限于上述实施例。比如，能够使用这样的膜，该膜含有用于基片的无机材料比如玻璃纤维和芳纶纤维。此外，能够使用除了热固性聚酰亚胺之外的热固性树脂。
所述多层树脂膜可以只包括热塑性树脂膜，不包括热固性树脂膜。此外，热塑性树脂膜的数量可以大于热固性树脂膜的数量。这种情况下，在部分树脂膜中，于层叠状态下，热塑性树脂膜彼此相邻。
在上述实施例中，作为第一膜的热固性树脂膜21b用作上面倒装芯片安装半导体芯片50的基片。然而，热塑性树脂膜可以作为第一膜。另外，含有第一膜的多层树脂膜可以充当基片。
在上述实施例中，为了改善散热特性，散热件60固定到绝缘基片20的表面20b。类似地，为了改善散热特性，虚设电极51c形成在半导体芯片50上，散热布线部分(焊盘33和夹层连接部分42)连接至虚设电极51c。然而，可以采用这样的结构，即散热件60和散热布线部分中的至少一个没有形成。与两个部件都没有的结构相比，在形成有散热件60和散热布线部分中的任一个的结构中，能够提高散热特性，尽管次于图1所示的结构。
散热件60形成在绝缘基片20的整个表面20b上。然而，散热件60可以固定到表面20b的一部分或者形成在绝缘基片20的两个表面20a、20b上。
在上述实施例中，半导体芯片50在其两个表面上具有电极51，而且电极51包括提供电连接功能的电极51a、51b，和虚设电极51c。然而可以不形成虚设电极51c和散热布线部分。此外，电极51可以只形成在半导体芯片50的一个表面上，只要电极51至少包括上面形成有柱凸起52a的电极51a。
比如，可以采用这样的结构，即半导体芯片50在其一个表面具有电极51a，在相反表面具有虚设电极51c。这种情形下，如上所述，如果虚设电极51c和焊盘33之间的电连接通过液相扩散形成，能够限制在加压加热工艺中施加给半导体芯片50的压力(压焊压力)。
可以应用这样的结构，即其中半导体芯片50在其一面具有电极51(51a)，在其相反面没有电极。在该情况下，布线部分和散热布线部分没有连接至上面没有形成电极51的表面。因此，与在半导体芯片50的两个表面上形成有电极51的结构相比，通过软化后的热塑性树脂膜22c，在加压加热工艺中能够限制施加到半导体芯片50的压力(压焊压力)。
此外，所述树脂膜的厚度和导电图案30的厚度不限于上述实施例。然而，优选地是，在厚度方向与半导体芯片50相邻并密封半导体芯片50的每个热塑性树脂膜22b、22c具有的厚度等于或者大于5μm。
尽管参照优选实施例描述了本发明，但应当理解，本发明不限于这些优选实施例和优选结构。本发明意图覆盖各种改进和等同布置。另外，虽然有优选的各种组合及其结构，但包含更多、更少或仅仅一个单一元件的其它组合及其结构也属于本发明的精神和范围。

Claims (8)

1.一种嵌有半导体芯片的布线基片(10)的制造方法，包括：
层叠多个树脂膜(21a-21d)和含有热塑性树脂的多个热塑性树脂膜(22a-22d)以形成层叠本体，其中所述多个树脂膜(21a-21d)包括在其表面上具有导电图案(30)的树脂膜和具有由导电浆(40a)填充的通孔的树脂膜，所述多个树脂膜(21a-21d)中的至少一个位于相邻的两个热塑性树脂膜(22a-22d)之间，半导体芯片(50)的电极形成表面接触所述多个热塑性树脂膜(22a-22d)中的一个膜，半导体芯片(50)的电极形成表面的相反面接触所述多个热塑性树脂膜(22a-22d)中的另一个膜，而且所述半导体芯片(50)被夹在所述多个热塑性树脂膜(22a-22d)中的所述一个膜与所述多个热塑性树脂膜(22a-22d)中的所述另一个膜之间；
沿着层叠方向从层叠本体的上下侧对层叠本体加压加热，以形成包括导电图案(30)和通过烧结导电浆(40a)内的导电颗粒形成的烧结本体的布线部分，其中所述多个热塑性树脂膜(22a-22d)被软化，以将所述多个树脂膜(21a-21d)和所述多个热塑性树脂膜(22a-22d)同时结合在一起，并密封所述半导体芯片(50)；
在层叠之前，通过加热加压第二膜(22b)，将第二膜(22b)附连到包括第一膜(21b)的基片的焊盘形成表面，以用第二膜(22b)覆盖第一膜(21b)的焊盘(31)，其中在第一膜的表面上形成有作为导电图案(30)一部分的焊盘(31)，其中所述第一膜(21b)用作所述多个树脂膜(21a-21d)中的一个膜，第二膜(22b)用作所述多个热塑性树脂膜(22a-22d)中的一个膜；和
在层叠之前，在等于或者高于构成第二膜(22b)的热塑性树脂的熔点的温度下，通过加热和加压半导体芯片(50)将半导体芯片(50)倒装芯片安装到所述基片上，其中在融化第二膜(22b)的同时，在半导体芯片(50)的电极(51a)上形成的柱凸起(52a)被填充进第二膜(22b)，并被压焊到所述焊盘(31)，并且熔化后的第二膜(22b)密封在半导体芯片(50)和基片之间；其中
在层叠时，除了构成包括第一膜(21b)的基片的所述多个树脂膜(21a-21d)中的所述一个膜和第二膜(22b)外，所述多个树脂膜(21a，21c，21d)和所述多个热塑性树脂膜(22a，22c，22d)与基片以及第二膜(22b)层叠在一起，以形成层叠本体；和
在对所述层叠本体加压和加热时，柱凸起(52a)被直接接合到所述焊盘(31)。
2.如权利要求1所述的制造方法，其中
在对所述层叠本体加压加热的过程中，由金制成的所述柱凸起(52a)被固相扩散焊到由铜制成的所述焊盘(31)。
3.一种嵌有半导体芯片的布线基片(10)的制造方法，包括：
层叠多个树脂膜(21a-21d)和含有热塑性树脂的多个热塑性树脂膜(22a-22d)以形成层叠本体，其中所述多个树脂膜(21a-21d)包括在其表面上具有导电图案(30)的树脂膜和具有由导电浆(40a)填充的通孔的树脂膜，所述多个树脂膜(21a-21d)中的至少一个位于相邻的两个热塑性树脂膜(22a-22d)之间，半导体芯片(50)的电极形成表面接触所述多个热塑性树脂膜(22a-22d)中的一个膜，半导体芯片(50)的电极形成表面的相反面接触所述多个热塑性树脂膜(22a-22d)中的另一个膜，而且所述半导体芯片(50)被夹在所述多个热塑性树脂膜(22a-22d)中的所述一个膜与所述多个热塑性树脂膜(22a-22d)中的另一个膜之间；
沿着层叠方向从层叠本体的上下侧对层叠本体加压加热，形成包括导电图案(30)和通过烧结导电浆(40a)内的导电颗粒形成的烧结本体的布线部分，其中所述多个热塑性树脂膜(22a-22d)被软化，以将所述多个树脂膜(21a-21d)和所述多个热塑性树脂膜(22a-22d)同时结合在一起，并密封所述半导体芯片(50)；和
在层叠之前，通过加压和加热半导体芯片(50)，将半导体芯片(50)倒装芯片安装到包括第一膜(21b)的基片上，第一膜用作所述多个树脂膜(21a-21d)中的一个膜，其中，用作所述多个热塑性树脂膜(22a-22d)中的一个膜的第二膜(22b)被附连到包括第一膜(21b)的基片的焊盘形成表面，以用第二膜(22b)覆盖第一膜(21b)的焊盘(31)，其中在第一膜的表面上形成有焊盘(31)作为导电图案(30)的一部分，所述第二膜(22b)在对应焊盘(31)的位置具有通孔(25)，在等于或者高于构成第二膜(22b)的热塑性树脂的熔点的温度下，半导体芯片(50)被加热和加压，使得形成在半导体芯片(50)的电极(51a)上的柱凸起(52a)通过通孔(25)被压焊到所述焊盘(31)，而且熔化后的第二膜(22b)密封在半导体芯片(50)和基片之间，其中
在层叠时，除了构成包括第一膜(21b)的基片的所述多个树脂膜(21a-21d)中的所述一个膜和第二膜(22b)外，所述多个树脂膜(21a，21c，21d)和所述多个热塑性树脂膜(22a，22c，22d)与基片以及第二膜(22b)层叠在一起，以形成层叠本体，和
在对层叠本体加压和加热时，柱凸起(52a)被直接接合到所述焊盘(31)。
4.如权利要求3所述的制造方法，其中
所述通孔(25)是多个通孔(25)中的一个，
所述焊盘(31)是多个焊盘(31)中的一个，和
所述多个通孔(25)中的每个通孔被形成用于所述多个焊盘(31)中的对应一个焊盘。
5.如权利要求3所述的制造方法，其中
所述焊盘(31)是多个焊盘(31)中的一个，和
所述通孔(25)被形成用于所述多个焊盘(31)。
6.如权利要求3所述的制造方法，其中
在倒装芯片安装过程中，通过加热加压第二膜(22b)中不同于通孔(25)的形成位置的位置，具有通孔(25)的第二膜(22b)被接合到基片的焊盘形成表面。
7.如权利要求3所述的制造方法，其中
在倒装芯片安装过程中，在第二膜(22b)被接合到基片的焊盘形成表面以覆盖焊盘(31)之后，在第二膜(22b)中对应焊盘(31)的位置形成通孔(25)。
8.如权利要求3-7之一所述的制造方法，其中
在对层叠本体加压加热过程中，由金制成的所述柱凸起(52a)被固相扩散焊到由铜制成的焊盘(31)。
CN2011100497627A 2010-04-02 2011-02-28 嵌有半导体芯片的布线基片的制造方法 Pending CN102215637A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP086348/2010 2010-04-02
JP2010086348A JP2011222555A (ja) 2010-04-02 2010-04-02 半導体チップ内蔵配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN102215637A true CN102215637A (zh) 2011-10-12

Family

ID=44650251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100497627A Pending CN102215637A (zh) 2010-04-02 2011-02-28 嵌有半导体芯片的布线基片的制造方法

Country Status (4)

Country Link
US (1) US20110244636A1 (zh)
JP (1) JP2011222555A (zh)
CN (1) CN102215637A (zh)
DE (1) DE102011006341A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311134A (zh) * 2012-03-08 2013-09-18 英飞凌科技股份有限公司 半导体封装件及其制造方法
CN104081885A (zh) * 2012-12-26 2014-10-01 株式会社村田制作所 元器件内置基板
CN104681520A (zh) * 2013-09-26 2015-06-03 通用电气公司 嵌入式半导体装置封装及其制造方法
CN105379437A (zh) * 2013-08-29 2016-03-02 株式会社村田制作所 部件一体型片的制造方法、内置有电子部件的树脂多层基板的制造方法、以及树脂多层基板
CN109640510A (zh) * 2017-10-06 2019-04-16 奥特斯奥地利科技与系统技术有限公司 具有三维印刷的布线结构的部件承载件
CN113438831A (zh) * 2021-06-03 2021-09-24 中国电子科技集团公司第三十八研究所 一种任意层互联内埋芯片微波多功能组件及其制造方法
CN113496958A (zh) * 2020-03-20 2021-10-12 无锡华润微电子有限公司 基板及封装结构

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块
JP2014063844A (ja) * 2012-09-20 2014-04-10 Sony Corp 半導体装置、半導体装置の製造方法及び電子機器
WO2014069107A1 (ja) * 2012-10-31 2014-05-08 株式会社村田製作所 部品内蔵基板および通信端末装置
KR20140083514A (ko) * 2012-12-26 2014-07-04 삼성전기주식회사 코어기판 및 그 제조방법, 그리고 전자부품 내장기판 및 그 제조방법
JP2016519850A (ja) 2013-04-08 2016-07-07 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． Ｌｅｄモジュールの製造方法
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
US9299651B2 (en) * 2013-11-20 2016-03-29 Bridge Semiconductor Corporation Semiconductor assembly and method of manufacturing the same
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9786643B2 (en) 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US9589864B2 (en) * 2015-05-14 2017-03-07 Qorvo Us, Inc. Substrate with embedded sintered heat spreader and process for making the same
JP2017175000A (ja) * 2016-03-24 2017-09-28 ローム株式会社 電子部品およびその製造方法、ならびに、インターポーザ
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
CA3073058A1 (en) * 2017-09-01 2019-03-07 Miroculus Inc. Digital microfluidics devices and methods of using them
EP3468311B1 (en) 2017-10-06 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metal body formed on a component carrier by additive manufacturing
US10410966B2 (en) * 2017-12-19 2019-09-10 International Business Machines Corporation BEOL embedded high density vertical resistor structure
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
NL2021137B1 (en) 2018-06-15 2019-12-20 Boschman Tech Bv Sintering Process Product Carrier
KR102566772B1 (ko) * 2018-11-09 2023-08-14 삼성전자주식회사 반도체 패키지
US10906274B2 (en) * 2018-11-14 2021-02-02 Qorvo Us, Inc. Laminate substrate with sintered components
US11277909B2 (en) * 2019-08-30 2022-03-15 Ttm Technologies Inc. Three-dimensional circuit assembly with composite bonded encapsulation
US11935817B2 (en) * 2019-10-21 2024-03-19 Semiconductor Components Industries, Llc Power device module with dummy pad die layout
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
US11626340B2 (en) 2019-12-12 2023-04-11 Qorvo Us, Inc. Integrated circuit (IC) package with embedded heat spreader in a redistribution layer (RDL)
KR20230093298A (ko) * 2021-07-01 2023-06-27 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 반도체 구조의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791305A (zh) * 2004-12-06 2006-06-21 阿尔卑斯电气株式会社 电路部件模块及其制造方法和电子电路装置
JP2006310541A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
CN101072467A (zh) * 2006-05-09 2007-11-14 株式会社电装 元件嵌入式板装置和用于它的缺陷布线检测方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
JP2001060602A (ja) 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
JP2002033579A (ja) * 2000-07-17 2002-01-31 Mitsubishi Electric Corp 多層プリント配線板およびその製造方法
JP2002170853A (ja) * 2000-12-01 2002-06-14 Nec Corp フリップチップ実装方法
JP2002246415A (ja) * 2001-02-13 2002-08-30 Sony Corp 半導体装置及びその実装方法、並びに半導体部品実装体
JP3881193B2 (ja) * 2001-06-13 2007-02-14 松下電器産業株式会社 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品
JP2007324550A (ja) 2006-06-05 2007-12-13 Denso Corp 多層基板
JP2008296074A (ja) 2007-05-29 2008-12-11 Furukawa Industrial Machinery Systems Co Ltd 気流式粉砕機用回転翼および気流式粉砕機
JP2009075034A (ja) 2007-09-25 2009-04-09 Hitachi Maxell Ltd 表面欠陥検査方法及び表面欠陥検査装置
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791305A (zh) * 2004-12-06 2006-06-21 阿尔卑斯电气株式会社 电路部件模块及其制造方法和电子电路装置
JP2006310541A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
CN101072467A (zh) * 2006-05-09 2007-11-14 株式会社电装 元件嵌入式板装置和用于它的缺陷布线检测方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824977B2 (en) 2012-03-08 2017-11-21 Infineon Technologies Ag Semiconductor packages and methods of forming the same
CN103311134A (zh) * 2012-03-08 2013-09-18 英飞凌科技股份有限公司 半导体封装件及其制造方法
CN103311134B (zh) * 2012-03-08 2016-06-22 英飞凌科技股份有限公司 半导体封装件及其制造方法
CN104081885A (zh) * 2012-12-26 2014-10-01 株式会社村田制作所 元器件内置基板
CN104081885B (zh) * 2012-12-26 2017-12-08 株式会社村田制作所 元器件内置基板
US9484397B2 (en) 2012-12-26 2016-11-01 Murata Manufacturing Co., Ltd. Component-embedded substrate
CN105379437B (zh) * 2013-08-29 2018-04-27 株式会社村田制作所 部件一体型片的制造方法、内置有电子部件的树脂多层基板的制造方法、以及树脂多层基板
CN105379437A (zh) * 2013-08-29 2016-03-02 株式会社村田制作所 部件一体型片的制造方法、内置有电子部件的树脂多层基板的制造方法、以及树脂多层基板
CN108449871A (zh) * 2013-08-29 2018-08-24 株式会社村田制作所 树脂多层基板
CN108449871B (zh) * 2013-08-29 2021-02-05 株式会社村田制作所 树脂多层基板
CN104681520A (zh) * 2013-09-26 2015-06-03 通用电气公司 嵌入式半导体装置封装及其制造方法
CN109640510A (zh) * 2017-10-06 2019-04-16 奥特斯奥地利科技与系统技术有限公司 具有三维印刷的布线结构的部件承载件
US11388824B2 (en) 2017-10-06 2022-07-12 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier having a three dimensionally printed wiring structure
CN113496958A (zh) * 2020-03-20 2021-10-12 无锡华润微电子有限公司 基板及封装结构
CN113496958B (zh) * 2020-03-20 2024-05-10 无锡华润微电子有限公司 基板及封装结构
CN113438831A (zh) * 2021-06-03 2021-09-24 中国电子科技集团公司第三十八研究所 一种任意层互联内埋芯片微波多功能组件及其制造方法
CN113438831B (zh) * 2021-06-03 2022-08-09 中国电子科技集团公司第三十八研究所 一种任意层互联内埋芯片微波多功能组件及其制造方法

Also Published As

Publication number Publication date
US20110244636A1 (en) 2011-10-06
JP2011222555A (ja) 2011-11-04
DE102011006341A8 (de) 2012-01-19
DE102011006341A1 (de) 2011-10-06

Similar Documents

Publication Publication Date Title
CN102215637A (zh) 嵌有半导体芯片的布线基片的制造方法
CN102256452B (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
TWI429024B (zh) Semiconductor wafer embedded wiring board and manufacturing method thereof
KR100892935B1 (ko) 칩 내장 기판 및 칩 내장 기판의 제조방법
KR100297915B1 (ko) 반도체패키지및그제조방법
KR100557049B1 (ko) 반도체 장치와 그 제조방법
CN103219299B (zh) 集成电路封装组件及其形成方法
CN101115353B (zh) 多层印制布线板及其制造方法
JP4105409B2 (ja) マルチチップモジュールの製造方法
CN103247541B (zh) 半导体器件及其制造方法
KR20010090354A (ko) 반도체 모듈 및 그 실장 방법
CN104766848A (zh) 具有背侧管芯连接的芯片嵌入的封装
JP2012074497A (ja) 回路基板
DE102010000407A1 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band
JP5459108B2 (ja) 部品内蔵配線基板
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
JP2000022040A (ja) 半導体装置およびその製造方法
CN103378041A (zh) 迹线上凸块芯片封装的方法和装置
CN107481988B (zh) 一种未使用导电胶的覆晶芯片封装产品及其制作工艺
JP2011222554A (ja) 半導体チップ内蔵配線基板
JP4051570B2 (ja) 半導体装置の製造方法
CN101360393A (zh) 嵌埋半导体芯片的电路板结构及其制法
KR101374146B1 (ko) 반도체 패키지 제조 방법
JP4408090B2 (ja) 部品内蔵モジュールの製造方法
JP5343932B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111012