CN113496958B - 基板及封装结构 - Google Patents

基板及封装结构 Download PDF

Info

Publication number
CN113496958B
CN113496958B CN202010200396.XA CN202010200396A CN113496958B CN 113496958 B CN113496958 B CN 113496958B CN 202010200396 A CN202010200396 A CN 202010200396A CN 113496958 B CN113496958 B CN 113496958B
Authority
CN
China
Prior art keywords
conductive layer
pattern
layer pattern
semiconductor device
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010200396.XA
Other languages
English (en)
Other versions
CN113496958A (zh
Inventor
淳于江民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Microelectronics Co Ltd filed Critical Wuxi China Resources Microelectronics Co Ltd
Priority to CN202010200396.XA priority Critical patent/CN113496958B/zh
Publication of CN113496958A publication Critical patent/CN113496958A/zh
Application granted granted Critical
Publication of CN113496958B publication Critical patent/CN113496958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种基板及封装结构。一种基板,所述基板用于半导体器件的封装，所述基板包括绝缘板和设于所述绝缘板第一表面的至少一个第一导电层图形，一个所述第一导电层图形用于与所述半导体器件的一个器件电极相连接，且通过所述第一导电层图形将其所连接的所述器件电极与半导体器件封装的对应电极连接；当所述第一导电层图形的数量大于等于2时，不同的所述第一导电层图形之间相互分离。基板上第一导电层图形与半导体器件的至少一个器件电极一一对应连接，半导体器件运行过程中产生的热量同时通过第一导电层图形散发出去，降低器件运行过程中的结温，从而提高半导体器件的使用寿命和可靠性。

Description

基板及封装结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种基板及一种封装结构。
背景技术
对于传统的表面贴器件封装，即使加上散热片，器件运行中产生的热量仍然主要是要通过位于器件底部的金属框，然后借助印刷电路板(Printed Circuit Board，PCB)散发出去。散热效率低，器件运行过程中的结温高，影响器件的使用寿命和可靠性。
发明内容
基于此，有必要针对上述问题，提供一种新的基板和一种新封装结构。
一种基板,所述基板用于半导体器件的封装，所述基板包括绝缘板和设于所述绝缘板第一表面的至少一个第一导电层图形，一个所述第一导电层图形用于与所述半导体器件的一个器件电极相连接，且通过所述第一导电层图形将其所连接的所述器件电极与半导体器件封装的对应电极连接；当所述第一导电层图形的数量大于等于2时，不同的所述第一导电层图形之间相互分离。
在其中一个实施例中，所述第一导电层图形至少包括控制端图形、输入端图形和输出端图形中的一种，所述控制端图形用于连接所述半导体器件的控制电极，所述输入端图形用于连接所述半导体器件的输入电极，所述输出端图形用于连接所述半导体器件的输出电极。
在其中一个实施例中，所述第一导电层图形是通过电气连接结构将连接的器件电极和器件封装的对应电极连接的。
在其中一个实施例中，所述绝缘板开设有至少一个贯通所述绝缘板的通孔，所述通孔延伸至或贯穿所述第一导电层图形，所述通孔为所述第一导电层图形的散热孔。
在其中一个实施例中，所述基板还包括至少一个设于与所述绝缘板第一表面相对的所述绝缘板第二表面的第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的；所述第一导电层图形与所述第二导电层图形之间设有贯穿所述绝缘板的通孔，所述第二导电层图形为所述第一导电层图形的散热层，所述第二导电层图形是按照散热和连接设计的形状。
在其中一个实施例中，所述电气连接结构为金属连接支柱，或所述电气连接结构为锡球或所述电气连接结构为焊锡。
上述基板，用于半导体器件的封装，所述基板包括绝缘板和设于绝缘板第一表面的至少一个第一导电层图形，一个所述第一导电层图形用于与所述半导体器件的一个器件电极相连接，且第一导电层图形将连接的器件电极与所述半导体器件封装的对应电极连接；其中，所述第一导电层图形是按照散热和连接设计的形状，当第一导电层图形的数量大于等于2时，不同的第一导电层图形之间是相互分离的。基板上按照散热和连接设计的第一导电层图形与半导体器件的至少一个器件电极一一对应连接，半导体器件运行过程中产生的热量同时通过第一导电层图形散发出去，降低器件运行过程中的结温，从而提高半导体器件的使用寿命和可靠性。
一种封装结构，包括：
半导体器件，所述半导体器件包括相对的第一表面和第二表面，所述第一表面设有至少一个器件电极，所述第二表面设有至少一个器件电极；
第一基板，包括绝缘板和设于绝缘板第一表面的至少一个第一导电层图形，一个所述第一导电层图形用于与所述半导体器件第一表面设置的一个器件电极相连接；其中，所述第一导电层图形是按照散热和连接设计的形状，当第一导电层图形的数量大于等于2时，不同的第一导电层图形之间是相互分离的；
第一电气连接结构，设于所述半导体器件第一表面与所述第一导电层图形之间，用于将所述半导体器件第一表面设置的器件电极与所述第一导电层图形一一对应连接；
第二电气连接结构，用于将所述第一导电层图形连接至器件封装的对应电极；
第三电气连接结构，设于所述半导体器件第二表面，用于将所述半导体器件第二表面设置的器件电极连接至器件封装的对应电极，所述第二电气连接结构的厚度大于所述第一电气连接结构与所述第三电气连接结构的厚度之和。
在其中一个实施例中，所述第一导电层图形至少包括控制端图形、输入端图形和输出端图形中的一种，所述半导体器件第一表面的控制电极与控制端图形中的控制端图形连接，所述半导体器件第一表面的输出电极与输出端图形中的输出端图形连接；所述控制端图形和所述输出端图形分别与器件封装的控制端和输出端连接。
在其中一个实施例中，所述第三电气连接结构包括锡球或金属框架或焊锡或金属连线，所述半导体器件第二表面的输入电极与器件封装的输入端通过所述第三电气连接结构连接；
或所述封装结构还包括位于所述第三电气连接结构与器件封装的对应电极之间的第二基板，所述第二基板包括第二绝缘板和设于第二绝缘板第二表面的至少一个第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的；所述第二绝缘板第二表面为朝向所述半导体器件的一面，所述半导体器件第二表面的输入电极通过所述第三电气连接结构连接所述第二导电层图形，所述第二基板还包括设于与所述第二绝缘板第二表面相对的第二绝缘板第一表面上的输入端图形，所述第二导电层图形与所述输入端图形通过贯穿所述第二绝缘板的通孔中的导热材料或导电材料连接；所述封装结构还包括设于所述第二绝缘板第一表面上的第四电气连接结构，用于将所述输入端图形与器件封装的输入端连接；所述第二导电层图形是按照散热和连接设计的形状。
在其中一个实施例中，所述第一导电层图形至少包括控制端图形、输入端图形和输出端图形中的一种，所述半导体器件第一表面的输入电极与输入端图形中的输入端图形连接，所述输入端图形与器件封装的输入端连接。
在其中一个实施例中，所述第三电气连接结构包括锡球或金属框架或焊锡或金属连线，所述半导体器件第二表面的控制电极和输出电极分别与器件封装的控制端和输出端通过所述第三电气连接结构连接；
或所述封装结构还包括位于所述第三电气连接结构与器件封装的控制电极和输出电极之间的第五基板，所述第五基板包括第五绝缘板和设于第五绝缘板第二表面的至少一个第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的，所述第五绝缘板第二表面为朝向所述半导体器件的一面，所述半导体器件第二表面的控制电极和输出电极分别通过所述第三电气连接结构连接所述第二导电层图形，所述第五基板还包括设于与所述第五绝缘板第二表面相对的第五绝缘板第一表面上的控制端图形、输出端图形和第二导电层图形分别通过贯穿第五绝缘板的通孔中的导热材料或导电材料与控制端图形和输出端图形连接；所述封装结构还包括设于所述第五绝缘板第一表面上的第五电气连接结构，用于将所述控制端图形、所述输出端图形分别与器件封装的控制端和输出端连接；所述第二导电层图形是按照散热和连接设计的形状。
在其中一个实施例中，所述第一电气连接结构为金属连接支柱或锡球。
在其中一个实施例中，所述第二电气连接结构为金属连接支柱或锡球或焊锡。
在其中一个实施例中，所述第三电气连接结构为金属连接支柱或锡球或焊锡。
在其中一个实施例中，所述第四电气连接结构为金属连接支柱或锡球或焊锡。
在其中一个实施例中，所述第一基板还包括设于与所述绝缘板第一表面相对的绝缘板第二表面的至少一个第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的；所述第二导电层图形与所述第一导电层图形之间设有贯穿所述绝缘板的通孔，所述第二导电层图形为所述第一导电层图形的散热层，所述第二导电层图形是按照散热和连接设计的形状。
在其中一个实施例中，所述第二导电层图形与所述第一导电层图形之间设有贯穿所述绝缘板的通孔，所述通孔内无填充材料。
在其中一个实施例中，所述第二导电层图形与所述第一导电层图形之间设有贯穿所述绝缘板的通孔，所述通孔内填充绝缘材料。
一种封装结构，所述封装结构包括：半导体器件，包括相对的第一表面和第二表面，所述第一表面设有至少一个器件电极，所述第二表面设有至少一个器件电极，第一基板，包括绝缘板和设于绝缘板第一表面的至少一个第一导电层图形，一个所述第一导电层图形用于与所述半导体器件第一表面设置的一个器件电极相连接；第一电气连接结构，设于所述半导体器件第一表面与所述第一导电层图形之间，用于将所述半导体器件第一表面设置的器件电极与所述第一导电层图形一一对应连接；第二电气连接结构，用于将所述第一导电层图形连接至器件封装的对应电极；第三电气连接结构，设于所述半导体器件第二表面，用于将所述半导体器件第二表面设置的器件电极连接至器件封装的对应电极，所述第二电气连接结构的厚度大于所述第一电气连接结构与所述第三电气连接结构的厚度之和；其中，所述第一导电层图形是按照散热和连接设计的形状，当第一导电层图形的数量大于等于2时，不同的第一导电层图形之间是相互分离的。第一基板包括绝缘板和设于绝缘板第一表面的至少一个按照散热和连接设计的第一导电层图形，半导体器件第一表面设置的器件电极与绝缘板第一表面的第一导电层图形一一对应连接，半导体器件第二表面设置的器件电极与器件封装的对应电极连接，使得半导体器件运行过程中产生的热量同时通过半导体器件第一表面连接的第一导电层图形和半导体器件第二表面连接的器件封装的对应电极散发出去，降低器件运行过程中的结温，从而提高半导体器件的使用寿命和可靠性。
附图说明
图1为一实施例中基板的主视图；
图2a为一实施例中第一导电层图形的示意图；
图2b为另一实施例中第一导电层图形的示意图；
图3为第一实施例中封装结构的示意图；
图4为图3所示封装结构的右视图(省略了半导体器件304、第一电气连接结构306、第一电气连接结构308)；
图5为第二实施例中封装结构的示意图；
图6为第三实施例中封装结构的示意图；
图7为第四实施例中封装结构的示意图；
图8为第五实施例中封装结构的示意图；
图9为第六实施例中封装结构的示意图；
图10为第七实施例中封装结构的示意图；
图11为第八实施例中封装结构的示意图；
图12为第九实施例中封装结构的示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
如图1所示，在一实施例中，提供一种基板100,所述基板用于半导体器件的封装，所述基板包括绝缘板102和设于绝缘板第一表面的至少一个第一导电层图形104，一个第一导电层图形104用于与所述半导体器件的一个器件电极相连接，且第一导电层图形104将连接的器件电极与所述半导体器件封装的对应电极连接；其中，第一导电层图形104是按照散热和连接设计的形状，当第一导电层图形的数量大于等于2时，不同的第一导电层图形之间是相互分离的。
在一个实施例中，所述第一导电层图形至少包括控制端图形、输入端图形和输出端图形中的一种，所述控制端图形用于连接所述半导体器件的控制电极，所述输入端图形用于连接所述半导体器件的输入电极，所述输出端图形用于连接所述半导体器件的输出电极。
如图2a，在一个实施例中，所述第一导电层图形包括控制端图形202和输出端图形204。
如图2b，在一个实施例中，所述第一导电层图形包括输入端图形206。
在一个实施例中，绝缘板开设有至少一个贯通所述绝缘板的通孔，所述通孔延伸至或贯穿第一导电层图形，所述通孔为第一导电层图形的散热孔。
在一个实施例中，所述绝缘板开设有至少一个贯通述绝缘板的通孔，所述通孔延伸至或贯穿第一导电层图形，所述通孔内填充有导电材料，例如金属材料金、铜、铝等。
如图1所示，在一个实施例中，基板100还包括至少一个设于与所述绝缘板第一表面相对的所述绝缘板第二表面的第二导电层图形106，当第二导电层图形106的数量大于等于2时，不同的第二导电层图形106之间是相互分离的；第一导电层图形104与第二导电层图形106之间设有贯穿所述绝缘板的通孔108，所述第二导电层图形106为所述第一导电层图形108的散热层，第二导电层图形106是按照散热和连接设计的形状。在一个实施例中，通孔108内无填充材料。在另一个实施例中，通孔108内填充有导热材料。
在一个实施例中，所述第二导电层图形和第一导电层图形中至少有一个图形的形状相同。
在一个实施例中，所述第二导电层图形和第一导电层图形中的图形的形状均不相同。
在一个实施例中，所述第一导电层图形是通过电气连接结构将连接的器件电极和半导体器件封装的对应电极连接的。
在一个实施例中，所述电气连接结构为金属连接支柱或所述电气连接结构为锡球或所述电气连接结构为焊锡。在一个实施例中，所述金属连接支柱是由同一种金属材料制成的，在其他实施例中，所述金属连接支柱是由几段不同金属材料通过连接材料连为一体构成的。电气连接结构的高度可调，一方面可以提高可加工性，另一方面提供足够的空间，用于集成多种功能，比如电流，温度传感器等。
在一个实施例中，所述第一导电层图形通过焊锡与所述电气连接结构连接。
在一个实施例中，第一导电层图形和/或第一导电层图形是按照散热、电气隔离和连接设计的形状。
上述基板，用于半导体器件的封装，所述基板包括绝缘板和设于绝缘板第一表面的至少一个第一导电层图形，一个所述第一导电层图形用于与所述半导体器件的一个器件电极相连接，且第一导电层图形将连接的器件电极与所述半导体器件封装的对应电极连接；其中，所述第一导电层图形是按照散热和连接设计的形状，当第一导电层图形的数量大于等于2时，不同的第一导电层图形之间是相互分离的。基板上按照散热和连接设计的第一导电层图形与半导体器件的至少一个器件电极一一对应连接，半导体器件运行过程中产生的热量同时通过第一导电层图形散发出去，降低器件运行过程中的结温，从而提高半导体器件的使用寿命和可靠性。
在一个实施例中，提供一种封装结构，所述封装结构包括：
半导体器件，所述半导体器件包括相对的第一表面和第二表面，所述第一表面设有至少一个器件电极，所述第二表面设有至少一个器件电极。
第一基板，包括绝缘板和设于绝缘板第一表面的至少一个第一导电层图形，当第一导电层图形的数量大于等于2时，不同的第一导电层图形之间是相互分离的，一个所述第一导电层图形用于与所述半导体器件第一表面设置的一个器件电极相连接，其中，所述第一导电层图形是按照散热和连接设计的形状。
在一个实施例中，所述第一基板还包括设于与所述绝缘板第一表面相对的绝缘板第二表面的至少一个第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的；所述第二导电层图形与所述第一导电层图形之间设有贯穿所述绝缘板的通孔，所述第二导电层图形为所述第一导电层图形的散热层，所述第二导电层图形是按照散热和连接设计的形状。在一个实施例中，通孔内无填充材料。在另一个实施例中，通孔内填充有绝缘材料或导电材料或导热材料。
在一个实施例中，所述第二导电层图形和第一导电层图形中至少有一个图形的形状相同。
在一个实施例中，所述第二导电层图形和第一导电层图形中的图形的形状均不相同。
所述封装结构还包括第一电气连接结构，设于所述半导体器件第一表面与所述第一导电层图形之间，用于将所述半导体器件第一表面设置的器件电极与所述第一导电层图形一一对应连接。
在一个实施例中，所述第一电气连接结构至少包括锡球、金属连接线、焊锡中的一种。
在一个实施例中，所述第一电气连接结构为金属连接支柱。在一个实施例中，所述金属连接支柱是由同一种金属材料制成的，在其他实施例中，所述金属连接支柱是由几段不同金属材料通过连接材料连为一体构成的。
所述封装结构还包括第二电气连接结构，用于将所述第一导电层图形连接至器件封装的对应电极。
在一个实施例中，所述第二电气连接结构包括金属连接支柱或锡球或焊锡。对于较薄的半导体器件，可以直接将焊锡作为第二电气连接结构；对于较厚的半导体器件，可以设置金属连接支柱作为第二电气连接结构。在一个实施例中，所述金属连接支柱是由同一种金属材料制成的，在其他实施例中，所述金属连接支柱是由几段不同金属材料通过连接材料连为一体构成的。
所述封装结构还包括第三电气连接结构，设于所述半导体器件第二表面，用于将所述半导体器件第二表面设置的器件电极连接至器件封装的对应电极，所述第二电气连接结构的厚度大于所述第一电气连接结构与所述第三电气连接结构的厚度之和。
在一个实施例中，所述第一导电层图形至少包括控制端图形、输入端图形和输出端图形中的一种，所述半导体器件第一表面的控制电极与控制端图形中的控制端图形X连接，所述半导体器件第一表面的输出电极与输出端图形中的输出端图形Y连接；所述控制端图形X和所述输出端图形Y分别与器件封装的控制端和输出端连接。
在一个实施例中，所述半导体器件为管芯(Die)，例如MOSFET的管芯。半导体器件的输入电极是漏极，输出电极是源极，控制电极是栅极。
在一个实施例中，所述第三电气连接结构包括锡球或金属框架或焊锡或金属连线，所述半导体器件第二表面的输入电极与器件封装的输入端通过所述第三电气连接结构连接。在一个实施例中，所述金属连接支柱是由同一种金属材料制成的，在其他实施例中，所述金属连接支柱是由几段不同金属材料通过连接材料连为一体构成的。
在一个实施例中，所述封装结构还包括位于所述第三电气连接结构与器件封装的对应电极之间的第二基板，所述第二基板包括第二绝缘板和设于第二绝缘板第二表面的至少一个第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的，所述第二绝缘板第二表面为朝向所述半导体器件的一面，所述第二导电层图形包括第二导电层图形Z，所述半导体器件第二表面的输入电极通过所述第三电气连接结构连接所述第二导电层图形Z，所述第二基板还包括设于与所述第二绝缘板第二表面相对的第二绝缘板第一表面上的输入端图形Z’，所述第二导电层图形Z与所述输入端图形Z’通过贯穿所述第二绝缘板的通孔中的导热材料或导电材料连接；所述封装结构还包括设于所述第二绝缘板第一表面上的第四电气连接结构，第四电气连接结构用于将所述输入端图形Z’与器件封装的输入端连接；所述第二导电层图形是按照散热和连接设计的形状。
在一个实施例中，第四电气连接结构包括锡球或金属框架或焊锡或金属连线或金属连接支柱。在其他实施例中，第四电气连接结构为其他可以实现输入端图形和输入端电气连接的结构。在一个实施例中，所述金属连接支柱是由同一种金属材料制成的，在其他实施例中，所述金属连接支柱是由几段不同金属材料通过连接材料连为一体构成的。电气连接结构的高度可调，一方面可以提高可加工性，另一方面提供足够的空间，用于集成多种功能，比如电流，温度传感器等。
如图3、图4、图5、图6所示，第一导电层图形302至少包括控制端图形和输出端图形，半导体器件304第一表面的控制电极与控制端图形中的控制端图形X和半导体器件304第一表面的输出电极与输出端图形中的输出端图形Y分别通过不同的第一电气连接结构306连接；所述控制端图形X与器件封装的控制端和输出端图形Y与器件封装的输出端分别通过不同的第二电气连接结构310连接。
如图3所示，在一个实施例中，所述第三电气连接结构316为锡球或焊锡或金属连接线，所述半导体器件第二表面的输入电极与器件封装的输入端通过锡球或焊锡或金属连接线316连接。
如4所示，为图3中箭头所指方向的侧视图，其中，连接控制端图形X与器件封装的控制端的第二电气连接结构和连接输出端图形Y与器件封装的输出端的第二电气连接结构为不同的第二电气连接结构。
如图5所示，在一个实施例中，所述第三电气连接结构为金属框架318，所述半导体器件第二表面的输入电极与器件封装的输入端通过金属框架318连接。在一个实施例中，金属框架318为铜引线框架。
如图6所示，在一个实施例中，所述封装结构还包括位于第三电气连接结构402与器件封装的对应电极之间的第二基板404，第二基板404包括第二绝缘板406和设于第二绝缘板第二表面的至少一个第二导电层图形408，当第二导电层图形408的数量大于等于2时，不同的第二导电层图形408之间是相互分离的，所述第二绝缘板第二表面为朝向半导体器件304的一面，第二导电层图形408包括第二导电层图形Z，所述半导体器件第二表面的输入电极通过第三电气连接结构402连接所述第二导电层图形Z，第二基板404还包括设于与第二绝缘板第二表面相对的第二绝缘板第一表面上的输入端图形Z’，即第二绝缘板第一表面上的第一导电层图形412中的输入端图形，第二导电层图形Z与输入端图形Z’通过贯穿第二绝缘板406的通孔410中的导热材料或导电材料连接；所述封装结构还包括设于所述第二绝缘板406第一表面上的第四电气连接结构(图6中未示出)，第四电气连接结构用于将所述输入端图形Z’与器件封装的输入端连接；所述第二导电层图形408是按照散热和连接设计的形状。
如图7所示，第一导电层图形502至少包括控制端图形和输出端图形，所述封装结构还包括位于第三电气连接结构510与器件封装的对应电极之间的第三基板512，第三基板512包括第三绝缘板514、设于第三绝缘板514第二表面的至少一个第二导电层图形516和设于与第三绝缘板第二表面相对的第三绝缘板第一表面上的控制端图形F、输出端图形G、输入端图形H，当第二导电层图形516的数量大于等于2时，不同的第二导电层图形516之间是相互分离的，所述第三绝缘板第二表面为朝向半导体器件504的一面，第二导电层图形516包括第二导电层图形F’、第二导电层图形G’、第二导电层图形H’；半导体器件504第一表面的控制电极与控制端图形中的控制端图形X’通过第一电气连接结构506连接，半导体器件504第一表面的输出电极与输出端图形中的输出端图形Y’通过第一电气连接结构506连接；所述控制端图形X’和所述输出端图形Y’分别与第二导电层图形516中的第二导电层图形F’和第二导电层图形G’连接，所述半导体器件第二表面的输入电极通过第三电气连接结构510连接所述第二导电层图形H’，所述第二导电层图形F’、第二导电层图形G’和第二导电层图形H’分别通过贯穿第三绝缘板514的通孔中的导热材料或导电材料与控制端图形F、输出端图形G、输入端图形H连接；控制端图形F、输出端图形G、输入端图形H分别通过锡球或金属框架或焊锡或金属连接线与器件封装的控制端、输出端和输入端连接；所述第二导电层图形516是按照散热和连接设计的形状。
如图8所示，第一导电层图形602至少包括控制端图形和输出端图形，所述封装结构还包括位于第三电气连接结构610与器件封装的对应电极之间的第四基板612，第四基板612包括第四绝缘板614、设于第四绝缘板第一表面的至少一个第一导电层图形616，当第一导电层图形606的数量大于等于2时，不同的第一导电层图形606之间是相互分离的，第一导电层图形616包括控制端图形I、输出端图形J、输入端图形K，所述第四绝缘板第一表面为与器件封装的对应电极连接的一面，半导体器件604第一表面的控制电极与控制端图形中的控制端图形X2通过第一电气连接结构606连接，半导体器件604第一表面的输出电极与输出端图形中的输出端图形Y2通过第一电气连接结构606连接；所述控制端图形X2和所述输出端图形Y2分别与第一导电层图形616中的控制端图形I和输出端图形J连接，所述半导体器件第二表面的输入电极通过第三电气连接结构610连接输入端图形K；控制端图形I、输出端图形J、输入端图形K分别通过第四电气连接结构与器件封装的控制端、输出端和输入端连接。
在一个实施例中，所述第一导电层图形至少包括控制端图形、输入端图形和输出端图形中的一种，所述半导体器件第一表面的输入电极与输入端图形中的输入端图形M连接，所述输入端图形M与器件封装的的输入端连接。
在一个实施例中，所述第三电气连接结构包括锡球或金属框架或焊锡或金属连线，所述半导体器件第二表面的控制电极和输出电极分别与器件封装的控制端和输出端通过所述第三电气连接结构连接。
在一个实施例中，所述封装结构还包括位于所述第三电气连接结构与器件封装的控制电极和输出电极之间的第五基板，所述第五基板包括第五绝缘板和设于第五绝缘板第二表面的至少一个第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的，所述第五绝缘板第二表面为朝向所述半导体器件的一面，所述第二导电层图形包括第二导电层图形L1’、第二导电层图形L2’，所述半导体器件第二表面的控制电极和输出电极分别通过所述第三电气连接结构连接所述第二导电层图形L1’和所述第二导电层图形L2’，所述第五基板还包括设于与所述第五绝缘板第二表面相对的第五绝缘板第一表面上的控制端图形L1、输出端图形L2，所述第二导电层图形L1’和第二导电层图形L2’分别通过贯穿第五绝缘板的通孔中的导电材料与控制端图形L1和输出端图形L2连接；所述封装结构还包括设于所述第五绝缘板第一表面上的第五电气连接结构，用于将所述控制端图形L1、所述输出端图形L2分别与器件封装的控制端和输出端连接；所述第二导电层图形是按照散热和连接设计的形状。
如图9、图10所示，第一导电层图形702至少包括输入端图形，半导体器件704第一表面的输入电极与输入端图形中的输入端图形M1通过第一电气连接结构706连接，所述输入端图形M1与器件封装的输入端通过第二电气连接结构708连接。
如图9所示，在一个实施例中，半导体器件704第二表面的控制电极与器件封装的控制端通过锡球或焊锡或金属连接线710连接，半导体器件第二表面的输出电极与器件封装的输出端通过锡球或焊锡或金属连接线710连接。
如图10所示，在一个实施例中，所述封装结构还包括位于第三电气连接结构与器件封装的对应电极之间的的第五基板804，第五基板804包括第五绝缘板806、设于第五绝缘板第二表面的至少一个第二导电层图形808和设于与第五绝缘板第二表面相对的第五绝缘板第一表面上的第一导电层图形812，当第二导电层图形808的数量大于等于2时，不同的第二导电层图形808之间是相互分离的，第一导电层图形812包括控制端图形L1、输出端图形L2，所述第五绝缘板第二表面为朝向半导体器件704的一面，第二导电层图形808包括第二导电层图形L1’、第二导电层图形L2’，所述半导体器件第二表面的控制电极和输出电极分别通过不同的第三电气连接结构802连接所述第二导电层图形L1’和第二导电层图形L2’，所述第二导电层图形L1’和第二导电层图形L2’分别通过贯穿第五绝缘板806的通孔中的导电材料与控制端图形L1和输出端图形L2连接，所述封装结构还包括设于所述第五绝缘板第一表面上的第五电气连接结构，控制端图形L1、输出端图形L2分别通过第五电气连接结构与器件封装的控制端和输出端连接；所述第一导电层图形812和第二导电层图形808均是按照散热和连接设计的形状。在一个实施例中，第五电气连接结构为锡球或金属框架或焊锡或金属连接线。
在一个实施例中，第一基板可以为金属基板，半导体器件704第一表面的输入电极与金属基板通过第一电气连接结构706连接。
如图11所示，第一导电层图形902至少包括输入端图形，所述封装结构还包括位于第三电气连接结构与器件封装的对应电极之间的第六基板904，第六基板904包括第六绝缘板906、设于第六绝缘板第二表面的至少一个第二导电层图形908和设于与第六绝缘板第二表面相对的第六绝缘板第一表面上的第一导电层图形910，当第二导电层图形908的数量大于等于2时，不同的第二导电层图形908之间是相互分离的，第一导电层图形910包括控制端图形N1、输出端图形N2和输入端图形N3，所述第六绝缘板第二表面为朝向半导体器件912的一面，第二导电层图形908包括第二导电层图形N1’、第二导电层图形N2’、第二导电层图形N3’，半导体器件912第一表面的输入电极与输入端图形中的输入端图形N4通过第一电气连接结构914连接，所述输入端图形N4与第二导电层图形908中的第二导电层图形N3’连接，所述半导体器件第二表面的控制电极和输出电极分别通过不同的第三电气连接结构916连接第二导电层图形N1’和第二导电层图形N2’；所述第二导电层图形N1’、第二导电层图形N2’和第二导电层图形N3’分别通过贯穿第六绝缘板906的通孔中的导电材料与控制端图形N1、输出端图形N2和输入端图形N3连接，控制端图形N1、输出端图形N2、输入端图形N3分别通过锡球或金属框架或焊锡或金属连接线与器件封装的控制端、输出端和输入端连接；所述第二导电层图形908是按照散热和连接设计的形状。
如图12所示，第一导电层图形930至少包括输入端图形，所述封装结构还包括位于第三电气连接结构与器件封装的对应电极之间的第七基板932，第七基板932包括第七绝缘板934、设于第七绝缘板第一表面的至少一个第一导电层图形936，当第一导电层图形936的数量大于等于2时，不同的第一导电层图形936之间是相互分离的，第一导电层图形936包括控制端图形P1、输出端图形P2、输入端图形P3，所述第七绝缘板第一表面为与器件封装的对应电极连接的一面，半导体器件938第一表面的输入电极与输入端图形中的输入端图形P4通过第一电气连接结构940连接，所述输入端图形P4与第一导电层图形936中的输入端图形P3连接，所述半导体器件第二表面的控制电极和输出电极分别通过不同的第三电气连接结构942与控制端图形P1和输出端图形P2连接；控制端图形P1、输出端图形P2和输入端图形P3分别通过锡球或金属框架或焊锡或金属连接线与器件封装的控制端、输出端和输入端连接。
在一个实施例中，所述封装结构是倒装芯片封装结构，所述第一基板为金属基板。
在一个实施例中，所述封装结构可以是过孔封装结构、表面贴封装结构。
在一个实施例中，所述封装结构可用于功率半导体器件、集成电路芯片、分立器件、多芯片的模块封装。
在一个实施例中，第一导电层图形和/或第一导电层图形是按照散热、电气隔离和连接设计的形状。
一种封装结构，所述封装结构包括：半导体器件，包括相对的第一表面和第二表面，所述第一表面设有至少一个器件电极，所述第二表面设有至少一个器件电极，第一基板，包括绝缘板和设于绝缘板第一表面的至少一个第一导电层图形，一个所述第一导电层图形用于与所述半导体器件第一表面设置的一个器件电极相连接；第一电气连接结构，设于所述半导体器件第一表面与所述第一导电层图形之间，用于将所述半导体器件第一表面设置的器件电极与所述第一导电层图形一一对应连接；第二电气连接结构，用于将所述第一导电层图形连接至器件封装的对应电极；第三电气连接结构，设于所述半导体器件第二表面，用于将所述半导体器件第二表面设置的器件电极连接至器件封装的对应电极，所述第二电气连接结构的厚度大于所述第一电气连接结构与所述第三电气连接结构的厚度之和；其中，所述第一导电层图形是按照散热和连接设计的形状，当第一导电层图形的数量大于等于2时，不同的第一导电层图形之间是相互分离的。第一基板包括绝缘板和设于绝缘板第一表面的至少一个按照散热和连接设计的第一导电层图形，半导体器件第一表面设置的器件电极与绝缘板第一表面的第一导电层图形一一对应连接，半导体器件第二表面设置的器件电极与器件封装的对应电极连接，使得半导体器件运行过程中产生的热量同时通过半导体器件第一表面连接的第一导电层图形和半导体器件第二表面连接的器件封装的对应电极散发出去，降低器件运行过程中的结温，从而提高半导体器件的使用寿命和可靠性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种基板,所述基板用于半导体器件的封装，其特征在于，所述基板包括绝缘板和设于所述绝缘板第一表面的至少一个第一导电层图形，一个所述第一导电层图形用于与所述半导体器件的一个器件电极相连接，且通过所述第一导电层图形将其所连接的所述器件电极与半导体器件封装的对应电极连接；当所述第一导电层图形的数量大于等于2时，不同的所述第一导电层图形之间相互分离；
其中，所述基板还包括至少一个设于与所述绝缘板第一表面相对的所述绝缘板第二表面的第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的；所述第一导电层图形与所述第二导电层图形之间设有贯穿所述绝缘板的通孔，所述第二导电层图形为所述第一导电层图形的散热层，所述第一导电层图形与所述第二导电层图形之间的所述通孔内无填充材料。
2.根据权利要求1所述的基板，其特征在于，所述第一导电层图形至少包括控制端图形、输入端图形和输出端图形中的一种，所述控制端图形用于连接所述半导体器件的控制电极，所述输入端图形用于连接所述半导体器件的输入电极，所述输出端图形用于连接所述半导体器件的输出电极。
3.根据权利要求1所述的基板，其特征在于，所述第一导电层图形是通过电气连接结构将连接的器件电极和所述半导体器件封装的对应电极连接的。
4.根据权利要求3所述的基板，其特征在于，所述电气连接结构为金属连接支柱或锡球或焊锡。
5.根据权利要求1所述的基板，其特征在于，所述绝缘板开设有至少一个贯通所述绝缘板的通孔，所述通孔延伸至或贯穿所述第一导电层图形，所述通孔内填充导电材料或导热材料。
6.一种封装结构，其特征在于，所述封装结构包括：
半导体器件，包括相对的第一表面和第二表面，所述第一表面设有至少一个器件电极，所述第二表面设有至少一个器件电极；
第一基板，包括绝缘板和设于绝缘板第一表面的至少一个第一导电层图形，一个所述第一导电层图形用于与所述半导体器件第一表面设置的一个器件电极相连接；
第一电气连接结构，设于所述半导体器件第一表面与所述第一导电层图形之间，用于将所述半导体器件第一表面设置的器件电极与所述第一导电层图形一一对应连接；
第二电气连接结构，用于将所述第一导电层图形连接至器件封装的对应电极；
第三电气连接结构，设于所述半导体器件第二表面，用于将所述半导体器件第二表面设置的器件电极连接至器件封装的对应电极，所述第二电气连接结构的厚度大于所述第一电气连接结构与所述第三电气连接结构的厚度之和；
当第一导电层图形的数量大于等于2时，不同的第一导电层图形之间是相互分离的；
其中，所述第一基板还包括设于与所述绝缘板第一表面相对的绝缘板第二表面的至少一个第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离；所述第二导电层图形与所述第一导电层图形之间设有贯穿所述绝缘板的通孔，所述第二导电层图形为所述第一导电层图形的散热层，所述第一导电层图形与所述第二导电层图形之间的所述通孔内无填充材料，所述第二电气连接结构包括金属连接支柱或锡球或焊锡。
7.根据权利要求6所述的封装结构，其特征在于，所述第一导电层图形至少包括控制端图形、输入端图形和输出端图形中的一种，所述半导体器件第一表面的控制电极与所述控制端图形连接，所述半导体器件第一表面的输出电极与所述输出端图形连接；所述控制端图形和所述输出端图形分别与半导体器件封装的控制端和输出端连接。
8.根据权利要求7所述的封装结构，其特征在于，所述第三电气连接结构包括锡球或金属框架或焊锡或金属连线，所述半导体器件第二表面的输入电极与器件封装的输入端通过所述第三电气连接结构连接；
或所述封装结构还包括位于所述第三电气连接结构与器件封装的对应电极之间的第二基板，所述第二基板包括第二绝缘板和设于第二绝缘板第二表面的至少一个第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的；所述第二绝缘板第二表面为朝向所述半导体器件的一面，所述半导体器件第二表面的输入电极通过所述第三电气连接结构连接所述第二导电层图形，所述第二基板还包括设于与所述第二绝缘板第二表面相对的第二绝缘板第一表面上的输入端图形，所述第二导电层图形与所述输入端图形通过贯穿所述第二绝缘板的通孔中的导热材料或导电材料连接；所述封装结构还包括设于所述第二绝缘板第一表面上的第四电气连接结构，用于将所述输入端图形与器件封装的输入端连接。
9.根据权利要求6所述的封装结构，其特征在于，所述第一导电层图形至少包括控制端图形、输入端图形和输出端图形中的一种，所述半导体器件第一表面的输入电极与输入端图形中的输入端图形连接，所述输入端图形与器件封装的输入端连接。
10.根据权利要求9所述的封装结构，其特征在于，所述第三电气连接结构包括锡球或金属框架或焊锡或金属连线，所述半导体器件第二表面的控制电极和输出电极分别与器件封装的控制端和输出端通过所述第三电气连接结构连接；
或所述封装结构还包括位于所述第三电气连接结构与器件封装的控制电极和输出电极之间的第五基板，所述第五基板包括第五绝缘板和设于第五绝缘板第二表面的至少一个第二导电层图形，当第二导电层图形的数量大于等于2时，不同的第二导电层图形之间是相互分离的，所述第五绝缘板第二表面为朝向所述半导体器件的一面，所述半导体器件第二表面的控制电极和输出电极分别通过所述第三电气连接结构连接所述第二导电层图形，所述第五基板还包括设于与所述第五绝缘板第二表面相对的第五绝缘板第一表面上的控制端图形、输出端图形，和第二导电层图形分别通过贯穿第五绝缘板的通孔中的导热材料或导电材料与控制端图形和输出端图形连接；所述封装结构还包括设于所述第五绝缘板第一表面上的第五电气连接结构，用于将所述控制端图形、所述输出端图形分别与器件封装的控制端和输出端连接；所述第二导电层图形是按照散热和连接设计的形状。
11.根据权利要求6-10任一项所述的封装结构，其特征在于，所述第二导电层图形是按照散热和连接设计的形状。
CN202010200396.XA 2020-03-20 2020-03-20 基板及封装结构 Active CN113496958B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010200396.XA CN113496958B (zh) 2020-03-20 2020-03-20 基板及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010200396.XA CN113496958B (zh) 2020-03-20 2020-03-20 基板及封装结构

Publications (2)

Publication Number Publication Date
CN113496958A CN113496958A (zh) 2021-10-12
CN113496958B true CN113496958B (zh) 2024-05-10

Family

ID=77993630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010200396.XA Active CN113496958B (zh) 2020-03-20 2020-03-20 基板及封装结构

Country Status (1)

Country Link
CN (1) CN113496958B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102215637A (zh) * 2010-04-02 2011-10-12 株式会社电装 嵌有半导体芯片的布线基片的制造方法
CN104282641A (zh) * 2013-07-03 2015-01-14 三菱电机株式会社 半导体装置
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
CN106449428A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装工艺
CN108091621A (zh) * 2017-12-21 2018-05-29 乐健科技（珠海）有限公司 内嵌开关芯片的器件模组及其制作方法
CN108346637A (zh) * 2017-01-24 2018-07-31 比亚迪股份有限公司 一种功率模块及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295119A (ja) * 2005-03-17 2006-10-26 Matsushita Electric Ind Co Ltd 積層型半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102215637A (zh) * 2010-04-02 2011-10-12 株式会社电装 嵌有半导体芯片的布线基片的制造方法
CN104282641A (zh) * 2013-07-03 2015-01-14 三菱电机株式会社 半导体装置
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
CN106449428A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装工艺
CN108346637A (zh) * 2017-01-24 2018-07-31 比亚迪股份有限公司 一种功率模块及其制造方法
CN108091621A (zh) * 2017-12-21 2018-05-29 乐健科技（珠海）有限公司 内嵌开关芯片的器件模组及其制作方法

Also Published As

Publication number Publication date
CN113496958A (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
US8358017B2 (en) Semiconductor package featuring flip-chip die sandwiched between metal layers
CN100373604C (zh) 高功率mcm封装
US9147649B2 (en) Multi-chip module
US7859079B2 (en) Power semiconductor device
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
JP2010534937A (ja) 両側冷却集積電力デバイスのパッケージ、モジュール及び製造方法
EP3690938A1 (en) Semiconductor device and production method therefor
JP2010034350A (ja) 半導体装置
JP2005064479A (ja) 回路モジュール
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
KR20130069108A (ko) 반도체 패키지
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
US20220102263A1 (en) Semiconductor package having a chip carrier with a pad offset feature
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
KR20130063832A (ko) 반도체 패키지
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
CN1316606C (zh) 半导体器件
CN113496958B (zh) 基板及封装结构
US6664629B2 (en) Semiconductor device
CN108987368B (zh) 具有由钢制成的绝缘金属基板的印刷电路板
US20020030276A1 (en) Dimple array interconnect technique for semiconductor device
US20230027138A1 (en) Power module
US11450623B2 (en) Semiconductor device
EP4270477A2 (en) Power module and method for manufacturing a power module
CN219917172U (zh) 电子器件和功率电子模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant