CN103247541B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103247541B
CN103247541B CN201310049942.4A CN201310049942A CN103247541B CN 103247541 B CN103247541 B CN 103247541B CN 201310049942 A CN201310049942 A CN 201310049942A CN 103247541 B CN103247541 B CN 103247541B
Authority
CN
China
Prior art keywords
semiconductor chip
adhesive foil
component carrier
many component
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310049942.4A
Other languages
English (en)
Other versions
CN103247541A (zh
Inventor
伊万·尼基廷
亚历山大·海因里希
斯特凡·兰道
约阿希姆·马勒
拉尔夫·沃姆巴赫尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103247541A publication Critical patent/CN103247541A/zh
Application granted granted Critical
Publication of CN103247541B publication Critical patent/CN103247541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/20—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of continuous webs only
    • B32B37/203—One or more of the layers being plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/34—Inserts
    • B32B2305/342—Chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体器件及其制造方法，该方法包括提供转移箔。将多个半导体芯片布置在转移箔上并粘附至转移箔。将粘附至转移箔的多个半导体芯片布置在多器件载体之上。施加热以将转移箔层压在多器件载体上，从而将多个半导体芯片容纳在层压的转移箔与多器件载体之间。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件，并且更具体地涉及封装半导体器件的技术。
背景技术
半导体器件制造商不断地努力，以在降低他们的产品的制造成本的同时提高它们的性能。半导体器件的制造中的成本密集区是封装半导体芯片。如本领域技术人员认识到的，集成电路制作在晶片上，所述晶片然后被单一化以制造半导体芯片。将一个或多个半导体芯片布置在封装件中，以保护它们不受环境及物理应力的影响。封装还涉及将半导体芯片电耦接至载体。理想的是以低费用提供高产率的封装方法。
发明内容
本发明的一个方面提供一种制造半导体器件的方法，该方法包括：提供多个半导体芯片，每个半导体芯片具有第一主表面和第二主表面；将半导体芯片布置在粘性箔上，其中，每个半导体芯片的第二主表面面向粘性箔；将粘性箔和粘附至粘性箔的半导体芯片布置在多器件载体（multi-devicecarrier）上，其中，半导体芯片的第一主表面面向多器件载体；将粘性箔层压在多器件载体上，以形成容纳半导体芯片的封装剂；以及将多器件载体和封装剂分隔，以便形成至少两个半导体器件。
该方法进一步包括：当将粘性箔层压在多器件载体上时，将半导体芯片电连接至多器件载体。
其中，将至少两个半导体芯片电连接至多器件载体包括扩散焊接或烧结。
该方法进一步包括：在将粘性箔层压在多器件载体上的同时施加热。
该方法包括：将粘性箔加热至150°C与250°C之间的温度。
该方法进一步包括：在将粘性箔层压在多器件载体上时施加压力。
该方法进一步包括：在封装剂中形成至少一个孔；以及用导电材料填充所述至少一个孔，以与半导体芯片的芯片电极进行电接触。
该方法进一步包括：构造在封装剂的第一表面处延伸的导电层，所述第一表面与封装剂的面向半导体芯片的第二表面相对。
该方法进一步包括：将粘性箔和粘附至粘性箔的半导体芯片从第一位置转移至第二位置，在所述第一位置中，半导体芯片已布置在粘性箔上，在所述第二位置中，粘性箔和半导体芯片布置在多器件载体上。
其中，粘性箔被构造成用作传送带，所述方法还包括：以卷对卷工艺将粘性箔从所述第一位置传输至所述第二位置。
其中，每个半导体芯片在所述第一主表面上具有芯片电极。
其中，每个半导体芯片在所述第二主表面上具有芯片电极。
其中，多器件载体是引线框、直接覆铜板或印刷电路板的一种。
其中，粘性箔包含B阶材料的聚合物。
其中，粘性箔包含由环氧树脂、丙烯酸酯、聚酰亚胺、PEEK、PPS、PSU、PEI、PAI以及LCP中的一种或多种制成的材料。
其中，粘性箔包括在粘性箔的第一表面处延伸的导电层，所述第一表面与粘性箔的面向半导体芯片的第二表面相对。
其中，将粘性箔层压在多器件载体上是单独的芯片封装步骤，执行所述芯片封装步骤以获得每个半导体器件。
本发明的另一方面提供一种制造半导体器件的方法，该方法包括：将多个半导体芯片粘附至转移箔；将粘附至转移箔的多个半导体芯片布置在多器件载体上；以及施加热以将转移箔层压在多器件载体上，从而将多个半导体芯片容纳在层压的转移箔与多器件载体之间。
该方法进一步包括：在施加热的同时，将多个半导体芯片电连接至多器件载体。
该方法进一步包括：在将多个半导体芯片布置在位于第一位置处的转移箔上之后，将转移箔移动至施加热的第二位置。
本发明的再一方面提供一种半导体器件，包括：载体；半导体芯片，半导体芯片通过由烧结材料制成的粘合连接而粘合至载体；以及封装剂，封装剂容纳半导体芯片，其中，封装剂在烧结过程中被烧结材料的溶剂污染。
其中，溶剂包括α-萜品醇。
其中，载体包括引线框。
其中，封装剂包括PEEK、PPS、PSU、PEI、PAI以及LCP中的一种或多种。
本发明的另一方面提供一种半导体器件，包括：载体；半导体芯片，半导体芯片粘合至载体；以及封装剂，封装剂容纳半导体芯片，封装剂包括PEEK、PPS、PSU、PEI、PAI以及LCP中的一种或多种。
附图说明
附图被包括进来以提供对实施方式的进一步理解，并且附图被结合到本说明书中并组成说明书的一部分。附图示出了实施方式，并与说明书一起用于阐述实施方式的原理。通过参照以下详细说明，其他实施方式和实施方式的许多潜在优点将很显然，因为它们变得更好理解。附图的元件不必相对于彼此是按比例的。相似的参考标号指代对应的类似部件。
图1A至图1D示意性示出了制造半导体器件的方法的一个实施方式的横截面图；
图2A至图2E示意性示出了制造半导体器件的方法的一个实施方式的横截面图；
图3是根据一个实施方式的在图1A中描绘的布置的示例性细节的示意图；
图4是根据一个实施方式的在图1B中描绘的布置的示例性细节的示意图；
图5是根据一个实施方式的在图1D中描绘的布置的示例性细节的示意图；
图6是根据一个实施方式的在图2E中描绘的布置的示例性细节的示意图；
图7A至图7D示意性示出了制造半导体器件的方法的一个实施方式的横截面图；
图8A至图8F示意性示出了制造半导体器件的方法的一个实施方式的横截面图；
图9A示意性示出了根据制造半导体器件的方法的一个实施方式的引线框的顶视图；
图9B示意性示出了沿着图9A中的线A-A'的横截面图；
图9C示意性示出了沿着图9A中的线B-B'的横截面图；
图10A示意性示出了根据制造半导体器件的方法的一个实施方式的在将半导体芯片布置在引线框上之后对应于图9B的横截面图；
图10B示意性示出了图10A中所示的布置的顶视图，该布置采用了透明粘性箔；
图11示意性示出了根据制造半导体器件的方法的一个实施方式的在将粘性箔层压在半导体芯片和引线框上之后对应于图10A的横截面图；
图12A示意性示出了根据制造半导体器件的方法的一个实施方式的在由粘性箔形成的封装剂中产生孔之后对应于图11的横截面图；
图12B示意性示出了图12A中所示的布置的顶视图，该布置采用了透明粘性箔；
图13示意性示出了根据制造半导体器件的方法的一个实施方式的在将传导层沉积在封装剂上之后对应于图12的横截面图；
图14示意性示出了根据制造半导体器件的方法的一个实施方式的在构造传导层之后对应于图13的横截面图；
图15示意性示出了根据制造半导体器件的方法的一个实施方式的卷对卷工艺的横截面图；以及
图16示意性示出了上面粘合有半导体芯片的多器件载体的顶视图，采用了透明封装剂。
具体实施方式
在下面的详细说明中，对附图进行参照，附图构成说明的一部分，并且在附图中以示意方式示出了特定实施方式，在所述实施方式中可实践本发明。在这点上，参照正描述的附图的方位来使用方向性术语，诸如“顶”、“底”、“前”、“后”、“前向”、“后向”等。因为实施方式的元件可定位在许多不同的方位，所以方向性术语用于示意的目的，而绝非是限制性的。应当理解，在不背离本发明的范围的情况下，可利用其他实施方式，并且可做出结构上或逻辑上的改变。因此，以下详细说明不应当看作是限制性意义上的，并且本发明的范围由所附权利要求限定。
应当理解的是，除非另有特别说明，在此描述的各个示例性实施方式的特征可彼此组合。
如在本说明书中所采用的，术语“耦接”和/或“电耦接”并不旨在表示元件必须直接耦接在一起；可以在“耦接”或“电耦接”的元件之间设置中间元件。
以下描述包含一个或多个半导体芯片的器件。半导体芯片可为不同类型的，可由不同的技术来制造，并且可包括例如集成电路、电-光电路或电-机械电路、或者无源器件。集成电路可例如设计成逻辑集成电路、模拟集成电路、复合信号集成电路、功率集成电路、存储电路、或者集成无源器件。此外，半导体芯片可构造成所谓的MEMS（微电机械系统），并且可包括微机械结构，诸如电桥、薄膜或舌片结构。半导体芯片可构造成传感器或致动器，例如压力传感器、加速度传感器、转动传感器、磁场传感器、电磁场传感器、扩音器等。半导体芯片不必由特殊的半导体材料（例如Si、SiC、SiGe、GaAs）制造，并且此外，半导体芯片可包含不是半导体的无机和/或有机材料，例如，绝缘体、塑料或金属。此外，半导体芯片可被封装或不被封装。
具体地，可涉及具有垂直结构的半导体芯片，也就是说，半导体芯片可如下方式制作，即，电流可在垂直于半导体芯片的主表面的方向上流动。具有垂直结构的半导体芯片在其两个主表面上（即，在其顶侧和底侧上）具有电极。具体地，功率半导体芯片可具有垂直结构。垂直的功率半导体芯片可例如构造成功率MOSFET（金属氧化物半导体场效应晶体管）、IGBT（绝缘栅双极晶体管）、JFET（结型场效应晶体管）、功率双极晶体管或功率二极管。举例来说，功率MOSFET的源极和栅极可位于一个主表面上，而功率MOSFET的漏极布置在另一个主表面上。此外，下面所描述的器件可包括集成电路，以控制功率半导体芯片的集成电路。
半导体芯片可具有允许与包含在半导体芯片中的集成电路电接触的电极（或接触元件或接触衬垫）。所述电极可包括施加至半导体材料的一个或多个金属层。所述金属层可制造成具有任何期望的几何形状和任何期望的材料成分。所述金属层可以例如为覆盖一个区域的层的形式。可使用任何期望的金属或金属合金（例如铝、钛、金、银、铜、钯、铂、镍、铬、或镍钒）作为材料。金属层不必是均质的或只由一种材料制造，即，包含在金属层中的材料的各种成分和浓度都是可能的。
半导体芯片可布置在多器件载体上。可使用各种多器件载体，例如引线框、陶瓷衬底、PCB（印刷电路板）、塑料板、DCB（直接覆铜板，为在顶面和底面上具有铜层的陶瓷衬底）等。多器件载体可以例如包括导电衬垫，半导体芯片布置在导电衬垫上并相互电连接。
举例来说，引线框可用作特定类型的多器件载体。引线框可为任何形状、尺寸和材料的。引线框可包括冲模垫（diepad）和引线。在制作器件的过程中，冲模垫和引线可连接至彼此。冲模垫和引线也可由一体制成。出于在制作过程中使冲模垫和引线中的一些分离的目的，冲模垫和引线可通过连接装置连接至彼此。冲模垫和引线的分离可通过机械锯切、激光束、切割、冲压、铣削、蚀刻或任何其它适当的方法来进行。引线框可以是导电的。它们全部可由金属或金属合金（特别是铜、铜合金、铁镍、铝、铝合金、钢、不锈钢或其它适当的材料）来制作。引线框可镀覆以导电材料，例如铜、银、铁镍、或镍磷。引线框的引线可在制作过程中弯折，例如以S形方式弯曲。
这里所描述的半导体器件可包括外部接触元件（或外部接触衬垫），其可以是任何形状和尺寸的。外部接触元件可从器件外面接近，并且因此可允许从器件外面与半导体芯片进行电接触。为此，外部接触元件可具有能够从器件外面接近的外部接触表面。此外，外部接触元件可以是导热的，并可充当用于使半导体芯片产生的热量消散的散热片。外部接触元件可由任何期望的导电材料组成，例如金属（诸如铜、铝或金）、金属合金或导电有机材料。举例来说，如果引线框用作多器件载体，那么外部接触元件中的一些可以是引线框的引线。
这里所描述的半导体器件包括覆盖半导体芯片的至少部分的封装剂。通过使用粘性箔（其中，半导体芯片布置在粘性箔上），并将粘性箔层压在多器件载体上来制造半导体器件。因此，半导体器件的封装剂至少部分地包含由粘性箔提供的封装材料。粘性箔可包含由例如环氧树脂、丙烯酸酯或聚酰亚胺中的一种或多种制成的封装材料。可用于粘性箔的材料的具体实例是PEEK（聚醚醚酮）、PPS（聚亚苯基砜）、PSU（聚砜）、PEI（聚醚酰亚胺）、PAI（聚酰胺酰亚胺，polyamidimide）以及LCP（液晶聚合物）。
粘性箔可包含作为封装材料的B阶材料的聚合物。B阶材料是未固化材料，其在加热时软化，但不能完全熔化或溶解。举例来说，未固化环氧树脂材料可形成B阶材料。
半导体芯片可在将粘性箔层压在多器件载体之上的过程中机械连接且电连接至多器件载体。可应用各种工艺（诸如，焊接或烧结）将半导体芯片电极机械连接且电连接至多器件载体的导电衬垫（例如，连接至引线框的冲模垫）。
半导体芯片可经由粘合层机械连接且电连接至多器件载体。在一个实施方式中，粘合层可由扩散焊剂制成。如果将扩散焊接用作连接技术，则使用焊接材料，由于界面扩散过程，所述焊接材料在焊接操作结束之后导致在半导体芯片的电极、扩散焊剂粘合层和多器件载体上的导电衬垫之间的界面处形成金属间相。举例来说，AuSn、AgSn、CuSn、AgIn、AuIn、CuIn、AuSi、Sn或Au焊剂可用作焊接材料。
在一个实施方式中，粘合层可由烧结金属结构（即，彼此电接触的金属颗粒）制成。例如，可通过将包含金属颗粒（诸如，铜或银）的可蒸发浆料施加至芯片电极和/或多器件载体的导电衬垫，并且通过施加热量以使所述浆料蒸发并使包含在所述浆料中的颗粒烧结，来制备包含金属颗粒的这种粘合层。举例来说，可使用纳米浆料。纳米浆料由尺寸在纳米范围内的金属颗粒组成。在施加过程中，金属颗粒可分散在溶剂（浆料）中，该溶剂随后在施加热量期间蒸发。由此，烧结金属颗粒以形成导电连接。
使用将半导体芯片粘合至多器件载体的扩散焊剂或烧结的金属颗粒允许产生薄厚度的粘合层。那样，可以制造厚度小于50μm（特别是小于20μm或甚至小于10μm）的粘合层。更进一步，使用将半导体芯片粘合至多器件载体的扩散焊剂或烧结的金属颗粒允许形成耐高温的粘合连接。因此，在随后加热（诸如，在将半导体器件焊接至板（例如在260°C下）的回流焊过程中完成）的情况下，这些粘合连接不会退变或失效。
图1A至图1D举例说明了根据一些实施方式的半导体器件的制作阶段。如在图1A中所示，提供粘性箔1。该粘性箔具有第一表面1a和与第一表面1a相对的第二表面1b。
粘性箔1可以例如是粘着带，即具有粘着第二表面1b的带。它也可以是具有粘着第一表面1a和粘着第二表面1b的双面粘着带。在一个实施方式中，胶合材料或任何其他粘性材料或机械固定装置可以与粘性箔1的第二表面1b相关。
仍参照图1A，可将多个半导体芯片2布置在粘性箔1的第二表面1b上。将芯片布置在粘性箔上可通过通常的抓放设备来完成。可通过适当的监测/控制系统（例如，通过可视监测/控制系统，诸如，相机）来监测和控制半导体芯片2在粘性箔1上的布置。可获得高达10μm或更好（例如，位置公差等于或小于5μm）的定位精度。
如本领域中已知的，在晶片上制作半导体芯片2。在一个实施方式中，可在粘性箔1上布置不同芯片设计的半导体芯片2。在另一个实施方式中，可在粘性箔1上布置相同芯片设计的半导体芯片2。
如本领域中已知的，由于多个半导体芯片2附接至粘性箔1，所以粘性箔1可用作转移箔，以将半导体芯片2从一个地点或位置移动至另一个地点或位置。
粘性箔1可具有细长的形状，例如带的形状。在这种情况下，粘性箔（带）1的纵向方向在图1A中示出为在该方向上从右到左延伸。在一个实施方式中，可沿着粘性箔1的纵向延伸方向布置一排半导体芯片2，诸如图1A中所示。在另一个实施方式中，可将多排半导体芯片2彼此相邻地（相对于垂直于纵向方向的方向）布置在粘性箔1上。在这种情况下，半导体芯片2以二维阵列布置于粘性箔1上。
粘性箔1可由未固化树脂（诸如，未固化环氧树脂、丙烯酸酯或聚酰亚胺材料）制成。此外，粘性箔可由远在200°C之上的温度下熔化的热塑性材料（诸如，PEEK、PPS、PSU、PEI、PAI和LCP）制成。
每个半导体芯片2均可具有第一主表面2a和第二主表面2b。半导体芯片2布置在粘性箔1上，其中第二主表面2b面向粘性箔1。在一些实施方式中，第二主表面2b可以是半导体芯片2的有源表面。此外，半导体芯片2的第二主表面2b可配备有芯片电极（图1A-图1D中未示出），以便与每个半导体芯片2中实现的集成电路进行电接触。
在将半导体芯片2粘附至粘性箔1之后，可将具有半导体芯片2的粘性箔1转移至多器件载体3。举例来说，如在图1A中所示，将粘性箔1从抓放地点或位置转移至设置有多器件载体3的地点或位置可包括在空间方向上移动粘性箔1和/或将粘性箔1从一侧翻转至另一侧（例如见图1A和图1B）。因此，粘性箔1可用于在集拢（bunch）过程中转移或操纵半导体芯片2的阵列。因此，这种箔在本领域中被称为转移箔（或转移带）。
如图1B中所示，每个半导体芯片2均可布置在多器件载体3的特定载体4上。多器件载体3的每个载体4可最终限定一个成品半导体器件（见图1D）的载体。依据每个器件的半导体芯片的数量，可在多器件载体3的每个载体4上布置一个或多个半导体芯片2。
依据多器件载体3的性质，（器件）载体4可连接至彼此或彼此分离。举例来说，多器件载体置3可以例如是引线框、DCB、PCB等。每个载体4可以是多器件载体3的冲模垫（例如引线框的冲模垫）。引线框的冲模垫彼此分离并且仅通过引线框的框架结构而连接。在其他实施方式中，（器件）载体4在该过程的这个阶段仍然是一体的，例如，可构造为片状的多器件载体3（诸如，PCB）的预定区域。在这种情况下，这些载体4（或多器件载体3的区域）在该过程的后续阶段分离（见图1D），以便提供单个器件的单独载体4。
在图1C中，将粘性箔1层压在多器件载体3上，以形成容纳半导体芯片2的封装剂10。换言之，半导体芯片的侧面和/或第一主表面2a部分地或完全被封装剂10覆盖。
封装剂10的层压和形成可通过热和压力辅助。压力的方向由图1C中所示的箭头指示。
粘性箔1的加热导致粘性箔1变成液态并填充半导体芯片2之间的间隙。通过施加给粘性箔1的由箭头指示的（可选的）压力促进半导体芯片2之间的间隙的填充。
在加热之前，粘性箔1处于未固化状态。如图1C中所示的粘性箔1的进一步加热可导致粘性箔1的材料固化。因此，封装剂10包括制成粘性箔1的固化封装材料。换言之，除了将粘性箔1用作转移箔之外，粘性箔1还用于为封装或包装半导体芯片2提供封装材料。通过施加热和（可选的）压力将粘性箔1层压至多器件载体3可导致封装剂10的平坦上表面。
此外，半导体芯片2可电连接至和/或安装至多器件载体3的（器件）载体。将半导体芯片2电连接至载体4还可通过施加热和（可选的）压力（例如，在层压过程中施加以使粘性箔1的封装材料熔化的热和压力）来完成。
本领域中已知对热有反应以建立电连接和机械连接的多种粘合装置。举例来说，可使用焊接技术或烧结工艺。在两种情况下，粘合物质（未示出，诸如，焊剂材料、金属颗粒浆料等）的沉积物已提前应用在半导体芯片2的第一主表面2a上或者应用在载体4的上表面4a上或者应用在这两个表面上。然后，例如，在施加用于使粘性箔1的封装材料熔化或可选地用于使其固化的热的过程中，粘合物质可相应地在半导体芯片2与载体4之间产生导电连接。那样，半导体芯片2可牢固地固定至或安装至载体4。因此，将半导体芯片2安装至多器件载体3的过程与抓放过程分离（即，后续在另一个位置进行安装）。
在一些实施方式中，封装材料的熔化温度可能高于粘合物质的建立导电连接的转变温度。即，当加热如图1B中的装置时，首先建立半导体芯片2与载体4之间的导电连接（即，粘合连接），并且然后粘性箔1的封装材料开始熔化。在这种情况下，液态封装材料在位于半导体芯片2的第一主表面2a处的芯片电极下方可能不流动或迟滞，并且因此可不妨碍或阻碍半导体芯片2至载体4的粘合（因为在封装材料开始熔化时已建立粘合）。举例来说，粘合物质的转变温度可以例如是焊剂的熔化温度或包含在可蒸发浆料或溶剂中的金属颗粒的烧结温度。
在一些实施方式中，还可能的是，粘合物质的转变温度可等于或大于封装材料的熔化温度。在这种情况下，可使用其他措施（诸如，施加足够高的压力）来避免粘合问题。
举例来说，如果进行了烧结的粘合连接，那么粘合物质可以包含分布在由聚合物材料（诸如，α-萜品醇（terpineol））制成的溶剂中的金属颗粒。包含金属颗粒的这种粘合物质或浆料可以例如是从以下公司购得的：库克松电子（CoocsonElectronics，产品名：N1000）、高级纳米颗粒（ANP，AdvancedNano-Particles）、哈利玛化工（HarimaChemicals，产品名：NPS-H和NHD-1）或者NBE技术（产品名：NBE科技）。金属颗粒可以例如由银、金、铜、锡或镍制成。金属颗粒的延度（平均直径）可小于100nm，并且特别地，小于50nm或10nm。因此，这些浆料在本领域中也称为纳米浆料。
在烧结金属颗粒的过程中，溶剂蒸发。因此，溶剂后续可作为封装剂10中的污染物被检测到。因此，根据一个实施方式，封装剂10被烧结材料的溶剂污染。
在图1D中，可将封装剂10和多器件载体3分成如虚线所示的单个器件。分成单个器件可通过机械锯切、激光束锯切、切割、冲压、铣削、蚀刻或任何其它适当的方法来进行。因此，只使用粘性箔1的图1C中所示的层压步骤可以是唯一的芯片封装步骤，执行该步骤以实现成品的、封装的半导体器件。
应当注意的是，这里结合图1A-图1D所描述的每个过程均可以以半连续方式完成。即，每个过程可以在给定数量或批次的半导体芯片2上并行地进行，并且可在该过程的后续阶段在相同数量的新半导体芯片2上进行。举例来说，如图1A中所示的抓放可以在第一数量或批次的半导体芯片2上并行地重复进行。类似地，如图1A中所示的层压和粘合可以在第二数量或批次的半导体芯片2上并行地重复进行，其中每个批次的半导体芯片2附接至粘性箔1的不同区域。以下将结合图15和图16进一步描述半连续过程的具体实例。
图2A-图2E举例说明了根据一个实施方式的制造半导体器件的各阶段。图2A至图2E的过程类似于上述过程，并且参照上面的描述以避免重复。
图2A示例性示出了布置在粘性箔1上的半导体芯片2，如结合图1A所阐述的。然而，与图1A-图1D中所示的实施方式不同的是，在图2A-图2E中举例说明的实施方式中使用的粘性箔1可以比通过图1A-图1D举例说明的实施方式中使用的粘性箔1更薄。更具体地，其中，在图1A-图1D的第一实施方式中，图1A的（未固化）粘性箔1可具有比半导体芯片2的厚度（高度）更厚的厚度，在图2A-图2E的第二实施方式中使用的图2A中的（未固化）粘性箔1可具有比半导体芯片2的厚度（高度）更小的厚度。在两种情况下，依据半导体芯片2的厚度，粘性箔1厚度可以例如大于100μm、300μm或500μm。
图2B中描绘的过程可对应于结合图1B所描述的过程。
图2C中描绘的过程可对应于结合图1C所描述的过程。然而，如图2C中所示，由粘性箔1提供的封装材料可能不足以完全填充半导体芯片2之间的间隙。因此，通过施加热和（可选地）压力将粘性箔1层压至多器件载体3可能不能形成封装剂10的平坦上表面。
由于这些和其他原因，封装剂10可通过模制材料11而包模（over-molded）。模制材料11可以不同于由粘性箔1提供的封装材料。换言之，如图2D中所示，可以形成包括多种材料（封装材料、模制材料11等）的复合封装本体12。可以选择模制材料11，以提供抵抗机械、化学或其他形式的环境冲击的高度保护，以提供高机械稳定性的封装件，以提供适当的CTE（热膨胀系数）用于降低热应力和提高使用期限，以及用于其他原因。可采用各种技术（例如，压缩模制、注塑模制、粉末模制、液态模制、点胶（dispensing）或层压）进行包模。
在图2E中，可通过例如使用与如上面结合图1D所描述的相同技术将复合封装本体12分成单个半导体器件。
在图1A-图1D与图2A-图2E的两个实施方式中，鉴于粘性箔1的膜材料的厚度，其被用于封装剂10。然而，情况也可以如下，即，粘性箔1可包括多个层并且这些层中的仅一个层随后用于形成封装剂10。
图3示例性示出了图1A的细节A。芯片电极23可设置在半导体芯片2的第一主表面2a处。粘合物质22的沉积物可附接至芯片电极23。此外，半导体芯片2的第二主表面2b可通过覆盖半导体芯片2的第二主表面2b的粘性材料层24而胶合至粘性箔1的上表面。如上所述，在其他实施方式中，可将粘性材料层涂覆至粘性箔1的上表面。
图4示例性示出了图1B的细节B。在制造过程的那个阶段，将粘合物质22的沉积物布置在器件载体4上。器件载体4可以例如是引线框的冲模垫或者可以例如是包括导体衬垫或导体轨4b的衬底，半导体芯片2连接至所述导体轨。
图5示例性示出了图1D的细节C，即根据一个实施方式的半导体器件。粘性箔1的封装材料已经固化或者已经转化，以获得封装剂10。参考标号22b是指导体衬垫或导体轨4b与芯片电极23之间的粘合连接。由粘合物质22的沉积物产生所述粘合连接。
图6示例性示出了图2E的细节D，即根据一个实施方式的半导体器件。如上所述，复合封装本体12可包括至少一种另外的介电材料，诸如，模制材料11。应当注意的是，模制材料11可不必通过模制工艺来实施，而是还可通过其他工艺（诸如，另外的层压工艺）来实施。
图7A-图7D举例说明了制造半导体器件的过程的各阶段。结合图7A-图7D所描述的过程的各方面可以与在上述实施方式中描述的过程组合，反之亦然。
从如例如图1C中所示的（或者，同等地，如图2C中所示的）装置开始，可在封装剂10的上表面10a中形成孔。孔30可构造成露出半导体芯片2的第二主表面2b的至少部分。举例来说，孔30可露出例如在半导体芯片2的在孔30下方的第二主表面2b上延伸的芯片电极（未示出）。在多个实施方式中，对于每个半导体芯片2，可构造与多个芯片电极相关联的多个孔30。
孔30可通过钻孔（诸如，机械钻孔、激光钻孔）来形成。另一种可能性是使用化学过程（平版印刷、蚀刻）以制造孔30。此外，还可以在制作过程的较早阶段（例如，在如图1C所示的层压步骤过程中）引入孔30。在这种情况下，上压力板可配备有具有孔30的正形状（positiveshape）的杆或叶片或任何元件。
在构造封装剂10之后，可将导电层40施加至封装剂10的上表面10a。导电层40可通过镀覆工艺（例如，通过电镀或无电解镀）施加。如果使用电镀工艺，那么可在封装剂10的上表面10a上和孔30中沉积种子层（未示出）。种子层可具有例如高达1μm的厚度并且可例如由锌制成。采用种子层作为电极，并且然后可将铜或其他金属或金属合金以期望的高度镀覆到种子层上。依据应用场合和当前要求，铜层实质上可具有任何期望的高度。举例来说，导电层40的厚度可在50μm与200μm之间的范围内。可替换地，无电解镀可用于形成导电层40。无电解镀在本领域中也被称为化学镀。此外，可采用其他沉积方法来形成导电层40，诸如物理气相淀积（PVD）、化学气相淀积（CVD）、溅射、旋涂工艺、喷射沉积或印刷（诸如，喷墨印刷）。
在制作过程中或在制作之后，可构造导电层40以获得如图7C中所示的装置。导电层40的构造可形成位于封装剂10的上表面10a处的多个器件电极41。可形成每个半导体器件的多器件电极41（见图7D）。每个器件电极41可电连接至半导体芯片2的第二主表面2b处的芯片电极（未示出）。
图8A-图8F举例说明了制造如例如图8F中所示的半导体器件的过程的各阶段。根据图8A，将半导体芯片2布置在粘性箔1上。为了避免重复，对图1A或图2A以及对应的详细公开进行参照。然而，在图8A中，粘性箔1的第一表面1a通过导电箔层50而建立。换言之，粘性箔1是包括至少一个导电层（即，导电箔层50）的多层箔。
图8b中所示的工艺对应于图1B或图2B的公开，对此进行参照以避免重复。
图8C中所示的工艺对应于图1C或图2C的公开，对此进行参照以避免重复。
在图8D中，孔30形成为穿透导电箔层50，并且露出半导体芯片2的第二主表面2b的部分（例如位于孔30下方的芯片电极）。对结合图7A的描述进行参照，以避免重复。
在图8E中，对孔30填充以导电材料60。孔的填充可通过如上结合图7B和图7C所述的任一种方法来完成。导电材料60布置成与导电箔层50电接触。此外，图8E中未示出，被施加以填充孔30和/或导电箔层50的导电材料60可构造成形成如图7D中示出的器件电极41。器件电极41可作为半导体器件的外部端子，所述外部端子可用于将半导体器件连接至其他应用或外部器件，诸如，设置在PCB上的外部电路，这里所描述的半导体器件待安装至所述PCB。
图8F示例性示出了根据一个实施方式的将图8E中所示的装置单个化成为单个半导体器件。为了进一步的细节，对以上说明书进行参照，特别考虑图1D、图2E和图7D。
图9A-图14举例说明了根据一个实施方式的制造半导体器件的各阶段。在某些方面，以下公开比前述实施方式的公开更详尽。应当注意的是，结合图9A-图14描述的细节可以与前述实施方式中所描述的概念和方面组合。反之亦然，与前述实施方式相关而公开的概念和方面可以与参照图9A-图14所阐述的实施方式的公开组合。
图9A示意性示出了引线框400。引线框400是器件载体4的具体实例。在这种情况下，多器件载体3由至少一排或一阵列引线框400形成。一排引线框400在箭头P所示的方向上延伸。
引线框400在平面图（图9A）、沿着线A-A'的横截面图（图9B）和沿着线B-B'的横截面图（图9C）中示出。引线框400可包括冲模垫401、第一引线402、第二引线403和第三引线404。引线402-404大体平行地从冲模垫401的一侧突出。第二引线403可以与冲模垫401的一侧连续。冲模垫401和引线402-404可通过屏障物（（dam），系杆（tiebar））连接，为了清晰起见，在图中未示出所述屏障物（系杆）。如图9B和图9C中所示，引线402-404可以可选地布置在不同于冲模垫401的平面中，但也可以替换地布置在相同的平面中。
在一个实施方式中，引线框400可镀覆以导电材料，例如铜、银、铁、镍或镍-磷。引线框400可具有在从100μm到1mm的范围内的厚度或者可以更厚。引线框400可已通过冲孔、铣削或冲压金属板来制造。
图10B示意性示出了半导体芯片2，该半导体芯片是功率半导体芯片并且布置在冲模垫401上。在一个实施方式中，另外的功率半导体芯片可布置在相同的冲模垫401上或布置在引线框400的另外的冲模垫（图10B中未示出）上。
如图10A中所示，将半导体芯片2布置在冲模垫401上，其中，所述半导体芯片的第一主表面2a面向冲模垫401，并且其第二主表面2b面向且粘附至粘性箔1。半导体芯片2可在第一主表面2a上具有第一电极23且在第二主表面2b上具有第二电极25。第一电极23和第二电极25是负载电极。此外，半导体芯片2可在其第二主表面2b上具有第三电极26。第三电极26可以是控制电极。冲模垫401的顶表面可大于半导体芯片2的第一表面2a。
半导体芯片2可构造成功率晶体管，例如功率MOSFET、IGBT、JFET或功率双极晶体管、或功率二极管。在功率MOSFET或JFET的情况中，第一电极23是漏极，第二电极25是源极，并且第三电极26是栅极。在操作过程中，可在第一电极23和第二电极25之间施加高于5、50、100、500或1000V的电压。
如图10A中所示，在层压过程之前，将粘合物质22的沉积物覆盖第一电极23。如前所述，粘合物质22的沉积物可以例如是焊接材料，更具体地是扩散焊接材料，或者是包含待烧结的金属颗粒的浆料或溶剂。
为了制造粘合连接22b，可通过热板将引线框400加热至在粘合物质22的沉积物的转变温度以上的温度。例如，引线框400可以例如被加热至在150°C到250°C的范围内（更具体地在160°C与200°C之间）的温度。在一个实施方式中，引线框400和粘性箔1与半导体芯片2一起布置在炉子中或布置在可加热压力机中并被加热至适当的温度。如上所述，在转变温度下，粘合物质22的沉积物起反应并将冲模垫401电耦接且机械耦接至半导体芯片2的第一电极23。在可能高于转变温度的另一温度下，粘性箔1可能熔化且液化，并提供用于覆盖半导体芯片2的至少部分和引线框400的部分的封装材料。举例来说，封装材料可覆盖半导体芯片2的第二主表面2b和侧壁、冲模垫401的上表面的延伸到半导体芯片2的轮廓之外的部分、以及引线402、403及404的内部部分。
在图12A中，在封装剂10的上表面10a中形成第一孔30a和第二孔30b。对前述实施方式的公开进行参照。
图12B示意性示出了图12A中所示的装置的顶视图，其中，示出了第二电极的暴露部分25a和第一引线402的暴露部分402a。
在图13中，对第一孔30a和第二孔30b填充以导电层40。为了避免重复，对以上所阐述的实施方式进行参照。
在图14中，导电层40可构造成形成接线柱（clip）或电桥41。在一个实施方式中，接线柱或电桥41可用作器件电极和/或散热片。在一个实施方式中，引线402、403、404可用作器件电极（器件端子）。
在随后的步骤中，多个半导体器件可如同在例如图7D中举例说明地分离。应当注意的是，对应的切割线在图14中不明显，因为图14的横截侧面图对应于从图7D中所示的结构的右手侧或左手侧看到的视图。
芯片的粘合和/或粘性箔的层压均可通过半连续工艺（例如，通过一种且相同的半连续工艺，或者通过不同的半连续工艺）来完成。举例来说，可使用如图15中所示的卷对卷工艺。抓放过程可在抓放平台S1中完成。层压过程和半导体芯片粘合过程两者都可在层压和粘合平台S2处完成。这里，举例来说，层压过程和粘合过程在相同的平台S2中完成，并且相同数量的半导体芯片2并行地经受这两个过程。然而，依据粘合物质的转变温度以及粘性箔的熔化温度，这些过程也可在不同的平台中完成，并且不同数量的半导体芯片可以以顺序的方式经受这两个过程。抓放平台S1可通过使用连续的抓放过程或半连续的抓放过程来操作。
图16示出了在层压和粘合平台S2中同时粘合至多器件载体3（诸如，引线框）上的半导体芯片2。封装剂10未示出（即，假定是透明的）。多于一千或数千个的半导体芯片可同时粘合至多器件载体3，并且可同时容纳在封装剂10中（如果层压过程和粘合过程同时完成的话）。举例来说，SOT223封装件可如此制造。
应当注意的是，卷对卷工艺对于这里所描述的半连续操作来说不是强制性的。根据另一个实施方式，粘附有半导体芯片2的粘性箔1的单独薄片及如图16中所示的器件载体3（例如，引线框）的单独薄片可分别组合，并且可以例如成组地在层压和/或粘合平台（诸如，S2）中处理。
尽管这里已示出并描述了具体实施方式，但本领域普通技术人员应当认识到，在不背离本发明的范围的情况下，可以用各种可替换的和/或等同的实施方式来代替所示出并描述的具体实施方式。本申请旨在覆盖这里所讨论的具体实施方式的任何修改或变化。因此，本发明旨在仅由权利要求及其等同物限制。

Claims (20)

1.一种制造半导体器件的方法，所述方法包括：
将多个半导体芯片布置在粘性箔上，其中，每个半导体芯片的第二主表面面向所述粘性箔；
将所述粘性箔布置在多器件载体上，使得每个半导体芯片的第一主表面面向所述多器件载体；
将所述粘性箔层压在所述多器件载体上，由此形成封装所述半导体芯片的封装剂；以及
将所述多器件载体和所述封装剂分离，由此形成所述半导体器件。
2.根据权利要求1所述的方法，进一步包括：
当封装所述多个半导体芯片时，将所述多个半导体芯片中的每个半导体芯片电连接至所述多器件载体。
3.根据权利要求2所述的方法，其中，将所述多个半导体芯片电连接至所述多器件载体包括扩散焊接或烧结。
4.根据权利要求1所述的方法，进一步包括：
在将所述粘性箔层压在所述多器件载体上的同时施加热。
5.根据权利要求4所述的方法，其中所述粘性箔被加热至150℃与250℃之间的温度。
6.根据权利要求1所述的方法，进一步包括：
在将所述粘性箔层压在所述多器件载体上时施加压力。
7.根据权利要求1所述的方法，进一步包括：
在所述封装剂中形成孔；以及
用导电材料填充所述孔，由此形成与所述多个半导体芯片中的半导体芯片的芯片电极的电接触。
8.根据权利要求1所述的方法，进一步包括：
构造在所述封装剂的第一表面处延伸的导电层，所述第一表面与所述封装剂的面向所述半导体芯片的第二表面相对。
9.根据权利要求1所述的方法，进一步包括：
将所述粘性箔和粘附至所述粘性箔的所述半导体芯片从第一位置转移至第二位置，在所述第一位置中，所述半导体芯片已布置在所述粘性箔上，在所述第二位置中，所述粘性箔和所述半导体芯片布置在所述多器件载体上。
10.根据权利要求9所述的方法，其中，所述粘性箔被构造成用作传送带，其中以卷对卷工艺将所述粘性箔从所述第一位置传输至所述第二位置。
11.根据权利要求1所述的方法，其中，所述多个半导体芯片中的每个在所述第一主表面上具有芯片电极。
12.根据权利要求1所述的方法，其中，所述多个半导体芯片中的每个在所述第二主表面上具有芯片电极。
13.根据权利要求1所述的方法，其中，所述多器件载体是引线框、直接覆铜板或印刷电路板的一种。
14.根据权利要求1所述的方法，其中，所述粘性箔包含B阶材料的聚合物。
15.根据权利要求1所述的方法，其中，所述粘性箔包含由环氧树脂、丙烯酸酯、聚酰亚胺、PEEK、PPS、PSU、PEI、PAI以及LCP中的一种或多种制成的材料。
16.根据权利要求1所述的方法，其中，所述粘性箔包括在所述粘性箔的第一表面处延伸的导电层，所述第一表面与所述粘性箔的面向所述半导体芯片的第二表面相对。
17.根据权利要求1所述的方法，进一步包括，在构造封装剂之后用另外的封装材料封装所述多个半导体芯片。
18.一种制造半导体器件的方法，所述方法包括：
将多个半导体芯片粘附至转移箔；
将粘附至所述转移箔的所述多个半导体芯片布置在多器件载体上；以及
施加热以将所述转移箔层压在所述多器件载体上，从而将所述多个半导体芯片容纳在层压的转移箔与所述多器件载体之间。
19.根据权利要求18所述的方法，进一步包括：
在施加热的同时，将所述多个半导体芯片电连接至所述多器件载体。
20.根据权利要求18所述的方法，进一步包括：
在将所述多个半导体芯片布置在位于第一位置处的所述转移箔上之后，将所述转移箔移动至施加热的第二位置。
CN201310049942.4A 2012-02-08 2013-02-07 半导体器件及其制造方法 Active CN103247541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/369,075 US8980687B2 (en) 2012-02-08 2012-02-08 Semiconductor device and method of manufacturing thereof
US13/369,075 2012-02-08

Publications (2)

Publication Number Publication Date
CN103247541A CN103247541A (zh) 2013-08-14
CN103247541B true CN103247541B (zh) 2016-08-03

Family

ID=48794751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310049942.4A Active CN103247541B (zh) 2012-02-08 2013-02-07 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US8980687B2 (zh)
CN (1) CN103247541B (zh)
DE (1) DE102013101222B4 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140007425A1 (en) * 2012-07-05 2014-01-09 Merry Electronics Co., Ld Manufacturing method of electronic packaging
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
US9673170B2 (en) 2014-08-05 2017-06-06 Infineon Technologies Ag Batch process for connecting chips to a carrier
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN106920781A (zh) * 2015-12-28 2017-07-04 意法半导体有限公司 半导体封装体和用于形成半导体封装体的方法
US10505102B2 (en) * 2016-04-04 2019-12-10 Infineon Technologies Ag Semiconductor device for sensing a magnetic field including an encapsulation material defining a through-hole
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
DE102017212748B4 (de) * 2017-07-25 2021-02-11 Infineon Technologies Ag Sensorvorrichtungen und Verfahren zum Herstellen von diesen
TWI730623B (zh) * 2020-02-13 2021-06-11 朋程科技股份有限公司 功率二極體的製造方法
DE102020131849A1 (de) * 2020-12-01 2022-06-02 Infineon Technologies Ag Chip-package, halbleiteranordnung, verfahren zum bilden eines chip-packages, und verfahren zum bilden einer halbleiteranordnung
US20220238426A1 (en) * 2021-01-27 2022-07-28 Cree, Inc. Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
DE102022128625A1 (de) 2022-10-28 2024-05-08 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul und Verfahren zur Herstellung eines elektrischen Moduls

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381069A (zh) * 2000-03-17 2002-11-20 松下电器产业株式会社 内置电元件的组件及其制造方法
CN102142401A (zh) * 2009-12-01 2011-08-03 英飞凌科技股份有限公司 层压电子器件
CN102153956A (zh) * 2009-11-26 2011-08-17 日东电工株式会社 热固型胶粘薄膜、带有切割薄膜的胶粘薄膜、以及使用它们制造半导体装置的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238523B4 (de) 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US7829389B2 (en) * 2007-10-05 2010-11-09 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
US8659154B2 (en) * 2008-03-14 2014-02-25 Infineon Technologies Ag Semiconductor device including adhesive covered element
US7910404B2 (en) * 2008-09-05 2011-03-22 Infineon Technologies Ag Method of manufacturing a stacked die module
US8072071B2 (en) * 2009-02-19 2011-12-06 Infineon Technologies Ag Semiconductor device including conductive element
JP5651113B2 (ja) * 2009-07-14 2015-01-07 Ｄｏｗａエレクトロニクス株式会社 金属ナノ粒子を用いた接合材および接合方法
US8642389B2 (en) 2009-08-06 2014-02-04 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8120158B2 (en) 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8723299B2 (en) 2010-06-01 2014-05-13 Infineon Technologies Ag Method and system for forming a thin semiconductor device
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381069A (zh) * 2000-03-17 2002-11-20 松下电器产业株式会社 内置电元件的组件及其制造方法
CN102153956A (zh) * 2009-11-26 2011-08-17 日东电工株式会社 热固型胶粘薄膜、带有切割薄膜的胶粘薄膜、以及使用它们制造半导体装置的方法
CN102142401A (zh) * 2009-12-01 2011-08-03 英飞凌科技股份有限公司 层压电子器件

Also Published As

Publication number Publication date
US20130200502A1 (en) 2013-08-08
CN103247541A (zh) 2013-08-14
DE102013101222B4 (de) 2014-07-10
US8980687B2 (en) 2015-03-17
DE102013101222A1 (de) 2013-08-08

Similar Documents

Publication Publication Date Title
CN103247541B (zh) 半导体器件及其制造方法
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US10418319B2 (en) Method of manufacturing a semiconductor device
CN102867804B (zh) 包括具有突出体的接触片的半导体器件及其制造方法
CN103367321B (zh) 芯片装置及形成芯片装置的方法
US7838978B2 (en) Semiconductor device
US7955954B2 (en) Method of making semiconductor devices employing first and second carriers
CN102903694B (zh) 在一个面上具有两层金属层的功率半导体芯片
CN105336632B (zh) 用于将芯片连接到载体的分批工艺
CN101572239A (zh) 半导体模组
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
CN101373761B (zh) 多芯片模块封装件
CN104810330B (zh) 电子器件和用于制作电子器件的方法
CN103996663A (zh) 半导体模块及其形成方法
CN105575926A (zh) 具有应力补偿的芯片电极的半导体器件
CN108231608B (zh) 半导体封装体和用于制造半导体封装体的方法
US8692361B2 (en) Electric device package comprising a laminate and method of making an electric device package comprising a laminate
US8097944B2 (en) Semiconductor device
CN104218008B (zh) 被包装半导体器件
CN103325752B (zh) 电路封装、电子电路封装和用于包封电子电路的方法
CN103367338B (zh) 芯片装置和形成其的方法、芯片封装和形成其的方法
US8951841B2 (en) Clip frame semiconductor packages and methods of formation thereof
CN205319149U (zh) 半导体封装体
CN104425404A (zh) 封装半导体器件
CN114551402A (zh) 包括不同厚度的电再分布层的半导体封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant