DE102013101222B4 - Halbleitervorrichtung und Verfahren für ihre Herstellung - Google Patents

Halbleitervorrichtung und Verfahren für ihre Herstellung Download PDF

Info

Publication number
DE102013101222B4
DE102013101222B4 DE102013101222.1A DE102013101222A DE102013101222B4 DE 102013101222 B4 DE102013101222 B4 DE 102013101222B4 DE 102013101222 A DE102013101222 A DE 102013101222A DE 102013101222 B4 DE102013101222 B4 DE 102013101222B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor chips
adhesive film
encapsulating material
device carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013101222.1A
Other languages
English (en)
Other versions
DE102013101222A1 (de
Inventor
Ivan Nikitin
Stefan Landau
Joachim Mahler
Alexander Heinrich
Ralf Wombacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013101222A1 publication Critical patent/DE102013101222A1/de
Application granted granted Critical
Publication of DE102013101222B4 publication Critical patent/DE102013101222B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/20—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of continuous webs only
    • B32B37/203—One or more of the layers being plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/34—Inserts
    • B32B2305/342—Chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst; Bereitstellen von mehreren Halbleiterchips (2), wobei jeder Halbleiterchip eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist; Anordnen der Halbleiterchips (2) auf einer Haftfolie (1), wobei die zweiten Hauptoberflächen jedes Halbleiterchips (2) der Haftfolie (1) zugewandt sind; Anordnen der Haftfolie (1) und der an der Haftfolie haftenden Halbleiterchips (2) auf einem Mehrvorrichtungsträger (3), wobei die ersten Hauptoberflächen der Halbleiterchips (2) dem Mehrvorrichtungsträger (3) zugewandt sind; Laminieren der Haftfolie (1) über den Mehrvorrichtungsträger (3), um ein Einkapselungsmaterial (10) aus der Haftfolie auszubilden, das die Halbleiterchips (2) aufnimmt; und Unterteilen des Mehrvorrichtungsträgers (3) und des Einkapselungsmaterials (10), um mindestens zwei Halbleitervorrichtungen auszubilden.

Description

  • Diese Erfindung bezieht sich auf Halbleitervorrichtungen und insbesondere auf die Technik zum Kapseln einer Halbleitervorrichtung.
  • Halbleitervorrichtungshersteller streben ständig danach, die Leistung ihrer Produkte zu steigern, während sie ihre Herstellungskosten verringern. Ein kostenintensives Gebiet bei der Herstellung von Halbleitervorrichtungen ist das Kapseln der Halbleiterchips. Wie der Fachmann auf dem Gebiet weiß, werden integrierte Schaltungen auf Wafern hergestellt, die dann vereinzelt werden, um Halbleiterchips herzustellen. Einer oder mehrere Halbleiterchips werden in einem Gehäuse angeordnet, um sie vor Umgebungs- und physikalischen Beanspruchungen zu schützen. Das Kapseln beinhaltet auch das elektrische Koppeln der Halbleiterchips mit einem Träger. Kapselungsverfahren, die eine hohe Ausbeute bei niedrigen Ausgaben schaffen, sind erwünscht.
  • So lehrt die DE 10 2010 017 768 A1 ein Verfahren zur Herstellung von Halbleiterbauteilen, wobei zunächst Chips auf einen dehnbaren Träger aufgebracht werden. Anschließend wird der Träger seitlich gedehnt, wodurch der Abstand benachbarter Chips vergrößert wird und die Chips werden unter Druck und Wärme mit einem Laminat bedeckt. Die DE 10 2010 038 154 A1 lehrt ein Laminatelektronikbauteil, welches einen Träger und einen mit Hilfe einer Bondschicht auf den Träger angebrachten Halbleiterchip aufweist. Die Bondschicht kann mit Hilfe von Diffusionslot, Leitkleber, oder Metall-Nanopaste mit α-Terpineol als Lösungsmittel gebildet werden. Das Laminatelektronikbauteil weist ferner eine Einkapselung auf, welche Epoxydharz oder Thermoplasten umfassen kann. Die 10 2011 001 770 A1 lehrt ein Verfahren zum Ausbilden eines dünnen Halbleiterbauelements, wobei das Halbleiterbauelement ein Kapselungsmaterial aus Epoxydharz aufweisen kann. Die DE 102 38 523 A1 schließlich lehrt ein verkapseltes elektronisches Bauelement, welches einen mit einem Laminat verkapselten Halbleiterchip und ein Formteil aus einer Vergussmasse aus Harz aufweist, wobei das Formteil das Einkapselungsmaterial zumindest teilweise umgibt. Die Vergussmasse weist einen geeigneten Ausdehnungskoeffizienten derart auf, dass ein verglichen mit einem Ausdehnungskoeffizienten von elektrisch leitenden Verbindungen höherer Ausdehnungskoeffizient des Einkapselungsmaterials kompensiert wird.
  • Eine der Erfindung zugrundeliegende Aufgabe kann darin gesehen werden, ein Verfahren zur Herstellung einer Halbleitervorrichtungen anzugeben, welches eine kostengünstige Herstellung der Halbleitervorrichtung ermöglicht. Ferner zielt die Erfindung darauf ab, eine kostengünstig herstellbare Halbleitervorrichtung zu schaffen.
  • Die der Erfindung zugrundeliegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Ausführungsformen und Weiterbildungen sind Gegenstand der Unteransprüche.
  • Die Zeichnungen dienen zum weiteren Verständnis der Ausführungsformen. Die Zeichnungen stellen Ausführungsformen dar und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile der Ausführungsformen sind leicht ersichtlich, wenn sie mit Bezug auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstäblich relativ zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
  • 1A bis 1D stellen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 2A bis 2E stellen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 3 ist eine schematische Darstellung eines beispielhaften Details der in 1A dargestellten Anordnung gemäß einer Ausführungsform;
  • 4 ist eine schematische Darstellung eines beispielhaften Details der in 1B dargestellten Anordnung gemäß einer Ausführungsform;
  • 5 ist eine schematische Darstellung eines beispielhaften Details der in 1D dargestellten Anordnung gemäß einer Ausführungsform;
  • 6 ist eine schematische Darstellung eines beispielhaften Details der in 2E dargestellten Anordnung gemäß einer Ausführungsform;
  • 7A bis 7D stellen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 8A bis 8F stellen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 9A stellt schematisch eine Draufsicht eines Leiterrahmens gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 9B stellt schematisch eine Querschnittsansicht entlang der Linie A-A' von 9A dar;
  • 9C stellt schematisch eine Querschnittsansicht entlang der Linie B-B' von 9A dar;
  • 10A stellt schematisch eine Querschnittsansicht entsprechend 9B nach der Anordnung eines Halbleiterchips auf dem Leiterrahmen gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 10B stellt schematisch eine Draufsicht der Anordnung, wie in 10A gezeigt, unter der Annahme einer transparenten Haftfolie dar;
  • 11 stellt schematisch eine Querschnittsansicht entsprechend 10A nach dem Laminieren einer Haftfolie über den Halbleiterchip und den Leiterrahmen gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 12A stellt schematisch eine Querschnittsansicht entsprechend 11 nach dem Erzeugen von Löchern in einem Einkapselungsmaterial, das durch die Haftfolie gebildet wird, gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 12B stellt schematisch eine Draufsicht der Anordnung, wie in 12A gezeigt, unter der Annahme einer transparenten Haftfolie dar;
  • 13 stellt schematisch eine Querschnittsansicht entsprechend 12A nach dem Abscheiden einer leitenden Schicht auf dem Einkapselungsmaterial gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 14 stellt schematisch eine Querschnittsansicht entsprechend 13 nach dem Strukturieren der leitenden Schicht gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar;
  • 15 stellt schematisch eine Querschnittsansicht eines Prozesses von Spule zu Spule gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung dar; und
  • 16 stellt schematisch eine Draufsicht eines Mehrvorrichtungsträgers, an den Halbleiterchips gebondet sind, unter der Annahme eines transparenten Einkapselungsmaterials dar.
  • In der folgenden Beschreibung wird auf die Zeichnungen Bezug genommen, in denen zur Erläuterung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie, wie z. B. ”oben”, ”unten”, ”vorn”, ”hinten”, ”vordere”, ”hintere” usw., mit Bezug auf die Orientierung der beschriebenen Figuren verwendet. Da die Komponenten der Ausführungsformen in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Erläuterungszwecke verwendet und ist keineswegs begrenzend. Selbstverständlich können andere Ausführungsformen verwendet werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne vom Konzept der vorliegenden Erfindung abzuweichen.
  • Wie in dieser Patentbeschreibung verwendet, sollen die Begriffe ”gekoppelt” und/oder ”elektrisch gekoppelt” nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen; zwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
  • Vorrichtungen, die einen oder mehrere Halbleiterchips enthalten, werden nachstehend beschrieben. Die Halbleiterchips können von verschiedenen Typen sein, können durch verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente umfassen. Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Ferner können die Halbleiterchips als sogenannte MEMS (mikroelektromechanische Systeme) konfiguriert sein und können mikromechanische Strukturen wie z. B. Brücken, Membranen oder Zungenstrukturen umfassen. Die Halbleiterchips können als Sensoren oder Aktuatoren, beispielsweise Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Magnetfeldsensoren, Elektromagnetfeldsensoren, Mikrophone usw. konfiguriert sein. Die Halbleiterchips müssen nicht aus einem spezifischen Halbleitermaterial, beispielsweise Si, SiC, SiGe, GaAs, hergestellt sein und können ferner anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe oder Metalle. Überdies können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Insbesondere können Halbleiterchips mit einer vertikalen Struktur beteiligt sein, das heißt, dass die Halbleiterchips in einer solchen Weise hergestellt werden können, dass elektrische Ströme in einer zu den Hauptoberflächen der Halbleiterchips senkrechten Richtung fließen können. Ein Halbleiterchip mit einer vertikalen Struktur weist eine Elektrode an seinen zwei Hauptoberflächen, das heißt an seiner Oberseite und Unterseite, auf. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur aufweisen. Die vertikalen Leistungshalbleiterchips können beispielsweise als Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), JFETs (Sperrschicht-Feldeffekttransistoren), Leistungsbipolartransistoren oder Leistungsdioden konfiguriert sein. Als Beispiel können die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptoberfläche liegen, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet ist. Ferner können die nachstehend beschriebenen Vorrichtungen integrierte Schaltungen umfassen, um die integrierten Schaltungen der Leistungshalbleiterchips zu steuern.
  • Die Halbleiterchips können Elektroden (oder Kontaktelemente oder Kontaktstellen) aufweisen, die ermöglichen, dass ein elektrischer Kontakt mit den integrierten Schaltungen hergestellt wird, die in den Halbleiterchips enthalten sind. Die Elektroden können eine oder mehrere Metallschichten umfassen, die auf das Halbleitermaterial aufgebracht sind. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer Schicht, die eine Fläche bedeckt, vorliegen. Ein beliebiges gewünschtes Metall oder eine Metalllegierung, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, kann als Material verwendet werden. Die Metallschichten müssen nicht homogen sein oder nur aus einem Material hergestellt sein, das heißt verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
  • Die Halbleiterchips können auf einem Mehrvorrichtungsträger angeordnet werden. Verschiedene Mehrvorrichtungsträger können verwendet werden, z. B. Leiterrahmen (Leadframe), ein Keramiksubstrat, eine PCB (gedruckte Leiterplatte), eine Kunststoffplatte, eine DCB (direkte Kupferbondverbindung), die ein Keramiksubstrat mit Kupferschichten auf ihrer oberen und unteren Oberfläche ist, usw. Der Mehrvorrichtungsträger kann z. B. elektrisch leitende Kontaktpads umfassen, an denen die Halbleiterchips angeordnet und elektrisch miteinander verbunden werden.
  • Als Beispiel können Leiterrahmen als spezifischer Typ eines Mehrvorrichtungsträgers verwendet werden. Die Leiterrahmen können eine beliebige Form, eine beliebige Größe und ein beliebiges Material aufweisen. Die Leiterrahmen können Chipkontaktpads und Zuleitungen umfassen. Während der Herstellung der Vorrichtungen können die Chipkontaktpads und Zuleitungen miteinander verbunden werden. Die Chipkontaktpads und Zuleitungen können auch aus einem Stück hergestellt werden. Die Chipkontaktpads und Zuleitungen können durch Verbindungsmittel mit dem Zweck des Trennens von einigen der Chipkontaktpads und Zuleitungen im Verlauf der Herstellung miteinander verbunden werden. Die Trennung der Chipkontaktpads und Zuleitungen kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder irgendein anderes geeignetes Verfahren ausgeführt werden. Die Leiterrahmen können elektrisch leitfähig sein. Sie können vollständig aus Metallen oder Metalllegierungen hergestellt werden, insbesondere Kupfer, Kupferlegierungen, Eisennickel, Aluminium, Aluminiumlegierungen, Stahl, Edelstahl oder anderen geeigneten Materialien. Die Leiterrahmen können mit einem elektrisch leitfähigen Material plattiert werden, beispielsweise Kupfer, Silber, Eisennickel oder Nickelphosphor. Die Zuleitungen der Leiterrahmen können während der Herstellung beispielsweise in einer S-förmigen Weise gebogen werden.
  • Die hier beschriebenen Halbleitervorrichtungen können externe Kontaktelemente (oder externe Kontaktpads) umfassen, die eine beliebige Form und Größe aufweisen können. Die externen Kontaktelemente können von der Außenseite der Vorrichtung zugänglich sein und können folglich ermöglichen, dass ein elektrischer Kontakt mit den Halbleiterchips von der Außenseite der Vorrichtung hergestellt wird. Aus diesem Grund können die externen Kontaktelemente externe Kontaktflächen aufweisen, auf die von der Außenseite der Vorrichtung zugegriffen werden kann. Ferner können die externen Kontaktelemente wärmeleitfähig sein und können als Kühlkörper zum Ableiten der durch die Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus irgendeinem gewünschten elektrisch leitfähigen Material, beispielsweise einem Metall, wie z. B. Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material bestehen. Wenn Leiterrahmen als Mehrvorrichtungsträger verwendet werden, können als Beispiel einige der externen Kontaktelemente Zuleitungen eines Leiterrahmens sein.
  • Die hier beschriebenen Halbleitervorrichtungen umfassen ein Einkapselungsmaterial, das zumindest Teile des Halbleiterchips bedeckt. Die Halbleitervorrichtungen werden unter Verwendung einer Haftfolie (Klebefolie), wobei die Halbleiterchips auf der Haftfolie angeordnet werden, und durch Laminieren der Haftfolie über den Mehrvorrichtungsträger hergestellt. Folglich umfasst das Einkapselungsmaterial der Halbleitervorrichtung zumindest teilweise ein Einkapselungsmaterial, das durch die Haftfolie bereitgestellt wird. Die Haftfolie kann ein Einkapselungsmaterial umfassen, das z. B. aus einem oder mehreren der Materialien Epoxid, Acrylat oder Polyimid besteht. Spezifische Beispiele von Materialien, die für die Haftfolie verwendet werden können, sind PEEK (Polyetheretherketon), PPS (Polyphenylsulfon), PSU (Polysulfon), PEI (Polyetherimid), PAI (Polyamidimid) und LCP (flüssigkristalline Polymere).
  • Die Haftfolie kann ein Polymer eines B-Stufen-Materials als Einkapselungsmaterial umfassen. B-Stufen-Materialien sind ungehärtete Materialien, die beim Erhitzen erweichen, jedoch nicht vollständig schmelzen oder sich auflösen. Als Beispiel kann ein ungehärtetes Epoxidmaterial ein B-Stufen-Material bilden.
  • Die Halbleiterchips können mit dem Mehrvorrichtungsträger während des Laminierens der Haftfolie über den Mehrvorrichtungsträger mechanisch und elektrisch verbunden werden. Verschiedene Prozesse wie z. B. Löten oder Sintern können angewendet werden, um Halbleiterchipelektroden mit elektrisch leitenden Kontaktpads des Mehrvorrichtungsträgers (z. B. mit Chipkontaktpads eines Leiterrahmens) mechanisch und elektrisch zu verbinden.
  • Die Halbleiterchips können mit dem Mehrvorrichtungsträger über Bondschichten mechanisch und elektrisch verbunden werden. In einer Ausführungsform können die Bondschichten aus Diffusionslötmittel bestehen. Wenn Diffusionslöten als Verbindungstechnik verwendet wird, werden Lötmaterialien verwendet, die zu intermetallischen Phasen nach dem Ende des Lötvorgangs an den Grenzflächen zwischen den Elektroden und den Halbleiterchips, der Diffusionslötmittel-Bondschicht und den elektrisch leitenden Kontaktpads am Mehrvorrichtungsträger wegen Grenzflächendiffusionsprozessen führen. Als Beispiel können AuSn-, AgSn-, CuSn-, AgIn-, AuIn-, CuIn-, AuSi-, Sn- oder Au-Lötmittel als Lötmaterial verwendet werden.
  • In einer Ausführungsform können die Bondschichten aus einer Struktur aus gesintertem Metall bestehen, d. h. aus Metallpartikeln, die elektrisch miteinander in Kontakt stehen. Solche Bondschichten mit Metallpartikeln können z. B. durch Aufbringen einer Abscheidung einer verdampfbaren Paste mit Metallpartikeln wie z. B. Kupfer oder Silber auf die Chipelektroden und/oder die elektrisch leitfähigen Kontaktpads des Mehrvorrichtungsträgers und durch Aufbringen von Wärme, um die Paste zu verdampfen und die in der Paste enthaltenen Partikel zu sintern, hergestellt werden. Als Beispiel können Nanopasten verwendet werden. Nanopasten bestehen aus Metallpartikeln mit Abmessungen im Nanometerbereich. Während des Aufbringens können die Metallpartikel in einem Lösungsmittel (Paste) dispergiert sein, das später während des Aufbringens von Wärme verdampft. Die Metallpartikel werden dadurch gesintert, um elektrisch leitfähige Verbindungen zu erzeugen.
  • Die Verwendung von Diffusionslötmittel oder gesinterten Metallpartikeln zum Bonden der Halbleiterchips an den Mehrvorrichtungsträger ermöglicht die Erzeugung von Bondschichten mit kleiner Dicke. In dieser Weise ist es möglich, Bondschichten zu erzeugen, die eine Dicke von weniger als 50 μm, insbesondere weniger als 20 μm oder sogar weniger als 10 μm aufweisen. Ferner ermöglicht die Verwendung von Diffusionslötmittel oder gesinterten Metallpartikeln zum Bonden der Halbleiterchips an den Mehrvorrichtungsträger das Erzeugen von Bondverbindungen, die sehr temperaturbeständig sind. Folglich verschlechtern diese Bondverbindungen sich nicht oder fallen nicht aus im Fall eines anschließenden Erhitzens wie z. B. in einem Lötmittelaufschmelzprozess zum Löten der Halbleitervorrichtung an eine Platine durchgeführt (z. B. bei 260°C).
  • 1A–1D veranschaulichen Stufen der Herstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. Wie in 1A dargestellt, wird eine Haftfolie 1 bereitgestellt. Die Haftfolie weist eine erste Oberfläche 1a und eine zweite Oberfläche 1b entgegengesetzt zur ersten Oberfläche 1a auf.
  • Die Haftfolie 1 kann z. B. ein Klebeband, d. h. ein Band mit einer klebrigen zweiten Oberfläche 1b, sein. Sie kann auch ein doppelseitiges Klebeband mit einer klebrigen ersten Oberfläche 1a und einer klebrigen zweiten Oberfläche 1b sein. In einer Ausführungsform kann ein Klebstoffmaterial oder irgendein anderes Klebematerial oder ein mechanisches Befestigungsmittel der zweiten Oberfläche 1b der Haftfolie 1 zugeordnet sein.
  • Immer noch mit Bezug auf 1A können mehrere Halbleiterchips 2 auf der zweiten Oberfläche 1b der Haftfolie 1 angeordnet werden. Die Chipanordnung auf der Haftfolie kann durch eine übliche Bestückungsanlage durchgeführt werden. Die Anordnung der Halbleiterchips 2 auf der Haftfolie 1 kann durch ein geeignetes Überwachungs-/Steuersystem überwacht und gesteuert werden, z. B. durch ein visuelles Überwachungs-/Steuersystem wie z. B. eine Kamera. Eine Positionierungsgenauigkeit von nicht weniger als 10 μm oder besser (z. B. Positionstoleranzen von gleich oder kleiner als 5 μm) kann erhalten werden.
  • Wie auf dem Fachgebiet bekannt, werden Halbleiterchips 2 auf Wafern hergestellt. In einer Ausführungsform können Halbleiterchips 2 mit verschiedenen Chipentwürfen auf der Haftfolie 1 angeordnet werden. In einer anderen Ausführungsform können Halbleiterchips 2 mit demselben Chipentwurf auf der Haftfolie 1 angeordnet werden.
  • Wie auf dem Fachgebiet bekannt, kann bei den mehreren Halbleiterchips 2, die an der Haftfolie 1 befestigt sind, die Haftfolie 1 als Transferfolie verwendet werden, um den Halbleiterchip 2 von einem Ort oder einer Station zu einem anderen Ort oder einer anderen Station zu bewegen.
  • Die Haftfolie 1 kann eine längliche Form, z. B. eine Form eines Bandes, aufweisen. In diesem Fall ist die Längsrichtung der Haftfolie (Band) 1 in 1A als sich in der Richtung von rechts nach links erstreckend gezeigt. In einer Ausführungsform kann eine Reihe von Halbleiterchips 2, wie z. B. in 1A gezeigt, entlang der Längserstreckung der Haftfolie 1 angeordnet werden. In einer anderen Ausführungsform können mehrere Reihen von Halbleiterchips 2 nebeneinander (in Bezug auf eine zur Längsrichtung senkrechte Richtung) auf der Haftfolie 1 angeordnet werden. In diesem Fall werden die Halbleiterchips 2 in einer zweidimensionalen Anordnung auf der Haftfolie 1 angeordnet.
  • Die Haftfolie 1 kann aus einem ungehärteten Harz wie z. B. einem ungehärteten Epoxid-, Acrylat- oder Polyimidmaterial bestehen. Ferner kann die Haftfolie aus einem thermoplastischen Material bestehen, das bei Temperaturen weit über 200°C schmilzt, wie z. B. PEEK, PPS, PSU, PEI, PAI und LCPs.
  • Jeder Halbleiterchip 2 kann eine erste Hauptoberfläche 2a und eine zweite Hauptoberfläche 2b aufweisen. Die Halbleiterchips 2 werden auf der Haftfolie 1 angeordnet, wobei die zweite Hauptoberfläche 2b der Haftfolie 1 zugewandt ist. In einigen Ausführungsformen kann die zweite Hauptoberfläche 2b die aktive Oberfläche der Halbleiterchips 2 sein. Ferner kann die zweite Hauptoberfläche 2b der Halbleiterchips 2 mit Chipelektroden (in 1A–1D nicht dargestellt) ausgestattet sein, um einen elektrischen Kontakt mit einer in jedem Halbleiterchip 2 implementierten integrierten Schaltung herzustellen.
  • Nach dem Kleben der Halbleiterchips 2 an die Haftfolie 1 kann die Haftfolie 1 mit den Halbleiterchips 2 zu einem Mehrvorrichtungsträger 3 überführt werden. Als Beispiel kann das Überführen der Haftfolie 1 von einem Bestückungsort oder einer Bestückungsstelle, wie in 1A gezeigt, zu einem Ort oder einer Station, an der der Mehrvorrichtungsträger 3 bereitgestellt wird, das Bewegen der Haftfolie 1 in einer räumlichen Richtung und/oder das Umdrehen der Haftfolie 1 von einer Seite zur anderen Seite (siehe 1A und 1B) umfassen. Folglich kann die Haftfolie 1 verwendet werden, um eine Anordnung von Halbleiterchips 2 in einem Parallelprozess (Batchprozess) zu überführen oder zu handhaben. Eine solche Folie wird daher auf dem Fachgebiet als Transferfolie (oder Transferband) bezeichnet.
  • Wie in 1B gezeigt, kann jeder Halbleiterchip 2 auf einem bestimmten Träger 4 des Mehrvorrichtungsträgers 3 angeordnet werden. Jeder Träger 4 des Mehrvorrichtungsträgers 3 kann schließlich einen Träger einer fertig gestellten Halbleitervorrichtung (siehe 1D) definieren. In Abhängigkeit von der Anzahl von Halbleiterchips pro Vorrichtung können einer oder mehrere Halbleiterchips 2 auf jedem Träger 4 des Mehrvorrichtungsträgers 3 angeordnet werden.
  • In Abhängigkeit von der Art des Mehrvorrichtungsträgers 3 können die (Vorrichtungs-)Träger 4 miteinander verbunden oder voneinander getrennt werden. Als Beispiel kann der Mehrvorrichtungsträger 3 z. B. ein Leiterrahmen, eine DCB, eine PCB usw. sein. Jeder Träger 4 kann ein Chipkontaktpad des Mehrvorrichtungsträgers 3 (z. B. ein Chipkontaktpad eines Leiterrahmens) sein. Die Kontaktstellen eines Leiterrahmens sind voneinander getrennt und nur durch eine Rahmenstruktur des Leiterrahmens verbunden. In anderen Ausführungsformen sind die (Vorrichtungs-)Träger 4 in dieser Stufe des Prozesses noch einteilig, z. B. können sie so konfiguriert sein, dass sie vorbestimmte Zonen des plattenartigen Mehrvorrichtungsträgers 3 sind, wie z. B. eine PCB. In diesem Fall werden diese Träger 4 (oder Zonen des Mehrvorrichtungsträgers 3) in einer späteren Stufe des Prozesses (siehe 1D) getrennt, um separate Träger 4 von einzelnen Vorrichtungen bereitzustellen.
  • In 1C wird die Haftfolie 1 über den Mehrvorrichtungsträger 3 laminiert, um ein Einkapselungsmaterial 10 auszubilden, das die Halbleiterchips 2 aufnimmt. Mit anderen Worten, die Seitenflächen und/oder die ersten Hauptoberflächen 2a der Halbleiterchips werden teilweise oder vollständig mit dem Einkapselungsmaterial 10 bedeckt.
  • Die Laminierung und Ausbildung des Einkapselungsmaterials 10 kann durch Wärme und Druck unterstützt werden. Die Richtung des Drucks ist durch die in 1C gezeigten Pfeile angegeben.
  • Das Erhitzen der Haftfolie 1 führt dazu, dass die Haftfolie 1 flüssig wird und die Spalte zwischen den Halbleiterchips 2 füllt. Das Füllen der Spalte zwischen den Halbleiterchips 2 wird durch den (optionalen) Druck, der auf die Haftfolie 1 aufgebracht wird, wie durch die Pfeile angegeben, gefördert.
  • Vor dem Erhitzen befindet sich die Haftfolie 1 in einem ungehärteten Zustand. Weiteres Erhitzen der Haftfolie 1, wie in 1C gezeigt, kann dazu führen, dass das Material der Haftfolie 1 härtet. Folglich umfasst das Einkapselungsmaterial 10 das gehärtete Einkapselungsmaterial, aus dem die Haftfolie 1 besteht. Mit anderen Worten, zusätzlich zur Verwendung der Haftfolie 1 als Transferfolie wird die Haftfolie 1 verwendet, um ein Einkapselungsmaterial zum Einkapseln oder Kapseln der Halbleiterchips 2 bereitzustellen. Das Laminieren der Haftfolie 1 an den Mehrvorrichtungsträger 3 durch Aufbringen von Wärme und (optional) Druck kann zu einer planaren oberen Oberfläche des Einkapselungsmaterials 10 führen.
  • Ferner können die Halbleiterchips 2 mit den (Vorrichtungs-)Trägern 4 des Mehrvorrichtungsträgers 3 elektrisch verbunden und/oder daran montiert werden. Die elektrische Verbindung der Halbleiterchips 2 mit den Trägern 4 kann auch durch das Aufbringen von Wärme und (optional) Druck, z. B. Wärme und Druck, die während des Laminierungsprozesses aufgebracht werden, um das Einkapselungsmaterial der Haftfolie 1 zu schmelzen, durchgeführt werden.
  • Eine Anzahl von Bondmitteln, die auf Wärme reagieren, um eine elektrische und mechanische Verbindung herzustellen, sind auf dem Fachgebiet bekannt. Als Beispiel kann eine Löttechnik oder ein Sinterprozess verwendet werden. In beiden Fällen wurde eine Abscheidung (Depot) einer Bondsubstanz (nicht dargestellt) wie z. B. ein Lötmaterial, eine Metallpartikelpaste usw. vorher entweder auf die ersten Hauptoberflächen 2a der Halbleiterchips 2 oder auf obere Oberflächen 4a der Träger 4 oder auf beide dieser Oberflächen aufgebracht. Während z. B. des Aufbringens der Wärme, die zum Schmelzen oder optional zum Härten des Einkapselungsmaterials der Haftfolie 1 verwendet wird, kann dann die Bondsubstanz jeweils eine elektrisch leitende Verbindung zwischen den Halbleiterchips 2 und den Trägern 4 erzeugen. In dieser Weise können die Halbleiterchips 2 fest an den Trägern 4 befestigt oder montiert werden. Folglich ist der Prozess der Montage der Halbleiterchips 2 am Mehrvorrichtungsträger 3 vom Bestückungsprozess abgekoppelt (d. h. wird später und an einer anderen Station ausgeführt).
  • In einigen Ausführungsformen kann die Schmelztemperatur des Einkapselungsmaterials höher sein als eine Übergangstemperatur der Bondsubstanz, bei der die elektrisch leitende Verbindung hergestellt wird. Das heißt, wenn die Anordnung, wie in 1B gezeigt, erhitzt wird, werden die elektrisch leitenden Verbindungen (d. h. die Bondverbindungen) zwischen den Halbleiterchips 2 und den Trägern 4 zuerst hergestellt und dann beginnt das Einkapselungsmaterial der Haftfolie 1 zu schmelzen. In diesem Fall kann das flüssige Einkapselungsmaterial nicht unter die Chipelektroden (nicht dargestellt) fließen oder kriechen, die an der ersten Hauptoberfläche 2a der Halbleiterchips 2 angeordnet sind, und könnte daher das Bonden der Halbleiterchips 2 an die Träger 4 nicht behindern oder verhindern (da die Bondverbindung bereits zu dem Zeitpunkt, zu dem das Einkapselungsmaterial zu schmelzen beginnt, hergestellt ist). Als Beispiel kann die Übergangstemperatur der Bondsubstanz z. B. die Schmelztemperatur des Lötmittels oder die Sintertemperatur von Metallpartikeln, die in einer verdampfbaren Paste oder einem verdampfbaren Lösungsmittel enthalten sind, sein.
  • In einigen Ausführungsformen kann es auch möglich sein, dass die Übergangstemperatur der Bondsubstanz gleich oder größer als die Schmelztemperatur des Einkapselungsmaterials sein kann. In diesem Fall können andere Maßnahmen, wie z. B. das Aufbringen eines ausreichend hohen Drucks, verwendet werden, um Bondprobleme zu vermeiden.
  • Wenn eine gesinterte Bondverbindung hergestellt wird, kann die Bondsubstanz als Beispiel Metallpartikel enthalten, die in einem Lösungsmittel verteilt sind, das aus einem Polymermaterial besteht, wie z. B. α-Terpineol. Solche Bondsubstanzen oder -pasten, die Metallpartikel enthalten, können beispielsweise von den Firmen Coocson Electronic (Produktname: N 1000), Advanced Nano-Particles (ANP), Harima Chemicals (Produktnamen: NPS-H und NHD-1) oder NBE Technologies (Produktname: NBE Tech) erworben werden. Die Metallpartikel können beispielsweise aus Silber, Gold, Kupfer, Zinn oder Nickel bestehen. Die Ausdehnungen (mittlerer Durchmesser) der Metallpartikel können kleiner als 100 nm und insbesondere kleiner als 50 nm oder 10 nm sein. Daher werden die Pasten auf dem Fachgebiet als Nanopasten bezeichnet.
  • Während des Sinterns der Metallpartikel verdampft das Lösungsmittel. Folglich kann das Lösungsmittel später als Verunreinigung im Einkapselungsmaterial 10 detektiert werden. Gemäß einer Ausführungsform wird folglich das Einkapselungsmaterial 10 durch ein Lösungsmittel des gesinterten Materials verunreinigt.
  • In 1D können das Einkapselungsmaterial 10 und der Mehrvorrichtungsträger 3 in einzelne Vorrichtungen getrennt werden, wie durch die gestrichelten Linien angegeben. Die Trennung in einzelne Vorrichtungen kann durch mechanisches Sägen, Laserstrahlsägen, Schneiden, Stanzen, Fräsen, Ätzen oder irgendein anderes geeignetes Verfahren ausgeführt werden. Der in 1C dargestellte Laminierungsschritt unter Verwendung nur der Haftfolie 1 kann folglich der einzige Chipeinkapselungsschritt sein, der durchgeführt wird, um die fertig gestellte, gekapselte Halbleitervorrichtung zu erhalten.
  • Es soll beachtet werden, dass jeder der hier in Verbindung mit 1A–1D beschriebenen Prozesse in einer halbkontinuierlichen Weise durchgeführt werden kann. Das heißt, jeder Prozess kann parallel an einer gegebenen Anzahl oder einer gegebenen Charge (Batch) von Halbleiterchips 2 ausgeführt werden und kann an derselben Anzahl von neuen Halbleiterchips 2 in einer späteren Stufe des Prozesses ausgeführt werden. Als Beispiel kann das Bestücken, wie in 1A gezeigt, wiederholt parallel an einer ersten Anzahl oder einer ersten Charge (Batch) von Halbleiterchips 2 ausgeführt werden. Ebenso kann das Laminieren und Bonden, wie in 1A gezeigt, wiederholt parallel an einer zweiten Anzahl oder einer zweiten Charge von Halbleiterchips 2 ausgeführt werden, wobei jede Charge von Halbleiterchips 2 in verschiedenen Bereichen der Haftfolie 1 befestigt wird. Ein spezifisches Beispiel eines halbkontinuierlichen Prozesses wird nachstehend in Verbindung mit 15 und 16 weiter beschrieben.
  • 2A–2E veranschaulichen Stufen einer Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform. Der Prozess von 2A–2E ist ähnlich zum vorstehend beschriebenen Prozess und es wird auf die obige Beschreibung verwiesen, um eine Wiederholung zu vermeiden.
  • 2A stellt beispielhaft Halbleiterchips 2 dar, die auf einer Haftfolie 1 angeordnet sind, wie im Verbindung mit 1A erläutert. Im Unterschied zu der in 1A–1D gezeigten Ausführungsform kann jedoch die Haftfolie 1, die in der in 2A–2E veranschaulichten Ausführungsform verwendet wird, dünner sein als die Haftfolie 1, die in der durch 1A–1D veranschaulichten Ausführungsform verwendet wird. Insbesondere, wobei in der ersten Ausführungsform von 1A–1D die (ungehärtete) Haftfolie 1 von 1A eine Dicke aufweisen kann, die größer ist als die Dicke (Höhe) der Halbleiterchips 2, kann die (ungehärtete) Haftfolie 1 von 2A, die in der zweiten Ausführungsform von 2A–2E verwendet wird, eine Dicke aufweisen, die kleiner ist als die Dicke (Höhe) der Halbleiterchips 2. In beiden Fällen kann in Abhängigkeit von der Dicke der Halbleiterchips 2 die Dicke der Haftfolie 1 z. B. größer als 100 μm, 300 μm oder 500 μm sein.
  • Der in 2B dargestellte Prozess kann dem in Verbindung mit 1B beschriebenen Prozess entsprechen.
  • Der in 2C dargestellte Prozess kann dem in Verbindung mit 1C beschriebenen Prozess entsprechen. Wie in 2C dargestellt, kann jedoch das durch die Haftfolie 1 bereitgestellte Einkapselungsmaterial nicht ausreichen, um die Lücken zwischen den Halbleiterchips 2 vollständig zu füllen. Daher kann das Laminieren der Haftfolie 1 an den Mehrvorrichtungsträger 3 durch Aufbringen von Wärme und (gegebenenfalls) Druck nicht zu einer planaren oberen Oberfläche des Einkapselungsmaterials 10 führen.
  • Aus diesen und anderen Gründen kann das Einkapselungsmaterial 10 mit einem Formmaterial 11 umspritzt werden. Das Formmaterial 11 kann vom Einkapselungsmaterial, das durch die Haftfolie 1 bereitgestellt wird, verschieden sein. Mit anderen Worten, wie in 2D gezeigt, kann ein Verbundeinkapselungskörper 12 mit mehreren Materialien (Einkapselungsmaterial, Formmaterial 11 usw.) ausgebildet werden. Das Formmaterial 11 kann so gewählt werden, dass ein höherer Grad an Schutz gegen mechanische, chemische oder andere Formen von Umgebungsangriffen geschaffen wird, ein Gehäuse mit hoher mechanischer Stabilität geschaffen wird, ein geeigneter CTE (Wärmeausdehnungskoeffizient) zum Verringern von thermischer Beanspruchung und Verlängern der Lebensdauer bereitgestellt wird, und aus anderen Gründen. Verschiedene Techniken können zum Umspritzen verwendet werden, beispielsweise Formpressen, Spritzgießen, Pulvergießen, Flüssigkeitsgießen, Austeilen oder Laminieren.
  • In 2E kann der Verbundeinkapselungskörper 12 z. B. unter Verwendung derselben Techniken, wie vorstehend in Verbindung mit 1D beschrieben, in einzelne Halbleitervorrichtungen getrennt werden.
  • In beiden Ausführungsformen von 1A–1D und 2A–2E wird das Filmmaterial der Haftfolie 1, angesichts seiner Dicke, für das Einkapselungsmaterial 10 verwendet. Es kann jedoch auch der Fall sein, dass die Haftfolie 1 mehrere Schichten umfassen kann und dass nur eine dieser Schichten anschließend verwendet wird, um das Einkapselungsmaterial 10 auszubilden.
  • 3 stellt als Beispiel das Detail A von 1A dar. Eine Chipelektrode 23 kann an der ersten Hauptoberfläche 2a des Halbleiterchips 2 vorgesehen sein. Eine Abscheidung einer Bondsubstanz 22 kann an der Chipelektrode 23 befestigt sein. Ferner kann die zweite Hauptoberfläche 2b des Halbleiterchips 2 an die obere Oberfläche der Haftfolie 1 durch eine Schicht von Klebematerial 24 geklebt werden, die die zweite Hauptoberfläche 2b des Halbleiterchips 2 bedeckt. Wie vorstehend erwähnt, kann in anderen Ausführungsformen eine Schicht aus Klebematerial auf die obere Oberfläche der Haftfolie 1 aufgetragen werden.
  • 4 stellt als Beispiel das Detail B von 1B dar. In dieser Stufe des Herstellungsprozesses wird die Abscheidung (das Depot) der Bondsubstanz 22 auf einem Vorrichtungsträger 4 angeordnet. Der Vorrichtungsträger 4 kann z. B. ein Chipkontaktpad eines Leiterrahmens sein oder kann z. B. ein Substrat sein, das ein Leiterkontaktpad oder eine Leiterbahn 4b umfasst, mit dem bzw. der der Halbleiterchip 2 verbunden werden soll.
  • 5 stellt als Beispiel das Detail C von 1D, d. h. eine Halbleitervorrichtung gemäß einer Ausführungsform, dar.
  • Das Einkapselungsmaterial der Haftfolie 1 wurde gehärtet oder anderweitig transformiert, um das Einkapselungsmaterial 10 zu erhalten. Das Bezugszeichen 22b bezieht sich auf eine Bondverbindung zwischen der Leiterkontaktstelle oder der Leiterbahn 4b und der Chipelektrode 23. Die Bondverbindung wurde aus der Abscheidung (dem Depot) der Bondsubstanz 22 erzeugt.
  • 6 stellt beispielhaft das Detail D von 2E, d. h. eine Halbleitervorrichtung gemäß einer Ausführungsform, dar. Wie vorstehend erwähnt, kann der Verbundeinkapselungskörper 12 mindestens ein weiteres dielektrisches Material umfassen, wie z. B. das Formmaterial 11. Es ist zu beachten, dass das Formmaterial 11 nicht notwendigerweise durch einen Formprozess (Gießprozess) aufgebracht werden kann, sondern auch durch andere Prozesse wie z. B. einen anderen Laminierungsprozess aufgebracht werden kann.
  • 7A–7D veranschaulichen Stufen eines Prozesses zur Herstellung einer Halbleitervorrichtung. Aspekte der in Verbindung mit 7A–7D beschriebenen Prozesse können mit Prozessen kombiniert werden, die in den vorstehend erwähnten Ausführungsformen beschrieben wurden, und umgekehrt.
  • Ausgehend von einer Anordnung, wie z. B. in 1C gezeigt (oder äquivalent wie in 2C gezeigt), können Löcher in einer oberen Oberfläche 10a des Einkapselungsmaterials 10 erzeugt werden. Die Löcher 30 können dazu ausgelegt sein, zumindest Abschnitte der zweiten Hauptoberfläche 2b der Halbleiterchips 2 freizulegen. Als Beispiel können die Löcher 30 z. B. Chipelektroden (nicht dargestellt) des Halbleiterchips 2, die sich auf der zweiten Hauptoberfläche 2b unter den Löchern 30 erstrecken, freilegen. In verschiedenen Ausführungsformen können für jeden Halbleiterchip 2 mehrere Löcher 30, die mehreren Chipelektroden zugeordnet sind, strukturiert werden.
  • Die Löcher 30 können durch Bohren wie z. B. mechanisches Bohren oder Laserbohren erzeugt werden. Eine weitere Möglichkeit besteht darin, einen chemischen Prozess (Photolithographie, Ätzen) zu verwenden, um die Löcher 30 zu erzeugen. Ferner kann es auch möglich sein, die Löcher 30 in einer früheren Stufe des Herstellungsprozesses einzubringen, z. B. während des Laminierungsschritts, wie in 1C gezeigt. In diesem Fall kann eine obere Druckplatte mit Stäben oder Lamellen oder beliebigen Elementen mit einer positiven Form der Löcher 30 ausgestattet sein.
  • Nach dem Strukturieren des Einkapselungsmaterials 10 kann eine leitfähige Schicht 40 auf die obere Oberfläche 10a des Einkapselungsmaterials 10 aufgebracht werden. Die leitfähige Schicht 40 kann durch einen Plattierungsprozess, z. B. durch galvanisches Plattieren oder stromloses Plattieren, aufgebracht werden. Wenn ein galvanischer Plattierungsprozess verwendet wird, kann eine Keimschicht (nicht dargestellt) auf der oberen Oberfläche 10a des Einkapselungsmaterials 10 und in den Löchern 30 abgeschieden werden. Die Keimschicht kann eine Dicke von z. B. bis zu 1 μm aufweisen und kann beispielsweise aus Zink bestehen. Die Keimschicht wird als Elektrode verwendet und Kupfer oder andere Metalle oder Metalllegierungen können dann auf die Keimschicht auf die gewünschte Höhe plattiert werden. Die Kupferschicht kann theoretisch eine beliebige gewünschte Höhe in Abhängigkeit von der Anwendung und den aktuellen Anforderungen aufweisen. Als Beispiel kann die Dicke der leitfähigen Schicht 40 in einem Bereich zwischen 50 μm und 200 μm liegen. Alternativ kann stromloses Plattieren verwendet werden, um die leitfähige Schicht 40 zu erzeugen. Stromloses Plattieren wird auf dem Fachgebiet auch als chemisches Plattieren bezeichnet. Ferner können andere Abscheidungsverfahren wie z. B. physikalische Gasphasenabscheidung (PVD), chemische Gasphasenabscheidung (CVD), Sputtern, Aufschleuderprozesse, Sprühabscheidung oder Drucken wie z. B. Tintenstrahldrucken verwendet werden, um die leitfähige Schicht 40 auszubilden.
  • Während der Herstellung oder nach der Herstellung kann die leitfähige Schicht 40 strukturiert werden, um eine Anordnung zu erhalten, wie in 7C gezeigt. Die Strukturierung der leitfähigen Schicht 40 kann mehrere Vorrichtungselektroden 41 ergeben, die an der oberen Oberfläche 10a des Einkapselungsmaterials 10 angeordnet sind. Mehrere Vorrichtungselektroden 41 pro Halbleitervorrichtung (siehe 7D) können erzeugt werden. Jede Vorrichtungselektrode 41 kann mit einer Chipelektrode (nicht dargestellt) an der zweiten Hauptoberfläche 2b des Halbleiterchips 2 elektrisch verbinden.
  • 8A–8F veranschaulichen Stufen eines Prozesses zur Herstellung einer Halbleitervorrichtung wie z. B. in 8F gezeigt. Gemäß 8A werden Halbleiterchips 2 auf einer Haftfolie 1 angeordnet. Um eine Wiederholung zu vermeiden, wird auf 1A oder 2A und die entsprechende ausführliche Offenbarung verwiesen. In 8A ist jedoch die erste Oberfläche 1a der Haftfolie 1 durch eine leitfähige Folienschicht 50 realisiert. Mit anderen Worten, die Haftfolie 1 ist eine Mehrschichtfolie mit mindestens einer elektrisch leitfähigen Schicht, nämlich der leitfähigen Folienschicht 50.
  • Der in 8B dargestellte Prozess entspricht der Offenbarung von 1B oder 2B, auf die verwiesen wird, um eine Wiederholung zu vermeiden.
  • Der in 8C dargestellte Prozess entspricht der Offenbarung von 1C oder 2C, auf die verwiesen wird, um eine Wiederholung zu vermeiden.
  • In 8D werden Löcher 30 erzeugt, um die leitfähige Folienschicht 50 zu durchdringen und Abschnitte der zweiten Hauptoberflächen 2b der Halbleiterchips 2 freizulegen, z. B. Chipelektroden, die unter den Löchern 30 angeordnet sind. Es wird auf die Beschreibung in Verbindung mit 7A verwiesen, um eine Wiederholung zu vermeiden.
  • In 8E werden die Löcher 30 mit einem leitenden Material 60 gefüllt. Das Lochfüllen kann durch irgendeines der vorstehend in Verbindung mit 7B und 7C beschriebenen Verfahren durchgeführt werden. Das leitende Material 60 wird angeordnet, um einen elektrischen Kontakt mit der leitfähigen Folienschicht 50 herzustellen. In 8E nicht gezeigt, kann ferner das leitende Material 60, das zum Füllen der Löcher 30 aufgebracht wird, und/oder die leitfähige Folienschicht 50 strukturiert werden, um Vorrichtungselektroden 41 zu erzeugen, wie in 7D dargestellt. Die Vorrichtungselektroden 41 können die äußeren Anschlüsse der Halbleitervorrichtung darstellen, die verwendet werden können, um die Halbleitervorrichtung mit anderen Anwendungen oder externen Vorrichtungen zu verbinden, wie z. B. einer externen Schaltungsanordnung, die auf einer PCB vorgesehen ist, an der die hier beschriebene Halbleitervorrichtung angebracht werden soll.
  • 8F stellt beispielhaft die Vereinzelung der in 8E gezeigten Anordnung in einzelne Halbleitervorrichtungen gemäß einer Ausführungsform dar. Für weitere Details wird auf die obige Beschreibung, insbesondere hinsichtlich von 1D, 2E und 7D verwiesen.
  • 9A–14 veranschaulichen Stufen der Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform. Die nachstehende Offenbarung ist in einigen Aspekten detaillierter als die Offenbarung der vorstehend erwähnten Ausführungsformen. Es ist zu beachten, dass die in Verbindung mit 9A–14 beschriebenen Details mit den in den vorstehend erwähnten Ausführungsformen beschriebenen Konzepten und Aspekten kombiniert werden können. Umgekehrt können die in Bezug auf die vorstehend erwähnten Ausführungsformen offenbarten Konzepte und Aspekte mit der Offenbarung der mit Bezug auf 9A–14 erläuterten Ausführungsformen kombiniert werden.
  • 9A stellt schematisch einen Leiterrahmen 400 dar. Der Leiterrhmen 400 ist ein spezielles Beispiel des Vorrichtungsträgers 4. In diesem Fall ist der Mehrvorrichtungsträger 3 durch mindestens eine Reihe oder Anordnung von Leiterrahmen 400 gebildet. Eine Reihe von Leiterrahmen 400 erstreckt sich in einer durch die Pfeile P angegebenen Richtung.
  • Der Leiterrahmen 400 ist in einer Draufsicht (9A), einer Querschnittsansicht entlang der Linie A-A' (9B) und einer Querschnittsansicht entlang der Linie B-B' (9C) dargestellt. Der Leiterrahmen 400 kann ein Chipkontaktpad 401, eine erste Zuleitung 402, eine zweite Zuleitung 403 und eine dritte Zuleitung 404 umfassen. Die Zuleitungen 402–404 stehen im Wesentlichen parallel von einer Seite des Chipkontaktpads 401 vor. Die zweite Zuleitung 403 kann mit einer Seite des Chipkontaktpads 401 kontinuierlich sein. Die Chipkontaktpads 401 und die Zuleitungen 402–404 können durch Stege verbunden sein, die in den Figuren wegen der Deutlichkeit nicht dargestellt sind. Wie in 9B und 9C dargestellt, können die Zuleitungen 402–404 wahlweise in einer anderen Ebene als die Chipkontaktpads 401 angeordnet oder alternativ in derselben Ebene angeordnet sein.
  • In einer Ausführungsform kann der Leiterrahmen 400 mit einem elektrisch leitfähigen Material, beispielsweise Kupfer, Silber, Eisen, Nickel oder Nickel-Phosphor, plattiert sein. Der Leiterrahmen 400 kann eine Dicke im Bereich von 100 μm bis 1 mm aufweisen oder kann sogar dicker sein. Der Leiterrahmen 400 kann durch Stanzen, Fräsen oder Prägen einer Metallplatte hergestellt worden sein.
  • 10B stellt schematisch einen Halbleiterchip 2 dar, der ein Leistungshalbleiterchip ist und auf dem Chipkontaktpad 401 angeordnet ist. In einer Ausführungsform können weitere Leistungshalbleiterchips auf demselben Chipkontaktpad 401 oder auf weiteren Chipkontaktpads des Leiterrahmens 400 angeordnet sein, die in 10B nicht dargestellt sind.
  • Wie in 10A gezeigt, ist der Halbleiterchip 2 auf dem Chipkontaktpad 401 angeordnet, wobei seine erste Hauptoberfläche 2a dem Chipkontaktpad 401 zugewandt ist und seine zweite Hauptoberfläche 2b der Haftfolie 1 zugewandt ist und an dieser klebt. Der Halbleiterchip 2 kann eine erste Elektrode 23 auf der ersten Hauptoberfläche 2a und eine zweite Elektrode 25 auf der zweiten Hauptoberfläche 2b aufweisen. Die erste und die zweite Elektrode 23, 25 sind Lastelektroden. Ferner kann der Halbleiterchip 2 eine dritte Elektrode 26 an seiner zweiten Hauptoberfläche 2b aufweisen. Die dritte Elektrode 26 kann eine Steuerelektrode sein. Die obere Oberfläche des Chipkontaktpads 401 kann größer sein als die erste Oberfläche 2a des Halbleiterchips 2.
  • Der Halbleiterchip 2 kann als Leistungstransistor, beispielsweise als Leistungs-MOSFET, IGBT, JFET oder Leistungsbipolartransistor oder als Leistungsdiode konfiguriert sein. Im Fall eines Leistungs-MOSFET oder JFET ist die erste Elektrode 23 eine Drain-Elektrode, die zweite Elektrode 25 ist eine Source-Elektrode und die dritte Elektrode 26 ist eine Gate-Elektrode. Während des Betriebs können Spannungen, die höher sind als 5, 50, 100, 500 oder 1000 V, zwischen der ersten und der zweiten Elektrode 23, 25 angelegt werden.
  • Wie in 10A gezeigt, bedeckt vor dem Laminierungsprozess eine Abscheidung (Depot) einer Bondsubstanz 22 die erste Elektrode 23. Wie vorher beschrieben, kann die Abscheidung (Depot) der Bondsubstanz 22 z. B. ein Lötmaterial, insbesondere ein Diffusionslötmaterial oder eine Paste oder ein Lösungsmittel mit zu sinternden Metallpartikeln sein.
  • Zur Herstellung der Bondverbindung 22b kann der Leiterrahmen 400 durch eine Heizplatte auf eine Temperatur über der Übergangstemperatur der Abscheidung (Depot) der Bondsubstanz 22 erhitzt werden. Der Leiterrahmen 400 kann z. B. auf eine Temperatur im Bereich von 150°C bis 250°C, insbesondere zwischen 160°C und 200°C, erhitzt werden. In einer Ausführungsform werden die Leiterrahmen 400 und die Haftfolie 1 zusammen mit den Halbleiterchips 2 in einem Ofen oder in einer heizbaren Presse angeordnet und werden auf eine geeignete Temperatur erhitzt. Wie vorstehend beschrieben, reagiert bei einer Übergangstemperatur die Abscheidung (das Depot) der Bondsubstanz 22 und koppelt das Chipkontaktpad 401 elektrisch und mechanisch mit der ersten Elektrode 23 des Halbleiterchips 2. Bei einer anderen Temperatur, die höher sein kann als die Übergangstemperatur, kann die Haftfolie 1 schmelzen und sich verflüssigen und das Einkapselungsmaterial zum Bedecken von zumindest Teilen des Halbleiterchips 2 und Teilen des Leiterrahmens 400 bereitstellen. Als Beispiel kann das Einkapselungsmaterial die zweite Hauptoberfläche 2b und die Seitenwände des Halbleiterchips 2, Abschnitte der oberen Oberfläche des Chipkontaktpads 401, die sich vom Umriss des Halbleiterchips 2 nach außen erstrecken, und innere Abschnitte der Zuleitungen 402, 403 und 404 bedecken.
  • In 12A werden erste Löcher 30a und zweite Löcher 30b in der oberen Oberfläche 10a des Einkapselungsmaterials 10 erzeugt. Es wird auf die Offenbarung der vorstehend erwähnten Ausführungsformen verwiesen.
  • 12B stellt schematisch eine Draufsicht der in 12A gezeigten Anordnung dar, wobei ein freiliegender Abschnitt 25a der zweiten Elektrode und ein freiliegender Abschnitt 402a der ersten Zuleitung 402 dargestellt sind.
  • In 13 werden die ersten und die zweiten Löcher 30a, 30b mit einer leitfähigen Schicht 40 gefüllt. Um eine Wiederholung zu vermeiden, wird auf die vorstehend erläuterten Ausführungsformen verwiesen.
  • In 14 kann die leitfähige Schicht 40 strukturiert werden, um Clips oder Brücken 41 auszubilden. In einer Ausführungsform können die Clips oder Brücken 41 als Vorrichtungselektroden und/oder Kühlkörper verwendet werden. In einer Ausführungsform können die Zuleitungen 402, 403, 404 als Vorrichtungselektroden (Vorrichtungsanschlüsse) verwendet werden.
  • In einem anschließenden Schritt können die mehreren Halbleitervorrichtungen getrennt werden, wie z. B. in 7D veranschaulicht. Es ist zu beachten, dass entsprechende Schneidlinien in 14 nicht ersichtlich sind, da die Querschnittsseitenansicht von 14 einer Ansicht von der rechten oder linken Seite an der in 7D gezeigten Struktur entspricht.
  • Chipbonden und/oder Haftfolienlaminierung können jeweils durch einen halbkontinuierlichen Prozess, z. B. durch ein und denselben halbkontinuierlichen Prozess, oder durch verschiedene halbkontinuierliche Prozesse durchgeführt werden. Als Beispiel kann ein Prozess von Spule-zu-Spule, wie in 15 dargestellt, verwendet werden. Der Bestückungsprozess (Pick-and-Place) kann in einer Bestückungsstation Si (Pick-and-Place Station) durchgeführt werden. Der Laminierungsprozess und der Halbleiterchip-Bondprozess können beide in einer Laminierungs- und Bondstation S2 durchgeführt werden. Als Beispiel werden hier der Laminierungsprozess und der Bondprozess in derselben Station S2 durchgeführt und dieselbe Anzahl von Halbleiterchips 2 wird parallel diesen zwei Prozessen unterzogen. In Abhängigkeit von der Bondsubstanz-Übergangstemperatur und der Haftfolien-Schmelztemperatur können jedoch diese Prozesse auch in verschiedenen Stationen durchgeführt werden und eine unterschiedliche Anzahl von Halbleiterchips kann diesen zwei Prozessen in einer sequentiellen Weise unterzogen werden. Die Bestückungsstation 51 kann unter Verwendung eines kontinuierlichen Bestückungsprozesses oder eines halbkontinuierlichen Bestückungsprozesses betrieben werden.
  • 16 stellt Halbleiterchips 2 dar, die gleichzeitig in der Laminierungs- und der Bondstation S2 an einen Mehrvorrichtungsträger 3 wie z. B. Leiterrahmen gebondet werden. Das Einkapselungsmaterial 10 ist nicht dargestellt (d. h. wird als transparent angenommen). Mehr als tausend oder mehrere tausend Halbleiterchips können gleichzeitig an den Mehrvorrichtungsträger 3 gebondet werden und können gleichzeitig im Einkapselungsmaterial 10 aufgenommen werden, wenn der Laminierungsprozess gleichzeitig mit dem Bondprozess durchgeführt wird. Als Beispiel können SOT 223 Gehäuse in dieser Weise hergestellt werden.
  • Es ist zu beachten, dass ein Prozess von Spule-zu-Spule für den hier beschriebenen halbkontinuierlichen Vorgang nicht obligatorisch ist. Gemäß einer anderen Ausführungsform können separate Bahnen von Haftfolien 1, an die Halbleiterchips 2 geklebt sind, und separate Bahnen von Vorrichtungsträgern 3 (z. B. von Leiterrahmen), wie in 16 dargestellt, jeweils kombiniert werden und können z. B. in Gruppen in (einer) Laminierungs- und/oder Bondstation(en) wie z. B. S2 prozessiert werden.

Claims (25)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst; Bereitstellen von mehreren Halbleiterchips (2), wobei jeder Halbleiterchip eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist; Anordnen der Halbleiterchips (2) auf einer Haftfolie (1), wobei die zweiten Hauptoberflächen jedes Halbleiterchips (2) der Haftfolie (1) zugewandt sind; Anordnen der Haftfolie (1) und der an der Haftfolie haftenden Halbleiterchips (2) auf einem Mehrvorrichtungsträger (3), wobei die ersten Hauptoberflächen der Halbleiterchips (2) dem Mehrvorrichtungsträger (3) zugewandt sind; Laminieren der Haftfolie (1) über den Mehrvorrichtungsträger (3), um ein Einkapselungsmaterial (10) aus der Haftfolie auszubilden, das die Halbleiterchips (2) aufnimmt; und Unterteilen des Mehrvorrichtungsträgers (3) und des Einkapselungsmaterials (10), um mindestens zwei Halbleitervorrichtungen auszubilden.
  2. Verfahren nach Anspruch 1, das ferner umfasst: elektrisches Verbinden der Halbleiterchips (2) mit dem Mehrvorrichtungsträger (3), während die Haftfolie (1) über den Mehrvorrichtungsträger (3) laminiert wird.
  3. Verfahren nach Anspruch 2, wobei das elektrische Verbinden der mindestens zwei Halbleiterchips (2) mit dem Mehrvorrichtungsträger (3) Diffusionslöten oder Sintern umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, das ferner umfasst: Aufbringen von Wärme, während die Haftfolie (1) über den Mehrvorrichtungsträger (3) laminiert wird.
  5. Verfahren nach Anspruch 4, das umfasst: Erhitzen der Haftfolie (1) auf eine Temperatur zwischen 150°C und 250°C.
  6. Verfahren nach einem der vorhergehenden Ansprüche, das ferner umfasst: Aufbringen von Druck, während die Haftfolie (1) über den Mehrvorrichtungsträger (3) laminiert wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, das ferner umfasst: Ausbilden mindestens eines Lochs (30) im Einkapselungsmaterial (10); und Füllen des mindestens einen Lochs (30) mit einem elektrisch leitenden Material (40), um einen elektrischen Kontakt mit einer Chipelektrode des Halbleiterchips (2) herzustellen.
  8. verfahren nach einem der vorhergehenden Ansprüche, das ferner umfasst: Strukturieren einer leitfähigen Schicht, die sich an einer ersten Oberfläche des Einkapselungsmaterials (10) entgegengesetzt zu einer zweiten Oberfläche des Einkapselungsmaterials, die den Halbleiterchips (2) zugewandt ist, erstreckt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, das ferner umfasst: Überführen der Haftfolie (1) und der an der Haftfolie haftenden Halbleiterchips (2) von einer ersten Station (S1), an der die Halbleiterchips (2) an der Haftfolie (1) angeordnet wurden, zu einer zweiten Station (S2), an der die Haftfolie und die Halbleiterchips (2) auf dem Mehrvorrichtungsträger (3) angeordnet werden.
  10. Verfahren nach Anspruch 9, wobei die Haftfolie ausgelegt ist, dass sie als Förderband verwendet wird, wobei das Verfahren ferner umfasst: Bewegen der Haftfolie (1) in einem Prozess von Spule-zu-Spule von der ersten Station zur zweiten Station.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei jeder der Halbleiterchips (2) eine Chipelektrode auf der ersten Hauptoberfläche aufweist.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei jeder der Halbleiterchips (2) eine Chipelektrode auf der zweiten Hauptoberfläche aufweist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Mehrvorrichtungsträger (3) ein Leiterrahmen (400), eine direkte Kupferbondverbindung oder eine gedruckte Leiterplatte ist.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Haftfolie (1) ein Polymer eines B-Stufen-Materials umfasst.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Haftfolie (1) ein Material umfasst, das aus einem oder mehreren der Materialien Epoxid, Acrylat, Polyimid, PEEK, PPS, PSU, PEI, PAI und LCP besteht.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Haftfolie (1) eine leitfähige Schicht (40) umfasst, die sich an einer ersten Oberfläche der Haftfolie entgegengesetzt zu einer zweiten Oberfläche der Haftfolie (1), die den Halbleiterchips zugewandt ist, erstreckt.
  17. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Laminieren der Haftfolie (1) über den Mehrvorrichtungsträger (3) der einzige Chipeinkapselungsschritt ist, der durchgeführt wird, um jede Halbleitervorrichtung herzustellen.
  18. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Kleben von mehreren Halbleiterchips (2) an eine Transferfolie (1); Anordnen der mehreren Halbleiterchips (2), die an die Transferfolie (1) geklebt sind, über einem Mehrvorrichtungsträger (3); und Aufbringen von Wärme, um die Transferfolie (1) über den Mehrvorrichtungsträger zu laminieren und ein Einkapselungsmaterial (10) aus der Transferfolie (1) auszubilden, wodurch die mehreren Halbleiterchips (2) zwischen dem Einkapselungsmaterial (10) und dem Mehrvorrichtungsträger (3) aufgenommen werden.
  19. Verfahren nach Anspruch 18, das ferner umfasst: elektrisches Verbinden der mehreren Halbleiterchips (2) mit dem Mehrvorrichtungsträger (3), während die Wärme aufgebracht wird.
  20. Verfahren nach Anspruch 18 oder 19, das ferner umfasst: nach dem Anordnen der mehreren Halbleiterchips (2) auf der Transferfolie (1) an einer ersten Station (S1) Bewegen der Transferfolie zu einer zweiten Station (S2), wo die Wärme aufgebracht wird.
  21. Halbleitervorrichtung, die umfasst: einen Träger (4), einen Halbleiterchip (2), der an den Träger (4) durch eine Bondverbindung (22b) gebondet ist, die aus einem gesinterten Material besteht, und ein Einkapselungsmaterial (10), das den Halbleiterchip (2) aufnimmt, wobei das Einkapselungsmaterial (10) durch ein Lösungsmittel des gesinterten Materials verunreinigt ist, das während des Sinterns verdampft wird.
  22. Halbleitervorrichtung nach Anspruch 21, wobei das Lösungsmittel α-Terpineol umfasst.
  23. Halbleitervorrichtung nach Anspruch 21 oder 22, wobei der Träger (4) einen Leiterrahmen (400) umfasst.
  24. Halbleitervorrichtung, die umfasst: einen Träger (4), einen Halbleiterchip (2), der mit einer ersten Hauptoberfläche an den Träger (4) gebondet ist, ein Einkapselungsmaterial (10) aus Laminat, das den Halbleiterchip (2) aufnimmt, und ein Formmaterial (11) aus einem vom Einkapselungsmaterial (10) unterschiedlichen Gussmaterial, das das Einkapselungsmaterial (10) zur Ausbildung eines Verbundeinkapselungskörpers (12) zumindest teilweise derart umgibt, dass das Formmaterial (11) eine planare Oberfläche bildet, wobei die planare Oberfläche über einer der ersten Hauptoberfläche des Halbleiterchips (2) gegenüberliegenden zweiten Hauptoberfläche des Halbleiterchips (2) angeordnet ist.
  25. Halbleitervorrichtung nach Anspruch 24, wobei das Einkapselungsmaterial (10) eines oder mehrere von PEEK, PPS, PSU, PEI, PAI und LCP umfasst.
DE102013101222.1A 2012-02-08 2013-02-07 Halbleitervorrichtung und Verfahren für ihre Herstellung Active DE102013101222B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/369,075 2012-02-08
US13/369,075 US8980687B2 (en) 2012-02-08 2012-02-08 Semiconductor device and method of manufacturing thereof

Publications (2)

Publication Number Publication Date
DE102013101222A1 DE102013101222A1 (de) 2013-08-08
DE102013101222B4 true DE102013101222B4 (de) 2014-07-10

Family

ID=48794751

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013101222.1A Active DE102013101222B4 (de) 2012-02-08 2013-02-07 Halbleitervorrichtung und Verfahren für ihre Herstellung

Country Status (3)

Country Link
US (1) US8980687B2 (de)
CN (1) CN103247541B (de)
DE (1) DE102013101222B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140007425A1 (en) * 2012-07-05 2014-01-09 Merry Electronics Co., Ld Manufacturing method of electronic packaging
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
US9673170B2 (en) 2014-08-05 2017-06-06 Infineon Technologies Ag Batch process for connecting chips to a carrier
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN106920781A (zh) * 2015-12-28 2017-07-04 意法半导体有限公司 半导体封装体和用于形成半导体封装体的方法
US10505102B2 (en) * 2016-04-04 2019-12-10 Infineon Technologies Ag Semiconductor device for sensing a magnetic field including an encapsulation material defining a through-hole
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
DE102017212748B4 (de) * 2017-07-25 2021-02-11 Infineon Technologies Ag Sensorvorrichtungen und Verfahren zum Herstellen von diesen
TWI730623B (zh) * 2020-02-13 2021-06-11 朋程科技股份有限公司 功率二極體的製造方法
DE102020131849A1 (de) * 2020-12-01 2022-06-02 Infineon Technologies Ag Chip-package, halbleiteranordnung, verfahren zum bilden eines chip-packages, und verfahren zum bilden einer halbleiteranordnung
US20220238426A1 (en) * 2021-01-27 2022-07-28 Cree, Inc. Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
DE102022128625A1 (de) 2022-10-28 2024-05-08 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul und Verfahren zur Herstellung eines elektrischen Moduls

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238523A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE102010017768A1 (de) * 2009-08-06 2011-02-17 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102010038154A1 (de) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102011001770A1 (de) * 2010-06-01 2011-12-01 Infineon Technologies Ag Verfahren und System zum Ausbilden eines dünnen Halbleiterbauelements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
US7829389B2 (en) * 2007-10-05 2010-11-09 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
US8659154B2 (en) * 2008-03-14 2014-02-25 Infineon Technologies Ag Semiconductor device including adhesive covered element
US7910404B2 (en) * 2008-09-05 2011-03-22 Infineon Technologies Ag Method of manufacturing a stacked die module
US8072071B2 (en) * 2009-02-19 2011-12-06 Infineon Technologies Ag Semiconductor device including conductive element
EP2455179B1 (de) * 2009-07-14 2021-04-14 DOWA Electronics Materials Co., Ltd. Bondingmaterial und bondingverfahren mit metallnanopartikeln
JP5632695B2 (ja) * 2009-11-26 2014-11-26 日東電工株式会社 ダイシングフィルム付き接着フィルム、及び、該ダイシングフィルム付き接着フィルムを用いた半導体装置の製造方法
US8664043B2 (en) * 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238523A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE102010017768A1 (de) * 2009-08-06 2011-02-17 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102010038154A1 (de) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102011001770A1 (de) * 2010-06-01 2011-12-01 Infineon Technologies Ag Verfahren und System zum Ausbilden eines dünnen Halbleiterbauelements

Also Published As

Publication number Publication date
DE102013101222A1 (de) 2013-08-08
CN103247541B (zh) 2016-08-03
US20130200502A1 (en) 2013-08-08
CN103247541A (zh) 2013-08-14
US8980687B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
DE102013101222B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102014019962B4 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102015101843B4 (de) Halbleitermodule mit an eine Metallfolie gebondeten Halbleiterchips
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102009038702A1 (de) Halbleiteranordnung und Herstellungsverfahren
DE102010038154A1 (de) Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102009006152A1 (de) Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102012100429A1 (de) Verfahren zur Montage eines Halbleiterchips auf einem Träger
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20150411