CN202262069U - 埋入式电路板 - Google Patents
埋入式电路板 Download PDFInfo
- Publication number
- CN202262069U CN202262069U CN2011203044944U CN201120304494U CN202262069U CN 202262069 U CN202262069 U CN 202262069U CN 2011203044944 U CN2011203044944 U CN 2011203044944U CN 201120304494 U CN201120304494 U CN 201120304494U CN 202262069 U CN202262069 U CN 202262069U
- Authority
- CN
- China
- Prior art keywords
- electronic component
- layer
- embedding
- circuit board
- cell body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 210000005056 cell body Anatomy 0.000 claims description 57
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 238000009422 external insulation Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 155
- 238000003825 pressing Methods 0.000 description 22
- 239000000758 substrate Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本实用新型实施例公开了一种埋入式电路板，该埋入式电路板中埋入有偶数层电子元件且成对设置，成对的两层电子元件分别粘贴在成对的两个埋入层上，所述成对的两个埋入层中的一个埋入层上开设有与另一埋入层上的电子元件位置对应的槽体，所述成对的两层埋入层中的一个埋入层上的电子元件插入另一层埋入层上位置对应的槽体中，同一埋入层上的槽体和电子元件间隔排布。本实用新型的埋入式电路板中埋入有偶数层电子元件且成对设置，成对的两层电子元件间隔排布，结构均衡匀称，容易加工，加工过程中可以防止电路板翘曲，避免损伤电子元件。
Description
技术领域
本实用新型涉及电路板制作技术领域，具体涉及一种埋入式电路板。
背景技术
随着信息社会的发展，各种电子设备的信息处理量与日俱增，对于高频、高速信号传输的需求也日益增长。将半导体电子元件埋入封装基板，可以有效地缩短电子元件与封装基板的连接距离，为高频、高速信号传输提供有力的保证，还可以满足封装体高集成度和电子产品微型化的发展需求。
图1示出了现有的一种埋入式电路板，包括外部的金属层101和绝缘层102，以及内部的芯板103，该芯板103上开设有槽体104，电子元件105埋入槽体104中。
在对现有技术的研究和实践过程中，本实用新型的发明人发现，现有的埋入式电路板，其芯板开设的槽体中埋入的电子元件，往往位于电路板的一侧，在制作过程中，例如在压合各个绝缘层或金属层或其它层的时候，由于板件两侧受力不均导致电路板翘曲，以至于损伤其中埋入的电子元件。
实用新型内容
本实用新型实施例提供一种埋入式电路板，容易加工制作，制作过程中可以避免电路板翘曲，避免电子元件损伤。
一种埋入式电路板，包括：
该埋入式电路板中埋入有偶数层电子元件且成对设置，成对的两层电子元件分别粘贴在成对的两个埋入层上，所述成对的两个埋入层中的一个埋入层上开设有与另一埋入层上的电子元件位置对应的槽体，所述成对的两层埋入层中的一个埋入层上的电子元件插入另一层埋入层上位置对应的槽体中，同一埋入层上的槽体和电子元件间隔排布。
本实用新型还提供另一种埋入式电路板，包括：
至少一对埋入层和设于成对的埋入层之间的中间层；
所述埋入层上粘贴有电子元件，且成对的两个埋入层上分别粘贴的两层电子元件彼此对称设置或者间隔设置；
所述中间层上对应于各电子元件的位置开设有容纳电子元件的槽体。
采用本实用新型的埋入式电路板中埋入有偶数层电子元件且成对设置，成对的两层电子元件间隔或对称排布，结构均衡匀称，容易加工制作，制作过程中可以避免电路板翘曲，避免电子元件损伤。
附图说明
图1是现有的一种埋入式电路板的结构示意图；
图2是本实用新型一个实施例提供的埋入式电路板的结构示意图；
图3a-3f是本实用新型一个实施例的埋入式电路板在制作过程中的示意图；
图4a和4b是本实用新型另一实施例的埋入式电路板的结构示意图。
具体实施方式
以下结合附图对本实用新型提供的埋入式电路板进行详细说明。
请参考图2，本实用新型实施例提供一种埋入式电路板。
该埋入式电路板中埋入有偶数层电子元件且成对设置，成对的两层电子元件分别粘贴在成对的两个埋入层上，所述成对的两层埋入层中的一个埋入层上开设有与另一埋入层上的电子元件位置对应的槽体，所述成对的两层埋入层中的一个埋入层上的电子元件插入另一埋入层上位置对应的槽体中，同一埋入层上的槽体和电子元件间隔排布。
具体的，所述的成对的两个埋入层包括第一埋入层310和第二埋入层320，第一埋入层310上开设有第一槽体311，粘贴有第一电子元件312，第二埋入层上开设有第二槽体321，粘贴有第二电子元件322，第一槽体311和第一电子元件312间隔排布，第二槽体321和第二电子元件322间隔排布。
进一步的，所述两层埋入层之间还可以设有中间层330，中间层330上开设有与电子元件位置对应的槽体。本文将中间层上的开设槽体称为第三槽体，则第一电子元件312插入对应的第三槽体和第二槽体321中，第二电子元件322则插入对应的第三槽体和第一槽体311中。
所说的中间层可以是一层绝缘层，例如环氧树脂PP(prepreg)。所说的中间层也可以包括：第一绝缘层，第二绝缘层，以及位于第一绝缘层和第二绝缘层之间的覆铜板，所述覆铜板表面形成有电路图形。并且，可以使埋入的电子元件与中间层的覆铜板上的电路图形电连接。
更进一步的，最外部的埋入层的外表面还可以依次设有外部绝缘层340和金属层350，该金属层350上形成有电路图形，该电路图形可以通过外部绝缘层340上开设的金属化盲孔与所述电子元件电连接。
本实用新型实施例的埋入式电路板，其中埋入有偶数层电子元件且成对设置，成对的两层电子元件间隔排布，结构均衡匀称，容易加工制作，制作过程中可以避免电路板翘曲，避免电子元件损伤。
本实用新型制作的埋入式电路板可以采用以下方法制作，包括：
210、在成对的埋入层上开设槽体，粘贴电子元件，一对埋入层中的一个埋入层上的槽体与另一埋入层上的电子元件的位置对应，同一埋入层上的槽体与电子元件则间隔排布。
所说的埋入层可以是覆铜板，包括单面覆铜板和双面覆铜板，覆铜板表面可以根据电路设计要求设有电路图形，也可以没有电路图形。所说的埋入层也可以是绝缘层，仅用于承载电子元件。所说的埋入层还可以是其它结构的埋入层，本文不做限制。所说的埋入层成对设置，总层数为偶数，至少是两层。所说的电子元件可以是有源器件，也可以是无源器件，具体可以是电阻、电容或各种芯片等。所说的槽体是贯穿埋入层的通槽，可以利用蚀刻方式加工，也可以利用钻床或铣床加工，还可以利用激光烧蚀方式加工。
假设只需要一对埋入层以埋入两层电子元件，则如图3a和3b所示，本步骤210具体可以包括：
在第一埋入层310上开设第一槽体311，粘贴第一电子元件312，在第二埋入层320上开设第二槽体321，粘贴第二电子元件322，其中，第一槽体311和第一电子元件312间隔排布，第二槽体321和第二电子元件322间隔排布，第一槽体311与第二电子元件322的位置对应，第二槽体321与第一电子元件312的位置对应。
优选实施例中，为了使两层电子元件分布均衡，防止后续压合步骤中电路板翘曲，可以使第一槽体311和第一电子元件312的数量相等，相应的，第二槽体321和第二电子元件322的数量也相等，且等于第一槽体311和第一电子元件312的数量。
任一埋入层上，槽体和电子元件的排布方式可以按实际需要决定，只需要满足槽体和电子元件间隔排布即可。一个埋入层上槽体和电子元件排布好以后，即决定了成对的另一埋入层上槽体和电子元件的排布方式。图3a示出了一种简单的、呈阵列式的排布方式，图3b则是对应的侧视图，可以看出，对于成对的两个埋入层，一个埋入层上的电子元件与另一埋入层上的槽体的位置是相互对应的，在两块板压合时可以相互嵌入。
需要说明的是，如果所说的埋入层可以是覆铜板且覆铜板的表面形成有电路图形，该形成的电路图形和埋入的电子元件可以电连接，也可以没有电连接。
220、将所述成对的埋入层压合在一起，使其中一个埋入层上的电子元件插入另一埋入层上位置对应的槽体中。
本步骤中，将粘贴有电子元件的、成对的埋入层采用常规的压合工艺压合在一起，形成埋入有两层电子元件的基板。由于埋入层上通常形成有电路图形，在压合时可以在两个埋入层之间设一中间层，并在中间层上预开设与所述电子元件的位置对应的槽体，以便将两个埋入层上的电路图形隔开。压合后形成的基板中，距离任一埋入层上的任一个电子元件最近的若干个电子元件，必然是另一埋入层上的电子元件。
所说的中间层可以是一层绝缘层，例如环氧树脂PP(prepreg)。所说的中间层也可以包括：至少两个绝缘层，以及位于任意两个绝缘层之间的覆铜板，所述覆铜板表面形成有电路图形。并且，可以使埋入的电子元件与中间层的覆铜板上的电路图形电连接。
本步骤220具体可以包括：
221、在中间层330上开设第三槽体331，所述第三槽体331与所述第一电子元件312和第二电子元件322的位置对应。
所说的中间层可以是普通环氧树脂PP(prepreg，半固化片)，也可以是聚酰亚胺、双马来酰亚胺三嗪树脂(Bismaleimide Triazine，BT)，或其它材料的绝缘层。中间层的厚度可以根据需要进行调整。如图3c所示，该中间层上开设的第三槽体331的数量等于第一电子元件312和第二电子元件322的数量之和，且一个第三槽体的位置对应于同时对应于一个埋入层上的一个电子元件和另一埋入层上的一个槽体。
222、将第一埋入层310，中间层330和第二埋入层320压合在一起，其中，中间层330位于第一埋入层310和第二埋入层320之间，第一埋入层310和第二埋入层320上粘贴有电子元件的一面朝向中间层330，第一电子元件312依次插入对应的第三槽体331和第二槽体321中，第二电子元件322依次插入对应的第三槽体331和第一槽体311中。
压合后形成的基板如图3d所示，其中埋入有两层电子元件，且任一层中的一个电子元件的周围是另一层的电子元件。从而，该压合后形成的基板结构对称均衡，不易翘曲。
如果需要再电路板中埋入更多层的电子元件，可以重复上述步骤，继续制作埋入两层电子元件的基板，通过将两个以上制成的基板粘合在一起，可以得到埋入偶数层电子元件的电路板，所说的偶数层可以2层、4层或者更多。其中，可以通过PP将多对埋入层压合形成的多个基板压合在一起。
将粘贴有电子元件的、成对的埋入层压合成为埋入有偶数层电子元件的基板后，可以在基板表面按照常规工艺制作电路图形，例如：
一种实施方式中可以包括以下步骤：
a、在埋入层的外表面依次压合外部绝缘层340和金属层350；
压合外部绝缘层和金属层后的电路板如图3e所示，其中，可以在基板的表面依次压合作为外部绝缘层的半固化片，再在半固化片表面压合作为金属层的铜箔；也可以直接在基板的表面压合一层单面覆铜板(RCC，Resin CoatedCopper，称为覆树脂铜箔，也叫背胶铜箔)，该单面覆铜板自然就同时包括了外部绝缘层340和金属层350。
如果将粘贴有电子元件的两层埋入层压合称为基板后，发现电子元件突出于基板表面，则如图3f所示，在压合外部绝缘层340和金属层350之前，先在基板的两个表面各压合一层层间绝缘层360，该层间绝缘层360上对应于电子元件的部位开设通槽，并合理选择层间绝缘层360的厚度，使压合之后电子元件低于该层间绝缘层360的表面，从而，在后续压合外部绝缘层340和金属层350时，不会损伤电子元件。
b、在所述外部绝缘层上制作连接所述电子元件的电极的金属化盲孔；
c、在所述金属层上制作电路图形，使所述电路图形通过所述金属化盲孔与所述电子元件电连接。
上述b和c中制作金属化盲孔和电路图形的步骤均可以采用常规技术，此处不再赘述。
其它实施方式中，将粘贴有电子元件的、成对的埋入层压合成为埋入有偶数层电子元件的基板后，也可以直接将已形成有电路图形的覆铜板，包括单面覆铜板或双面覆铜板，压合在该基板表面，当然，在压合时可以在基板和覆铜板之间增加绝缘层是两者隔开，例如通过PP将已经做好线路的覆铜板压合在基板表面。然后，可以在压合的覆铜板上开设对应于埋入的电子元件的盲孔，使埋入的电子元件可以和压合的覆铜板上已有的电路图形电连接。
请参考图4a和4b，本实用新型实施例还提供另一种埋入式电路板，包括：
至少一对埋入层610和设于成对的埋入层610之间的中间层；所述埋入层上粘贴有电子元件620，且成对的两个埋入层610上分别粘贴的两层电子元件620一一对称设置或者彼此间隔设置；所述中间层上对应于各电子元件620的位置开设有容纳电子元件620的槽体650。
其中，所说的中间层可以一层绝缘层，例如环氧树脂PP(prepreg)。所说的中间层也可以包括：至少两个绝缘层，以及位于任意两个绝缘层之间的覆铜板，所述覆铜板表面形成有电路图形。并且，可以使埋入的电子元件与中间层的覆铜板上的电路图形电连接。
如图4a和4b所示，中间层就包括有三个绝缘层630和介于三个绝缘层630之间的两个覆铜板640。中间层上开设有对应于每个电子元件的槽体650，该槽体650可以是分别位于中间层两面的两排槽体，也可以是贯穿中间层的通槽。中间层的厚度至少不能小于电子元件的厚度，如果两层电子元件对称设置的话，中间层的厚度不能小于两层电子元件的厚度之和。
所说的埋入层可以是覆铜板，包括单面覆铜板和双面覆铜板，覆铜板表面可以根据电路设计要求设有电路图形，也可以没有电路图形。所说的埋入层也可以是绝缘层，仅用于承载电子元件。所说的埋入层还可以是其它结构的埋入层，本文不做限制。所说的埋入层成对设置，总层数为偶数，至少是两层。所说的电子元件可以是有源器件，也可以是无源器件，具体可以是电阻、电容或各种芯片等。所说的槽体是贯穿埋入层的通槽，可以利用蚀刻方式加工，也可以利用钻床或铣床加工，还可以利用激光烧蚀方式加工。
请参考图4a所示的结构，成对的两个埋入层610的相对面均粘贴有电子元件620，且两个埋入层610上的两层电子元件620对称设置，即，两层电子元件620的位置一一对应。
请参考图4b所示的另一种结构，成对的两个埋入层610的相对面均粘贴有电子元件620，但两个埋入层610上的两层电子元件620间隔设置，即，在垂直投影图上，距离任一埋入层上的任一个电子元件最近的若干个电子元件，必然是另一埋入层上的电子元件。
最外埋入层的表面可以按照常规工艺制作有电路图形，如前文所述。
综上，本实用新型实施例提供的埋入式电路板，其中埋入有偶数层电子元件且成对设置，成对的两层电子元件对称或间隔排布，结构均衡匀称，可以防止制程中电路板翘曲，避免损伤电子元件。
以上对本实用新型实施例所提供的埋入式电路板进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想，不应理解为对本实用新型的限制，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。
Claims (8)
1.一种埋入式电路板，其特征在于：
该埋入式电路板中埋入有偶数层电子元件且成对设置，成对的两层电子元件分别粘贴在成对的两个埋入层上，所述成对的两个埋入层中的一个埋入层上开设有与另一埋入层上的电子元件位置对应的槽体，所述成对的两层埋入层中的一个埋入层上的电子元件插入另一层埋入层上位置对应的槽体中，同一埋入层上的槽体和电子元件间隔排布。
2.根据权利要求1所述的埋入式电路板，其特征在于：
所述两个埋入层之间还设有中间层，所述中间层上开设有与所述电子元件的位置对应的槽体。
3.根据权利要求2所述的埋入式电路板，其特征在于：
所述中间层具体为绝缘层。
4.根据权利要求2所述的埋入式电路板，其特征在于：
所述中间层包括：至少两个绝缘层，以及位于任意两个绝缘层之间的覆铜板，所述覆铜板表面形成有电路图形。
5.根据权利要求1至4中任一所述的埋入式电路板，其特征在于：
所述埋入层的外表面依次设有外部绝缘层和金属层，该金属层上形成有电路图形，该电路图形通过所述外部绝缘层上开设的金属化盲孔与所述电子元件电连接。
6.一种埋入式电路板，其特征在于，包括：
至少一对埋入层和设于成对的埋入层之间的中间层；
所述埋入层上粘贴有电子元件，且成对的两个埋入层上分别粘贴的两层电子元件彼此对称设置或者间隔设置；
所述中间层上对应于各电子元件的位置开设有容纳电子元件的槽体。
7.根据权利要求6所述的埋入式电路板，其特征在于：
所述中间层具体为绝缘层。
8.根据权利要求6所述的埋入式电路板，其特征在于：
所述中间层包括：至少两个绝缘层，以及位于任意两个绝缘层之间的覆铜板，所述覆铜板表面形成有电路图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011203044944U CN202262069U (zh) | 2011-08-19 | 2011-08-19 | 埋入式电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011203044944U CN202262069U (zh) | 2011-08-19 | 2011-08-19 | 埋入式电路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202262069U true CN202262069U (zh) | 2012-05-30 |
Family
ID=46123242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011203044944U Expired - Lifetime CN202262069U (zh) | 2011-08-19 | 2011-08-19 | 埋入式电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202262069U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354707A (zh) * | 2018-12-21 | 2020-06-30 | 深圳市泛宜微电子技术有限公司 | 一种功率器件的封装模块及其制造方法 |
-
2011
- 2011-08-19 CN CN2011203044944U patent/CN202262069U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354707A (zh) * | 2018-12-21 | 2020-06-30 | 深圳市泛宜微电子技术有限公司 | 一种功率器件的封装模块及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
| TW200701853A (en) | Structure of circuit board and method for fabricating the same | |
| TW200642554A (en) | Multilayer circuit board with embedded components and method of manufacture | |
| TWI296492B (en) | Un-symmetric circuit board and method for fabricating the same | |
| CN103260350B (zh) | 盲埋孔板压合方法 | |
| US10219367B2 (en) | Multilayer resin substrate, and method of manufacturing multilayer resin substrate | |
| JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| TW201427509A (zh) | 具有內埋元件的電路板及其製作方法 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| CN102256450A (zh) | 埋入式无源器件的电路板及其制造方法 | |
| TWI737033B (zh) | 多層線路板及其製作方法 | |
| CN103298274A (zh) | 一种埋容印制电路板的制作方法以及埋容印制电路板 | |
| CN102300406B (zh) | 埋入式电路板及其制作方法 | |
| TWI730368B (zh) | 內埋電路板及其製作方法 | |
| CN202262069U (zh) | 埋入式电路板 | |
| US10555420B1 (en) | Circuit board and method for manufacturing the same | |
| TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
| US20220030720A1 (en) | Method for manufacturing component embedded circuit board | |
| JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
| JP2005116811A (ja) | 多層配線回路基板およびその作製方法 | |
| US11219120B2 (en) | Stress relief opening for reducing warpage of component carriers | |
| TW202301926A (zh) | 電路板的製作方法及電路板 | |
| KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
| CN103458629A (zh) | 多层电路板及其制作方法 | |
| JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHENNAN CIRCUIT CO., LTD. Free format text: FORMER NAME: SHENZHEN SHENNAN CIRCUITS CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: 518053 Nanshan District, Guangdong, overseas Chinese town, No. East Road, No. 99 Patentee after: SHENZHEN SHENNAN CIRCUIT CO., LTD. Address before: 518000 Nanshan District, Guangdong, overseas Chinese town, No. East Road, No. 99 Patentee before: Shenzhen Shennan Circuits Co., Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20120530 |