JP2006004988A - 回路モジュールおよび回路モジュールの製造方法 - Google Patents

回路モジュールおよび回路モジュールの製造方法 Download PDF

Info

Publication number
JP2006004988A
JP2006004988A JP2004176838A JP2004176838A JP2006004988A JP 2006004988 A JP2006004988 A JP 2006004988A JP 2004176838 A JP2004176838 A JP 2004176838A JP 2004176838 A JP2004176838 A JP 2004176838A JP 2006004988 A JP2006004988 A JP 2006004988A
Authority
JP
Japan
Prior art keywords
sheet
component
embedded
wiring pattern
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004176838A
Other languages
English (en)
Other versions
JP4285339B2 (ja
Inventor
Daisuke Sakurai
大輔 櫻井
Kazuhiro Nishikawa
和宏 西川
Norito Tsukahara
法人 塚原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004176838A priority Critical patent/JP4285339B2/ja
Priority to US11/147,864 priority patent/US7375421B2/en
Priority to CNB200510076316XA priority patent/CN100420018C/zh
Publication of JP2006004988A publication Critical patent/JP2006004988A/ja
Application granted granted Critical
Publication of JP4285339B2 publication Critical patent/JP4285339B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself

Abstract

【課題】各種のモバイル機器、ＩＣカード、メモリカード等に使用される回路モジュールは、薄型化、積層化が必須であり、それに伴う製造方法が複雑化や層間剥離等により信頼性が低下するという課題がある。
【解決手段】本発明は、半導体チップ１００や部品１１０を、熱可塑性樹脂からなるシートに埋め込んで部品内蔵シート１２０を形成し、表面に配線パターン１３０を施した複数の回路ブロックを備えたモジュールシートを回路ブロックの境界で折り畳んで積層し、加熱加圧により溶融し一体化させた積層構造の回路モジュールおよびその製造方法を提供する。これにより、簡単な製造方法で信頼性の高い回路モジュールを作製できる。
【選択図】図１

Description

本発明は、電子部品を内蔵して、配線パターンを形成したシートを重ね合わせて相互に配線することによって積層化した回路モジュールおよびその製造方法に関する。
モバイル機器の多機能化と軽薄短小化が進む中で、回路基板および電子部品を実装した回路モジュールにはさらなる高密度、高性能化が求められている。ＩＣカード、メモリカードの普及に伴って、薄型、高性能、高信頼性で安価なフレキシブル回路モジュールのニーズが高まっている。
特許文献１には、図１１に示すように複数の半導体チップ１０１０や部品１０２０を、配線パターンが施された支持体１０３０上に実装した後、絶縁性樹脂１０４０でモールドして、領域単位で折り曲げて３層分を重ね合わせた後、全体を絶縁性樹脂１０５０で再度、モールドした構造の半導体装置およびその製造方法が記載されている。この場合、半導体チップ１０１０、部品１０２０の位置関係を保持するために支持体１０３０は適度な剛性が必要であるので、モジュールの薄型化には限界がある。
特許文献２はフレキシブルシートに必要な配線パターン、電極パッドを形成した折り曲げ可能な両面フレキシブル基板を適当な位置で折り重ね、かつ重なり合った導体露出部同士を半田、あるいは導電性接着剤で接着して多層構造にした多層プリント配線板について開示しているが、電子部品を配線板に内蔵していない。
特許文献３はフィルム基板に電子部品がフェイスダウンで実装されていて、これを折り曲げることによって多層化する実装構造について開示している。
特許文献４は半導体素子にワイヤボンディング法によりバンプを形成した後、バンプが露出するように熱可塑性樹脂に埋め込み、バンプを含む熱可塑性樹脂の表面に配線パターンを形成した後、再度、熱可塑性樹脂でモールドする半導体部品の実装方法を開示しているが、多層化構造については開示していない。
特開２００２−４３５１３号公報 特開平２−２３９６９５号公報 米国特許第６２２５６８８号明細書 特開２００１−９３９３４号公報
各種のモバイル機器、ＩＣカード、メモリカード等には、両面配線パターンを施したフレキシブルシートに半導体チップや部品を実装した回路モジュールが幅広く使用されている。実装密度を増大させるために、半導体チップや部品を実装した基板を積層した回路モジュールも開発されている。
しかしながら、ＩＣカード、メモリカード用においては、実装密度、信頼性と共に、製品の形状が規格化されているので回路モジュールの厚さに制限がある。
昨今、モバイル機器、ＩＣカード、メモリカードの発展に伴って、回路規模（例えば、記憶容量等）が大きくなってきている。この要望に応えるために、特許文献１、特許文献２、特許文献３には、電子部品を実装したフレキシブルシートを折り曲げて接着層を介して積層した多層基板や回路モジュールが記載されている。しかし、多層化によって回路規模等は大きくできるが、接着剤とフレキシブルシートとの材質が異なるため、熱膨張係数差等により層間剥離が起こりやすい。そのため、信頼性の低下および基板を必要であり、限られた厚さが要望されるＩＣカード等では、積層して回路規模を拡大することが困難である。
本発明は、上記課題を簡単な製造方法によって解決するものであり、フレキシブルシートに半導体チップおよび部品を埋め込み、所定の位置で折り畳んで重ね合わせ、加熱および加圧処理により融着し、一体化する回路モジュールとその製造方法を提供することを目的とする。
上述したような課題を解決するために、本発明の回路モジュールは、電子部品を埋設した部品内蔵シートを、重ね合わせることによって積層化した回路モジュールにおいて、電子部品の突起状電極が露出するように埋め込まれた回路ブロックを複数有する部品内蔵シートと、部品内蔵シートの突起状電極と接続される配線パターンと、配線パターンを被覆する被覆シートとを備え、回路ブロックを、回路ブロックの境界に沿って折り畳んで積層し、部品内蔵シートおよび被覆シートを融着して一体化する構成を有する。
また、配線パターンと電気的に接続されるシート状の受動素子を搭載する構成としてもよい。
また、部品内蔵シート、被覆シートが熱可塑性樹脂であってもよい。
また、積層した部品内蔵シートの回路ブロック間が、折り畳み部に施された配線パターンによって接続される構成としてもよい。
また、積層した部品内蔵シートの回路ブロック間の配線パターンが、回路ブロック間を貫通するスルーホールによって電気的に接続される構成としてもよい。
また、部品内蔵シートの回路ブロック毎に埋め込まれた導電性部材によって、配線パターン間が電気的に接続される構成としてもよい。
また、積層した部品内蔵シートの最外層上の配線パターンに外部回路と接続するための接続電極を設ける構成としてもよい。
これらの構成により、対向する部品内蔵シートおよび被覆シート間を組成の異なる接着剤を用いず、同一組成の熱可塑性樹脂の溶融により融着し、一体化しているので、温度変化、応力等による層間剥離が起こりにくい。
さらに、層間接続が、貫通スルーホールで行えるため、半導体チップ等を接続する配線パターンの長さを短くできる。また、隣接する層間を順次接続するのみでなく、離れた層間の配線パターンも直接接続できる。その結果、配線パターンの長さによるインピーダンスの増加を抑制できるため、回路モジュールの低ノイズ化と高周波特性が改善される。
本発明の回路モジュールの製造方法は、電子部品を埋設した部品内蔵シートを、重ね合わせることによって積層化した回路モジュールにおいて、電子部品の突起状電極が露出するように埋め込まれた回路ブロックを複数有する部品内蔵シートと、部品内蔵シートの突起状電極と接続される配線パターンと、配線パターンを被覆する被覆シートとを備え、部品内蔵シートを回路ブロックの境界で折り畳むことにより積層する工程と、積層された部品内蔵シートおよび被覆シートを熱プレスして互いに融着させて一体化する工程からなる。
また、本発明の回路モジュールの製造方法は、シート上に複数の回路ブロック毎に突起状電極が形成された電子部品を載置して熱プレスすることにより、シートを仮溶融させて、シートの突起状電極が露出するように埋め込む部品内蔵シート形成工程と、部品内蔵シートの突起状電極と接続される配線パターンを形成する工程と、電子部品を埋め込んだ部品内蔵シートを被覆シートでラミネートする工程と、部品内蔵シートを回路ブロックの境界で折り畳むことにより積層する工程と、積層された部品内蔵シートおよび被覆シートを熱プレスして互いに融着させて一体化する工程からなる。
また、配線パターンと電気的に接続されるシート状の受動素子を形成してもよい。
また、シート状の受動素子が導電ペーストまたは誘電体の印刷または描画によって形成されてもよい。
また、配線パターンを導電ペーストの印刷によって形成してもよい。
また、回路ブロックの境界線に沿って支持棒を載置し、支持棒を支点として折り畳んでもよい。
これらの工程により、高密度で薄型、積層型の回路モジュールが、電子部品を内蔵し、配線パターンを施した部品内蔵シートを所定の位置で折り畳むという簡単な製造工程により作製できる。
本発明によれば高密度で薄型、積層型の回路モジュールが、電子部品を内蔵し、配線パターンを施した部品内蔵シートを所定の位置で折り畳むという簡単な製造工程により作製できる。
また、対向する各シート間を組成の異なる接着剤を用いず、同一組成の熱可塑性樹脂を溶融させることにより接合し、一体化しているので、温度変化、応力による層間剥離が起こりにくい。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る回路モジュールの概略構成の一例を示す断面図である。
図１の回路モジュールは、半導体チップ１００や部品１１０等からなる電子部品が、各層で部品内蔵シート１２０に埋め込まれ、かつ配線パターン１３０が施された４層に積層された構造である。各半導体チップ１００の電極（図示せず）にはバンプ１４０が形成されると共に、各部品１１０には突起状電極１５０が設けられている。なお、以下では、半導体チップ１００に形成される突起状電極を特にバンプ１４０とし、部品１１０の突起状電極１５０と区別して説明するが、意味するものは同じである。
さらに、部品内蔵シート１２０の折り畳み部１９０にも配線パターン１３０が形成され、各層に配置された半導体チップ１００のバンプ１４０間や部品１１０の突起状電極１５０間を電気的に接続している。そして、必要に応じて被覆シートでラミネートが施された４層の部品内蔵シート１２０は、互いに熱融着されて一体化され、その融着境界面が消失して完全に半導体チップ１００や部品１１０が埋め込まれた構造になっている。なお、以下の説明において、理解を助けるために、被覆シートを便宜上、配線パターン１３０側に形成される被覆シートを第１の被覆シートとし、配線パターン１３０の形成面以外に形成される被覆シートを第２の被覆シートと記載する。
図１では、折り畳み部１９０には、折り畳み工程において配線パターン１３０の断線を防ぐために用いる細い支持棒１６０が残っているが、一体化後に取り除いてもよく、回路モジュールの動作上で何ら問題はない。
図２は、第１の実施の形態に係る回路モジュールの製造工程を示すフローチャートである。図３は、図２の主要な処理工程または工程終了後の要部断面図である。
以下、図２、図３を参照しながら本発明の第１の実施の形態に係る回路モジュールの製造方法について説明する。なお、同図の中で示すＳは、ステップを意味するものであり、ほかの図においても同じである。以下の説明では、ステップと表記する。
まず、ステップ１において、薄片状に研磨され、電極（図示せず）上に、例えばワイヤボンディング法によりバンプ１４０を形成した半導体チップ１００と、突起状電極１５０を形成した部品１１０を用意する。例えば、半導体チップ１００と部品１１０の厚さは約１８０μｍとする。バンプ１４０や突起状電極１５０の高さは研磨または押圧により約４０μｍに揃えることが好ましいが、これに限定されるものではない。なお、バンプ１４０は、鍍金、導電ペーストや半田等で形成してもよい。
次に、ステップ２において、バンプ１４０を形成した半導体チップ１００と突起状電極１５０を形成した部品１１０を熱可塑性樹脂からなるシート上に１個または複数個を所定の位置で、かつ所定の回路ブロック３００毎に載置する。熱可塑性樹脂としては、ポリエチレンテレフタレート（ＰＥＴＧ）、塩化ビニル、ポリカーボネート、若しくはアクリロニトリルブタジエンスチレン等を用いることができる。
次に、ステップ３において、半導体チップ１００と部品１１０を載置したシートを熱プレス板の間に挟み、加熱しながら加圧する。例えば、ＰＥＴＧの場合、圧力３０ｋｇ／ｃｍ２、温度１５０℃、プレス時間２分とした。この工程により、半導体チップ１００および部品１１０は、シートの一方の面にバンプ１４０および突起状電極１５０が露出した状態で埋め込まれた部品内蔵シート１２０が形成される。この時に、バンプ１４０および突起状電極１５０を確実に露出させるために、プラズマ等でクリーニング処理をしてもよい。
次に、ステップ４において、半導体チップ１００や部品１１０が埋め込まれた部品内蔵シート１２０の他方の面に第２の被覆シート１８０をラミネートする。なお、この工程は、半導体チップ１００や部品１１０が埋め込まれた部品内蔵シート１２０の他方の面の融着時の接着強度が強い場合は、省略してもよい。また、以下で述べるステップ６と同時に第２の被覆シート１８０をラミネートしてもよい。
次に、ステップ５において、バンプ１４０や突起状電極１５０が露出した部品内蔵シート１２０（例えば、軟化温度１２０℃を有する場合）の一方の面に導電性ペーストをスクリーン印刷する。そして、例えば１１０℃で１０分間加熱して、導電ペーストを乾燥、硬化させることにより所望の配線パターン１３０が形成される。
そして、ステップ６において、配線パターン１３０を含む部品内蔵シート１２０の表面を、例えばＰＥＴＧからなる第１の被覆シート１７０でラミネートする。この時に、ステップ４で示した第２の被覆シート１８０を同時にラミネートしてもよい。
図３（Ａ）は、上記ステップ１からステップ６までの各工程が終了後の構造を示す断面図である。なお、部品内蔵シート１２０、第１の被覆シート１７０と第２の被覆シート１８０は同一の材料の場合、熱融着により一体化が容易である。また、被覆シートの軟化温度は、半導体チップ１００や部品１１０の流動を避けるために、部品内蔵シート１２０を構成するシートの軟化温度と同程度か低いことが望ましい。
そして、以降の説明では、部品内蔵シート１２０、第１の被覆シート１７０と第２の被覆シート１８０が、３重に重ねられ一体化したものを、単にモジュールシート２００と称する。
さらに、ステップ７において、最下層になるモジュールシート２００の回路ブロック３００を平坦な台上に固定し、その折り畳み位置である回路ブロック３００の境界部３１０に支持棒１６０を載置する。そして、図３（Ｂ）に示すように、支持棒１６０を中心として、順次、例えばＳ字状に折り畳むことによって、４層を有する回路モジュールが準備される。なお、折り畳み方法は、Ｓ字状に限らず、回路ブロック３００の折り畳み位置を任意として、例えば渦巻状に折り畳むこともできる。支持棒１６０としては、例えば、部品内蔵シート１２０と同じ材料であってもよい。さらに、配線パターン１４０との絶縁性が確保できれば、支持棒１６０として、ニクロム等の電気抵抗の高い金属線を用いてもよい。そして、これに電流を流して部品内蔵シート１２０、第１の被覆シート１７０や第２の被覆シート１８０の表面を軟化させて、支持棒１６０とモジュールシート２００を接着させた状態で折り畳むこともできる。この場合、モジュールシート２００上の支持棒１６０が位置固定され、また折り畳み部１９０が軟化しているために、折り畳みの曲げ精度を向上させることができるので好ましい。
また、各層間の正確な位置合わせが必要な場合、各層に予め付けた位置合わせマークを用いて光学的に行うことができる。さらに、位置合わせ用の穴を設けて行ってもよい。
次に、特に高い信頼性が要求される場合、ステップ８において、折り畳まれたモジュールシート２００を、保護シート等でラミネートするが、このステップ８は必ずしも必要ではない。
次に、ステップ９において、４層に折り畳まれたモジュールシート２００または保護シートでラミネートされたモジュールシート２００を、熱プレス板の間に挟み加熱しながら加圧する。その場合の条件は、モジュールシート２００がＰＥＴＧの場合、圧力３５ｋｇ／ｃｍ２、温度１１０℃、プレス時間１分とした。
以上の工程により、モジュールシート２００は、熱溶融して各層間が融着されると共に一体化する。そして、図３（Ｃ）に示すような全ての半導体チップ１００や部品１１０がモジュールシート２００に完全に埋め込まれた構造体が完成する。
最後に、ステップ１０において、外部回路と接続するための電極位置のモジュールシート２００をレーザービーム等で除去して配線パターン１３０の一部を露出させ、その表面に導電性ペーストや半田ボール等で接続電極２１０が形成される。
以上の工程により、図１に示すような回路モジュールが完成する。
また、本発明の第１の実施の形態に別の例に係る回路モジュールを以下に説明する。
図２に示したステップ５において、バンプ１４０が露出した部品内蔵シート１２０の一方の面に導電性ペーストをスクリーン印刷することにより所望の配線パターン１３０を形成すると共に、配線パターン１３０と電気的に接続される薄膜または厚膜インダクタやコンデンサ、抵抗等の受動素子からなる部品１１０を形成するものである。受動素子からなる部品１１０の形成は、例えば、厚膜電子部品用の材料ペーストや誘電体材料を、スクリーン印刷法またはインクジェット技術やディスペンサー技術を用いた描画法等で行うことができる。これにより、複数の層からなる部品内蔵シート１２０の内、ある１層を厚膜電子部品の形成領域として利用できるため、占有面積の大きいインダクタ、コンデンサや抵抗等を内蔵させることが可能になる。さらに、折り畳み部１９０にも薄膜または厚膜電子部品を形成することもできる。
その後、図２と同様の工程で薄膜電子部品を内蔵した回路モジュールができる。
さらに、本発明の第１の実施の形態の別の例に係る回路モジュールを図４に示す。
つまり、４層の一体化された回路ブロック３００からなるモジュールシート２００において、配線パターン１３０が対向している２層目と３層目間の所定のランド部間を導電性ペーストで電気的に接続２２０するものである。
この構造は、例えば、接続２２０されるランド部位置の第１の被覆シート１７０をレーザービーム法で除去した後、導電性ペーストをランド部に充填したモジュールシート２００を折り畳み、重ね合わせて一体化することによって作製される。この接続２２０によって、折り畳み部１９０を経由した配線パターン１３０に比べて短距離で半導体チップ１００間および半導体チップ１００と部品１１０間を配線することができる。
本発明の第１の実施の形態では、半導体チップ１００や部品１１０が部品内蔵シート１２０に埋め込まれている。そのため、実質的な回路モジュールの厚さは、ほぼ部品内蔵シート１２０、第１の被覆シート１７０や第２の被覆シート１８０等からなる被覆シートの厚さと重ね合わせた層数の積である。その結果、非常に薄型の積層構造を有する回路モジュールを作製できる。
また、本発明の第１の実施の形態の製造方法は、部品内蔵シート１２０上において、複数の層を構成する回路ブロック３００に必要な半導体チップ１００や部品１１０を同一平面上に展開した形で埋め込み、配線パターン１３０を形成し、これを折り畳むことによって積層化するものである。そのため、各層を構成する回路ブロック３００を個別に作製して積層する方法に比べて工程が非常に簡単となる。
さらに、重ね合わされて形成されたモジュールシート２００は、熱融着によって一体化されているため、層間剥離による気密不良や断線不良等が起こりにくいという優れた効果を有する。
以上の説明の中で、部品１１０は、チップコンデンサ、チップ抵抗、チップインダクタ、チップ状トランジスタ等のチップ部品を示す。また、配線パターン１３０は、導電性ペーストを印刷することにより形成したが、鍍金層をパターン化する方法でも形成できる。そして、外部回路との接続電極２１０は、鍍金層や異方性導電膜等によって形成してもよい。
また、本発明の第１の実施の形態では、半導体チップ１００のバンプ１４０と部品１１０の突起状電極１５０が部品内蔵シート１２０の同一面に露出する場合を例に説明してきた。しかし、図５の折り畳む前のモジュールシートの断面図に示すように、半導体チップ１００のバンプ１４０や部品１１０の突起状電極１５０の露出する面が同一である必要はなく、例えば部品内蔵シート１２０の両面に露出させてもよい。この場合、配線パターン１３０は、露出させた突起状電極１５０に接続するように形成する。そして、第１の被覆シート１７０に相当する被覆シートを形成し、折り畳んで一体化する構成としてもよい。さらに、部品内蔵シート１２０の融着強度が強く、配線パターン１３０が、互いに短絡をしない構成の場合には、被覆シートを形成せずに一体化してもよい。
また、上述の構成を以下の実施の形態に適用できることは言うまでもない。
（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る回路モジュールの概略構成を示す断面図である。
半導体チップ１００や部品１１０が４層で部品内蔵シート１２０に埋め込まれ、かつ配線パターン１３０が施された構造であると共に、折り畳み部１９０で切断され、異なる層間は導電性を付与した貫通スルーホール２３０によって電気的に接続されている。
図１と同じ構成については同じ符号を用い説明を省略する。半導体チップ１００のバンプ１４０や部品１１０の突起状電極１５０は第１の実施の形態と同様である。また、４層の部品内蔵シート１２０は、第１の実施の形態の場合と同様に熱融着されて一体化され、それらの接続境界面が消失した状態である。
以下に、第２の実施の形態に係る回路モジュールの製造方法を説明する。
半導体チップ１００や部品１１０を埋め込んだ部品内蔵シート１２０を折り曲げて積層して、加熱・加圧処理により一体化する工程（図２のステップ９に相当する）までは第１の実施の形態と同様である。
その後、折り畳み部１９０をダイシングソーまたはレーザー等で切断すると、図７（Ａ）に示すような積層体ができる。
次に、半導体チップ１００や部品１１０が実装されていない周辺部、または半導体チップ１００や部品１１０間に、レーザービーム加工またはドリル加工により貫通スルーホール２３０を形成する。そして、導電ペーストを充填し、例えばスクリーン印刷法または金属鍍金法により貫通スルーホール２３０に導電性を付与する。図７（Ｂ）はこの工程終了後の積層体の構造を示す。
次に、外部回路と接続するために導電性を付与された貫通スルーホール２３０の位置に半田ボールや導電性ペースト等で接続電極２１０を形成する。以上の工程により、図６または図７（Ｃ）に示すような回路モジュールが完成する。
本発明の第２の実施の形態では、貫通スルーホール２３０で層間接続されているために、第１の実施の形態に係る折り畳み部１９０での配線パターン１３０による層間接続に比べて接続配線長を短くできる。特に、隣接していない層間の接続配線長を短くできる。
この構成によって、配線パターン１３０の接続長さによるインピーダンスが削減され、回路モジュールの低ノイズ化と高周波特性が改善される。
（第３の実施の形態）
図８は、本発明の第３の実施の形態に係る回路モジュールの概略構成を示す断面図である。
半導体チップ１００や部品１１０が４層で部品内蔵シート１２０に埋め込まれ、かつ配線パターン１３０が形成された構造であり、異なる層間はモジュールシート２００に設けた、例えば金属線等からなる導電性部材２４０によって電気的に接続されている。
なお、図１と同じ構成には同じ符号を用い説明を省略する。また、半導体チップ１００のバンプ１４０や部品１１０の突起状電極１５０は第１の実施の形態と同様である。さらに、４層を構成するモジュールシート２００は、第１の実施の形態の場合と同様に熱融着されて一体化され、それらの接続境界面が消失した状態である。
本発明の第３の実施の形態では、貫通スルーホール２３０に限らず、ブラインドホールによる層間接続も可能である。
図９は、第３の実施の形態に係る回路モジュールの製造方法の説明するフローチャートである。図１０は、図９の主要な処理工程または工程終了後の要部断面図である。
まず、ステップ１において、薄片状に研磨し、電極上にワイヤボンディング法によりバンプ１４０を形成した半導体チップ１００と突起状電極１５０を形成した部品１１０と、層間接続用の導電性部材２４０とを用意する。例えば、半導体チップ１００と部品１１０の厚さは約１８０μｍとする。バンプ１４０や突起状電極１５０の高さは研磨または押圧により約４０μｍに揃えることが好ましいが、これに限定されるものではない。導電性部材２４０の大きさは、例えば円筒形の場合、直径０．２ｍｍで、高さは部品内蔵シート１２０の厚さ程度とした。
次に、ステップ２において、バンプ１４０を形成した半導体チップ１００、突起状電極１５０を形成した部品１１０と導電性部材２４０をポリエチレンテレフタレート（ＰＥＴＧ）、塩化ビニル、ポリカーボネート、若しくはアクリロニトリルブタジエンスチレン等の熱可塑性樹脂からなるシート上に１個または複数個を所定の位置に載置する。そこで、導電性部材２４０はシート面に垂直方向に載置した。
次に、ステップ３において、半導体チップ１００、部品１１０と導電性部材２４０を載置したシートを熱プレス板の間に挟み、加熱加圧する。例えば、ＰＥＴＧの場合、圧力３０ｋｇ／ｃｍ２、温度１２０℃、プレス時間１分である。この工程により、半導体チップ１００および部品１１０がシートの一方の面にバンプ１４０、突起状電極１５０および導電性部材２４０が露出した状態で埋め込まれた部品内蔵シート１２０が形成される。
次に、ステップ４において、半導体チップ１００や部品１１０が埋め込まれた部品内蔵シート１２０の他方の面に第２の被覆シート１８０をラミネートする。なお、この工程は、半導体チップ１００や部品１１０が埋め込まれた部品内蔵シート１２０の他方の面の融着時の剥離強度が強い場合は、省略してもよい。また、以下で述べるステップ６と同時に第２の被覆シート１８０をラミネートしてもよい。
次に、ステップ５において、バンプ１４０や突起状電極１５０が露出した部品内蔵シート１２０の一方の面に導電性ペーストをスクリーン印刷し、乾燥、硬化させる。これにより、バンプ１４０や突起状電極１５０と接続される所定の配線パターン１３０が形成される。
そして、ステップ６において、配線パターン１３０を含む部品内蔵シート１２０の表面を、例えばＰＥＴＧからなる第１の被覆シート１７０でラミネートする。この時に、必要に応じて、第２の被覆シート１８０を同時にラミネートしてもよい。
次に、ステップ７において、異なる層間を接続する導電性部材２４０の位置の第１の被覆シート１７０と第２の被覆シート１８０を必要に応じて、レーザービーム法で除去し、その開口部９００に導電性ペーストを充填する。この工程終了後の構造を図１０（Ａ）に示す。なお、ブラインドホールとする場合には、ステップ７を省略することもできる。
図１０（Ｂ）に示す折り畳み工程（ステップ８）以降の工程は第１の実施の形態（図２に示すステップ７以降に相当する）と同様であるので、その説明を省略する。
最後に、折り畳み部１９０をダイシングソー等で切断して、外部回路と接続するための接続電極２１０を形成する（ステップ１１）と図１０（Ｃ）に示すような回路モジュールが完成する。
これにより、各層にモジュールシート２００間が、熱融着によって一体化されているため、層間剥離による気密不良や断線不良等が起こりにくいという優れた効果を有する。また、金属線のような低抵抗の材料で導電性部材２４０を形成できるため、配線抵抗のさらなる低減が可能である。そのため、回路モジュールの低ノイズ化と高周波特性がさらに改善される。
また、ステップ７の工程に代えて、部品内蔵シート１２０、第１の被覆シート１７０と第２の被覆シート１８０等からなる被覆シートが重ねられたモジュールシート２００の状態で、モジュールシート２００と同程度の長さの導電性部材２４０を埋め込んでもよい。これにより、工程の簡略化がはかられる。
本発明の実施の形態においては、４層の積層構造の場合について説明したが、積層数は、これに限らず必要な回路規模、サイズ、コスト等の観点から決められる。
本発明によれば高密度で半導体チップや部品を内蔵した薄型、積層型の回路モジュールが、簡単な製造工程により作製できる。また、対向するモジュールシート間を組成の異なる接着剤を用いず、同一組成からなる熱可塑性樹脂を溶融させることにより融着して一体化しているので、温度変化、応力等による層間剥離が起こりにくい。よって、高機能ＩＣカード、メモリカードや各種モバイル機器用の回路モジュールを安価に製造できる。
本発明の第１の実施の形態に係る回路モジュールの断面図 本発明の第１の実施の形態に係る回路モジュールの製造方法を説明するフローチャート 図２の主要な処理工程または工程終了後の要部断面図 本発明の第１の実施の形態の別の例に係る回路モジュールの断面図 本発明の第１の実施の形態の別の例に係るモジュールシートの断面図 本発明の第２の実施の形態に係る回路モジュールの断面図 本発明の第２の実施の形態に係る回路モジュールの製造方法の主要な処理工程または工程終了後の要部断面図 本発明の実施の形態３に係る回路モジュールの断面図 本発明の実施の形態３に係る回路モジュールの製造方法を説明するフローチャート 図９の主要な処理工程または工程終了後の要部断面図 従来例に係る回路モジュールの断面図
符号の説明
１００ 半導体チップ
１１０ 部品
１２０ 部品内蔵シート
１３０ 配線パターン
１４０ （半導体チップの）バンプ
１５０ （部品の）突起状電極
１６０ 支持棒
１７０ 第１の被覆シート
１８０ 第２の被覆シート
１９０ 折り畳み部
２００ モジュールシート
２１０ 接続電極
２２０ 接続
２３０ 貫通スルーホール
２４０ 導電性部材
３００ 回路ブロック
３１０ 境界部
９００ 開口部

Claims (13)

  1. 電子部品を埋設した部品内蔵シートを重ね合わせることによって積層化した回路モジュールにおいて、
    前記電子部品の突起状電極が露出するように埋め込まれた回路ブロックを複数有する前記部品内蔵シートと、
    前記部品内蔵シートの前記突起状電極と接続される配線パターンと、
    前記配線パターンを被覆する被覆シートとを備え、
    前記回路ブロックを、前記回路ブロックの境界に沿って折り畳んで積層し、前記部品内蔵シートおよび前記被覆シートを融着して一体化することを特徴とする回路モジュール。
  2. 前記配線パターンと電気的に接続されるシート状の受動素子を搭載することを特徴とする請求項１に記載の回路モジュール。
  3. 前記部品内蔵シート、前記被覆シートが熱可塑性樹脂からなることを特徴とする請求項１または請求項２に記載の回路モジュール。
  4. 積層した前記部品内蔵シートの前記回路ブロック間が、折り畳み部に施された前記配線パターンによって接続されることを特徴とする請求項１から請求項３までのいずれかに記載の回路モジュール。
  5. 積層した前記部品内蔵シートの前記回路ブロック間の前記配線パターンが、前記回路ブロック間を貫通するスルーホールによって電気的に接続されることを特徴とする請求項１から請求項３までのいずれかに記載の回路モジュール。
  6. 前記部品内蔵シートの前記回路ブロック毎に埋め込まれた導電性部材によって、前記配線パターン間が電気的に接続されることを特徴とする請求項１から請求項３までのいずれかに記載の回路モジュール。
  7. 積層した前記部品内蔵シートの最外層上の配線パターンに外部回路と接続するための接続電極を設けたことを特徴とする請求項１から請求項６までのいずれかに記載の回路モジュール。
  8. 電子部品を埋設した部品内蔵シートを重ね合わせることによって積層化した回路モジュールにおいて、
    前記電子部品の突起状電極が露出するように埋め込まれた回路ブロックを複数有する前記部品内蔵シートと、
    前記部品内蔵シートの前記突起状電極と接続される配線パターンと、
    前記配線パターンを被覆する被覆シートとを備え、
    前記部品内蔵シートを、前記回路ブロックの境界で折り畳むことにより積層する工程と、
    積層された前記部品内蔵シートおよび前記被覆シートを熱プレスして互いに融着させて一体化する工程とを
    含むことを特徴とする回路モジュールの製造方法。
  9. シート上に複数の回路ブロック毎に突起状電極が形成された電子部品を載置して熱プレスすることにより、前記シートを仮溶融させて、前記シートに前記突起状電極が露出するように埋め込む部品内蔵シート形成工程と、
    前記部品内蔵シートの前記突起状電極と接続される配線パターンを形成する工程と、
    前記電子部品を埋め込んだ前記部品内蔵シートを被覆シートでラミネートする工程と、
    前記部品内蔵シートを、前記回路ブロックの境界で折り畳むことにより積層する工程と、
    積層された前記部品内蔵シートおよび前記被覆シートを熱プレスして互いに融着させて一体化する工程とを
    含むことを特徴とする回路モジュールの製造方法。
  10. 前記配線パターンと電気的に接続されるシート状の受動素子を形成することを特徴とする請求項８または請求項９に記載の回路モジュールの製造方法。
  11. 前記シート状の受動素子が導電ペーストまたは誘電体の印刷または描画によって形成されることを特徴とする請求項１０に記載の回路モジュールの製造方法。
  12. 前記配線パターンが導電ペーストの印刷によって形成されることを特徴とする請求項８から請求項１１までのいずれかに記載の回路モジュールの製造方法。
  13. 前記回路ブロックの境界線に沿って支持棒を載置し、前記支持棒を支点として折り畳むことを特徴とする請求項８から請求項１２までのいずれかに記載の回路モジュールの製造方法。
JP2004176838A 2004-06-15 2004-06-15 回路モジュールおよび回路モジュールの製造方法 Expired - Fee Related JP4285339B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004176838A JP4285339B2 (ja) 2004-06-15 2004-06-15 回路モジュールおよび回路モジュールの製造方法
US11/147,864 US7375421B2 (en) 2004-06-15 2005-06-08 High density multilayer circuit module
CNB200510076316XA CN100420018C (zh) 2004-06-15 2005-06-15 电路模块以及电路模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004176838A JP4285339B2 (ja) 2004-06-15 2004-06-15 回路モジュールおよび回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2006004988A true JP2006004988A (ja) 2006-01-05
JP4285339B2 JP4285339B2 (ja) 2009-06-24

Family

ID=35459676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004176838A Expired - Fee Related JP4285339B2 (ja) 2004-06-15 2004-06-15 回路モジュールおよび回路モジュールの製造方法

Country Status (3)

Country Link
US (1) US7375421B2 (ja)
JP (1) JP4285339B2 (ja)
CN (1) CN100420018C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7052290B1 (en) * 2005-08-10 2006-05-30 Sony Ericsson Mobile Communications Ab Low profile connector for electronic interface modules
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
TWI365524B (en) * 2007-10-04 2012-06-01 Unimicron Technology Corp Stackable semiconductor device and fabrication method thereof
US8174103B2 (en) * 2008-05-01 2012-05-08 International Business Machines Corporation Enhanced architectural interconnect options enabled with flipped die on a multi-chip package
JP2010225943A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置
KR20120079742A (ko) 2011-01-05 2012-07-13 삼성전자주식회사 폴디드 적층 패키지 및 그 제조방법
US9204547B2 (en) 2013-04-17 2015-12-01 The United States of America as Represented by the Secratary of the Army Non-planar printed circuit board with embedded electronic components
US20150282367A1 (en) * 2014-03-27 2015-10-01 Hans-Joachim Barth Electronic assembly that includes stacked electronic components
US11647678B2 (en) * 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
JP7044007B2 (ja) * 2018-07-31 2022-03-30 株式会社オートネットワーク技術研究所 回路構成体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239695A (ja) 1989-03-13 1990-09-21 Nec Corp 多層プリント配線板
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JP3588230B2 (ja) * 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP3891743B2 (ja) 1999-09-20 2007-03-14 松下電器産業株式会社 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6683377B1 (en) * 2000-05-30 2004-01-27 Amkor Technology, Inc. Multi-stacked memory package
JP2002043513A (ja) 2000-07-31 2002-02-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6672882B2 (en) * 2000-12-01 2004-01-06 Via Technologies, Inc. Socket structure for grid array (GA) packages
JP2002237568A (ja) * 2000-12-28 2002-08-23 Texas Instr Inc <Ti> 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP2004363568A (ja) * 2003-05-09 2004-12-24 Matsushita Electric Ind Co Ltd 回路素子内蔵モジュール
US6940158B2 (en) * 2003-05-30 2005-09-06 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US6862191B1 (en) * 2003-08-19 2005-03-01 Cardiac Pacemakers, Inc. Volumetrically efficient electronic circuit module
JP2005203674A (ja) * 2004-01-19 2005-07-28 Nitto Denko Corp 電子部品内蔵基板の製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
CN100420018C (zh) 2008-09-17
US7375421B2 (en) 2008-05-20
JP4285339B2 (ja) 2009-06-24
CN1722430A (zh) 2006-01-18
US20050275088A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
JP4424351B2 (ja) 立体的電子回路装置の製造方法
JP3407737B2 (ja) 多層基板の製造方法およびその製造方法によって形成される多層基板
US8178191B2 (en) Multilayer wiring board and method of making the same
JP4103549B2 (ja) 多層配線基板の製造方法及び多層配線基板
US7375421B2 (en) High density multilayer circuit module
JP3867593B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2003347748A (ja) 多層配線基板及びその製造方法。
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2006073763A (ja) 多層基板の製造方法
WO2007052584A1 (ja) 積層回路基板の製造方法、回路板およびその製造方法
JP2014107552A (ja) 多層回路基板及びその製作方法
JP2004140018A (ja) 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
JP3951409B2 (ja) Ｉｃカードとその製造法
JP5725152B2 (ja) 電気素子内蔵型多層基板およびその製造方法
JP4285309B2 (ja) 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法
JP4069712B2 (ja) 多層プリント基板
JP5641072B2 (ja) 回路基板
JP2006121005A (ja) プリント基板及びその製造方法
JP2006093439A (ja) 多層基板及びその製造方法
JP2005135995A (ja) 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JPH07312468A (ja) フレキシブル回路基板
JP2005123332A (ja) 回路基板及びその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP4821276B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070209

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees