JP2017183528A - 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法 - Google Patents

薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法 Download PDF

Info

Publication number
JP2017183528A
JP2017183528A JP2016068787A JP2016068787A JP2017183528A JP 2017183528 A JP2017183528 A JP 2017183528A JP 2016068787 A JP2016068787 A JP 2016068787A JP 2016068787 A JP2016068787 A JP 2016068787A JP 2017183528 A JP2017183528 A JP 2017183528A
Authority
JP
Japan
Prior art keywords
thin film
sheet
electronic component
layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016068787A
Other languages
English (en)
Other versions
JP6756134B2 (ja
Inventor
仁 齊田
Hitoshi Saida
仁 齊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016068787A priority Critical patent/JP6756134B2/ja
Priority to US15/467,685 priority patent/US10658200B2/en
Publication of JP2017183528A publication Critical patent/JP2017183528A/ja
Application granted granted Critical
Publication of JP6756134B2 publication Critical patent/JP6756134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】コストの増大を抑制しつつ取り扱い性の向上を図る。【解決手段】薄膜部品シート２０は、導体による導体配線層２１と、導体配線層２１に対して積層された絶縁材料による絶縁層２２と、一対の第１電極層２３１及び第２電極層２３２と、第１電極層２３１及び第２電極層２３２の間に設けられた誘電体層２３３とを有し、絶縁層２２上に離間して配置される複数の薄膜電子部品２３と、を備え、一方側の主面に複数の薄膜電子部品２３における第１電極層２３１の主面が外部に露出した状態で、薄膜部品シートにおける当該主面の平坦面を形成している。【選択図】図１

Description

本発明は、薄膜部品シート、薄膜部品シートを含む電子部品内蔵基板、及び薄膜部品シートの製造方法に関する。
電子部品内蔵基板に用いられる電子部品については、高い性能を維持しながら薄膜化に対する要求があり、種々の検討がなされている（例えば、特許文献１，２）。従来は、取り扱い性や位置決め精度等を考慮し、電子部品内蔵基板を製造する際の基板に対応した形状で電子部品が製造されていた。そして、電子部品を基板に対して取り付けられた後に、パターニング等により所望の形状に加工されていた。
特開２００８−３４４１７号公報 特開２００８−３４４１８号公報
しかしながら、上記の製造方法で製造される電子部品内蔵基板に用いられるシート状の電子部品は、面積が大きいことから歩留まりの向上が困難であると共に、電子部品としての機能が要求されていない部分にも電子部品の材料が用いられるため、コストが増大することが考えられる。一方、電子部品を個別に配置しようとすると位置決め精度に由来する歩留まりの低下が考えられる。
本発明は上記を鑑みてなされたものであり、コストの増大を抑制しつつ取り扱い性の向上が図られた薄膜部品シート、薄膜部品シートを含む電子部品内蔵基板、及び薄膜部品シートの製造方法の提供を目的とする。
上記目的を達成するため、本発明の一形態に係る薄膜部品シートは、導体による配線層と、前記配線層に対して積層された絶縁材料による絶縁層と、一対の電極層と、前記一対の電極層の間に設けられた誘電体層とを有し、前記絶縁層上に離間して配置される複数の薄膜電子部品と、を備える薄膜部品シートであって、一方側の主面に前記複数の薄膜電子部品における一方の電極層の主面が外部に露出した状態で、前記薄膜部品シートにおける当該主面の平坦面を形成していることを特徴とする。
上記の薄膜部品シートによれば、複数の薄膜電子部品が離間して配置されているため、従来用いられるシート状の電子部品と比較して、コストが抑制される。また、絶縁層上に薄膜電子部品をそれぞれ配置することにより、電子部品を個片毎に取り扱う場合と比較して、取り扱い性が向上する。また、薄膜部品シートの一方側の主面に複数の薄膜電子部品における一方の電極層の主面が露出した状態のシートは、比較的に単純な工程で製造することができることからも、製造コストを抑制することが可能となる。
ここで、前記薄膜部品シートの一方側の主面において、前記絶縁層と、前記複数の薄膜電子部品における一方の電極層の主面とにより平坦面が形成されている態様とすることができる。
上記の構成の場合、複数の薄膜電子部品の間が絶縁層により満たされる構成となる。したがって、薄膜電子部品及び導体配線層以外の部分を絶縁層で形成することができ、取り扱い性に優れた薄膜部品シートをより安価に製造することができる。
また、前記絶縁層上に配置されると共に前記複数の薄膜電子部品のうち隣接する薄膜電子部品間に形成された金属層をさらに備え、前記薄膜部品シートの一方側の主面において、前記金属層と、前記複数の薄膜電子部品における一方の電極層の主面とにより平坦面が形成されている態様とすることができる。
上記のように、隣接する薄膜電子部品の間が金属層によって満たされることで、従来は電極層及び誘電体層が設けられていた領域を金属層に置換することができるため、コストの低下が実現される。さらに、隣接する薄膜電子部品の間が金属層によって埋められた薄膜部品シートでは、剛性が高くなり、シートとしての取り扱い性が向上する。
また、前記薄膜電子部品は、厚さ方向に延びる貫通孔を有し、前記貫通孔内には前記絶縁層の前記絶縁材料が満たされている態様とすることができる。貫通孔内に絶縁材料が満たされている態様とすることで、薄膜電子部品と絶縁層との剥離を効果的に抑制でき、前記薄膜部品シートの取り扱い性がさらに向上する。
また、前記薄膜部品シートの一方側の主面において、前記貫通孔内の前記絶縁材料が突出した凸部を有する態様とすることができる。貫通孔内の絶縁材料が突出する態様とすることで、前記薄膜部品シートを電子部品内蔵基板に用いる場合の接着強度がさらに向上する。
厚さ方向に沿って前記薄膜電子部品を貫通しない位置において、前記絶縁層及び前記配線層を貫通すると共に厚さ方向に延びる第２の貫通孔をさらに有する態様とすることができる。第２の貫通孔をさらに有する態様とすることで、薄膜部品シートの位置決め及び固定がさらに容易になる。また、薄膜部品シートの取り扱い時に万が一歪みが生じても、第２の貫通孔によって歪みを吸収することができるため、薄膜部品シートの取り扱い性がさらに向上する。
また、本発明の一形態に係る電子部品内蔵基板は、上記の薄膜部品シートと、前記薄膜部品シートに対して積層された配線層と、を備えることを特徴とする。
上記の電子部品内蔵基板では、複数の薄膜電子部品が離間して配置された薄膜部品シートが用いられているため、従来用いられるシート状の電子部品と比較して、電子部品内蔵基板の製造コストが抑制される。また、絶縁層上に薄膜電子部品をそれぞれ配置することにより、電子部品を個片毎に取り扱う場合と比較して、取り扱い性が向上する。また、薄膜部品シートの一方側の主面に複数の薄膜電子部品における一方の電極層の主面が露出した状態のシートは、比較的に単純な工程で製造することができ、製造コストをさらに抑制することが可能となる。
また、本発明の一形態に係る薄膜部品シートの製造方法は、導体による配線層と、前記配線層に対して積層された絶縁材料による絶縁層と、一対の電極層と、前記一対の電極層の間に設けられた誘電体層とを有し、前記絶縁層上に離間して配置される複数の薄膜電子部品と、を備える薄膜部品シートの製造方法であって、前記複数の薄膜電子部品が貼り付けられたキャリアシートを準備する薄膜電子部品準備工程と、前記配線層と前記絶縁層とが積層された配線構造体の絶縁層に対して、前記薄膜電子部品が貼り付けられたキャリアシートを押し付けることで、前記電子部品を前記絶縁層に対して埋め込むと共に、前記薄膜部品シートの一方側の主面の平坦面を形成する薄膜電子部品埋め込み工程と、前記キャリアシートを除去し、前記薄膜部品シートの一方側の主面において、前記複数の薄膜電子部品における一方の電極層の主面を外部に露出されるシート除去工程と、を有することを特徴とする。
上記の薄膜部品シートの製造方法によれば、複数の薄膜電子部品が離間して配置されている薄膜部品シートを製造することができる。したがって、従来用いられるシート状の電子部品と比較して、製造に係るコストを抑制して薄膜部品シートを製造することができる。また、絶縁層上に薄膜電子部品をそれぞれ配置することにより、電子部品を個片毎に取り扱う場合と比較して、取り扱い性が向上した薄膜部品シートを製造することができる。さらに、薄膜部品シートの一方側の主面に複数の薄膜電子部品における一方の電極層の主面が露出した状態のシートは、上記のように比較的に単純な工程で製造することができることからも、製造コストを抑制することが可能となる。
ここで、前記薄膜電子部品埋め込み工程において、前記配線構造体に設けられた貫通孔と、前記キャリアシートに設けられた貫通孔とに対してピンを挿通することで、前記配線構造体と前記キャリアシートとの位置決めを行う態様とすることができる。
上記のように、ピンを利用して位置決めを行うことで、配線構造体とキャリアシートとの位置決めを簡便に行うことができ、製造コストをさらに抑制することができる。
前記薄膜電子部品準備工程において、前記薄膜電子部品に設けられた貫通孔と、前記キャリアシートに設けられた貫通孔とに対してピンを挿通することで、前記薄膜電子部品と前記キャリアシートとの位置決めを行う態様とすることができる。
上記のように、ピンを利用して位置決めを行うことで、薄膜電子部品とキャリアシートとの位置決めを簡便に行うことができ、製造コストをさらに抑制することができる。
前記薄膜電子部品準備工程において、前記複数の薄膜電子部品と、前記複数の薄膜電子部品の間に設けられた金属層と、が貼り付けられたキャリアシートを準備し、前記薄膜電子部品埋め込み工程において、前記配線層と前記絶縁層とが積層された配線構造体の絶縁層に対して、前記薄膜電子部品及び前記金属層が貼り付けられたキャリアシートを押し付けることで、前記電子部品を前記絶縁層に対して埋め込むと共に、前記薄膜部品シートの一方側の主面の平坦面を形成する態様とすることができる。
上記のように、隣接する薄膜電子部品の間に金属層を配置することで、従来は電極層及び誘電体層が設けられていた領域を金属層に置換した薄膜部品シートを製造することができるため、コストの低下が実現される。さらに、隣接する薄膜電子部品の間が金属層によって埋められた薄膜部品シートでは剛性が高くることから、より取り扱い性が向上した薄膜部品シートを製造することができる。
前記薄膜電子部品準備工程において、ジグ板上に貼り付け位置に対応して配置された薄膜電子部品を磁石により保持した状態で、前記薄膜電子部品に対してキャリアシートを貼り付ける態様とすることができる。
上記のように磁石を用いて薄膜電子部品とキャリアシートとの位置決めを行うことで、ピンを使わなくても位置決めを行うことができる工程が増し、例えば、位置決め用の貫通孔を用いずに位置決めを行うことも可能となる。この場合、よりコンパクトな薄膜電子部品を用いて薄膜部品シートを製造することが可能となる。
本発明によれば、コストの増大を抑制しつつ取り扱い性の向上が図られた薄膜部品シート、薄膜部品シートを含む電子部品内蔵基板、及び薄膜部品シートの製造方法が提供される。
本発明の一実施形態に係る電子部品内蔵基板を用いた基板実装構造の概略断面図である。 本発明の一実施形態に係る薄膜部品シートの概略断面図である。 薄膜部品シートの製造方法（第１の方法）を説明する図である。 薄膜部品シートの製造方法（第２の方法）を説明する図である。 薄膜部品シートの製造方法（第２の方法）を説明する図である。 薄膜部品シートの製造方法（第３の方法）を説明する図である。 薄膜部品シートの製造方法（第４の方法）を説明する図である。 電子部品内蔵基板の製造方法の一部を説明する図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
（基板実装構造）
図１は、本発明の実施形態に係る電子部品内蔵基板を含む基板実装構造を説明する概略構成図である。図１に示す基板実装構造は、通信端末、ヘルスケア機器等の電子機器に使用されるものである。
図１に示すように、基板実装構造１は、薄膜電子部品を内蔵する電子部品内蔵基板２と、電子部品内蔵基板２の主面上に実装された電子部品３と、を含む。電子部品内蔵基板２についての詳細は後述するが、薄膜電子部品及び配線層を有する基板である。また、電子部品３は、電子部品内蔵基板２に対して、導電材料を含むバンプ４を介してフリップチップ実装されている。電子部品３としては、例えばＩＣチップ等の半導体チップを用いることができるが、特に限定されない。図１に示す基板実装構造１の場合には、電子部品３として能動部品を用い、電子部品内蔵基板２内の薄膜電子部品として受動部品を用いる構成とすることができる。
（電子部品内蔵基板及び薄膜部品シート）
電子部品内蔵基板２は、コア基板１０と、コア基板１０の一方側の主面上に積層された薄膜部品シート２０と、薄膜部品シート２０の主面上に形成された配線層３０と、コア基板１０の他方側の主面上に積層された配線層４０と、配線層３０，４０を接続するスルーホールビア５０を含んでいる。このうち、第１電子部品は、薄膜部品シート２０に含まれる。
コア基板１０としては、絶縁性の材料を適宜用いることができる。コア基板１０として好適に用いられる材料としては、絶縁性を有し且つシート状又はフィルム状に成形可能なものであれば特に限定されず、例えばシリコン基板、ガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂等の有機基板等公知の材料を用いることができる。コア基板１０は、例えば、ＲＣＣ（Resin Coated Cupper）構造を有していてもよい。なお、コア基板１０として、例えば銅箔等から構成された導体層を用いることもできる。
コア基板１０と薄膜部品シート２０との間には、接着層を設けてもよい。接着層としては、コア基板１０に対して薄膜部品シート２０を固定することが可能な構成であれば特に限定されないが、例えば、熱硬化前の樹脂（プリプレグ、フィラー含有複合材等）、粘着剤（接着剤付シート、金属粉入りペースト等）等を用いることができる。なお、コア基板１０と薄膜部品シート２０との間に別途導体層及び絶縁層により形成された配線層が設けられていてもよい。
薄膜部品シート２０は、本実施形態ではコア基板１０上に積層され、導体配線層２１（配線層）と、絶縁層２２と、薄膜電子部品２３と、を有する。図１に示す薄膜部品シート２０は、厚さが略均一のシート状を呈していて、一方の主面（コア基板１０側の主面）に導体配線層２１が露出していると共に、他方の主面（配線層３０側の主面）に薄膜電子部品２３の一方側の電極層（第１電極層２３１）が露出している。
薄膜部品シート２０の導体配線層２１は、導体をパターニングすることで形成することができる。導体の材料は特に限定されないが、主成分としてニッケル（Ｎｉ）や銅（Ｃｕ）を含有する合金等を用いることができる。なお、「主成分」であるとは、当該成分の占める割合が５０質量％以上であることをいう。
薄膜部品シート２０に設けられる薄膜電子部品２３の構成及び機能は特に限定されないが、本実施形態では、薄膜電子部品２３が一対の電極層（第１電極層２３１及び第２電極層２３２）と電極層間に設けられた誘電体層２３３とを有し、薄膜キャパシタとして機能する場合について説明する。
薄膜電子部品２３が薄膜キャパシタとして機能する場合、第１電極層２３１及び第２電極層２３２の材料としては、主成分がニッケル（Ｎｉ）、銅（Ｃｕ）、白金（Ｐｔ）、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられる。ただし、第１電極層２３１及び第２電極層２３２の材料は、導電性材料であれば特に限定されない。本実施形態では、第１電極層２３１がニッケルを主成分とすると共に、第２電極層２３２が銅を主成分とする場合について説明する。なお、「主成分」であるとは、当該成分の占める割合が５０質量％以上であることをいう。また、第１電極層２３１及び第２電極層２３２の態様としては、合金や金属間化合物を形成する場合のほか、二種以上からなる積層構造体である場合も含む。例えば、Ｎｉ薄膜上にＣｕ薄膜を設けた二層構造として電極層を形成してもよい。また、第１電極層２３１及び／又は第２電極層２３２として純Ｎｉを使用する場合、そのＮｉの純度は９９．９９％以上が好ましい。さらに、Ｎｉを含有する合金の場合、Ｎｉ以外の金属として含まれる金属は、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、銀（Ａｇ）、銅（Ｃｕ）からなる群より選ばれる少なくとも一種とすれば好適である。
また、誘電体層２３３は、ペロブスカイト系の誘電体材料から構成される。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ＸＳｒＸ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ＸＣａＸ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒＸＴｉ１−Ｘ）Ｏ３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料等が含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料において、ＡサイトとＢサイト比は、通常整数比であるが、特性向上のために意図的に整数比からずらしても良い。なお、誘電体層２３３の特性制御のため、誘電体層２３３に適宜、副成分として添加物質が含有されていてもよい。
導体配線層２１と薄膜電子部品２３との間には絶縁層２２が形成される。絶縁層の材料は絶縁材料であれば特に限定されないが、例えば、樹脂（ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂等）を主成分として用いることができる。絶縁層２２の内部には絶縁性あるいは高電気抵抗のフィラーを混入させてもよい。これにより絶縁層２２の機械的強度を高めることができる。絶縁層２２は、導体配線層２１と薄膜電子部品２３との間だけでなく、隣接する２つの薄膜電子部品２３の隙間を埋めるようにも配置される。
薄膜電子部品２３は、一方側の第１電極層２３１が薄膜部品シート２０の表面に露出すると共に薄膜部品シート２０の一方側の主面に露出する他の材料と共に平坦面を形成する。図１に示す薄膜部品シート２０の場合、第１電極層２３１の図示上方側の主面２３１ａと、絶縁層２２の図示上方側の端面２２ａとの高さ方向の位置が略同一となるように形成されている。この結果、薄膜部品シート２０の図示上方側の主面２０１は平坦面となっている。
また、薄膜部品シート２０においては、図示下方側の主面２０２には導体配線層２１の一方側（図示下方側）の主面２１ｂと、絶縁層２２の図示下方側の端面２２ｂとの高さ方向の位置が略同一となるように形成されている。この結果、薄膜部品シート２０の図示上方側の主面２０２は平坦面となっている。
なお、図１に示す薄膜部品シート２０と異なる構成を有する薄膜部品シート２０Ａを図２に示す。薄膜部品シート２０Ａは、導体配線層２１、絶縁層２２、及び薄膜電子部品２３を有する点は薄膜部品シート２０と同様であるが、導体配線層２１が絶縁層２２内に形成されている点が薄膜部品シート２０と相違する。このように、導体配線層２１の配置は適宜変更することができる。図２の薄膜部品シート２０Ａのように、導体配線層２１が絶縁層２２内に形成されている場合、薄膜部品シート２０Ａにおいて薄膜電子部品２３が露出する側の主面２０１とは逆側の主面２０２は、絶縁層２２によって形成される。
なお、薄膜部品シート２０において薄膜電子部品２３が露出する側の主面２０１には、絶縁層２２ではなく他の層が露出する場合もある。他の層としては、例えば、金属層が用いられる場合がある。この点については後述する。いずれにしろ、一方側の主面には薄膜電子部品２３の電極層が露出し、電極層の露出面が主面における平坦面の一部を形成している点は共通する。
図１に戻り、電子部品内蔵基板２の配線層３０，４０及びスルーホールビア５０について説明する。配線層３０は、薄膜部品シート２０の図示上方に配置し、導電性材料から形成される複数の導体層３１と、絶縁性材料から形成される複数の絶縁層３２とが交互に積層されると共に、複数の導体層３１間を電気的に接続するための導電性材料からなるビア３３が複数形成されている。最上方のビア３３の端部には導体層３１と同様に導電性材料から形成された端子部３４が配置され、端子部３４上にバンプ４が形成される。
配線層４０は、コア基板１０の図示下方（薄膜部品シート２０が積層される側とは逆側）に配置し、導電性材料から形成される複数の導体層４１と、絶縁性材料から形成される複数の絶縁層４２とが交互に積層されると共に、複数の導体層４１間を電気的に接続するための導電性材料からなるビア４３が複数形成されている。最上方のビア４３の端部には導体層４１と同様に導電性材料から形成された端子部４４が配置される。
また、スルーホールビア５０は、コア基板１０及び薄膜部品シート２０を貫通すると共に、上部の配線層３０と下部の配線層４０とを接続している。スルーホールビア５０の一部は配線層３０の絶縁層３２の一部及び配線層４０の絶縁層４２の一部も貫通し、配線層３０のビア３３及び配線層４０のビア４３と電気的に接続している。
なお、配線層３０及び配線層４０の構造は、電子部品内蔵基板２に要求される仕様等に応じて適宜変更される。また、電子部品内蔵基板２に要求される仕様等に応じて、配線層３０における導体層３１及び絶縁層３２の積層数、配線層４０における導体層４１及び絶縁層４２の積層数も適宜変更される。
上記の電子部品内蔵基板２は、厚みが２０μｍ〜１．５ｍｍ程度であり。また、コア基板１０の厚みは特に限定されないが、例えば１μｍ〜１ｍｍ程度とすることができる。なお、コア基板１０がＲＣＣ構造である場合、銅箔の厚みは５μｍ〜２５０μｍ程度であってもよい。コア基板１０を導体層とする場合も、その厚みを５μｍ〜２５０μｍ程度とすることができる。また、コア基板１０上の薄膜部品シート２０の厚みは特に限定されないが、例えば５μｍ〜１ｍｍ程度とすることができる。また、薄膜部品シート２０に搭載される薄膜電子部品２３は、厚みが５μｍ〜２００μｍ程度であり、第１電極層２３１、第２電極層２３２の厚みがそれぞれ２μｍ〜５０μｍ程度であり、誘電体層２３３の厚みが１μｍ〜１００μｍ程度とすることができる。
本実施形態の第２電極層２３２は図１及び図２に示すようにパターニングされているが、このようなパターニングは第１電極層２３１の側に行ってもよく、両方の電極層に行ってもよい。いずれの態様においても、パターニングにおける電極層の部分的な除去は、誘電体層２３３を介して反対側の電極層において電極層が除去されていない部分において行われることが好ましい。このような構造によって、薄膜電子部品２３及び薄膜部品シート２０の機械的強度を高め、取り回しをある程度は向上させられる。しかし、上記のように、薄膜部品シート２０は、薄膜電子部品２３の厚みが非常に薄く、所謂「薄膜電子部品」を取り扱うシートである。このような薄膜電子部品は、フレキシブル性を有し且つ折れ曲がりが可能ある一方、その薄さから取り扱い性に依然として課題がある。
従来は、電子部品内蔵基板２に薄膜電子部品を内蔵させる場合には、製造時の基板の大きさに対応した大きさを有するシート状の薄膜電子部品を製造し、これを基板に貼付した後、パターニング等によって電子部品として使用する領域を他の領域と区画することで電子部品として機能する領域を確定する方法を用いて製造していた。しかし、この方法を採用すると、電子部品として使用する領域以外にも電極層や誘電体層等の電子部品材料が用いられる。したがって、電子部品内蔵基板としてのコストが上昇することが考えられる。一方、電子部品として使用する領域に対応した電子部品の個片を予め準備することは可能であるものの、上記のように取り扱いが困難であるため、特に個片を基板上の決められた位置に対して正確に配置することが困難であった。電子部品を正確に配置できない場合、他の導体層等との電気的接続を確実に行うことができないため、歩留まりの低下が懸念される。したがって、個片化した電子部品を基板上の特定の位置に貼り付ける方法も現実的ではなかった。
これに対して、本実施形態に係る電子部品内蔵基板２に用いられる薄膜部品シート２０は、上記の問題を解決するものであり、コストを抑制しつつ且つ取り扱い性にも優れる。また、薄膜部品シート２０では、薄膜電子部品２３が予め特定の位置に配置されているため、電子部品内蔵基板の製造時には、薄膜部品シート２０単位での位置合わせをすればよく、電子部品を個別に位置決めすることが不要となる。したがって、電子部品の位置決めを適切に行うことができることから、歩留まりの低下を防ぐことができるシートである。
（薄膜部品シートの製造方法）
次に、薄膜部品シートの製造方法について、図３〜図７を参照しながら説明する。薄膜部品シートの製造方法は、概略、複数の薄膜電子部品が貼り付けられたキャリアシートを準備する薄膜電子部品準備工程と、配線層と絶縁層とが積層された配線構造体の絶縁層に対して、薄膜電子部品が貼り付けられたキャリアシートを押し付けることで、薄膜電子部品を絶縁層に対して埋め込むと共に、薄膜部品シートの一方側の主面の平坦面を形成する薄膜電子部品埋め込み工程と、キャリアシートを除去し、薄膜部品シートの一方側の主面において、複数の薄膜電子部品における一方の電極層の主面を外部に露出されるシート除去工程と、を含む。ただし、薄膜部品シートの製造方法は適宜変更することができる。また、製造方法が異なることにより、薄膜部品シートの構造も異なる部分が生じる。以下、薄膜部品シートの４つの製造方法について順に説明すると共に、それぞれの製造方法によって作成される薄膜部品シートの構造上の特徴についても説明する。
（薄膜部品シートの製造方法：第１の方法）
図３は薄膜部品シートに係る第１の製造方法を説明する図である。第１の製造方法では、キャリアシート、ジグ板及びピンを用いて電子部品の位置決めを行う特徴を有する。また、第１の製造方法では、ピンを用いて電子部品の位置決めを行うため、電子部品にはピンを利用した位置決めが可能な貫通孔がそれぞれ電子部品の厚さ方向に沿って設けられる。
まず、図３（Ａ）に示すように、ジグ板５１に対して固定されたキャリアシート５２上に薄膜電子部品２３をそれぞれ載置する。薄膜電子部品２３の個片は予め準備される。すなわち、一対の第１電極層２３１及び第２電極層２３２の間に誘電体層２３３が設けられ、さらに、所望の大きさに切断された個片が準備されている。
キャリアシート５２は、電子部品の位置決め及び貼付に用いられるシート状の材料であり、例えばＰＥＴフィルム等を用いることができる。また、キャリアシート５２の表面には、仮貼り材としての発泡樹脂層５３が予め設けられていて、薄膜電子部品２３は、発泡樹脂層５３に対して貼付される。この段階では、キャリアシート５２と発泡樹脂層５３とは互いに接合した状態である。なお、発泡樹脂層５３に代えて、グルー層又は脂肪酸グリセリドの様なホットメルト接着材層等が設けられていてもよい。すなわち、キャリアシート５２に対して薄膜電子部品２３が接合可能でありつつ、熱等の何らかの刺激によって両者を分離が可能な構成であれば、発泡樹脂層５３等を備えていなくてもよい。
ジグ板５１、キャリアシート５２及び発泡樹脂層５３には、それぞれ厚さ方向に延びる貫通孔５１１，５２１，５３１及び貫通孔５１２，５２２，５３２が設けられていて、これらを貫通する複数のピン６１，６２が貫通孔に対して挿通されている。貫通孔５１１，５２１，５３１及び貫通孔５１２，５２２，５３２はそれぞれ連通している。ピン６１は、ジグ板５１、キャリアシート５２（及びキャリアシート５２に接合された発泡樹脂層５３）の位置合わせを行うために用いられている。一方、ピン６２は、ジグ板５１、キャリアシート５２（及びキャリアシート５２に接合された発泡樹脂層５３）の位置合わせだけでなく、発泡樹脂層５３上に載置される薄膜電子部品２３の位置決めを行うために用いられている。第１の製造方法に用いられる薄膜電子部品２３には、第１電極層２３１、第２電極層２３２及び誘電体層２３３を貫通し厚さ方向に延びる貫通孔２３４が予め設けられている。薄膜電子部品２３において貫通孔２３４を設ける位置はピン６２の配置に応じて決められ、レーザ加工、メカニカルドリリング加工、又は、ウェットブラスト加工等によって所望の位置に形成される。
ピン６１，６２によってジグ板５１に対して位置決めされたキャリアシート５２（及びキャリアシート５２に接合された発泡樹脂層５３）に対して、ピン６２を利用して薄膜電子部品２３の位置決めを行う。そして、薄膜電子部品２３をキャリアシート５２上の発泡樹脂層５３に対して貼付することで、薄膜電子部品２３、キャリアシート５２及び発泡樹脂層５３が一体となる。なお、この際には薄膜電子部品２３は、薄膜部品シート２０の主面を構成する側の第１電極層２３１が発泡樹脂層５３に対して接合するように貼付される。
なお、複数の薄膜電子部品２３は所定の間隔を設けて離間して配置されるが、薄膜電子部品２３同士の間隔は、薄膜電子部品２３の間で切断を行うか否かによって異なる。切断を行う場合は、薄膜電子部品２３同士の間隔を８０μｍ〜１２０μｍとすることが好ましい。この間隔であれば薄膜電子部品２３を損なうことなく切断を行うことができる。切断を行わない場合は、５μｍ〜８μｍ程度の間隔を設けるだけでよい。この程度の間隔を設けることにより、薄膜電子部品２３の間の短絡を防止することができる。加工時の安全の観点から薄膜電子部品２３同士の間隔を広げようとする場合も、薄膜部品シート２０の厚みの２倍程度、すなわち最大でも２ｍｍ程度の間隔に抑えることが好ましい。薄膜部品シート２０の厚みの２倍を超えた場合、薄膜部品シート２０の取り回しが困難となる傾向がある。
次に、図３（Ｂ）に示すように、発泡樹脂層５３を介して薄膜電子部品２３が貼り付けられたキャリアシート５２をジグ板５１及びピン６１，６２から取り外し、上下方向を逆転する。ピン６１，６２を取り外した後のキャリアシート５２及び発泡樹脂層５３には、薄膜電子部品２３の貫通孔２３４とは別にキャリアシート５２及び発泡樹脂層５３を連通する貫通孔５２１，５３１と、薄膜電子部品２３の貫通孔２３４と連通する貫通孔５２２，５３２と、が形成されている。図３（Ｂ）に示すように、上下方向を逆転した後は、薄膜電子部品２３の第２電極層２３２が下部で露出した状態となる。
次に、図３（Ｃ）に示すように、発泡樹脂層５３を介して薄膜電子部品２３が貼り付けられたキャリアシート５２を導体配線層２１及び絶縁層２２から形成された配線構造体２５に対して押し付けることで、薄膜電子部品２３を絶縁層２２に対して埋め込む。配線構造体２５は、所謂ビルドアップフィルムであり、予め導体配線層２１と絶縁層２２とが一体化されたものであり、公知の方法により製造することができる。薄膜電子部品２３の第１電極層２３１、第２電極層２３２の厚みがそれぞれ２μｍ〜５０μｍ程度である場合、導体配線層２１の厚みは５μｍ〜３０μｍであることが好ましい。導体配線層２１の厚みを薄膜電子部品２３の各電極層の厚みとほぼ同程度とすることで、電気特性を薄膜電子部品２３の電極層とほぼ同等とすることができると同時に、薄膜部品シート２０に十分な強度を与えることができる。なお、導体配線層２１はパターニングして用いることができる。
配線構造体２５には、貫通孔２５１（第２の貫通孔）が設けられている。また、薄膜電子部品２３を絶縁層２２に埋め込むために用いるプレス板５４には、ピン６３が取り付けられていて、ピン６３に対してキャリアシート５２及び発泡樹脂層５３の貫通孔５２１，５３１が挿通されるように、キャリアシート５２がプレス板５４に対して取り付けられる。その状態で、ピン６３が配線構造体２５の貫通孔２５１に対して挿通されるように、キャリアシート５２が取り付けられたプレス板５４と、配線構造体２５とを組み合わせる。このとき、薄膜電子部品２３の第２電極層２３２が配線構造体２５の絶縁層２２と対面した状態で薄膜電子部品２３は絶縁層２２に埋め込まれる。そして、配線構造体２５の厚さが薄膜部品シートの所望の厚さとなるまでプレス板５４によりプレスすることで、薄膜電子部品２３と配線構造体２５とが一体化される。なお、プレス板５４によるプレスの条件は、絶縁層２２の材料や薄膜電子部品２３の材料等によって適宜変更することができる。また、減圧又は加熱等を加えてもよい。
最後に、プレス板５４及びピン６３を取り除いた後、加熱等を利用して発泡樹脂層５３を発泡させることで、キャリアシート５２及び発泡樹脂層５３から薄膜電子部品２３を剥がす。その結果、図３（Ｄ）に示すような薄膜部品シート２０Ｂが得られる。薄膜部品シート２０Ｂでは、薄膜電子部品２３の第２電極層２３２が内部に埋め込まれると共に、第１電極層２３１が外部に露出する。また、薄膜部品シート２０Ｂでは、プレス板５４によるプレスの結果、絶縁層２２の上側の端面２２ａと薄膜電子部品２３の第１電極層２３１の上側の主面２３１ａとが連続した平坦面が形成される。
上記の第１の方法により製造される薄膜部品シート２０Ｂは、以下の特徴を有する。すなわち、上述したように、ピン６２を利用してキャリアシート５２及び発泡樹脂層５３と薄膜電子部品２３との位置決めを行うため、薄膜電子部品２３には貫通孔２３４が形成される。この貫通孔２３４は、配線構造体２５と組み合わせる際には図３（Ｃ）に示すように絶縁層２２と対向した状態で埋め込まれるため、貫通孔２３４内にも絶縁層２２の絶縁材料が入り込み、さらに、貫通孔２３４よりも上方、すなわち、キャリアシート５２の貫通孔５２２及び発泡樹脂層５３の貫通孔５３２にも到達し得る。したがって、キャリアシート５２及び発泡樹脂層５３を取り外した後には、薄膜電子部品２３に設けられた貫通孔２３４から絶縁材料が突出する凸部２２１が形成される場合がある。このように、貫通孔２３４内に絶縁材料が満たされている態様であると、薄膜電子部品２３と絶縁層２２との剥離を効果的に抑制でき、薄膜部品シート２０Ｂとしての取り扱い性がさらに向上する。なお、凸部２２１は貫通孔２３４に形成されない場合もあるが、薄膜電子部品２３を絶縁層２２に対して埋め込む際には、貫通孔２３４内は絶縁層２２の絶縁材料で満たされていることが好ましいことから、凸部２２１が併せて形成される可能性が高いと考えられる。このように、貫通孔２３４内の絶縁材料が突出した凸部２２１が形成されることによって、薄膜部品シート２０Ｂを電子部品内蔵基板に用いる場合の接着強度がさらに向上する。
なお、薄膜電子部品２３（第２電極層２３２）と導体配線層２１との対向部分における絶縁層２２の厚みは、５μｍ〜４０μｍとすることができる。このように絶縁層２２の厚みを薄膜電子部品２３の各電極層の厚みとほぼ同程度とすることで、薄膜部品シート２０の取り回し時に絶縁層２２に生じやすいせん断力を各電極層で吸収することがより容易になり、薄膜部品シート２０に十分な強度を与えることができる。
また、第１の方法では、薄膜電子部品２３を含むキャリアシート５２と配線構造体２５との一体化の際にもピン６３を用いて位置決めが行われる。したがって、第１の方法により製造される薄膜部品シート２０Ｂには、ピン６３が挿通されていた貫通孔２５１（第２の貫通孔）が残存する。薄膜部品シート２０Ｂが貫通孔２５１を有することによって、薄膜部品シート２０Ｂの位置決め及び固定がさらに容易になる。また、薄膜部品シート２０Ｂの取り扱い時に万が一歪みが生じても、貫通孔２５１によって歪みを吸収することができるため、薄膜部品シート２０Ｂの取り扱い性がさらに向上する。
このように、第１の方法によれば、薄膜部品シートの製造の際の電子部品の位置決めをジグ板５１及びプレス板５４に設けられたピン６１，６２，６３を利用して行うことができるため、位置決めを適切に且つ容易に行うことができる。また、第１の方法により製造された薄膜部品シート２０Ｂでは、薄膜電子部品２３及び導体配線層２１以外の部分を絶縁層２２で形成することができるため、電子部品に係る位置決め精度の高い薄膜部品シートをより安価に製造することができる。
（薄膜部品シートの製造方法：第２の方法）
図４及び図５は、薄膜部品シートに係る第２の製造方法を説明する図である。第２の製造方法では、個片化された電子部品を製造する方法が第１の製造方法と異なる。すなわち、第１の製造方法では、個片化された電子部品をキャリアシートに対して貼付していたが、第２の製造方法では、サポート板上で電子部品となる各層を積層した後に、サポート板ごと個片に分割することで、個片の電子部品を製造している。サポート板は、特に限定されないが、例えば、ガラス板や樹脂材料等を用いることができる。
まず、図４（Ａ）に示すように、サポート板５５上に、発泡樹脂層５３を介して、第１電極層２３１、誘電体層２３３、第２電極層２３２をこの順に積層する。ここでは、第１電極層２３１が発泡樹脂層５３のすぐ上に積層され、最上位に第２電極層２３２が積層される。なお、第２の製造方法により薄膜部品シートを製造する場合には、第１電極層２３１及び第２電極層２３２の少なくとも一方は磁性体である必要がある。
次に、図４（Ｂ）に示すように、第２電極層２３２に対してパターニングを施すことで、第２電極層２３２上に所望のパターンを形成する。
次に、図４（Ｃ）に示すように、第２電極層２３２、誘電体層２３３、第１電極層２３１を貫通する貫通孔２３４、発泡樹脂層５３の貫通孔５３３、及び、サポート板５５の貫通孔５５３をレーザ加工、メカニカルドリリング加工、又は、ウェットブラスト加工等によって形成する。貫通孔２３４、５３３、５５３は連続する貫通孔である。貫通孔２３４、５３３、５５３を設ける位置は、薄膜部品シートにおける電子部品の位置に応じて設定される。
次に、図４（Ｄ）に示すように、サポート板５５及び薄膜電子部品２３を個片に分割する。個片に分割する方法は特に限定されないが、例えば、ダイシングを利用することができる。
この結果、図４（Ｅ）に示すように、個片の薄膜電子部品２３がそれぞれ薄膜電子部品２３に対応した形状を有するサポート板５５及び発泡樹脂層５３上に積層された、サポート板５５付き薄膜電子部品２３が形成される。上記の方法で製造されるサポート板５５付き薄膜電子部品２３は、薄膜電子部品２３の個片を単体で取り扱う場合と比較して、サポート板５５により剛性が保たれるため、取り扱い性に優れる。そのため、個片単位での操作が可能となる。
次に、図５（Ａ）に示すように、サポート板５５付き薄膜電子部品２３を位置合わせ用ジグ板５６に対して取り付ける。位置合わせ用ジグ板５６は、電子部品内蔵基板に対応した広さを有すると共に、一方側の主面に、電子部品内蔵基板における薄膜電子部品２３の取り付け位置に対応した位置に、薄膜電子部品２３の高さに対応した深さの凹部５６１を有している。また、凹部５６１が設けられる側の主面とは逆側の主面には、凹部５６１と対向する位置に複数の凹部５６２が設けられる。
さらに、位置合わせ用ジグ板５６の凹部５６１内には、位置合わせ用ジグ板５６を貫通する貫通孔５６３が設けられて、位置合わせ用のピン６４が挿入される。また、凹部５６１と異なる位置にも位置合わせ用の凹部５６４が設けられる。
上記の位置合わせ用ジグ板５６に対して、サポート板５５付き薄膜電子部品２３が取り付けられる。具体的には、ピン６４がサポート板５５付き薄膜電子部品２３の貫通孔２３４、５３３、５５３を貫通するように、サポート板５５付き薄膜電子部品２３の薄膜電子部品２３が凹部５６１と対向する状態で取り付けられる。凹部５６１と薄膜電子部品２３との間のクリアランスを考慮して、凹部５６１を薄膜電子部品２３よりも多少大きくしたとしても、ピン６４がサポート板５５付き薄膜電子部品２３の位置決めを行うので、位置合わせ用ジグ板５６に対して薄膜電子部品２３を所望の位置に精度よく配置することができる。
次に、図５（Ｂ）に示すように、逆側の面の凹部５６２に磁石６５を取り付けた後、発泡樹脂層５３の発泡を利用して、サポート板５５及び発泡樹脂層５３から薄膜電子部品２３を取り外す。薄膜電子部品２３の第１電極層２３１及び／又は第２電極層２３２と磁石６５とが磁力により引き付けあった状態で、サポート板５５及び発泡樹脂層５３が取り外されるため、取り外しに伴って生じる薄膜電子部品２３の位置ずれを防ぐことができる。このため、第１電極層２３１及び／又は第２電極層２３２と磁石６５との引き付けあう力が大きくなるように各材料を選択することが好ましい。
その後、図５（Ｃ）に示すように、位置合わせ用ジグ板５６からピン６４を外す。ここでも、薄膜電子部品２３の第１電極層２３１及び／又は第２電極層２３２と磁石６５との間に磁力による引き付けの力が生じているため、ピン６４を外しても薄膜電子部品２３の位置を保持することができる。このように、磁石６５を用いることで、薄膜電子部品２３の位置を好適に保持することができる。
次に、図５（Ｄ）に示すように、薄膜電子部品２３の上方に発泡樹脂層５３及びキャリアシート５２を積層する。このとき、位置合わせ用ジグ板５６の凹部５６４に対してピン６６を挿入した状態で、発泡樹脂層５３の貫通孔５３１及びキャリアシート５２の貫通孔５２１に対してピン６６が挿通されるように発泡樹脂層５３及びキャリアシート５２を積層することで、薄膜電子部品２３に対する発泡樹脂層５３及びキャリアシート５２の位置合わせを行うことができる。キャリアシート５２と発泡樹脂層５３との間、及び、発泡樹脂層５３と薄膜電子部品２３との間を互いに接合させることで、これらを一体化する。
次に、位置合わせ用ジグ板５６及びピン６６を取り外すことで、図５（Ｅ）に示すように、発泡樹脂層５３を介して薄膜電子部品２３が貼り付けられたキャリアシート５２が得られる。このとき、薄膜電子部品２３の第２電極層２３２が下部で露出した状態となる。
次に、図５（Ｆ）に示すように、発泡樹脂層５３を介して薄膜電子部品２３が貼り付けられたキャリアシート５２を導体配線層２１及び絶縁層２２から形成された配線構造体２５に対して押し付けることで、薄膜電子部品２３を絶縁層２２に対して埋め込む。この点は、第１の製造方法と同様である。すなわち、薄膜電子部品２３を絶縁層２２に埋め込むために用いるプレス板５４に設けられたピン６３に対して、キャリアシート５２及び発泡樹脂層５３の貫通孔５２１，５３１が挿通されるように、キャリアシート５２がプレス板５４に対して取り付けられる。その状態で、ピン６３が配線構造体２５の貫通孔２５１に対して挿通されるように、キャリアシート５２が取り付けられたプレス板５４と、配線構造体２５とを組み合わせる。この結果、薄膜電子部品２３の第２電極層２３２が配線構造体２５の絶縁層２２と対面した状態で薄膜電子部品２３は絶縁層２２に埋め込まれ、配線構造体２５の厚さが薄膜部品シートの所望の厚さとなるまでプレス板５４によりプレスすることで、薄膜電子部品２３と配線構造体２５とが一体化される。なお、プレス板５４によるプレスの条件は、絶縁層２２の材料や薄膜電子部品２３の材料等によって適宜変更することができる。また、減圧又は加熱等を加えてもよい。
最後に、プレス板５４及びピン６３を取り除いた後、加熱等を利用して発泡樹脂層５３を発泡させることで、キャリアシート５２及び発泡樹脂層５３から薄膜電子部品２３を剥がす。その結果、図５（Ｇ）に示すような薄膜部品シート２０Ｃが得られる。薄膜部品シート２０Ｃでは、薄膜電子部品２３の第２電極層２３２が内部に埋め込まれると共に、第１電極層２３１が外部に露出する。また、薄膜部品シート２０Ｃでは、プレス板５４によるプレスの結果、絶縁層２２の上側の端面２２ａと薄膜電子部品２３の第１電極層２３１の上側の主面２３１ａとが連続した平坦面が形成される。
上記の第２の方法により製造される薄膜部品シート２０Ｃは、以下の特徴を有する。すなわち、上述したように、ピン６２を利用してキャリアシート５２及び発泡樹脂層５３と薄膜電子部品２３との位置決めを行うため、薄膜電子部品２３には貫通孔２３４が形成される。この貫通孔２３４は、配線構造体２５と組み合わせる際には図５（Ｆ）に示すように絶縁層２２と対向した状態で埋め込まれるため、貫通孔２３４内にも絶縁層２２の絶縁材料が入り込む。ただし、薄膜部品シート２０Ｂとは異なり、貫通孔２３４の端部は発泡樹脂層５３により塞がれているため、貫通孔２３４よりも上方に絶縁材料が突出することはない。したがって、キャリアシート５２及び発泡樹脂層５３を取り外した後には、薄膜電子部品２３に設けられた貫通孔２３４内の絶縁材料は、薄膜電子部品２３の第１電極層２３１の上側の主面２３１ａに対して連続した平坦面を形成する。
また、第２の方法においても、薄膜電子部品２３を含むキャリアシート５２と配線構造体２５との一体化の際にもピン６３を用いて位置決めが行われる。したがって、第２の方法により製造される薄膜部品シート２０Ｃにも、ピン６３が挿通されていた貫通孔２５１が残存する。
このように、第２の方法によれば、薄膜部品シートの製造の際の電子部品の位置決めを位置合わせ用ジグ板５６及びプレス板５４に設けられたピン６３，６４，６６と、位置合わせ用ジグ板５６に取り付けられる磁石６５とを利用して行うことができるため、位置決めを適切に且つ容易に行うことができる。また、第２の方法により製造された薄膜部品シート２０Ｃでは、薄膜電子部品２３及び導体配線層２１以外の部分を絶縁層２２で形成することができるため、電子部品に係る位置決め精度の高い薄膜部品シートをより安価に製造することができる。さらに、第２の方法では、第１の方法と比較して、貫通孔２３４内の絶縁材料についても平坦に形成することができるという特徴を有する。
（薄膜部品シートの製造方法：第３の方法）
図６は、薄膜部品シートに係る第３の製造方法を説明する図である。第３の製造方法では、第２の製造方法と同様にサポート板５５付き薄膜電子部品２３を用いて薄膜部品シートを製造する。ただし、薄膜部品シートの構成が一部異なるので、その点も含めて説明する。なお、サポート板５５付き薄膜電子部品２３の製造方法は、図４に記載の第２の方法と同様であるため、説明を省略する。なお、第３の製造方法により薄膜部品シートを製造する場合についても、第１電極層２３１及び第２電極層２３２の少なくとも一方は磁性体である必要がある。
まず、図６（Ａ）、（Ｂ）に示すように、サポート板５５付き薄膜電子部品２３を位置合わせ用ジグ板５７に対して取り付ける。位置合わせ用ジグ板５７は、電子部品内蔵基板に対応した広さを有すると共に、一方側の主面に、電子部品内蔵基板における薄膜電子部品２３の取り付け位置に対応した位置に、薄膜電子部品２３の位置決めのためのピン６７を取り付ける凹部５７１が設けられている。また、キャリアシートとの位置合わせを行うためのピン６８を取り付けるための凹部５７２についても設けられている。位置合わせ用ジグ板５７は、凹部５７１，５７２以外の領域は平坦面とされている。この点は第２の方法で用いた位置合わせ用ジグ板５６と相違する。
上記の位置合わせ用ジグ板５７に対して、まず、凹部５７１，５７２を除く全面にマグネットシート７１を敷いた後に、サポート板５５付き薄膜電子部品２３が取り付けられる。具体的には、ピン６７がサポート板５５付き薄膜電子部品２３の貫通孔２３４、５３３、５５３を貫通するように、薄膜電子部品２３がマグネットシート７１と対向する状態で取り付けられる。
また、隣接するサポート板５５付き薄膜電子部品２３の間は、薄膜電子部品２３とは異なる磁性材料層２６によって埋められる。磁性材料層２６として、例えば、銅（Ｃｕ）が主成分である層を設けることができるが、磁性材料層２６の材料は特に限定されない。ただし、磁性材料層２６は磁性体である必要がある。また、隣接するサポート板５５付き薄膜電子部品２３の隙間に磁性材料層２６を配置する方法は特に限定されないが、例えば、スパッタ等の方法を用いることができる。また、磁性材料層２６の厚さは特に限定されないが、薄膜電子部品２３の厚さ以下であることが好ましく、特に薄膜電子部品２３の厚さと同等であることが好ましい。薄膜電子部品２３の厚さよりも大きい場合、キャリアシート５２への薄膜電子部品２３の貼付の際に上面の高さ位置の差に由来した位置ずれ等が生じる可能性がある。磁性材料層２６を設けることで、隣接する薄膜電子部品２３の位置をより高い精度で保つことが可能となる。なお、位置合わせ用ジグ板５７に対してピン６８が取り付けられた状態で磁性材料層２６が形成されるので、磁性材料層２６には、ピン６８が挿通された貫通孔２６１が形成される。薄膜電子部品２３と磁性材料層２６との間は、電気的に絶縁されていることが好ましい。静電気に起因する薄膜電子部品２３の破壊を回避することが容易となる。例えば、磁性材料層２６に高電気抵抗層をコーティングするなどの手段をとることができる。
次に、図６（Ｃ）に示すように、発泡樹脂層５３の発泡を利用して、サポート板５５及び発泡樹脂層５３から薄膜電子部品２３を取り外す。併せて、ピン６７も位置合わせ用ジグ板５７から取り外す。薄膜電子部品２３の第１電極層２３１及び／又は第２電極層２３２とマグネットシート７１とが磁力により引き付けあった状態で、サポート板５５及び発泡樹脂層５３が取り外されるため、取り外しに伴って生じる薄膜電子部品２３の位置ずれを防ぐことができる。このため、第１電極層２３１及び／又は第２電極層２３２とマグネットシート７１との引き付けあう力が大きくなるように各材料を選択することが好ましい。また、隣接する薄膜電子部品２３の間には、同じくマグネットシート７１と磁力により引き付けあった状態の磁性材料層２６が設けられているため、取り外しに伴って生じる薄膜電子部品２３の位置ずれをさらに好適に防ぐことができる。
次に、図６（Ｄ）に示すように、薄膜電子部品２３及び磁性材料層２６の上方に発泡樹脂層５３及びキャリアシート５２を積層する。このとき、位置合わせ用ジグ板５７の凹部５７２に対してピン６８を挿入した状態で、発泡樹脂層５３の貫通孔５３１及びキャリアシート５２の貫通孔５２１に対してピン６８が挿通されるように発泡樹脂層５３及びキャリアシート５２を積層することで、薄膜電子部品２３及び磁性材料層２６に対する発泡樹脂層５３及びキャリアシート５２の位置合わせを行うことができる。キャリアシート５２と発泡樹脂層５３との間、及び、薄膜電子部品２３又は磁性材料層２６と発泡樹脂層５３との間を互いに接合させることで、これらを一体化する。
次に、位置合わせ用ジグ板５７、ピン６８及びマグネットシート７１を取り外すことで、図６（Ｅ）に示すように、発泡樹脂層５３を介して薄膜電子部品２３及び磁性材料層２６が貼り付けられたキャリアシート５２が得られる。このとき、薄膜電子部品２３の第２電極層２３２及び磁性材料層２６が下部で露出した状態となる。
次に、図６（Ｆ）に示すように、発泡樹脂層５３を介して薄膜電子部品２３及び磁性材料層２６が貼り付けられたキャリアシート５２を、導体配線層２１及び絶縁層２２から形成された配線構造体２５に対して押し付けることで、薄膜電子部品２３及び磁性材料層２６を絶縁層２２に対して埋め込む。第１及び第２の製造方法と同様に、薄膜電子部品２３及び磁性材料層２６を絶縁層２２に埋め込むために用いるプレス板（図示せず）に設けられたピン６３に対して、キャリアシート５２及び発泡樹脂層５３の貫通孔５２１，５３１と、磁性材料層２６の貫通孔２６１と、が挿通されるように、キャリアシート５２がプレス板に対して取り付けられる。その状態で、ピン６３が配線構造体２５の貫通孔２５１に対して挿通されるように、キャリアシート５２が取り付けられたプレス板と、配線構造体２５とを組み合わせる。この結果、薄膜電子部品２３の第２電極層２３２が配線構造体２５の絶縁層２２と対面した状態で薄膜電子部品２３及び磁性材料層２６は絶縁層２２に埋め込まれ、配線構造体２５の厚さが薄膜部品シートの所望の厚さとなるまでプレス板によりプレスすることで、薄膜電子部品２３及び磁性材料層２６と配線構造体２５とが一体化される。なお、プレス板によるプレスの条件は、絶縁層２２の材料や薄膜電子部品２３の材料等によって適宜変更することができる。また、減圧又は加熱等を加えてもよい。
最後に、プレス板及びピン６３を取り除いた後、加熱等を利用して発泡樹脂層５３を発泡させることで、キャリアシート５２及び発泡樹脂層５３から薄膜電子部品２３及び磁性材料層２６を剥がす。その結果、図６（Ｇ）に示すような薄膜部品シート２０Ｄが得られる。薄膜部品シート２０Ｄでは、薄膜電子部品２３の第２電極層２３２が内部に埋め込まれると共に、第１電極層２３１が外部に露出する。また、薄膜部品シート２０Ｄでは、プレス板によるプレスの結果、磁性材料層２６の上側の端面２６ａと薄膜電子部品２３の第１電極層２３１の上側の主面２３１ａとが連続した平坦面が形成される。
上記の第３の方法により製造される薄膜部品シート２０Ｄは、以下の特徴を有する。すなわち、上述したように、ピン６７を利用してキャリアシート５２及び発泡樹脂層５３と薄膜電子部品２３との位置決めを行うため、薄膜電子部品２３には貫通孔２３４が形成される。この貫通孔２３４は、薄膜部品シート２０Ｃと同様に、端部が発泡樹脂層５３により塞がれているため、貫通孔２３４よりも上方に絶縁材料が突出することはない。したがって、キャリアシート５２及び発泡樹脂層５３を取り外した後には、薄膜電子部品２３に設けられた貫通孔２３４内の絶縁材料は、薄膜電子部品２３の第１電極層２３１の上側の主面２３１ａに対して連続した平坦面を形成する。この点は薄膜部品シート２０Ｃと同様である。
また、第３の方法においても、薄膜電子部品２３を含むキャリアシート５２と配線構造体２５との一体化の際にもピン６３を用いて位置決めが行われる。したがって、第３の方法により製造される薄膜部品シート２０Ｄにも、ピン６３が挿通されていた貫通孔２５１，２６１が残存する。
一方、第３の方法では、隣接する薄膜電子部品２３の間が磁性材料層２６によって埋められるため、薄膜部品シート２０Ｄにおいて薄膜電子部品２３が露出する側の主面の主要部は、薄膜電子部品２３と磁性材料層２６とによって構成される。この点は、薄膜部品シート２０、２０Ａ〜２０Ｃとは異なる点である。
このように、第３の方法によれば、薄膜部品シートの製造の際の電子部品の位置決めを位置合わせ用ジグ板５７及びプレス板に設けられたピン６３，６７，６８と、位置合わせ用ジグ板５７に取り付けられるマグネットシート７１とを利用して行うことができるため、位置決めを適切に且つ容易に行うことができる。
そして、第３の方法により製造された薄膜部品シート２０Ｄでは、隣接する薄膜電子部品２３の間が磁性材料層２６によって埋められる。従来の電子部品シートでは、磁性材料層２６に相当する位置にも電極層及び誘電体層が設けられていたが、この部分を磁性材料層２６に置換することができるため、コストの低下が実現される。また、隣接する薄膜電子部品２３の間が磁性材料層２６によって埋められた薄膜部品シート２０Ｄでは、磁性材料層２６が設けられる位置に絶縁材料が設けられる他の構成と比較して剛性が高くなる。したがって、シートとしての取り扱い性が向上する。また、隣接する薄膜電子部品２３の間に設けられる絶縁材料が樹脂である場合、加工時等の圧力や温度により樹脂が変形し、シートの平坦性が低下する可能性があるが、隣接する薄膜電子部品２３が磁性材料層２６である場合には、圧力や温度による変形が少ないため、歩留まりの向上が期待できる。
さらに、隣接する薄膜電子部品２３の間が磁性材料層２６によって埋められた薄膜部品シート２０Ｄを用いて電子部品内蔵基板を製造する場合、特に、スルーホールビア５０（図１参照）のように厚さ方向に延びる貫通孔を設ける場合に、磁性材料層２６の前後で繰り返しレーザ加工が行われる。この場合、貫通孔の厚さ方向の孔径の制御がしやすくなるため、工程数は増加するものの、寸法精度を高めることができる。
（薄膜部品シートの製造方法：第４の方法）
図７は、薄膜部品シートに係る第４の製造方法を説明する図である。第４の製造方法では、第１〜第３の製造方法と異なり、キャリアシート上での電子部品の位置決めを行った後に電子部品のパターニングを行う。また、電子部品の位置決めにピンを使用しないため、電子部品には貫通孔が設けられない点も他の製造方法と異なる。
まず、図７（Ａ）に示すように、マグネットシート７１に対してサポート基板５８を積層したものを準備する。サポート基板５８としては、例えば、ガラスエポキシ基板を用いることができるが、特に限定されない。また、サポート基板５８上には、電子部品が配置される位置とは異なる位置に対して予め磁性材料層２８を設けておく。磁性材料層２８としては、例えば銅箔やキャリア付銅箔（ピーラブル銅箔）を用いることができるが、銅に限定されるものではない。ただし、磁性体であることが必要である。磁性材料層２８は、後でサポート基板５８と分離するため、ピーラブル銅箔を磁性材料層２８として用いると操作が簡便となる。この磁性材料層２８は、電子部品の位置決めのために用いられると共に、薄膜部品シートの一部となる。そして、磁性材料層２８の隙間のサポート基板５８上に、薄膜電子部品２３として機能する薄膜電子部品層２３Ａを構成する第２電極層２３２、誘電体層２３３、及び第１電極層２３１をこの順に積層する。予め積層したものを磁性材料層２８の隙間のサポート基板５８上に取り付けてもよい。ただし、第２電極層２３２に係るパターニングはこの段階では行われない。なお、第４の製造方法により薄膜部品シートを製造する場合についても、第１電極層２３１及び第２電極層２３２の少なくとも一方は磁性体である必要がある。
次に、図７（Ｂ）に示すように、薄膜電子部品層２３Ａ及び磁性材料層２８の上方に発泡樹脂層５３及びキャリアシート５２を積層する。このとき、サポート基板５８の下面にマグネットシート７１が設けられていることで、磁性材料層２８及び薄膜電子部品層２３Ａに係る位置ずれを防いだ状態を保つことできる。キャリアシート５２と発泡樹脂層５３との間、及び、薄膜電子部品層２３Ａ及び磁性材料層２８と発泡樹脂層５３との間を互いに接合させることで、これらを一体化する。
次に、サポート基板５８及びマグネットシート７１を取り外すことで、図７（Ｃ）に示すように、発泡樹脂層５３を介して薄膜電子部品２３及び磁性材料層２８が貼り付けられたキャリアシート５２が得られる。このとき、薄膜電子部品２３の第２電極層２３２及び磁性材料層２８が下部で露出した状態となる。なお、磁性材料層２８がキャリア付銅箔の場合、図７（Ｃ）に示すように磁性材料層２８の一部がサポート基板５８側に残存した状態で分離される。
次に、図７（Ｄ）に示すように、必要に応じて薄膜電子部品層２３Ａの第２電極層２３２及び磁性材料層２８のパターニングを行う。これにより、薄膜電子部品２３が形成される。
その後、図７（Ｅ）に示すように、レーザ加工等によって、発泡樹脂層５３に対して貫通孔５３１を設けると共に、キャリアシート５２に対して貫通孔５２１を設ける。さらに、磁性材料層２８に対しても貫通孔２８１を設ける。貫通孔２８１，５２１，５３１は、配線構造体２５との位置決めに用いられる。
次に、図７（Ｆ）に示すように、発泡樹脂層５３を介して薄膜電子部品２３及び磁性材料層２８が貼り付けられたキャリアシート５２を、導体配線層２１及び絶縁層２２から形成された配線構造体２５に対して押し付けることで、薄膜電子部品２３及び磁性材料層２８を絶縁層２２に対して埋め込む。第１〜第３の製造方法と同様に、薄膜電子部品２３及び磁性材料層２８を絶縁層２２に埋め込むために用いるプレス板５４に設けられたピン６３に対して、キャリアシート５２及び発泡樹脂層５３の貫通孔５２１，５３１と、磁性材料層２８の貫通孔２８１と、が挿通されるように、キャリアシート５２がプレス板５４に対して取り付けられる。その状態で、ピン６３が配線構造体２５の貫通孔２５１に対して挿通されるように、キャリアシート５２が取り付けられたプレス板５４と、配線構造体２５とを組み合わせる。この結果、薄膜電子部品２３の第２電極層２３２が配線構造体２５の絶縁層２２と対面した状態で薄膜電子部品２３及び磁性材料層２８は絶縁層２２に埋め込まれ、配線構造体２５の厚さが薄膜部品シートの所望の厚さとなるまでプレス板５４によりプレスすることで、薄膜電子部品２３及び磁性材料層２８と配線構造体２５とが一体化される。なお、プレス板５４によるプレスの条件は、絶縁層２２の材料や薄膜電子部品２３の材料等によって適宜変更することができる。また、減圧又は加熱等を加えてもよい。
最後に、プレス板５４及びピン６３を取り除いた後、加熱等を利用して発泡樹脂層５３を発泡させることで、キャリアシート５２及び発泡樹脂層５３から薄膜電子部品２３及び磁性材料層２８を剥がす。その結果、図７（Ｇ）に示すような薄膜部品シート２０Ｅが得られる。薄膜部品シート２０Ｅでは、薄膜電子部品２３の第２電極層２３２が内部に埋め込まれると共に、第１電極層２３１が外部に露出する。また、薄膜部品シート２０Ｅでは、プレス板５４によるプレスの結果、磁性材料層２８の上側の端面２８ａと薄膜電子部品２３の第１電極層２３１の上側の主面２３１ａとが連続した平坦面が形成される。
上記の第４の方法により製造される薄膜部品シート２０Ｅは、以下の特徴を有する。すなわち、第１〜第３の方法と比較して、薄膜電子部品２３の位置決めの際にピンを利用しないため、薄膜電子部品２３には貫通孔が形成されない。この点は薄膜部品シートとの構成上の相違点である。
ただし、第４の方法においても、薄膜電子部品２３を含むキャリアシート５２と配線構造体２５との一体化の際にもピン６３を用いて位置決めが行われる。したがって、第３の方法により製造される薄膜部品シート２０Ｅにも、ピン６３が挿通されていた貫通孔２５１，２８１が残存する。
また、第４の方法では、隣接する薄膜電子部品２３の間が磁性材料層２８によって埋められるため、薄膜部品シート２０Ｅにおいて薄膜電子部品２３が露出する側の主面の主要部は、薄膜電子部品２３と磁性材料層２８とによって構成される。この点は、薄膜部品シート２０Ｄと同様である。
このように、第４の方法によれば、薄膜部品シートの製造の際の電子部品の位置決めをサポート基板５８上に形成した磁性材料層２８、マグネットシート７１、プレス板５４に設けられたピン６３を利用して行うことができるため、位置決めを適切に且つ容易に行うことができる。また、第４の方法により製造された薄膜部品シート２０Ｅでは、電子部品の位置決めのために電子部品に貫通孔を設ける必要がない。したがって、所望の特性を実現する電子部品をよりコンパクトに製造することができる。
また、第４の方法により製造された薄膜部品シート２０Ｅでは、隣接する薄膜電子部品２３の間が磁性材料層２８によって埋められる。従来の電子部品シートでは、磁性材料層２８に相当する位置にも電極層及び誘電体層が設けられていたが、この部分を磁性材料層２８に置換することができるため、コストの低下が実現される。さらに、隣接する薄膜電子部品２３の間が磁性材料層２８によって埋められた薄膜部品シート２０Ｅでは、磁性材料層２８が設けられる位置に絶縁材料が設けられる他の構成と比較して剛性が高くなる。したがって、シートとしての取り扱い性が向上する。また、隣接する薄膜電子部品２３の間に設けられる絶縁材料が樹脂である場合、加工時等の圧力や温度により樹脂が変形し、シートの平坦性が低下する可能性があるが、隣接する薄膜電子部品２３が磁性材料層２８である場合には、圧力や温度による変形が少ないため、歩留まりの向上が期待できる。
（電子部品内蔵基板の製造方法）
次に、図８を参照しながら、薄膜部品シートを含む電子部品内蔵基板を製造する方法の一部について説明する。なお、本実施形態では、電子部品内蔵基板の製造方法の一例の一部について説明するが、電子部品内蔵基板の製造方法は、完成品に求められる配線等に応じて適宜変更することができる。また、図８に示す図は模式図であり、図１に示す電子部品内蔵基板とは構成が異なるものである。
図８（Ａ）は、コア基板１０上に薄膜部品シート２０を積層した状態を示している。ここでは、図１で示した薄膜部品シート２０を用いている。なお、図８（Ａ）の薄膜部品シート２０では、薄膜電子部品２３の第１電極層２３１が上面全面に設けられているが、薄膜部品シート２０構成に応じて適宜変更される。
次に、配線層３０，４０を接続するためのスルーホールビア５０（図１参照）を形成した後、図８（Ｂ）に示すように、薄膜部品シート２０における薄膜電子部品２３の第１電極層２３１をパターニングし、貫通孔２３１ｂを設ける。その後、図８（Ｃ）に示すように、レーザ加工等により、導体配線層２１との間を接続するビア用の貫通孔２２２を設ける。その後、図８（Ｄ）に示すように、貫通孔２２２を導体により埋めることで、第１電極層２３１と導体配線層２１との間を接続するビア２９を形成する。また、第１電極層２３１についてさらに加工が必要であれば、パターニングを行う。
その後、図８（Ｅ）に示すように、第１電極層２３１の上に配線層３０に含まれる絶縁層３２を積層した後、貫通孔３２１を形成する。次に、図８（Ｆ）に示すように、ビア２９の上方にビア３３及び導体層３１を形成する。そして、ビア３３を形成しながら、絶縁層３２と導体層３１とを交互に積層することで、配線層３０が形成される。また、コア基板１０の下方についても同様にビア４３を形成しながら、絶縁層４２と導体層４１とを交互に積層することで、配線層４０が形成される。
上記の方法を組み合わせることにより、電子部品内蔵基板２を製造することができる。その後、必要に応じて電子部品内蔵基板２を分割した後、バンプ４を介して電子部品３を実装することで、図１に示す基板実装構造１を得ることができる。
以上のように、本実施形態に係る薄膜部品シート、薄膜部品シートを含む電子内蔵基板、及び、薄膜部品シートの製造方法によれば、複数の薄膜電子部品２３が離間して配置されていることから、従来用いられるシート状の電子部品と比較して、コストが抑制される。また、絶縁層２２上に複数の薄膜電子部品２３をそれぞれ配置したシートとして製造することにより、電子部品を個片毎に取り扱う場合と比較して、取り扱い性が向上する。また、上記実施形態で説明したように、一方側の主面に複数の薄膜電子部品２３における一対の電極層のうちの一方の第１電極層２３１の主面が露出した状態のシートは、比較的に単純な工程で製造することができることからも、製造コストを抑制することが可能となる。
また、上記の従来のシート状の電子部品と比較して、電子部品として機能可能な領域が限られている分、薄膜電子部品の配置の精度を高めないと歩留まりが低下することが懸念される。この点については、上記実施形態で説明したように、複数の薄膜電子部品２３が貼付されたキャリアシート５２を準備した後に、薄膜電子部品２３を配線構造体２５の絶縁層２２内に埋め込む工程とすることで、薄膜電子部品の配置の精度の向上を、キャリアシート５２に薄膜電子部品２３を貼り付ける際の貼り付け位置の精度の向上と、キャリアシート５２と配線構造体２５との位置合わせ精度の向上とにより実現するようにした。上記の第１〜第４の方法で説明したようにキャリアシート５２に薄膜電子部品２３を貼り付ける際の貼り付け位置の精度の向上及びキャリアシート５２と配線構造体２５との位置合わせ精度の向上は、いずれも実現可能である。したがって、本実施形態に係る薄膜電子部品シートによれば、電子部品内蔵基板の歩留まりが低下しないレベルで、薄膜電子部品を精度よく配置することが可能である。
また、薄膜部品シート２０，２０Ａ〜２０Ｃのように、複数の薄膜電子部品２３の間が絶縁層２２により満たされる構成の場合、薄膜電子部品２３及び導体配線層２１以外の部分を絶縁層２２で形成することができ、取り扱い性に優れた薄膜部品シートをより安価に製造することができる。
一方、薄膜部品シート２０Ｄ，２０Ｅのように、隣接する薄膜電子部品の間が磁性材料層２６，２８によって満たされる構成の場合、従来のシートと比較してコストの低下が実現されることに加えて、隣接する薄膜電子部品２３の間の磁性材料層２６，２８によってシートとしての剛性が高められ、取り扱い性が向上する。
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
例えば、上記実施形態で説明した電子部品内蔵基板２の構造は上記実施形態に限定されず、適宜変更することができる。また、薄膜部品シート２０の構造も上記実施形態に限定されず、適宜変更することができる。
１…基板実装構造、２…電子部品内蔵基板、３…電子部品、１０…コア基板、２０，２０Ａ〜２０Ｅ…薄膜部品シート、２１…導体配線層、２２…絶縁層、２３…薄膜電子部品、２６，２８…磁性材料層、３０，４０…配線層、２３１…第１電極層、２３２…第２電極層、２３３…誘電体層。

Claims (12)

  1. 導体による配線層と、
    前記配線層に対して積層された絶縁材料による絶縁層と、
    一対の電極層と、前記一対の電極層の間に設けられた誘電体層とを有し、前記絶縁層上に離間して配置される複数の薄膜電子部品と、
    を備える薄膜部品シートであって、
    一方側の主面に前記複数の薄膜電子部品における一方の電極層の主面が外部に露出した状態で、前記薄膜部品シートにおける当該主面の平坦面を形成している薄膜部品シート。
  2. 前記薄膜部品シートの一方側の主面において、前記絶縁層と、前記複数の薄膜電子部品における一方の電極層の主面とにより平坦面が形成されている請求項１に記載の薄膜部品シート。
  3. 前記絶縁層上に配置されると共に前記複数の薄膜電子部品のうち隣接する薄膜電子部品間に形成された金属層をさらに備え、
    前記薄膜部品シートの一方側の主面において、前記金属層と、前記複数の薄膜電子部品における一方の電極層の主面とにより平坦面が形成されている請求項１に記載の薄膜部品シート。
  4. 前記薄膜電子部品は、厚さ方向に延びる貫通孔を有し、
    前記貫通孔内には前記絶縁層の前記絶縁材料が満たされている請求項１〜３のいずれか一項に記載の薄膜部品シート。
  5. 前記薄膜部品シートの一方側の主面において、前記貫通孔内の前記絶縁材料が突出した凸部を有する請求項４に記載の薄膜部品シート。
  6. 厚さ方向に沿って前記薄膜電子部品を貫通しない位置において、前記絶縁層及び前記配線層を貫通すると共に厚さ方向に延びる第２の貫通孔をさらに有する請求項１〜５のいずれか一項に記載の薄膜部品シート。
  7. 請求項１〜６のいずれか一項に記載の薄膜部品シートと、
    前記薄膜部品シートに対して積層された配線層と、
    を備える電子部品内蔵基板。
  8. 導体による配線層と、前記配線層に対して積層された絶縁材料による絶縁層と、一対の電極層と、前記一対の電極層の間に設けられた誘電体層とを有し、前記絶縁層上に離間して配置される複数の薄膜電子部品と、を備える薄膜部品シートの製造方法であって、
    前記複数の薄膜電子部品が貼り付けられたキャリアシートを準備する薄膜電子部品準備工程と、
    前記配線層と前記絶縁層とが積層された配線構造体の絶縁層に対して、前記薄膜電子部品が貼り付けられたキャリアシートを押し付けることで、前記薄膜電子部品を前記絶縁層に対して埋め込むと共に、前記薄膜部品シートの一方側の主面の平坦面を形成する薄膜電子部品埋め込み工程と、
    前記キャリアシートを除去し、前記薄膜部品シートの一方側の主面において、前記複数の薄膜電子部品における一方の電極層の主面を外部に露出されるシート除去工程と、
    を有する薄膜部品シートの製造方法。
  9. 前記薄膜電子部品埋め込み工程において、前記配線構造体に設けられた貫通孔と、前記キャリアシートに設けられた貫通孔とに対してピンを挿通することで、前記配線構造体と前記キャリアシートとの位置決めを行う請求項８に記載の薄膜部品シートの製造方法。
  10. 前記薄膜電子部品準備工程において、前記薄膜電子部品に設けられた貫通孔と、前記キャリアシートに設けられた貫通孔とに対してピンを挿通することで、前記薄膜電子部品と前記キャリアシートとの位置決めを行う請求項８又は９に記載の薄膜部品シートの製造方法。
  11. 前記薄膜電子部品準備工程において、前記複数の薄膜電子部品と、前記複数の薄膜電子部品の間に設けられた金属層と、が貼り付けられたキャリアシートを準備し、
    前記薄膜電子部品埋め込み工程において、前記配線層と前記絶縁層とが積層された配線構造体の絶縁層に対して、前記薄膜電子部品及び前記金属層が貼り付けられたキャリアシートを押し付けることで、前記電子部品を前記絶縁層に対して埋め込むと共に、前記薄膜部品シートの一方側の主面の平坦面を形成する請求項８〜１０のいずれか一項に記載の薄膜部品シートの製造方法。
  12. 前記薄膜電子部品準備工程において、ジグ板上に貼り付け位置に対応して配置された薄膜電子部品を磁石により保持した状態で、前記薄膜電子部品に対してキャリアシートを貼り付ける請求項８〜１１のいずれか一項に記載の薄膜部品シートの製造方法。
JP2016068787A 2016-03-30 2016-03-30 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法 Active JP6756134B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016068787A JP6756134B2 (ja) 2016-03-30 2016-03-30 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法
US15/467,685 US10658200B2 (en) 2016-03-30 2017-03-23 Thin film component sheet, board with built-in electronic component, and method of manufacturing the thin film component sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016068787A JP6756134B2 (ja) 2016-03-30 2016-03-30 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法

Publications (2)

Publication Number Publication Date
JP2017183528A true JP2017183528A (ja) 2017-10-05
JP6756134B2 JP6756134B2 (ja) 2020-09-16

Family

ID=59960057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016068787A Active JP6756134B2 (ja) 2016-03-30 2016-03-30 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法

Country Status (2)

Country Link
US (1) US10658200B2 (ja)
JP (1) JP6756134B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022525725A (ja) * 2019-02-27 2022-05-19 ケプラー コンピューティング インコーポレイテッド 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧ｎｖｍ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137311A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP7215206B2 (ja) * 2019-02-19 2023-01-31 富士電機株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232695A (ja) * 1996-02-27 1997-09-05 Hitachi Maxell Ltd プリント配線基板ならびにその製造方法
JP2001307923A (ja) * 2000-04-24 2001-11-02 Hitachi Ltd Ｌｃフィルタ
JP2002008939A (ja) * 2000-04-13 2002-01-11 Fujitsu Ltd 選択的コーティングによるセラミック体の製造方法
JP2004103967A (ja) * 2002-09-12 2004-04-02 Tdk Corp コンデンサ内蔵基板の製造方法
JP2006245104A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2007335818A (ja) * 2006-06-19 2007-12-27 Nec Corp 薄膜キャパシタ及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
JP2007110017A (ja) * 2005-10-17 2007-04-26 Shinko Electric Ind Co Ltd キャパシタ内蔵基板及びその製造方法
US20070109720A1 (en) * 2005-10-27 2007-05-17 Kyocera Corporation Dielectric paste, capacitor-embedded glass-ceramic multilayer substrate, electronic component and method of manufacturing capacitor-embedded glass-ceramic multilayer substrate
JP4770628B2 (ja) 2006-07-26 2011-09-14 Ｔｄｋ株式会社 キャパシタの製造方法
US7773364B2 (en) 2006-07-26 2010-08-10 Tdk Corporation Method of manufacturing capacitor
JP4770627B2 (ja) 2006-07-26 2011-09-14 Ｔｄｋ株式会社 キャパシタの製造方法
KR100826410B1 (ko) * 2006-12-29 2008-04-29 삼성전기주식회사 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
US8391015B2 (en) * 2008-03-17 2013-03-05 Ibiden Co., Ltd. Capacitor-incorporated printed wiring board and electronic component

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232695A (ja) * 1996-02-27 1997-09-05 Hitachi Maxell Ltd プリント配線基板ならびにその製造方法
JP2002008939A (ja) * 2000-04-13 2002-01-11 Fujitsu Ltd 選択的コーティングによるセラミック体の製造方法
JP2001307923A (ja) * 2000-04-24 2001-11-02 Hitachi Ltd Ｌｃフィルタ
JP2004103967A (ja) * 2002-09-12 2004-04-02 Tdk Corp コンデンサ内蔵基板の製造方法
JP2006245104A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2007335818A (ja) * 2006-06-19 2007-12-27 Nec Corp 薄膜キャパシタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022525725A (ja) * 2019-02-27 2022-05-19 ケプラー コンピューティング インコーポレイテッド 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧ｎｖｍ
JP7420822B2 (ja) 2019-02-27 2024-01-23 ケプラー コンピューティング インコーポレイテッド 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧ｎｖｍ

Also Published As

Publication number Publication date
US20170290165A1 (en) 2017-10-05
JP6756134B2 (ja) 2020-09-16
US10658200B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP5411362B2 (ja) 積層配線基板及びその製造方法
JP5188256B2 (ja) キャパシタ部品の製造方法
TWI308382B (en) Package structure having a chip embedded therein and method fabricating the same
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
DK2768291T3 (en) Built-in component board and method for making same as well as mounting body
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
TW200822302A (en) Package substrate having embedded capacitor
CN112992504A (zh) 电子部件
CN108811319A (zh) 电子部件及其制造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
KR102356125B1 (ko) 전자 부품 내장 기판
JP6756134B2 (ja) 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP5786331B2 (ja) 部品内蔵配線板
JP2008066672A (ja) 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
JP2008182039A (ja) 多層配線板およびその製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP5385699B2 (ja) 積層配線基板の製造方法
JP2003142832A (ja) 部品内蔵モジュールおよびパッケージ部品、並びにその製造方法
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP2004228521A (ja) 配線基板およびその製造方法
JP5633256B2 (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200615

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200810

R150 Certificate of patent or registration of utility model

Ref document number: 6756134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250