JP6126179B2 - パッケージ基板及びその製造方法 - Google Patents

パッケージ基板及びその製造方法 Download PDF

Info

Publication number
JP6126179B2
JP6126179B2 JP2015169787A JP2015169787A JP6126179B2 JP 6126179 B2 JP6126179 B2 JP 6126179B2 JP 2015169787 A JP2015169787 A JP 2015169787A JP 2015169787 A JP2015169787 A JP 2015169787A JP 6126179 B2 JP6126179 B2 JP 6126179B2
Authority
JP
Japan
Prior art keywords
layer
copper foil
metal
foil layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015169787A
Other languages
English (en)
Other versions
JP2016149524A (ja
Inventor
王金勝
陳建銘
Original Assignee
旭徳科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭徳科技股▲ふん▼有限公司 filed Critical 旭徳科技股▲ふん▼有限公司
Publication of JP2016149524A publication Critical patent/JP2016149524A/ja
Application granted granted Critical
Publication of JP6126179B2 publication Critical patent/JP6126179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D65/00—Wrappers or flexible covers; Packaging materials of special type or form
    • B65D65/38—Packaging materials of special type or form
    • B65D65/40—Applications of laminates for particular packaging purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B32B2038/047—Perforating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/06—Embossing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、基板構造及びその製造方法に関するものであり、特にパッケージ基板及びその製造方法に関する。
現在、銅バンプが埋め込まれたパッケージ基板のほとんどが、レーザー切断により大きな銅バンプから切断された小さな銅バンプを採用している。しかし、レーザー切断処理は時間を要しコストも高いため、大量生産には不向きである。
本発明は、効果的に製造コストを下げ処理時間を短縮することのできるパッケージ基板及びその製造方法を対象とする。
本発明のパッケージ基板の製造方法は次のステップを含む。第１の基材が形成される。めっきにより複数の金属バンプが第１の基材上に形成され、そのうち金属バンプは第１の基材を部分的に露出する。第２の基材が提供され、その第２の基材は互いに対向する上面と下面、コア誘電体層、第１の銅箔層、第２の銅箔層、複数の収容溝を有する。第１の銅箔層と第２の銅箔層はそれぞれコア誘電体層の互いに対向する２つの側面に位置しており、収容溝は下面から延び第２の銅箔層とコア誘電体層とを貫通し、第１の銅箔層を部分的に露出する。粘着層が収容溝の内壁に形成される。第１の基材と第２の基材とがラミネートされ、収容溝に金属バンプを収容し、金属バンプは粘着層を介し収容溝内に固定される。第１の基材が取り除かれ、そのうち各金属バンプの底面は第２の基材の下面と実質的に同一平面である。第２の基材の上面から金属バンプへと延びる複数のブラインドビアホール（blind via hole）が形成される。導電材料層が第１の銅箔層上および第２の銅箔層上に形成され、そのうち導電材料層は第１の銅箔層、第２の銅箔層、金属バンプの底面を覆い、導電材料層はブラインドビアホールを埋め、複数の導電性の貫通ビアホール（conductive through via hole）を定義する。導電材料層がパターニングされ、第１のパターン化金属層と第２のパターン化金属層を形成し、そのうち第１のパターン化金属層は第１の銅箔層上に位置して導電性の貫通ビアホールに接続し、第２のパターン化金属層は第２の銅箔層上に位置しており、そして第１のパターン化金属層と第２のパターン化金属層はそれぞれコア誘電体層の２つの側面を部分的に露出する。
本発明の１つの実施形態において、第１の基材を形成するステップには以下を含む。誘電体層、第１の剥離フィルム、第２の剥離フィルム、銅層が提供される。誘電体層、第１の剥離フィルム、第２の剥離フィルム、銅層をラミネートし、そのうち第１の剥離フィルムと第２の剥離フィルムはそれぞれ誘電体層の互いに対向する２つの側面に位置し、銅層は第１の剥離フィルム上に位置する。銅層上にニッケル層を形成し、そのうちニッケル層は銅層を覆う、第１の基材を形成する。
本発明の１つの実施形態において、金属バンプはニッケル層上に位置し、ニッケル層を部分的に露出する。
本発明の１つの実施形態において、金属バンプを形成するステップには、めっき、露光、現像、エッチングにより金属バンプを形成し、ニッケル層をめっきシード層（plating seed layer）として使用することを含む。
本発明の１つの実施形態において、第１の基材を取り除くステップには以下を含む。第１の剥離フィルムを剥がし処理を介し第１の金属層から分離させる。銅層とニッケル層とをエッチング処理により取り除く、金属バンプの底面と第２の基材の下面を露出させる。
本発明の１つの実施形態において、各ブラインドビアホールはレーザーブラインドビアホール（laser blind via hole）である。
本発明の１つの実施形態において、導電材料層を形成するステップには、第１の銅箔層と第２の銅箔層をめっきシード層として使用し、めっきにより導電材料層を形成することを含む。
本発明のパッケージ基板は、基材、粘着層、複数の金属バンプ、複数の導電性の貫通ビアホール、第１のパターン化金属層、第２のパターン化金属層を含む。基材は互いに対向する上面と下面、コア誘電体層、第１の銅箔層、第２の銅箔層、複数の収容溝を有する。第１の銅箔層と第２の銅箔層はそれぞれコア誘電体層の互いに対向する２つの側面に位置し、収容溝は、下面から延び第２の銅箔層とコア誘電体層とを貫通し、第１の銅箔層を部分的に露出する。粘着層は収容溝の内壁に設けられる。金属バンプはそれぞれ収容溝内に配置され、そのうち金属バンプは粘着層を介し収容溝内に固定され、各金属バンプの底面は基材の下面と実質的に同一平面である。導電性の貫通ビアホールは第１の銅箔層を貫通し金属バンプへと延びる。第１のパターン化金属層は第１の銅箔層を覆い、導電性の貫通ビアホールと接続する。第２のパターン化金属層は第２の銅箔層と金属バンプの底面とを覆い、そのうち第１のパターン化金属層と第２のパターン化金属層はそれぞれコア誘電体層の２つの側面を部分的に露出する。
本発明の１つの実施形態において、各導電性の貫通ビアホールの上面は第１のパターン化金属層の頂面と実質的に同一平面である。
本発明の１つの実施形態において、金属バンプは対応する導電性の貫通ビアホールと第２のパターン化金属層とに接続する。
上述に基づき、本発明は先ず金属バンプを第１の基材上に形成し、次に金属バンプが形成された第１の基材を、収容溝を有する第２の基材とラミネートし、金属バンプが埋め込まれた基板を形成する。銅板を小さな銅バンプへとレーザー切断する必要がある従来の銅バンプが埋め込まれた基板と比較し、本発明が提供するパッケージ基板の製造方法は効果的に製造コストを下げ処理時間を短縮することができる。
図１Ａは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｂは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｃは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｄは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｅは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｆは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｇは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｈは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｉは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｊは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｋは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｌは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｍは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｎは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｏは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図１Ｐは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。 図２は本発明のパッケージ基板上に設けられた少なくとも１つのチップを表す概略的断面図である。
図１Ａから図１Ｐは本発明の実施形態に基づくパッケージ基板の製造方法を表す概略的断面図である。本発明のパッケージ基板の製造方法によると、先ず、図１Ｃを参照し、第１の基材１００が形成される。詳細には、第１の基材１００は次のように形成される。先ず、図１Ａを参照し、誘電体層１１０、第１の剥離フィルム１２０、第２の剥離フィルム１３０、銅層１４０が提供される。次に、図１Ｂを参照し、誘電体層１１０、第１の剥離フィルム１２０、第２の剥離フィルム１３０、銅層１４０が熱プレスによりラミネートされ、そのうち第１の剥離フィルム１２０と第２の剥離フィルム１３０はそれぞれ誘電体層１１０の互いに対向する２つの側面に位置し、銅層１４０は第１の剥離フィルム１２０上に位置し、第１の剥離フィルム１２０と誘電体層１１０の表側を部分的に覆う。図１Ｂに示されるように、第２の剥離フィルム１３０は誘電体層１１０の裏側を完全に覆い、第１の剥離フィルム１２０は誘電体層１１０の表側を完全には覆わない。この目的は後続の基板解体においてアラインマーク（align mark）を提供することにある。この後、図１Ｃを参照し、ニッケル層１５０が銅層１４０上に形成され、そのうちニッケル層１５０は銅層１４０を覆い、第１の基材１００を形成する。ここで、ニッケル層１５０の形成方法は、例えばめっきであり、ただし本発明はこれに限定されない。
次に、図１Ｄを参照し、複数の金属バンプＭがめっきにより第１の基材１００上に形成され、そのうち金属バンプＭは第１の基材１００を部分的に露出する。詳細には、本実施形態において、金属バンプＭを形成するステップには次を含む。先ず、ニッケル層１５０をめっきシード層として使用し、めっきによりめっき金属層（図示せず）を形成する。次に、めっき金属層上にフォトレジスト層（図示せず）を形成し、露光と現像を介しパターン化フォトレジスト層（図示せず）を形成する。これにて、パターン化フォトレジスト層がめっき金属層上に形成され、このためパターン化フォトレジスト層をエッチングマスクとして用いることが可能であり、めっき金属層がエッチングされ、金属バンプＭを形成することができる。この後、パターン化フォトレジスト層が取り除かれ、これにより金属バンプＭの形成が完了する。ここで、形成された金属バンプＭはニッケル層１５０上に位置し、ニッケル層１５０を部分的に露出する。
次に、図１Ｇを参照し、第２の基材２００が提供される。詳細には、図１Ｅを参照し、第２の基材２００を形成するステップには次を含む。コア誘電体層２１０、第１の銅箔層２２０、第２の銅箔層２３０が提供され、そのうち第１の銅箔層２２０と第２の銅箔層２３０はそれぞれコア誘電体層２１０の互いに対向する２つの側面に位置し、第１の銅箔層２２０は上面２２０ａを有し、第２の銅箔層２３０は下面２００ｂを有する。次に、図１Ｆを参照し、パターン化フォトレジスト層（図示せず）が第２の銅箔層２３０上に形成され、パターン化フォトレジスト層をエッチングマスクとして用い、第２の銅箔層２３０ａを形成する。この後、図１Ｇを参照し、第２の銅箔層２３０ａをレーザーマスクとして用い、複数の収容溝Ｓがコア誘電体層２１０をレーザー加工することにより形成される。ここで、収容溝Ｓは、第１の銅箔層２２０を部分的に露出するため、下面２００ｂから延び第２の銅箔層２３０ａとコア誘電体層２１０を貫通し、第１の銅箔層２２０を部分的に露出する。この時点で、第２の基材２００の製造が完成する。
簡単に述べると、第２の基材２００はコア誘電体層２１０、第１の銅箔層２２０、第２の銅箔層２３０ａにより構成され、そのうち第２の基材２００の上面は即ち第１の銅箔層２２０の上面２２０ａであり、第２の基材２００の下面は即ち第２の銅箔層２３０ａの下面２００ｂであり、第２の基材２００は、下面２００ｂから延び第２の銅箔層２３０ａとコア誘電体層２１０を貫通する収容溝Ｓを有し、第１の銅箔層２２０を部分的に露出する。
次に、図１Ｈを参照し、粘着層３１０が収容溝Ｓの内壁上に形成される。ここで、粘着層３１０は毛細管現象のため収容溝Ｓの内壁上に円弧状に設けられる。
次に、図１Ｉと図１Ｊを同時に参照し、第２の基材２００が第１の基材１００の上方に置かれ、そして第１の基材１００と第２の基材２００とが熱プレスによりラミネートされ、金属バンプＭが収容溝Ｓに収容され、金属バンプＭは粘着層３１０を介し収容溝Ｓ内に固定される。ここで、図１Ｊに示されるように、金属バンプＭは粘着層３１０と直接に接しており、完全に、そして密接に収容溝Ｓ内に位置する。
次に、図１Ｋを参照し、第１の基材１００と第２の基材２００を切断線Ａに沿って切断する基板の解体が行われる。ここで、切断線Ａの位置は、第１の基材１００の第１の剥離フィルム１２０の縁端である。
次に、図１Ｍを参照し、第１の基材１００が取り除かれる。詳細には、第１の基材１００を取り除くステップには次を含む。先ず、図１Ｋと図１Ｌを参照し、第１の剥離フィルム１２０が剥がし処理を介し銅層１４０から分離される。次に、図１Ｍを参照し、銅層１４０とニッケル層１５０とがエッチング処理を介し取り除かれ、金属バンプＭの底面Ｌと第２の基材２００の下面２００ｂを露出する。ここで、各金属バンプＭの底面Ｌは第２の基材２００の下面２００ｂと実質的に同一平面である。
次に、図１Ｎを参照し、第２の基材２００の上面２００ａから金属バンプＭへと延びる複数のブラインドビアホールＢが形成される。ここで、ブラインドビアホールＢの形成方法は、例えばレーザーアブレーション（laser ablation）であり、このため各ブラインドビアホールＢはレーザーブラインドビアホールと捉えることができる。
そして、図１Ｏを参照し、導電材料層３２０が第１の銅箔層２２０上および第２の銅箔層２３０ａ上に形成され、そのうち導電材料層３２０は第１の銅箔層２２０、第２の銅箔層２３０ａ、金属バンプＭの底面Ｌを覆い、導電材料層３２０はブラインドビアホールＢを埋め、複数の導電性の貫通ビアホールＣを定義する。ここで、導電材料層３２０の形成方法には、第１の銅箔層２２０と第２の銅箔層２３０ａとをめっきシード層として使用し、めっきにより導電材料層３２０を形成することを含む。
最後に、図１Ｐを参照し、導電材料層３２０をパターニングし、第１のパターン化金属層３３０と第２のパターン化金属層３４０とを形成する、そのうち第１のパターン化金属層３３０は第１の銅箔層２２０上に位置して導電性の貫通ビアホールＣと接続し、第２のパターン化金属層３４０は第２の銅箔層２３０ａ上に位置し、第１のパターン化金属層３３０と第２のパターン化金属層３４０はそれぞれコア誘電体層２１０の２つの側面を部分的に露出する。この時点において、パッケージ基板１０の製造が完了する。
構造については、図１Ｐを参照し、本実施形態のパッケージ基板１０は、基材（即ち第２の基材２００）、粘着層３１０、金属バンプＭ、導電性の貫通ビアホールＣ、第１のパターン化金属層３３０、第２のパターン化金属層３４０を含む。基材２００は、互いに対向する上面２００ａと下面２００ｂ、コア誘電体層２１０、第１の銅箔層２２０、第２の銅箔層２３０ａ、収容溝Ｓを有する。第１の銅箔層２２０と第２の銅箔層２３０ａはそれぞれコア誘電体層２１０の互いに対向する２つの側面上に位置し、収容溝Ｓは、下面２００ｂから延び第２の銅箔層２３０ａとコア誘電体層２１０とを貫通し、第１の銅箔層２２０を部分的に露出する。粘着層３１０は収容溝Ｓの内壁上に設けられる。
さらに、金属バンプＭはそれぞれ収容溝Ｓ内に設けられ、そのうち金属バンプＭは粘着層３１０を介し収容溝Ｓ内に固定され、各金属バンプＭの底面Ｌは基材２００の下面２００ｂと実質的に同一平面である。導電性の貫通ビアホールＣは第１の銅箔層２２０を貫通し金属バンプＭへと延びる。第１のパターン化金属層３３０は第１の銅箔層２２０を覆い、導電性の貫通ビアホールＣと接続する。第２のパターン化金属層３４０は第２の銅箔層２３０と金属バンプＭの底面Ｌを覆い、そのうち第１のパターン化金属層３３０と第２のパターン化金属層３４０はそれぞれコア誘電体層２１０の２つの側面を部分的に露出する。ここで、図１Ｐに示されるように、各導電性の貫通ビアホールＣの上面Ｕは第１のパターン化金属層３３０の頂面Ｔと実質的に同一平面である。金属バンプＭは対応する導電性の貫通ビアホールＣと第２のパターン化金属層３４０とに接続する。言い換えると、金属バンプＭは第２の基材２００内に埋め込まれている。
本実施形態は、最初にめっきにより金属バンプＭを第１の基材１００上に形成し、次に収容溝Ｓを有する第２の基材２００を提供し、そして形成された金属バンプＭを有する第１の基材１００と収容溝Ｓを有する第２の基材２００とをラミネートすることにより組み付け、最後に第１の基材１００を取り除き、第２の基材２００上の部材の回路配置を行う、金属バンプＭが埋め込まれたパッケージ基板を形成することから、銅板を小さな銅バンプへとレーザー切断する必要がある従来の銅バンプが埋め込まれた基板と比較し、本実施形態において提供された金属バンプＭの形成方法はパッケージ基板１０の製造コストを効果的に下げることができ、パッケージ基板１０の製造時間を効果的に短縮することができる。さらに、第２の基材２００の収容溝Ｓ内に粘着層３１０を設け、その粘着層３１０を介し金属バンプＭを収容溝Ｓ内に固定させることで、パッケージ基板１０の構造的信頼性が効果的に提供される。加えて、金属バンプＭが第２の基材２００内に埋め込まれた後、第１の基材１００が取り除かれ、これによりパッケージ基板１０の全体的厚みを効果的に減らすことができる。
パッケージ基板１０の後続の応用において、図２を参照し、チップ３５０がワイヤボンディング（wire bonding）により、またはチップ３６０がフリップチップボンディング（flip-chip bonding）により、本実施形態のパッケージ基板１０に電気接続され、いわゆるパッケージ構造を形成することができる。ここで、チップ３５０又はチップ３６０の動作時に発生する熱エネルギーは、パッケージ基板１０の第１のパターン化金属層３３０、導電性の貫通ビアホールＣ、金属バンプＭ、第２のパターン化金属層３４０を介し、順次外部へと直接伝達され、これにより好ましい放熱効果を提供する。
まとめると、本発明は先ず第１の基材上に金属バンプを形成し、そして金属バンプが形成された第１の基材と収容溝を有する第２の基材とをラミネートさせ、金属バンプが埋め込まれた基板を形成する。銅板を小さな銅バンプへとレーザー切断する必要がある従来の銅バンプが埋め込まれた基板と比較し、本発明において提供されたパッケージ基板の製造方法は効果的に製造コストを下げ、製造時間を短縮することができる。金属バンプは粘着層を介し収容溝内に固定され、これによりパッケージ基板の構造的信頼性を効果的に提供できる。加えて、チップ動作時に発生した熱エネルギーはパッケージ基板の第１のパターン化金属層、導電性の貫通ビアホール、金属バンプ、第２のパターン化金属層を介し、外部へ直接伝達され、これにより好ましい放熱効果を提供する。
本発明は、効果的に製造コストを下げ、製造時間を短縮することができ、構造的信頼性を効果的に提供でき、好ましい放熱効果を提供できるパッケージ基板及びその製造方法に関するものである。
１０：パッケージ基板
２０：パッケージ構造
１００：第１の基材
１１０：誘電体層
１２０：第１の剥離フィルム
１３０：第２の剥離フィルム
１４０：銅層
１５０：ニッケル層
２００：第２の基材
２００ａ：上面
２００ｂ：下面
２１０：コア誘電体層
２２０：第１の銅箔層
２３０、２３０ａ：第２の銅箔層
３１０：粘着層
３２０：導電材料層
３３０：第１のパターン化金属層
３４０：第２のパターン化金属層
３５０、３６０：チップ
Ａ：切断線
Ｂ：ブラインドビアホール
Ｃ：導電性の貫通ビアホール
Ｌ：底面
Ｍ：金属バンプ
Ｓ：収容溝
Ｕ：上面
Ｔ：頂面

Claims (10)

  1. 第１の基材を形成することと、
    めっきにより複数の金属バンプを前記第１の基材上に形成し、前記金属バンプが前記第１の基材を部分的に露出することと、
    互いに対向する上面と下面、コア誘電体層、第１の銅箔層、第２の銅箔層、複数の収容溝を有する第２の基材を提供し、前記第１の銅箔層と前記第２の銅箔層がそれぞれ前記コア誘電体層の互いに対向する２つの側面上に位置し、前記収容溝が前記下面から延び前記第２の銅箔層と前記コア誘電体層とを貫通し、前記第１の銅箔層を部分的に露出することと、
    前記収容溝の内壁上に粘着層を形成することと、
    前記第１の基材と前記第２の基材とをラミネートさせ、前記金属バンプを前記収容溝内に収容し、前記金属バンプが前記粘着層を介し前記収容溝内に固定されることと、
    前記第１の基材を取り除き、各前記金属バンプの底面が前記第２の基材の前記下面と実質的に同一平面であることと、
    前記第２の基材の前記上面から前記金属バンプへと延びる複数のブラインドビアホールを形成することと、
    前記第１の銅箔層上及び前記第２の銅箔層上に導電材料層を形成し、前記導電材料層が前記第１の銅箔層、前記第２の銅箔層、前記金属バンプの前記底面を覆い、前記導電材料層が前記ブラインドビアホールを埋め、複数の導電性の貫通ビアホールを定義することと、
    前記導電材料層をパターニングし、第１のパターン化金属層と第２のパターン化金属層とを形成し、前記第１のパターン化金属層が前記第１の銅箔層上に位置して前記導電性の貫通ビアホールと接続し、前記第２のパターン化金属層が前記第２の銅箔層上に位置し、前記第１のパターン化金属層と前記第２のパターン化金属層がそれぞれ前記コア誘電体層の２つの前記側面を部分的に露出することと
    を含むパッケージ基板の製造方法。
  2. 前記第１の基材を形成するステップが、
    誘電体層、第１の剥離フィルム、第２の剥離フィルム、銅層を提供することと、
    前記誘電体層、前記第１の剥離フィルム、前記第２の剥離フィルム、前記銅層をラミネートし、前記第１の剥離フィルムと前記第２の剥離フィルムがそれぞれ前記誘電体層の互いに対向する２つの側面に位置し、前記銅層が前記第１の剥離フィルム上に位置することと、
    前記銅層上にニッケル層を形成し、前記ニッケル層が前記銅層を覆う、前記第１の基材を形成することと
    を含む、請求項１に記載のパッケージ基板の製造方法。
  3. 前記金属バンプが前記ニッケル層上に位置し、前記ニッケル層を部分的に露出する、請求項２に記載のパッケージ基板の製造方法。
  4. 前記金属バンプを形成するステップが、めっき、露光、現像、エッチングにより金属バンプを形成し、前記ニッケル層をめっきシード層として用いることを含む、請求項２に記載のパッケージ基板の製造方法。
  5. 前記第１の基材を取り除くステップが、
    前記第１の剥離フィルムを剥がし処理を介し前記銅層から分離することと、
    前記銅層と前記ニッケル層とをエッチング処理を介し取り除き、前記金属バンプの前記底面と前記第２の基材の前記下面を露出することと
    を含む、請求項２に記載のパッケージ基板の製造方法。
  6. 各前記ブラインドビアホールがレーザーブラインドビアホールである、請求項１に記載のパッケージ基板の製造方法。
  7. 前記導電材料層を形成するステップが、
    前記第１の銅箔層と前記第２の銅箔層をめっきシード層として用い、めっきにより前記導電材料層を形成することを含む、請求項１に記載のパッケージ基板の製造方法。
  8. 互いに対向する上面と下面、コア誘電体層、第１の銅箔層、第２の銅箔層、複数の収容溝を有する基材であって、前記第１の銅箔層と前記第２の銅箔層がそれぞれ前記コア誘電体層の互いに対向する２つの側面に位置し、前記収容溝が前記下面から延び前記第２の銅箔層と前記コア誘電体層とを貫通していることと、
    前記収容溝の内壁に設けられる粘着層と、
    それぞれ前記収容溝内に設けられる複数の金属バンプであって、前記金属バンプが前記粘着層を介し前記収容溝内に固定され、各前記金属バンプの底面が前記基材の前記下面と実質的に同一平面であることと、
    前記第１の銅箔層を貫通し、前記金属バンプへと延びる複数の導電性の貫通ビアホールと、
    前記第１の銅箔層を覆い、前記導電性の貫通ビアホールと接続する第１のパターン化金属層と、
    前記第２の銅箔層と前記金属バンプの前記底面を覆う第２のパターン化金属層であって、前記第１のパターン化金属層と前記第２のパターン化金属層がそれぞれ前記コア誘電体層の２つの側面を部分的に露出することと
    を含む、パッケージ基板。
  9. 各前記導電性の貫通ビアホールの上面が前記第１のパターン化金属層の上面と実質的に同一平面である、請求項８に記載のパッケージ基板。
  10. 前記金属バンプが、それに対応する前記導電性の貫通ビアホールと前記第２のパターン化金属層とに接続する、請求項８に記載のパッケージ基板。
JP2015169787A 2015-02-11 2015-08-28 パッケージ基板及びその製造方法 Active JP6126179B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104104529A TWI542271B (zh) 2015-02-11 2015-02-11 封裝基板及其製作方法
TW104104529 2015-02-11

Publications (2)

Publication Number Publication Date
JP2016149524A JP2016149524A (ja) 2016-08-18
JP6126179B2 true JP6126179B2 (ja) 2017-05-10

Family

ID=56565752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015169787A Active JP6126179B2 (ja) 2015-02-11 2015-08-28 パッケージ基板及びその製造方法

Country Status (4)

Country Link
US (1) US9458540B2 (ja)
JP (1) JP6126179B2 (ja)
CN (1) CN106158667B (ja)
TW (1) TWI542271B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584420B (zh) * 2015-09-16 2017-05-21 旭德科技股份有限公司 封裝載板及其製作方法
CN111836451B (zh) * 2019-04-16 2021-12-21 北大方正集团有限公司 电路板加工方法及电路板
CN110856355B (zh) * 2019-10-08 2023-05-26 湖南维胜科技电路板有限公司 一种具有高散热性能的led电路板制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255001B (en) 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
JP3922642B2 (ja) 2003-07-30 2007-05-30 日本無線株式会社 熱伝導部材付きプリント基板及びその製造方法
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
JP2006332449A (ja) 2005-05-27 2006-12-07 Cmk Corp 多層プリント配線板及びその製造方法
CN101192544B (zh) * 2006-11-23 2010-10-13 全懋精密科技股份有限公司 半导体元件埋入承载板的叠接结构及其制法
CN101789383B (zh) * 2009-01-23 2012-03-21 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
US8063492B2 (en) * 2009-04-27 2011-11-22 Powertech Technology, Inc. Multi-chip stacked package
TWI442526B (zh) * 2010-09-17 2014-06-21 Subtron Technology Co Ltd 導熱基板及其製作方法
TWI435393B (zh) * 2011-01-19 2014-04-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI435205B (zh) * 2011-05-12 2014-04-21 Subtron Technology Co Ltd 蓋板結構及其製作方法
TWI560835B (en) * 2011-11-07 2016-12-01 Siliconware Precision Industries Co Ltd Package substrate and fabrication method thereof
JP5987314B2 (ja) 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
TW201410106A (zh) 2012-08-24 2014-03-01 Kinsus Interconnect Tech Corp 線路載板的增層方法
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
TW201432826A (zh) * 2013-02-01 2014-08-16 Chipbond Technology Corp 半導體封裝製程及其結構
TWI527173B (zh) * 2013-10-01 2016-03-21 旭德科技股份有限公司 封裝載板
TW201517709A (zh) * 2013-10-30 2015-05-01 Subtron Technology Co Ltd 基板結構及其製作方法
TWI499364B (zh) * 2014-01-03 2015-09-01 Subtron Technology Co Ltd 核心基材與線路板的製作方法
TWI517321B (zh) * 2014-12-08 2016-01-11 旭德科技股份有限公司 封裝結構及其製作方法

Also Published As

Publication number Publication date
US20160230286A1 (en) 2016-08-11
TW201630495A (zh) 2016-08-16
CN106158667A (zh) 2016-11-23
CN106158667B (zh) 2018-09-28
US9458540B2 (en) 2016-10-04
TWI542271B (zh) 2016-07-11
JP2016149524A (ja) 2016-08-18

Similar Documents

Publication Publication Date Title
JP2011009686A5 (ja)
TW201422082A (zh) 具有元件設置區之基板結構及其製程
US20150144384A1 (en) Packaging substrate and fabrication method thereof
JP6126179B2 (ja) パッケージ基板及びその製造方法
TW201424497A (zh) 電路板及其製作方法
US8991043B2 (en) Manufacturing method of a circuit board structure
KR20090029508A (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
JP2007173727A (ja) 配線基板の製造方法
JP2010050351A (ja) 配線基板の製造方法
US9693468B2 (en) Package substrate and manufacturing method thereof
KR100693146B1 (ko) 다층 인쇄회로기판의 제조방법
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
TW201927090A (zh) 佈線板及其製造方法
KR20090101404A (ko) 코어리스 인쇄회로기판 제조 방법
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
TW201417663A (zh) 承載板的製作方法
US9955578B2 (en) Circuit structure
KR20170041161A (ko) 회로기판 및 제조방법
JP6387226B2 (ja) 複合基板
JP4503698B2 (ja) 配線基板の製造方法
TWI798748B (zh) 電路板結構及其製作方法
TWI404482B (zh) 電路板及其形成方法
KR20100006946A (ko) 범프리스 칩 내장형 인쇄회로기판 제조 방법
US9859632B2 (en) Composite substrate and rigid substrate
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170406

R150 Certificate of patent or registration of utility model

Ref document number: 6126179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250