KR100661295B1 - 패키지용 인쇄회로기판 및 그 제조 방법 - Google Patents

Abstract

패키지용 인쇄회로기판 및 그 제조방법이 개시된다. (a) 금속판에 회로 패턴을 형성하는 단계, (b) 금속판을 회로 패턴 방향으로 하여 코어 기판 양면에 적층하는 단계, (c) 회로 패턴 상면의 금속판을 코어 기판 표면이 드러나도록 제거하여 유닛 기판을 형성하는 단계; 및 (d) 회로 패턴을 층간 전기적으로 연결하는 비아홀을 형성하는 단계를 포함하는 패키지용 인쇄회로기판의 제조 방법은 대칭적인 구조의 패키지용 인쇄회로기판을 제조 할 수 있어 공정 중 발생하는 기판의 휨 현상을 현저히 줄일 수 있게 된다.

회로 패턴, 유닛 기판, 찬공홀, 금속판, 코어 기판

Description

패키지용 인쇄회로기판 및 그 제조 방법{ packaging PCB and manufacturing method thereof}

도 1은 본 발명의 바람직한 제1 실시예에 따른 회로 패턴이 형성된 금속판의 제조 공정도.

도 2는 본 발명의 바람직한 제2 실시예에 따른 회로 패턴이 형성된 금속판의 제조 공정도.

도 3은 본 발명의 바람직한 제3 실시예에 따른 패키지용 인쇄회로기판의 제조 순서도.

도 4는 본 발명의 바람직한 제3 실시예에 따른 패키지용 인쇄회로기판의 제조 공정도.

도 5는 본 발명의 바람직한 제4 실시에에 따른 패키지용 인쇄회로기판의 제조 방법의 순서도.

도 6은 본 발명의 바람직한 제4 실시예에 따른 패키지용 인쇄회로기판의 제조 공정도.

도 7은 본 발명의 바람직한 제4 실시예에 따른 패키지용 인쇄회로기판의 평면도.

도 8a는 본 발명의 바람직한 제5 실시에에 따른 패키지용 인쇄회로기판의 단 면도.

도 8b는 본 발명의 바람직한 제5 실시예에 따른 캐키지용 인쇄회로기판의 평면도.

도 9는 본 발명의 바람직한 제6 실시예에 따른 패키지용 인쇄회로기판의 단면도.

<도면의 주요부분에 대한 부호의 설명>

41: 금속판 42: 코어 기판

43: 회로 패턴 44: 지그

45: 비아홀 46: 시드층

47: 드라이 필름 100: 패키지용 인쇄회로기판

200: 유닛 기판

패키지용 인쇄회로기판 및 그 제조 방법에 관한 것이다.

통상 웨이퍼 한 장에는 동일한 전기회로가 인쇄된 반도체 칩이 수십 개에서 혹은 수백 개까지 형성될 수 있다. 그러나, 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달 받을 수 없다. 또한 반도체 칩은 미세한 회로를 담고 있기 때문에 외부의 충격에 쉽게 손상될 수 있으며, 결국 반도체 칩 자체로는 마더보드에 실장되기 전까지 완전한 제품이라 할 수 없다.

이러한 반도체 칩에 전기적인 연결을 해주고, 외부의 충격에 견딜 수 있게 밀봉 포장해 주어 비로서 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것이 반도체 칩 패키지의 역할이다.

최근에는 경박 단소화된 반도체 칩 패키지를 제공하기 위해 두께가 매우 얇은 패키지용 인쇄회로기판 (substrate)이 많이 사용되고있다. 패키지용 인쇄회로기판의 두께가 점차 얇아짐에 따라, 보통의 상온에서 쉽게 휨(warpage)현상이 발생하게 되어, 패키지 공정 중 불량발생 및 취급이 어려워지고 있다

본 발명은 휨 현상을 방지할 수 있는 패키지용 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.

본 발명의 일측면은, (a) 금속판의 표면에 회로 패턴이 돌출되도록 형성하는 단계, (b) 금속판을 상기 회로 패턴 방향으로 하여 코어 기판 양면에 적층하는 단계, (c) 금속판의 일부를 제거하여 코어 기판의 표면 및 회로 패턴을 노출시킴으로써 유닛 기판을 형성하는 단계, 및 (d) 유닛 기판의 일부를 제거하여 비아홀을 형성하는 단계를 포함하는 패키지용 인쇄회로기판 제조 방법이 제공된다. 이러한 패키지용 인쇄회로기판 제조 방법으로 케리어 프레임과 회로 패턴을 동시에 형성할 수 있게 된다.

단계 (a)는 (a1) 금속판 상면에 드라이 필름을 적층하는 단계, (a2) 드라이 필름 일부를 제거하여 회로 패턴이 형성될 부분의 금속판을 노출하는 단계; 및 (a3) 금속판을 도금하여 회로 패턴을 형성하는 단계를 포함할 수 있다.

또한, 단계 (a)는 (a4) 금속판 상면에 드라이 필름을 적층하는 단계, (a5) 회로 패턴이 형성될 부분을 제외한 드라이 필름을 제거하여 금속판을 노출하는 단계, 및(a6) 금속판을 에칭하여 회로 패턴을 형성하는 단계를 포함할 수도 있다.

단계 (d)는, (d1) 유닛 기판을 지그 상면에 접촉되도록 위치시키는 단계, (d2) 유닛 기판에 비아홀을 형성하는 단계, (d3) 비아홀 내주면을 도금하여 회로 패턴을 층간 전기적으로 연결하는 단계를 포함할 수 있다. 기계적인 드릴에 의하여 비아홀을 형성시에는 지그를 유닛 기판 하면에 받치는 것이 바람직하다.

본 발명의 다른 측면은, 코어 기판과, 코어 기판의 양면에 대칭적으로 적층되되 천공홀이 형성된 금속판과, 천공홀이 형성된 부분의 코어 기판의 표면에 형성되는 회로 패턴과, 회로 패턴을 층간 전기적으로 연결하는 비아홀을 포함하는 패키지용 인쇄회로기판이 제공된다. 이와 같은 대칭적 구조로 인해 패키지용 인쇄회로기판은 휨 현상이 줄어든다.

회로 패턴은 코어 기판에 돌출되지 않고 내장되며, 표면이 상기 코어 기판 외부로 노출될 수 있다. 이러한 형태의 회로 패턴은 코어 기판의 강성을 높여준다.

코어 기판은 단층의 절연층일 수도 있으며, 내층 패턴이 형성된 내부 기판과 내부 기판 상하면에 적층된 절연층을 포함할 수 있다. 코어 기판이 단층의 절연층이라도 금속판이 프레임 역할을 하므로 박막의 패키지용 인쇄회로기판을 성공적으 로 제조할 수 있게 된다.

이하, 본 발명에 따른 패키지용 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

패키지용 인쇄회로기판을 제조하기 위해서는 기본적으로 회로 패턴이 형성된 금속판이 준비 되어야 한다. 다양한 제조 방법이 있으나 대표적인 방법을 설명하면 다음과 같다.

도 1은 본 발명의 바람직한 제1 실시예에 따른 회로 패턴이 형성된 금속판의 제조 공정도이다. 도 1을 참조하면, 금속판(11), 드라이 필름(12), 회로 패턴(13)이 도시되어 있다.

본 실시예는 금속판(11)을 도금하여 회로 패턴(13)을 형성하는 방법으로서, 도 1의 (a)와 같이 금속판(11) 상면에 드라이 필름(12)을 부착한다. 이후 노광 및 현상 공정으로 회로 패턴(13)이 형성될 부분의 드라이 필름(12)을 제거한다. 드라이 필름(12)이 제거된 부분의 금속판(11)은 외부로 드러나게 되는 데, 이 부분에 도 1의 (b)와 같이 전해 도금으로 회로 패턴(13)을 형성하고, 남은 드라이 필름(12)은 박리한다.

도 2는 본 발명의 바람직한 제2 실시예에 따른 회로 패턴이 형성된 금속판의 제조 공정도이다. 도 2를 참조하면, 금속판(21), 드라이 필름(22), 회로 패턴(23)이 도시되어 있다.

도 2의 실시예는 금속판(21)을 제거하여 회로 패턴(23)을 형성하는 방법이다. 구체적인 방법은, 금속판(21) 상면에 드라이 필름(22)을 부착하고, 회로 패턴(23)이 형성될 부분만 남기고 노광 및 현상한다. 이후 에칭하여 금속판(21)을 제거하여 회로 패턴(23)을 형성하고, 남은 드라이 필름(22)은 박리한다.

도 1과 도 2의 드라이 필름(12, 22)은 감광성 소재로서, 동일한 기능을 한다면 다른 재료를 사용할 수도 있다.

이상의 방법으로 제조된 회로 패턴이 형성된 금속판을 이용하여 패키지용 인쇄회로기판의 제조 방법을 설명하면 다음과 같다.

도 3은 본 발명의 바람직한 제3 실시예에 따른 패키지용 인쇄회로기판의 제조 순서도이며, 도 4는 본 발명의 바람직한 제3 실시예에 따른 패키지용 인쇄회로기판의 제조 공정도이다. 도 4를 참조하면, 금속판(41), 코어 기판(42), 회로 패턴(43) 지그(44), 비아홀(45), 시드층(46), 드라이 필름(47), 패키지용 인쇄회로기판(100), 유닛 기판(200)이 도시되어 있다.

도 3의 S31단계는 도 4의 (a)에 대응되는 것으로서 금속판(41)에 회로 패턴(43)을 형성하는 단계이다. 이는 이미 도 1과 도 2에서 이미 설명한 바와 같다.

도 3의 S32단계는 코어 기판(42) 양면에 금속판(41)을 적층하는 단계로서, 도 4의 (b)는 이 과정을 나타낸다. 도 4에 도시된 바와 같이 회로 패턴(43)이 형성된 금속판(41)을 코어 기판(42) 방향으로 적층한다. 특히 회로 패턴(43)의 정렬이 잘 맞아야 한다. 이는 후에 비아홀(45)을 이용하여 절연층(42) 상하면의 회로 패턴(43)을 정확히 연결하기 위함이다. 본 실시예의 코어 기판(42)은 단층의 절연재로 이루어져 있다.

도 3의 S33단계는 금속판(41)을 제거하여 유닛 기판(200)을 형성하는 단계로서, 도 4의 (c)는 이 과정을 나타낸다. 도 4의 (c)에 도시된 바와 같이 회로 패턴(43) 상면의 금속판(41)을 제거한다. 금속판(41)이 제거되면 코어 기판(42)의 표면이 드러나게 되며, 회로 패턴(43)은 코어 기판(42)에 표면을 드러낸 체 내장되게 된다. 이러한 회로 구조는 코어 기판(42)의 강성을 높이게 된다. 이러한 형태로 코어 기판(42)의 표면이 노출된 부분은 각각 반도체 칩과 실장될 유닛 기판(200)이다. 유닛 기판(200) 상하면의 금속판(41)은 모두 제거되었으며, 패키지용 인쇄회로기판(100)은 코어 기판(42)을 기준으로 대칭적인 형상이다. 이와 같은 패키지용 인쇄회로기판(100)은 열 팽장계수가 다른 금속판(41)과 코어 기판(42)이 적층되었으나 대칭적인 구조로 인하여 휨 현상이 현저히 떨어지게 된다.

한편, 유닛 기판(200) 상하면의 회로 패턴(43)을 연결하기 위해서 비아홀(45)을 형성하여야 한다. 도 3의 S34단계는 비아홀(45)을 형성하는 단계로서, 도 4의 (d)에서 (g)는 이를 설명하기 위한 공정도이다. 비아홀(45)을 형성하는 방법은 기계적인 방법과 화학적인 방법이 있으나, 본 실시예는 기계적인 드릴로서 비아홀(45)을 천공하는 과정을 나타낸다. 천공 과정에서 발생하는 드릴의 압력을 지탱하 기 위하여 유닛 기판(200)의 일측면을 지지할 수 있는 지그(44)를 받치고 작업하는 것이 바람직하다. 이후 드릴로서 유닛 기판(200)의 손상 없이 예정된 위치에 비아홀(45)을 천공한다.

이후 과정은 비아홀(45) 내부를 도금하여 코어 기판(42) 상하면의 회로 패턴(43)을 전기적으로 연결하는 과정이다. 이러한 과정은 당업계에 널리 알려진 방법이므로, 이하 간략하게 설명한다.

먼저 도 4의 (e)는 무전해 도금으로 시드층(46)을 형성하는 단계이다. 인쇄회로기판(100) 표면에 원활한 전해 도금을 위하여 무전해 도금을 행한다. 무전해 도금의 목적은 비아홀(45) 내부에 시드층(seed layer)을 형성하기 위한 것이다. 이후 도 4의 (f)와 같이 전해 도금의 대상이 되는 부분을 제외하고 드라이 필름(47)을 도포한다. 드라이 필름(47)은 감광성 필름으로서 원하지 않는 부분이 도금되지 않도록 하는 차단막 역할을 한다. 따라서 동일한 목적을 달성할 수 있는 것이라면 다른 재료를 사용하더라도 무방하다.

이후 도 4의 (g)와 같이 드라이 필름(47)을 박리하고, 시드층(46)을 에칭하여 제거함으로써, 비아홀(45) 내부에는 도금층이 형성되어 코어 기판(42) 상하면의 회로 패턴(43)을 연결하게 된다.

이상의 실시예는 단층의 코어 기판을 이용하여 패키지용 인쇄회로기판을 제조하는 방법이다. 그러나, 다층의 코어 기판을 이용한 패키지용 인쇄회로기판도 동일한 방법으로 제조가 가능하다.

도 5는 본 발명의 바람직한 제4 실시예에 따른 패키지용 인쇄회로기판의 제조 방법의 순서도이며, 도 6은 본 발명의 바람직한 제4 실시예에 따른 패키지용 인쇄회로기판의 제조 공정도이다. 도 5를 참조하면, 내부 절연층(51), 내층 패턴(52a), 회로 패턴(52b), 비아홀(53a, 53b), 금속판(54), 절연층(55), 패키지용 인쇄회로기판(400), 내부 기판(300), 코어 기판(500), 유닛 기판(700)이 도시되어 있다.

본 실시예는 다층의 패키지용 인쇄회로기판(400)을 제조하는 예로서, 우선 내부 기판(300)이 준비되어야 한다. 내부 기판(300)은 통상의 기판 제조방법으로 만들어 지며, 본 실시예의 경우 양면에 내층 패턴(52a)이 형성된 단층의 내부 기판(300)을 준비하였으나, 다층의 내부 기판을 사용할 수도 있다. 내부 기판(300)에는 내층 패턴(52a)과 층간 전기적 연결을 위한 비아홀(53a)이 형성되어 있다.

도 5의 S52 단계는 내부 기판(300) 상하면에 절연층(55)과 회로 패턴(52b)이 형성된 금속판(54)을 적층하는 단계이다. 도 6의 (i)는 이 과정을 나타내는 공정도로서, 절연층(55)을 내부 기판(300) 상하면에 적층후 금속판(54)을 적층하는 것이 일반적이나, 절연층(55)과 금속판(54)을 적층후 내부 기판(300)에 적층할 수도 있다. 또한, 내부 기판(300), 절연층(55), 금속판(54)을 일괄적층할 수도 있을 것이다. 적층후 내부 기판(300)과 절연층(55)은 코어 기판(500)이 된다.

도 5의 S53단계는 금속판(54) 일부를 제거하여 유닛 기판(700)을 형성하는 단계이다. 이에 대한 설명은 이미 도 3과 도4의 제1 실시예에서 충분히 언급하였으므로 생략한다.

도 5의 S54단계는 내층 패턴(52a)과 회로 패턴(52b)을 층간 전기적으로 연결하는 비아홀(53b)을 형성하는 단계로서 도 6의 (j)는 이를 나타낸다. 비아홀(53b)은 레이져로 천공하는 것이 바람직하며, 이후 내부를 모두 도금한다.

이상과 같은 방법으로 코어 기판(500)을 기준으로 상하 대칭적인 패키지용 인쇄회로기판(400)을 제조할 수 있다.

도 7은 본 발명의 바람직한 제4 실시예에 따른 패키지용 인쇄회로기판의 평면도이다. 도 7을 참조하면, 금속판(54), 패키지용 인쇄회로기판(400), 유닛 기판(700)이 도시되어 있다. 도 7에 도시된 바와 같이 패키지용 인쇄회로기판(400)은 좌우 및 상하로 대칭적인 형상이다. 또한 저면의 형상도 평면과 동일하다. 이러한 구조적인 특징은 패키지용 인쇄회로기판(400)이 재질간의 열팽창 계수가 다르다 하더라도 응력이 상쇄되어 휨 현상이 잘 일어나지 않게 한다.

도 8a는 본 발명의 바람직한 제5 실시예에 따른 패키지용 인쇄회로기판의 단면도, 도 8b는 본 발명의 바람직한 제5 실시예에 따른 패키지용 인쇄회로기판의 평면도이다. 도 8a와 도 8b를 참조하면, 패키지용 인쇄회로기판(800), 코어 기판(82), 금속판(81), 회로 패턴(83), 비아홀(84), 천공홀(85), 유닛 기판(80)이 도시되어 있다.

본 실시예의 코어 기판(82)은 하나의 절연층으로 되어 있다. 코어 기판(82)의 상하면에는 천공홀(85)이 형성된 금속판(81)이 적층되어 있다. 천공홀(85) 내부 의 코어 기판(82)에는 회로 패턴(83)이 코어 기판(82)에 표면이 노출된 채 내장되어 있다. 이러한 천공홀(85) 내부의 코어 기판(82)을 유닛 기판(80)으로 정의한다. 유닛 기판(80)은 각각 반도체 칩이 실장될 부분이다. 유닛 기판(80)은 반도체 칩을 실장후 각각 분리될 수도 있고, 분리 후 반도체 칩을 실장할 수 있다.

한편, 유닛 기판(80)에는 회로 패턴(83)을 층간 전기적으로 연결하기 위한 비아홀(84)을 형성할 수 있다. 본 실시예는 단층의 코어 기판(82)을 사용하였기 때문에 비아홀(84)은 관통된 형상이다.

도 8b의 평면도와 같이 패키지용 인쇄회로기판(800)은 천공홀(85)이 형성된 금속판(81)을 코어 기판(82)에 적층한 구조이며, 천공홀(85) 내부는 유닛 기판(80)이 위치한다. 금속판(81)은 케리어 프레임의 역할을 한다. 도 8b에 도시된 바와 같이 금속판(81)이 격자 형식으로 촘촘히 유닛 기판(80)을 지지할 경우 박막의 단층 패키지용 인쇄회로기판(800)도 손상 없이 반도체 칩을 패키지화 할 수 있다.

이와 같은 패키지용 인쇄회로기판(800)은 대칭적 구조로 인해 온도 변화에 따른 응력을 상쇄할 수 있게 된다. 따라서 공정 중 발생하는 휨 현상은 현저히 줄일 수 있다.

도 9는 본 발명의 바람직한 제6 실시예에 따른 패키지용 인쇄회로기판의 단면도이다. 도 9를 참조하면, 금속판(91), 내층 패턴(92a), 회로 패턴(92b), 비아홀(93a, 93b), 내부 기판(95), 절연층(96)이 도시되어 있다. 본 실시예의 코어 기판(90)은 내층 패턴(92a)이 형성된 내부 기판(95) 상하면에 절연층(92)이 적층된 구 조이다. 이러한 코어 기판(90)에 금속판(91)이 적층되어 있다. 나머지 구조는 도 8a의 실시예와 동일하므로 상세한 설명은 생략한다.

도 8a와 도 9의 실시예와 같이 코어 기판(91)의 구조는 용도에 부합하도록 단층 또는 다층의 형태를 이룰 수 있다.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

이와 같은 구성을 갖는 본 발명에 의하면, 코어 기판 상하면에 천공홀이 형성된 금속판을 대칭적으로 적층함으로써, 패키징 공정중 발생하는 패키지용 인쇄회로기판의 휨 현상을 방지할 수 있을 뿐만 아니라, 케리어 프레임과 회로 패턴을 한번에 형성할 수 있는 정점이 있다. 또한, 회로 패턴이 코어 기판 내부에 내장됨으로서 코어 기판의 강성을 높일 수 있다.

Claims (8)

1. (a) 금속판의 표면에 회로 패턴이 돌출되도록 형성하는 단계;

   (b) 상기 금속판을 상기 회로 패턴 방향으로 하여 코어 기판 양면에 적층하는 단계;

   (c) 상기 금속판의 일부를 제거하여 상기 코어 기판의 표면 및 상기 회로 패턴을 노출시킴으로써 유닛 기판을 형성하는 단계; 및

   (d) 상기 유닛 기판의 일부를 제거하여 비아홀을 형성하는 단계를 포함하는 패키지용 인쇄회로기판 제조 방법.
2. 제1항에 있어서,

   상기 단계 (a)는,

   (a1) 상기 금속판 표면에 드라이 필름을 적층하는 단계;

   (a2) 상기 드라이 필름의 일부를 제거하여 상기 회로 패턴이 형성될 부분의 금속판을 노출하는 단계; 및

   (a3) 상기 금속판을 도금하여 상기 회로 패턴을 형성하는 단계를 포함하는 패키지용 인쇄회로기판 제조 방법.
3. 제1항에 있어서,

   상기 단계 (a)는,

   (a4) 상기 금속판 표면에 드라이 필름을 적층하는 단계;

   (a5) 상기 회로 패턴이 형성될 부분에 대응하여 상기 드라이 필름을 일부 제거하여 상기 금속판을 노출하는 단계; 및

   (a6) 상기 금속판을 에칭하여 상기 회로 패턴을 형성하는 단계를 포함하는 패키지용 인쇄회로기판 제조방법.
4. 제1항에 있어서,

   상기 단계 (d)는

   (d1) 상기 유닛 기판을 지그 상면에 접촉되도록 위치시키는 단계;

   (d2) 상기 유닛 기판에 드릴을 이용하여 비아홀을 천공하는 단계;

   (d3) 상기 비아홀 내주면를 도금하여 상기 회로 패턴과 전기적으로 연결되도록 하는 단계를 포함하는 패키지용 인쇄회로기판 제조방법.
5. 코어 기판과;

   상기 코어 기판의 양면에 대칭적으로 적층되어, 천공홀이 형성된 금속판과;

   상기 천공홀이 형성된 부분의 상기 코어 기판의 표면에 형성되는 회로 패턴 과;

   상기 회로 패턴을 층간 전기적으로 연결하는 비아홀을 포함하는 패키지용 인쇄회로기판.
6. 제5항에 있어서,

   상기 회로 패턴은 상기 코어 기판 표면에 돌출되지 않고 표면이 노출되어 내장된 패키지용 인쇄회로기판.
7. 제5항에 있어서,

   상기 코어 기판은 하나의 절연층인 패키지용 인쇄회로기판.
8. 제5항에 있어서,

   상기 코어 기판은,

   내층 패턴이 형성된 내부 기판과;

   상기 내부 기판 양면에 적층된 절연층을 포함하는 패키지용 인쇄회로기판.

Images