KR20110036147A - 인쇄회로기판의 제조방법 - Google Patents
인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR20110036147A KR20110036147A KR1020090093657A KR20090093657A KR20110036147A KR 20110036147 A KR20110036147 A KR 20110036147A KR 1020090093657 A KR1020090093657 A KR 1020090093657A KR 20090093657 A KR20090093657 A KR 20090093657A KR 20110036147 A KR20110036147 A KR 20110036147A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- circuit pattern
- release film
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 이형필름 및 제1 절연층이 순차 적층된 한 쌍의 원자재와, 접착층을 각각 준비하는 단계; 상기 한 쌍의 원자재를 상기 이형필름이 내층으로 향하도록 서로 대향시켜 상기 접착층에 매립시키는 단계; 상기 제1 절연층 상에, 비아가 내부에 관통 형성되고, 상면에 상기 비아와 접속된 회로패턴이 형성된 제2 절연층을 형성하는 단계; 상기 제2 및 제1 절연층과, 이형층 및 접착층의 가장자리부를 절단하는 단계; 및 상기 제1 절연층으로부터 이형필름을 제거하는 단계;를 포함하는 인쇄회로기판의 제조방법을 제공한다.
인쇄회로기판, 캐리어, 매립
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 보다 상세하게는, 접착층에 이형필름 및 절연층이 매립된 캐리어를 이용하여 코어리스(coreless) 형태로 기판을 제조하도록 한 인쇄회로기판의 제조방법에 관한 것이다.
전자제품에 포함되는 부품들의 크기는 점점 작아지고 있다. 이에 따라 소자 칩(chip)을 실장하는 패키지의 크기 역시 작아지게 되며, 이는 패키지에 포함되는 기판이 얇아질 것을 요구한다. 한편, 회로의 물리적 거리에 따른 루프 인덕턴스(loop inductance)를 최소화하기 위해서도 기판의 얇은 두께는 중요한 요소가 된다.
기존의 기판제조방법에 있어서, 기판을 구성하는 회로층 하나의 두께는 공정을 수행하기에 충분한 강성을 가지고 있지 못하므로, 기판을 지지하는 코어(core)층을 포함하는 형태의 기판이 제조되었다.
그러나, 코어층을 최종 생성품인 기판에 포함시키는 것은 기판의 두께를 얇 게 하는 데 있어서 큰 장애가 되며, 코어층과 관련된 공정들로 인해 제작비용도 증가한다.
이에 따라 종래에는 캐리어(carrier)의 일면에 절연층을 도포하고 회로형성 및 절연층 도포를 반복하여 다층 회로를 갖는 인쇄회로기판을 제작한 후, 캐리어로부터 제품을 분리하여 코어층이 없는 코어리스 형태의 기판을 제조하고 있다.
그러나, 캐리어로부터 제품을 분리하기 위해 캐리어의 표면에 캐리어의 표면 일부를 덮는 이형필름을 도포한 후, 상기 캐리어 상에 상기 이형필름을 덮는 절연층을 도포하는데, 상기 이형필름이 두께를 가지고 있어 이형필름의 모서리 부분에 도포되는 절연층의 두께가 얇아져서 이 부분에 크랙(crack)이 발생하게 되고, 이로 인해 기판 제조 공정 중에 이형필름이 분리되어 수율이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 접착층에 이형필름 및 절연층이 매립된 캐리어를 이용하여 코어리스 형태의 기판을 제조함으로써, 이형필름 상에 형성되는 절연층에 크랙이 발생하는 것을 방지하고 기판 제조 공정중에 이형필름이 분리되는 것을 방지하여 제조 수율을 향상시킬 수 있는 인쇄회로기판의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 인쇄회로기판의 제조방법은, 이형필름 및 제1 절연층이 순차 적층된 한 쌍의 원자재와, 접착층을 각각 준비하는 단계; 상기 한 쌍의 원자재를 상기 이형필름이 내층으로 향하도록 서로 대향시켜 상기 접착층에 매립시키는 단계; 상기 제1 절연층 상에, 비아가 내부에 관통 형성되고, 상면에 상기 비아와 접속된 회로패턴이 형성된 제2 절연층을 형성하는 단계; 상기 제2 및 제1 절연층과, 이형층 및 접착층의 가장자리부를 절단하는 단계; 및상기 제1 절연층으로부터 이형필름을 제거하는 단계;를 포함할 수 있다.
여기서, 상기 원자재는 상기 접착층보다 작은 크기를 가질 수 있다.
또한, 상기 제1 절연층 상에, 내부에 비아가 관통 형성되고, 상면에 상기 비아와 접속된 회로패턴이 형성된 제2 절연층을 형성하는 단계는, 상기 제1 절연층 상에 제2 절연층을 형성하는 단계; 상기 제2 절연층의 일부분을 제거하여 상기 제1 절연층의 상면일부를 오픈시키는 비아홀을 형성하는 단계; 상기 비아홀에 금속을 충전하여 비아를 형성하는 단계; 상기 비아를 포함한 제2 절연층 상에 도전층을 형성하는 단계; 및 상기 도전층의 일부를 제거하여 상기 비아와 접속된 회로패턴을 형성하는 단계;를 포함할 수 있다.
또한, 상기 제1 절연층으로부터 이형필름을 제거하는 단계 이후에, 상기 비아와 대응하는 상기 제1 절연층 부분을 제거하여 상기 비아를 오픈시키는 비아홀을 형성하는 단계; 및 상기 비아홀에 의해 오픈된 제1 비아에 표면 처리 금속을 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 표면 처리 금속은 Au를 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 의한 인쇄회로기판의 제조방법은, 이형필름, 제1 절연층 및 제1 도전층이 순차 적층된 한 쌍의 원자재와, 접착층을 각각 준비하는 단계; 상기 한 쌍의 원자재를 상기 이형필름이 내층으로 향하도록 서로 대향시켜 상기 접착층에 매립시키는 단계; 상기 제1 도전층의 일부를 제거하여 제1 회로패턴을 형성하는 단계; 상기 제1 회로패턴을 포함한 상기 제1 절연층 상에, 상기 제1 회로패턴과 접속되는 비아가 내부에 관통 형성되고, 상면에 상기 비아와 접속된 제2 회로패턴이 형성된 제2 절연층을 형성하는 단계; 상기 제2 및 제1 절연층과, 이형층 및 접착층의 가장자리부를 절단하는 단계; 및 상기 제1 절연층으로부터 이형필름을 제거하는 단계;를 포함할 수 있다.
여기서, 상기 제1 도전층은 동박으로 이루어질 수 있다.
또한, 상기 제1 도전층은 상기 제1 절연층과 같거나 큰 크기를 가질 수 있다.
또한, 상기 이형필름과 상기 제1 절연층 사이에 제2 도전층이 추가로 적층되어 있을 수 있다.
또한, 상기 제1 회로패턴을 포함한 상기 제1 절연층 상에, 상기 제1 회로패턴과 접속되는 비아가 내부에 관통 형성되고, 상면에 상기 비아와 접속된 제2 회로패턴이 형성된 제2 절연층을 형성하는 단계는, 상기 제1 회로패턴을 포함한 상기 제1 절연층 상에 제2 절연층을 형성하는 단계; 상기 제2 절연층의 상기 제1 회로패턴과 대응하는 부분을 제거하여 상기 제1 회로패턴의 상면을 오픈시키는 비아홀을 형성하는 단계; 상기 비아홀에 금속을 충전하여 상기 제1 회로패턴과 접속되는 비아를 형성하는 단계; 상기 제2 절연층 상에 도전층을 형성하는 단계; 및 상기 도전층의 일부를 제거하여 상기 비아와 접속된 제2 회로패턴을 형성하는 단계;를 포함할 수 있다.
또한, 상기 제1 절연층으로부터 이형필름을 제거하는 단계 이후에, 상기 제1 회로패턴과 대응하는 상기 제1 절연층 부분을 제거하여 상기 제1 회로패턴을 오픈시키는 비아홀을 형성하는 단계; 및 상기 비아홀에 의해 오픈된 제1 회로패턴에 표면 처리 금속을 형성하는 단계;를 더 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판의 제조방법에 의하면, 코어리스 형태의 기판을 제조함에 있어서, 이형필름 및 절연층이 접착층에 매립된 캐리어를 이용함으로써, 이형필름 상에 형성되는 절연층에 크랙이 발생하는 것을 방지할 수 있다. 그리고, 이형필름이 접착층에 매립되어 있기 때문에, 기판에 충격이 가해지더라도 이형필름과 절연층 간의 결합이 안정하게 유지될 수 있다.
따라서, 본 발명은 기판 제조 공정 중에 이형필름이 분리되는 것을 방지할 수 있고, 제품의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 이형필름과, 절연층 및 도전층이 접착층에 매립된 캐리어를 준비한 다음, 상기 캐리어에 매립된 도전층을 회로패턴으로 형성한 후, 후속의 절연층 및 회로패턴 형성공정을 진행하여 인쇄회로기판을 제조할 수도 있는데, 이 경우 캐리어를 제작하면 이미 하나의 도전층이 형성되어 있는 구조이므로 추가적인 도금에 의한 도전층 형성이 불필요하여, 다층 회로 기판의 제조 공정을 단순화할 수 있는 장점이 있다.
본 발명에 따른 인쇄회로기판의 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
이하, 도 1 내지 도 9를 참조하여 본 발명의 실시예에 따른 인쇄회로기판의 제조방법에 대하여 상세히 설명한다.
도 1 내지 도 9는 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 인쇄회로기판의 제조방법은, 우선 도 1에 도시된 바와 같이, 이형필름(11) 및 제1 절연층(12)이 순차 적층된 한 쌍의 원자재(10)와, 접착층(20)을 각각 준비한다.
상기 접착층(20)은, 기판이 형성되는 기판이 되며, 각 공정장비들간의 이송과정에서 기판을 형성하기 위한 중간생성물을 지지하는 역할을 수행하는 것으로서, 프리프레그(prepreg), 에폭시, ABF(Ajinomoto Build-up Film), 또는 드라이 필름 형태의 솔더 레지스트 등으로 이루어질 수 있으며, 약 0.2∼0.3 ㎜의 두께를 가질 수 있다.
상기 원자재(10)를 구성하는 상기 이형필름(11) 및 제1 절연층(12)은 상기 접착층(20)의 내부에 매립될 수 있도록 상기 접착층(20)보다 작은 크기를 가질 수 있다.
상기 이형필름(11)은, 후속의 다층 회로패턴 형성공정을 마친 후, 상기 접착층(20)과 제1 절연층(12)을 용이하게 분리할 수 있도록 하기 위한 것이다.
여기서, 도면에 도시된 바와 같이, 상기 원자재(10)는 상기 제1 절연층(12) 상에 적층된 제1 도전층(13)을 더 포함할 수도 있다.
상기 제1 도전층(13)은 동박(Cu foil) 등으로 이루어질 수 있다. 상기 제1 도전층(13)은 상기 제1 절연층(12)과 같거나 큰 크기를 가질 수 있다.
또한, 도면에 도시되어 있지는 않으나, 상기 이형필름(11)과 상기 제1 절연층(12) 사이에 동박 등과 같은 제2 도전층(미도시)이 추가로 적층되어 있을 수도 있다.
다음으로, 도 2에 도시된 바와 같이, 상기 한 쌍의 원자재(10)를 상기 이형필름(11)이 내층으로 향하도록 서로 대향시켜 상기 접착층(20)에 매립시킴으로써 캐리어(100)를 형성한다.
본 발명의 실시예에서는 상기 원자재(10)가 매립된 접착층(20)을 캐리어(100)로 사용하게 된다. 이때, 본 발명의 실시예에 따르면 상기 이형필름(11) 및 제1 절연층(12)이 접착층(20)에 매립된 캐리어(100)를 이용함으로써, 상기 이형필름(11) 상에 형성되는 절연층(12)에 크랙이 발생하는 것을 방지할 수 있다.
즉, 종래에는 캐리어로 사용되는 기재층 상에, 상기 기재층의 표면 일부를 덮는 이형필름을 도포한 후, 상기 기재층 상에 상기 이형필름을 덮는 절연층을 도포함으로써, 상기 이형필름의 모서리 부분에 도포되는 절연층의 두께가 얇아져서 이 부분에 크랙이 발생하였으나, 본 발명의 실시예에서는 동일한 크기로 제작된 이형필름(11)과 제1 절연층(12)이 접착층(20)에 매립된 상태로 후속의 회로 적층체 형성공정이 진행됨으로써, 상기 이형필름(11)과 제1 절연층(12)에 크랙 등과 같은 손상이 발생될 염려가 없다.
따라서, 본 발명의 실시예에 따르면, 코어리스 형태의 인쇄회로기판 제조 공정 중에 상기 이형필름(11)이 분리되는 것을 방지할 수 있으므로, 제품의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다.
그런 다음, 도 3에 도시된 바와 같이, 상기 제1 도전층(13)의 일부를 제거하여 제1 회로패턴(13a)을 형성한다.
상기 제1 회로패턴(13a)은, 상기 제1 도전층(13) 상에 상기 제1 도전층(13)의 일부를 오픈시키는 포토레지스트 패턴을 형성한 다음, 상기 포토레지스트 패턴에 의해 오픈된 제1 도전층(13) 부분을 에칭한 후, 상기 포토레지스트 패턴을 제거함으로써 형성될 수 있다.
여기서, 상기 제1 도전층(13)이 구비되어 있지 않은 경우, 상기 제1 회로패턴(13a)의 형성 공정은 생략될 수 있다.
그 다음에, 도 4에 도시된 바와 같이, 상기 제1 회로패턴(13a)을 포함한 상기 제1 절연층(12) 상에, 상기 제1 회로패턴(13a)과 접속되는 제1 비아(35)가 내부에 관통 형성되고, 상면에 상기 제1 비아(35)와 접속된 제2 회로패턴(33a)이 형성된 제2 절연층(32)을 형성하여 제1 단위 회로 적층체(30)을 형성한다.
더욱 자세하게, 상기 제1 단위 회로 적층체(30)는 다음과 같은 방법 등에 의해 형성될 수 있다.
먼저, 상기 제1 회로패턴(13a)을 포함한 상기 제1 절연층(12) 상에 제2 절연층(32)을 형성한다.
그 다음에, 상기 제2 절연층(32)의 상기 제1 회로패턴(13a)과 대응하는 부분을 레이저 드릴링 등으로 제거하여 상기 제1 회로패턴(13a)의 상면을 오픈시키는 비아홀을 형성하고, 상기 비아홀에 금속을 충전하여 상기 제1 회로패턴(13a)과 접속되는 제1 비아(35)를 형성한다.
그런 다음, 상기 제1 비아(35)를 포함한 제2 절연층(32) 상에 도전층을 형성한 다음, 상기 도전층의 일부를 제거하여 상기 제1 비아(35)와 접속된 제2 회로패턴(33a)을 형성한다.
이에 의하여 한 층의 회로패턴을 포함하는 제1 단위 회로 적층체(30)가 형성될 수 있으며, 여러 층의 회로패턴을 포함하는 회로 적층체는 앞서 언급된 공정을 반복하여 형성될 수 있다.
즉, 앞서 언급된 제1 단위 회로 적층체(30)의 형성 공정을 반복하여 도 5에 도시된 바와 같이, 상기 제2 회로패턴(33a)을 포함한 상기 제2 절연층(32) 상에, 상기 제2 회로패턴(33a)과 접속되는 제2 비아(45)가 내부에 관통 형성되고, 상면에 상기 제2 비아(45)와 접속된 제3 회로패턴(43a)이 형성된 제3 절연층(42)을 형성하여 제2 단위 회로 적층체(40)를 형성한다. 상기 제2 단위 회로 적층체(40)의 형성 공정은 생략될 수도 있다.
상술한 바와 같이, 상기 이형필름(11), 절연층(12) 및 제1 도전층(13)을 포함하는 원자재(10)를 이용하는 경우, 상기 단위 회로 적층체의 형성공정을 2회 수행함으로써, 3층의 회로패턴, 즉 제1, 제2 및 제3 회로패턴(13a,33a,43a)을 포함하는 회로 적층체를 얻을 수 있다.
즉, 이형필름(11), 절연층(12) 및 제1 도전층(13)이 접착층(20)에 매립된 캐리어(100)를 준비한 다음, 상기 캐리어(100)에 매립된 제1 도전층(13)을 제1 회로패턴(13a)으로 형성한 후, 후속의 단위 회로 적층체 형성공정을 진행하여 인쇄회로기판을 제조할 수도 있으며, 이 경우 캐리어(100)를 제작하면 이미 하나의 도전 층(13)이 형성되어 있는 구조이므로 추가적인 도금에 의한 도전층 형성이 불필요하여, 다층 인쇄회로기판의 제조 공정을 단순화할 수 있는 장점이 있다.
본 발명의 실시예에서는 단위 회로 적층체의 형성공정을 2회 반복 수행하여 3층의 회로패턴(13a,33a,43a)을 형성하는 것으로 도시 및 설명하였으나, 이는 설명의 편의상 3층의 회로패턴으로 설명하였을뿐, 이에 한정되는 것은 아니다.
한편, 상기 원자재(10)에 제1 도전층(13)이 포함되어 있지 않는 경우에는, 상기 제1 절연층(12) 상에, 내부에 제1 비아(35)가 관통 형성되고, 상면에 상기 제1 비아(35)와 접속된 제2 회로패턴(33a)이 형성된 제2 절연층(32)을 형성하여 제1 단위 회로 적층체(30)을 형성할 수 있다. 더욱 자세하게, 상기 제1 단위 회로 적층체(30)는 다음과 같은 방법 등에 의해 형성될 수 있다. 상기 제1 절연층(12) 상에 제2 절연층(32)을 형성한 다음, 상기 제2 절연층(32)의 일부분을 레이저 드릴링 등으로 제거하여 상기 제1 절연층(12)의 상면일부를 오픈시키는 비아홀을 형성하고, 상기 비아홀에 금속을 충전하여 제1 비아(35)를 형성한다. 그 다음에, 상기 제1 비아(35)를 포함한 제2 절연층(32) 상에 도전층을 형성한 다음, 상기 도전층의 일부를 제거하여 상기 제1 비아(35)와 접속된 제2 회로패턴(33a)을 형성한다.
이에 의하여 한 층의 회로패턴을 포함하는 제1 단위 회로 적층체(30)가 형성될 수 있으며, 여러 층의 회로패턴을 포함하는 회로 적층체는 앞서 언급된 공정을 반복하여 형성될 수 있다.
즉, 앞서 언급된 제1 단위 회로 적층체(30)의 형성 공정을 반복하여 상기 제2 회로패턴(33a)을 포함한 상기 제2 절연층(32) 상에, 상기 제2 회로패턴(33a)과 접속되는 제2 비아(45)가 내부에 관통 형성되고, 상면에 상기 제2 비아(45)와 접속된 제3 회로패턴(43a)이 형성된 제3 절연층(42)을 형성하여 제2 단위 회로 적층체(40)를 형성할 수 있다.
다음으로, 도 6에 도시된 바와 같이, 상기 제3, 제2 및 제1 절연층(42,32,12)과, 이형층(11) 및 접착층(20)의 가장자리부를 절단한다.
도면에는 상기 제3, 제2 및 제1 절연층(42,32,12)과, 이형층(11) 및 접착층(20)이 절단될 경계가 점선으로 표시되어 있다. 상기 절단 공정은 상기 제3, 제2 및 제1 절연층(42,32,12)과, 이형층(11) 및 접착층(20)을 물리적으로 절단함으로써 수행될 수 있다.
도 7에 도시된 바와 같이 절단 공정이 완료되고 나면, 도 8에 도시된 바와 같이, 상기 제1 절연층(12)으로부터 이형필름(11)을 제거하여, 상기 제1 절연층(12)으로부터 접착층(20)을 제거한다.
그런 다음, 도 9에 도시된 바와 같이, 상기 이형필름(11)이 제거된 상기 제1 절연층(12)의 상기 제1 회로패턴(13a)과 대응하는 부분을 제거하여 상기 제1 회로패턴(13a)을 오픈시키는 비아홀(14)을 형성한다. 상기 비아홀(14)의 오픈 공정은에칭 또는 레이저 드릴링 방식 등에 의해 수행될 수 있다.
다음으로, 상기 비아홀(14)에 의해 오픈된 제1 회로패턴(13a)에 표면 처리 금속(15)을 형성할 수 있다. 상기 표면 처리 금속(15)은 Au 등을 포함할 수 있다.
한편, 상기 제1 회로패턴(13a)이 형성되어 있지 않은 경우에는, 상기 이형필름(11)이 제거된 상기 제1 절연층(12)의 상기 제1 비아(35)와 대응하는 부분을 제 거하여 상기 제1 비아(35)를 오픈시키는 비아홀(14)을 형성한 다음, 상기 비아홀(14)에 의해 오픈된 제1 비아(35)에 표면 처리 금속(15)을 형성할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1 내지 도 9는 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 원자재 11: 이형필름
12: 제1 절연층 13: 제1 도전층
13a: 제1 회로패턴 14: 비아홀
15: 표면 처리 금속 20: 접착층
30: 제1 단위 회로 적층체 32: 제2 절연층
33a: 제2 회로패턴 35: 제1 비아
40: 제2 단위 회로 적층체 42: 제3 절연층
43a: 제3 회로패턴 45: 제2 비아
100: 캐리어
Claims (11)
- 이형필름 및 제1 절연층이 순차 적층된 한 쌍의 원자재와, 접착층을 각각 준비하는 단계;상기 한 쌍의 원자재를 상기 이형필름이 내층으로 향하도록 서로 대향시켜 상기 접착층에 매립시키는 단계;상기 제1 절연층 상에, 비아가 내부에 관통 형성되고, 상면에 상기 비아와 접속된 회로패턴이 형성된 제2 절연층을 형성하는 단계;상기 제2 및 제1 절연층과, 이형층 및 접착층의 가장자리부를 절단하는 단계; 및상기 제1 절연층으로부터 이형필름을 제거하는 단계;를 포함하는 인쇄회로기판의 제조방법.
- 제1항에 있어서,상기 원자재는 상기 접착층보다 작은 크기를 갖는 인쇄회로기판의 제조방법.
- 제1항에 있어서,상기 제1 절연층 상에, 내부에 비아가 관통 형성되고, 상면에 상기 비아와 접속된 회로패턴이 형성된 제2 절연층을 형성하는 단계는,상기 제1 절연층 상에 제2 절연층을 형성하는 단계;상기 제2 절연층의 일부분을 제거하여 상기 제1 절연층의 상면일부를 오픈시키는 비아홀을 형성하는 단계;상기 비아홀에 금속을 충전하여 비아를 형성하는 단계;상기 비아를 포함한 제2 절연층 상에 도전층을 형성하는 단계; 및상기 도전층의 일부를 제거하여 상기 비아와 접속된 회로패턴을 형성하는 단계;를 포함하는 인쇄회로기판의 제조방법.
- 제1항에 있어서,상기 제1 절연층으로부터 이형필름을 제거하는 단계 이후에,상기 비아와 대응하는 상기 제1 절연층 부분을 제거하여 상기 비아를 오픈시키는 비아홀을 형성하는 단계; 및상기 비아홀에 의해 오픈된 제1 비아에 표면 처리 금속을 형성하는 단계;를 더 포함하는 인쇄회로기판의 제조방법.
- 제4항에 있어서,상기 표면 처리 금속은 Au를 포함하는 인쇄회로기판의 제조방법.
- 이형필름, 제1 절연층 및 제1 도전층이 순차 적층된 한 쌍의 원자재와, 접착층을 각각 준비하는 단계;상기 한 쌍의 원자재를 상기 이형필름이 내층으로 향하도록 서로 대향시켜 상기 접착층에 매립시키는 단계;상기 제1 도전층의 일부를 제거하여 제1 회로패턴을 형성하는 단계;상기 제1 회로패턴을 포함한 상기 제1 절연층 상에, 상기 제1 회로패턴과 접속되는 비아가 내부에 관통 형성되고, 상면에 상기 비아와 접속된 제2 회로패턴이 형성된 제2 절연층을 형성하는 단계;상기 제2 및 제1 절연층과, 이형층 및 접착층의 가장자리부를 절단하는 단계; 및상기 제1 절연층으로부터 이형필름을 제거하는 단계;를 포함하는 인쇄회로기판의 제조방법.
- 제6항에 있어서,상기 제1 도전층은 동박으로 이루어진 인쇄회로기판의 제조방법.
- 제6항에 있어서,상기 제1 도전층은 상기 제1 절연층과 같거나 큰 크기를 갖는 인쇄회로기판의 제조방법.
- 제6항에 있어서,상기 이형필름과 상기 제1 절연층 사이에 제2 도전층이 추가로 적층되어 있는 인쇄회로기판의 제조방법.
- 제6항에 있어서,상기 제1 회로패턴을 포함한 상기 제1 절연층 상에, 상기 제1 회로패턴과 접속되는 비아가 내부에 관통 형성되고, 상면에 상기 비아와 접속된 제2 회로패턴이 형성된 제2 절연층을 형성하는 단계는,상기 제1 회로패턴을 포함한 상기 제1 절연층 상에 제2 절연층을 형성하는 단계;상기 제2 절연층의 상기 제1 회로패턴과 대응하는 부분을 제거하여 상기 제1 회로패턴의 상면을 오픈시키는 비아홀을 형성하는 단계;상기 비아홀에 금속을 충전하여 상기 제1 회로패턴과 접속되는 비아를 형성 하는 단계;상기 제2 절연층 상에 도전층을 형성하는 단계; 및상기 도전층의 일부를 제거하여 상기 비아와 접속된 제2 회로패턴을 형성하는 단계;를 포함하는 인쇄회로기판의 제조방법.
- 제6항에 있어서,상기 제1 절연층으로부터 이형필름을 제거하는 단계 이후에,상기 제1 회로패턴과 대응하는 상기 제1 절연층 부분을 제거하여 상기 제1 회로패턴을 오픈시키는 비아홀을 형성하는 단계; 및상기 비아홀에 의해 오픈된 제1 회로패턴에 표면 처리 금속을 형성하는 단계;를 더 포함하는 인쇄회로기판의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090093657A KR101043540B1 (ko) | 2009-10-01 | 2009-10-01 | 인쇄회로기판의 제조방법 |
JP2009285519A JP5059842B2 (ja) | 2009-10-01 | 2009-12-16 | 印刷回路基板の製造方法 |
US12/654,360 US20110079349A1 (en) | 2009-10-01 | 2009-12-17 | Method of manufacturing printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090093657A KR101043540B1 (ko) | 2009-10-01 | 2009-10-01 | 인쇄회로기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110036147A true KR20110036147A (ko) | 2011-04-07 |
KR101043540B1 KR101043540B1 (ko) | 2011-06-21 |
Family
ID=43822278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090093657A KR101043540B1 (ko) | 2009-10-01 | 2009-10-01 | 인쇄회로기판의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110079349A1 (ko) |
JP (1) | JP5059842B2 (ko) |
KR (1) | KR101043540B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101287742B1 (ko) * | 2011-11-23 | 2013-07-18 | 삼성전기주식회사 | 인쇄 회로 기판 및 그 제조 방법 |
KR101299259B1 (ko) * | 2013-04-03 | 2013-08-22 | 주식회사 에스아이 플렉스 | Mode key 취부 공법 |
US9521759B2 (en) | 2013-05-17 | 2016-12-13 | Microcosm Technology Co., Ltd. | Vertical conductive unit and manufacturing method thereof |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110077403A (ko) * | 2009-12-30 | 2011-07-07 | 삼성전기주식회사 | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 |
JP6054080B2 (ja) * | 2012-07-20 | 2016-12-27 | 新光電気工業株式会社 | 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 |
JP2014130856A (ja) * | 2012-12-28 | 2014-07-10 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
CN103269564B (zh) * | 2013-03-28 | 2015-11-18 | 淳华科技(昆山)有限公司 | 多层板局部单层区域内层切割工艺 |
FR3007403B1 (fr) * | 2013-06-20 | 2016-08-05 | Commissariat Energie Atomique | Procede de realisation d'un dispositif microelectronique mecaniquement autonome |
KR101585554B1 (ko) * | 2014-01-22 | 2016-01-14 | 앰코 테크놀로지 코리아 주식회사 | 임베디드 트레이스 기판과 그의 범프 형성 방법 |
TWI801346B (zh) * | 2016-08-05 | 2023-05-11 | 日商三菱瓦斯化學股份有限公司 | 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法 |
US10582631B2 (en) * | 2017-07-20 | 2020-03-03 | Apple Inc. | Housings formed from three-dimensional circuits |
CN111836469A (zh) * | 2020-06-08 | 2020-10-27 | 瑞声精密制造科技(常州)有限公司 | 电路基板制备方法及电路基板 |
CN113784548B (zh) * | 2021-08-10 | 2024-04-16 | 深圳市信维通信股份有限公司 | 三明治胶层制备方法及多层线路板制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100333627B1 (ko) * | 2000-04-11 | 2002-04-22 | 구자홍 | 다층 인쇄회로기판 및 그 제조방법 |
JP4520606B2 (ja) * | 2000-09-11 | 2010-08-11 | イビデン株式会社 | 多層回路基板の製造方法 |
JP4701506B2 (ja) * | 2000-09-14 | 2011-06-15 | ソニー株式会社 | 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法 |
JP4082242B2 (ja) * | 2003-03-06 | 2008-04-30 | ソニー株式会社 | 素子転写方法 |
KR100582079B1 (ko) | 2003-11-06 | 2006-05-23 | 엘지전자 주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2006049660A (ja) * | 2004-08-06 | 2006-02-16 | Cmk Corp | プリント配線板の製造方法 |
KR100674319B1 (ko) | 2004-12-02 | 2007-01-24 | 삼성전기주식회사 | 얇은 코어층을 갖는 인쇄회로기판 제조방법 |
JP5410660B2 (ja) * | 2007-07-27 | 2014-02-05 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置及びその製造方法 |
-
2009
- 2009-10-01 KR KR1020090093657A patent/KR101043540B1/ko not_active IP Right Cessation
- 2009-12-16 JP JP2009285519A patent/JP5059842B2/ja not_active Expired - Fee Related
- 2009-12-17 US US12/654,360 patent/US20110079349A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101287742B1 (ko) * | 2011-11-23 | 2013-07-18 | 삼성전기주식회사 | 인쇄 회로 기판 및 그 제조 방법 |
US9078344B2 (en) | 2011-11-23 | 2015-07-07 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
KR101299259B1 (ko) * | 2013-04-03 | 2013-08-22 | 주식회사 에스아이 플렉스 | Mode key 취부 공법 |
CN104105347A (zh) * | 2013-04-03 | 2014-10-15 | Si弗莱克斯有限公司 | Mode key安装工艺 |
US9521759B2 (en) | 2013-05-17 | 2016-12-13 | Microcosm Technology Co., Ltd. | Vertical conductive unit and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2011077488A (ja) | 2011-04-14 |
US20110079349A1 (en) | 2011-04-07 |
KR101043540B1 (ko) | 2011-06-21 |
JP5059842B2 (ja) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101043540B1 (ko) | 인쇄회로기판의 제조방법 | |
TWI492688B (zh) | 多層配線基板的製造方法 | |
JP2007214427A (ja) | 配線基板の製造方法 | |
JP2014123725A (ja) | 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法 | |
CN106340461B (zh) | 一种超薄无芯封装基板的加工方法和结构 | |
KR101125356B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5555368B1 (ja) | 配線基板の製造方法 | |
KR102254874B1 (ko) | 패키지 기판 및 패키지 기판 제조 방법 | |
KR101896555B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
US10123413B2 (en) | Package substrate and manufacturing method thereof | |
KR20110104395A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5302920B2 (ja) | 多層配線基板の製造方法 | |
WO2014184873A1 (ja) | 部品内蔵基板の製造方法及び部品内蔵基板 | |
KR20090096809A (ko) | 반도체 부품 내장형 인쇄회로기판 제조 방법 | |
JP5407470B2 (ja) | 多層回路基板の製造方法 | |
KR101136396B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2015173302A (ja) | 印刷回路基板 | |
JP5302927B2 (ja) | 多層配線基板の製造方法 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR20120036044A (ko) | 칩 매립형 다층회로 인쇄회로기판 제조방법 | |
KR101154605B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101119380B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
JP2020092210A (ja) | プリント配線板の製造方法 | |
JP5608262B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
US20130146337A1 (en) | Multi-layered printed circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |