JP2014123725A - 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法 - Google Patents

高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法 Download PDF

Info

Publication number
JP2014123725A
JP2014123725A JP2013249924A JP2013249924A JP2014123725A JP 2014123725 A JP2014123725 A JP 2014123725A JP 2013249924 A JP2013249924 A JP 2013249924A JP 2013249924 A JP2013249924 A JP 2013249924A JP 2014123725 A JP2014123725 A JP 2014123725A
Authority
JP
Japan
Prior art keywords
density
layer
low
substrate
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013249924A
Other languages
English (en)
Inventor
Jin-Won Choi
チェ・ジン・ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014123725A publication Critical patent/JP2014123725A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

【課題】高密度基板層を低密度基板層のキャビティに内蔵させることによって、パッケージの厚さ変化なして、薄型化することができるハイブリッド基板及びその製造方法を提供する。
【解決手段】高密度及び低密度基板領域を備えるハイブリッド基板は、中間領域にキャビティ１５０が形成され、キャビティ１５０の周囲にパターン密集度の低い低密度領域から成る低密度基板層１００と、低密度基板層１００のキャビティ１５０に内蔵され、低密度領域よりパターン密集度の高い高密度領域から成る高密度基板層３００と、高密度基板層３００及び低密度基板層１００の上部、下部または上下部に形成された積層領域を含む絶縁支持層２００と、絶縁支持層２００の積層領域を貫いて高密度基板層３００及び低密度基板層１００のパターンと接続される絶縁層ビア４１０と、絶縁層ビア４１０と接続される回路パターン１１０を含み、絶縁支持層２００の積層領域上に形成された外郭パターン層４３０とを含む。
【選択図】図１

Description

本発明は、高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法に関し、特に、高密度基板層が低密度基板層のキャビティに内蔵される、高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法に関する。
最近、デバイスの高速化に伴って、フリップチップなどの高集積チップの適用が益々増加している。デバイス性能の向上によるＩ／Ｏ数の急激な増加は、基板回路の線帽の急激な減少が求められている。そのため、露光、めっき、エッチング技術などの関連工程のための大規模設備投資が要求される。投資を最小化すると共にデバイスの高密度化に対応するため、高密度回路基板と低密度回路基板とを共に集積させる技術が要求されている。
高密度と低密度回路とを共にパッケージ化する場合、例えばチップと直接的に接続される部分の基板には、デバイスの集積化に比例して高密度回路基板を適用し、例えばマザーボードと接続される部分の基板には、低密度回路を適用している。
日本特開第２０１０-１４１２８２号公報（２０１０年６月２４日公開）
従来、高密度及び低密度の基板を共にパッケージする場合、低密度基板層上に高密度基板層を実装している。しかし、低密度基板層上に高密度基板層を実装する場合、基板の厚さが増大し、基板の厚さが酷く変化するという問題がある。
本発明は上記の問題点に鑑みて成されたものであって、高密度基板層を低密度基板層のキャビティに内蔵させることによって、パッケージの厚さ変化なしで、薄型化する技術を提供することに、その目的がある。
上記の目的を解決するために、本発明の第１の形態によれば、中間領域にキャビティが形成され、該キャビティの周囲にパターン密集度の低い低密度領域から成る低密度基板層と、低密度基板層のキャビティに内蔵され、低密度領域よりパターン密集度の高い高密度領域から成る高密度基板層と、高密度基板層及び低密度基板層の上部、下部または上下部に形成された積層領域を含む絶縁支持層と、該絶縁支持層の積層領域を貫いて高密度基板層及び低密度基板層のパターンと接続される絶縁層ビアと、該絶縁層ビアと接続される回路パターンを含み、絶縁支持層の積層領域上に形成された外郭パターン層とを含む高密度及び低密度基板領域を備えるハイブリッド基板が提供される。
一実施形態によれば、外郭パターン層の回路パターンが外部へ露出するように絶縁支持層上に形成された第１の保護層をさらに含む。
また、一実施形態によれば、絶縁支持層は、高密度基板層とキャビティとの間の空間に充填された充填領域と、高密度基板層及び低密度基板層の上部または下部に形成された積層領域とから構成され、ハイブリッド基板は、絶縁支持層が形成されない高密度基板層及び低密度基板層の残りの下部または上部に形成された回路パターンが露出するように、高密度基板層及び低密度基板層の残りの下部または上部に形成された第２の保護層をさらに含む。
また、一実施形態によれば、高密度基板層上に形成されて露出した回路パターン上にＩＣチップが実装される。
また、上記の目的を解決するために、本発明の第２の形態によれば、ベース基板層と、該ベース基板層上に形成され、中間領域にキャビティが形成され、該キャビティの周囲にパターン密集度の低い低密度領域から成る低密度基板層と、低密度基板層のキャビティ内のベース基板層上に実装され、低密度領域よりパターン密集度の高い高密度領域から成る高密度基板層と、高密度基板層及び低密度基板層の上部に形成された積層領域から成る絶縁支持層と、絶縁支持層の積層領域を貫いて高密度基板層及び低密度基板層のパターンと接続される絶縁層ビアと、絶縁層ビアと接続される回路パターンを含み、絶縁支持層の積層領域上に形成された外郭パターン層とを含む高密度及び低密度基板領域を備えるハイブリッド基板が提供される。
一実施形態によれば、外郭パターン層の回路パターンが外部へ露出するように絶縁支持層上に形成された保護層をさらに含む。
また、一実施形態によれば、絶縁支持層は、高密度基板層とキャビティとの間の空間に充填された充填領域と高密度基板層及び低密度基板層の上部に形成された積層領域とから構成される。
また、一実施形態によれば、ベース基板層は、単層または多層の積層構造である。
また、一実施形態によれば、高密度基板層の上部に形成された回路パターン上にＩＣチップが実装される。
また、上記の目的を解決するために、本発明の第３の形態によれば、中間領域にキャビティが形成され、該キャビティの周囲にパターン密集度の低い低密度領域から成る低密度基板層を準備するステップと、低密度基板層のキャビティに低密度領域よりパターン密集度の高い高密度領域から成る高密度基板層を実装するステップと、高密度基板層が実装されたキャビティ間の空間に絶縁材が充填された充填領域及び高密度基板層及び低密度基板層の上部、下部または上下部に絶縁材が積層された積層領域を含む絶縁支持層を形成するステップと、絶縁支持層の積層領域を貫いて高密度基板層及び低密度基板層のパターンが露出するように絶縁層ビアホールを形成するステップと、絶縁層ビアホールを充填して絶縁層ビアを形成し、絶縁層ビアと接続されるように絶縁支持層の積層領域上に回路パターンを形成して外郭パターン層を形成するステップと、を含む高密度及び低密度基板領域を備えるハイブリッド基板の製造方法が提供される。
一実施形態によれば、低密度基板層を準備するステップでは、キャビティが形成された低密度基板層をキャリア基板の一面または両面上に付着させ、高密度基板層を実装するステップでは、高密度基板層をキャビティ内に挿入させてキャリア基板上に高密度基板層を付着させ、絶縁支持層を形成するステップでは、高密度基板層及び低密度基板層の表面に絶縁材を積層して圧着させ、高密度基板層が実装されたキャビティ間の空間を充填させて高密度基板層及び低密度基板層の表面に積層領域を形成させる。
一実施形態によれば、高密度基板層及び低密度基板層の上下部に絶縁材が積層された積層領域を形成する場合、絶縁支持層を形成するステップは、高密度基板層を実装するステップを経って外部へ露出する高密度基板層及び低密度基板層の第１の表面に絶縁材を積層して圧着させ、高密度基板層が実装されたキャビティ間の空間を充填させて高密度基板層及び低密度基板層の第１の表面に積層領域を形成させる第１の絶縁支持層形成ステップと、第１の絶縁支持層形成ステップ後にキャリア基板を除去するか第１の絶縁支持層形成ステップ後に絶縁層ビアホールを形成するステップと、外郭パターン層を形成するステップを経ってからキャリア基板を除去し、キャリア基板が除去された高密度基板層及び低密度基板層の第２の表面に絶縁材を積層して圧着させ、第２の表面積層領域を形成させる第２の絶縁支持層形成ステップと、を含む。
また、一実施形態によれば、外郭パターン層を形成するステップの後に、該外郭パターン層の回路パターンが外部へ露出するように絶縁支持層上に第１の保護層を形成するステップをさらに含む。
また、一実施形態によれば、絶縁支持層を形成するステップにて、高密度基板層を実装するステップを経って外部へ露出する高密度基板層及び低密度基板層の第１の表面に絶縁材を積層して圧着させ、高密度基板層が実装されたキャビティ間の空間を充填させて高密度基板層及び低密度基板層の第１の表面に積層領域を形成させる。本発明のハイブリッド基板の製造方法は、外郭パターン層を形成するステップの後に、キャリア基板を除去するキャリア除去ステップと、外郭パターン層の回路パターンが外部へ露出するように絶縁支持層上に第１の保護層を形成し、キャリア基板が除去された高密度基板層及び低密度基板層の第２の表面に形成された回路パターンが露出するように、高密度基板層及び低密度基板層の第２の表面に第２の保護層を形成する保護層形成ステップと、をさらに含む。
また、上記の目的を解決するために、本発明の第４の形態によれば、ベース基板層を準備するステップと、中間領域にキャビティが形成され、該キャビティの周囲にパターン密集度の低い低密度領域から成る低密度基板層をベース基板層上に形成するステップと、低密度領域よりパターン密集度の高い高密度領域から成る高密度基板層を低密度基板層のキャビティ内のベース基板層上に実装するステップと、高密度基板層が実装されたキャビティ間の空間に絶縁材が充填された充填領域、及び高密度基板層及び低密度基板層の上部に絶縁材が積層された積層領域を含む絶縁支持層を形成するステップと、絶縁支持層の積層領域を貫いて高密度基板層及び低密度基板層のパターンが露出するように絶縁層ビアホールを形成するステップと、絶縁層ビアホールを充填して絶縁層ビアを形成し、絶縁層ビアと接続されるように絶縁支持層の積層領域上に回路パターンを形成して外郭パターン層を形成するステップと、を含む高密度及び低密度基板領域を備えるハイブリッド基板の製造方法が提供される。
一実施形態によれば、外郭パターン層の回路パターンが外部へ露出するように、絶縁支持層上に保護層を形成するステップをさらに含む。
また、一実施形態によれば、絶縁支持層を形成するステップにて、高密度基板層及び低密度基板層の上部に絶縁材を積層して圧着させ、高密度基板層とキャビティとの間の空間を充填させ、高密度基板層及び低密度基板層の上部に積層領域を形成する。
また、一実施形態によれば、ベース基板層は、単層または多層の積層構造である。
従って、本発明によれば、高密度基板層を低密度基板層のキャビティに内蔵させることによって、パッケージの厚さ変化なしで、パッケージを薄型化することができるという効果が奏する。
これによって、基板パッケージの厚さ変化をなくし、薄型化すると共に高密度基板層の領域にはチップなどの高集積素子が接続され、低密度基板層の領域には例えばマザーボードなどと接合されるようにすることができる。
また、従来の設備でも容易に製作可能で、設備投資費用を最小化することができ、デバイス特性上、基板の特定部分に特別に要求される特性がある場合、これを部分的に製作して接続が可能になるようにすることができる。
また、高密度基板及び低密度基板のパターン形成工程は差があるので、別に高密度基板及び低密度基板を形成し、高密度基板を低密度基板のキャビティに内蔵させることによって、一つの基板上に差別化されたパターン形成工程によって高密度領域と低密度領域とを共に形成することに比べて製作が容易くなる。
本発明の多様な実施形態によって直接的に言及されなかった多様な効果が本発明の実施形態による多様な構成から当該技術分野において通常の知識を持った者によって導出れることができることは、自明である。
本発明の一実施形態による高密度及び低密度基板領域を備えるハイブリッド基板を概略的に示す断面図である。 図１のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図１のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図１のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図１のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図１のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図１のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図１のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 本発明の他の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板を概略的に示す断面図である。 図３のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図３のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図３のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図３のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図３のハイブリッド基板の製造方法のステップを概略的に示す断面図である。 図３のハイブリッド基板の製造方法のステップを概略的に示す断面図である。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
まず、添付の図面を参照して、本発明の第１の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板について詳記する。
図１は、本発明の一実施形態による高密度及び低密度基板領域を備えるハイブリッド基板を概略的に示す断面図である。図２ａ〜図２ｇは各々、図１に示す高密度及び低密度基板領域を備えるハイブリッド基板の製造方法の各ステップを概略的に示す断面図である。
図１及び図２ｆに示すように、一実施形態による高密度及び低密度基板領域を備えるハイブリッド基板は、低密度基板層１００、高密度基板層３００、絶縁支持層２００、絶縁層ビア４１０及び外郭パターン層４３０を備える。また、一実施形態によれば、高密度及び低密度基板領域を備えるハイブリッド基板は、第１の保護層５００をさらに含む。また、一実施形態によれば、高密度及び低密度基板領域を備えるハイブリッド基板は、第２の保護層５００をさらに含む。
詳しくは、図１及び図２ｆに示すように、低密度基板層１００は、中間領域にキャビティ（図２ａの符号１５０を参照）が形成される。低密度基板層１００のキャビティ１５０の領域は、高密度基板層３００の内蔵される領域になる。例えば、キャビティ１５０は、低密度基板層１００を貫く空間であってもよい。低密度基板層１００は、キャビティ１５０の周囲にパターン密集度の低い低密度領域から成る。通常、低密度回路基板と高密度回路基板との相違は、パターン密集度、例えば回路パターンの幅とパターン間の間隔との差によって区分される。例えば、現在、高密度の場合、パターンラインの幅は略８μｍ内外の程度に、またパターンライン間の間隔は略１２μｍ内外の程度にしてパターンが形成される。一方、低密度の場合、パターンラインの幅と間隔は略３５〜４０μｍ程度に形成されている。高密度回路を形成するためには、ＳＡＰ（Ｓｅｍｉ-Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）やＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ-Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）を使って、低密度回路を形成するためには、テンテイング（Ｔｅｎｔｉｎｇ）工法を使っている。また、通常、高密度回路基板に比べて、例えば銅箔層（ＣＣＬ）を使う低密度回路基板の絶縁層の表面粗さが高い。
また、図１及び図２ｆに示すように、高密度基板層３００は、低密度基板層１００の低密度領域よりパターン密集度の高い高密度領域から成る。また、高密度基板層３００は、低密度基板層１００のキャビティ１５０に内蔵される。
続いて、図１及び図２ｆに示すように、絶縁支持層２００が形成される。この絶縁支持層２００は、本実施形態によるハイブリッド基板の低密度基板層１００とキャビティ１５０に内蔵された高密度基板層３００とに結合されて互いに支持するようにする。絶縁支持層２００は、積層領域から成ってもよい。絶縁支持層２００の積層領域は、高密度基板層３００及び低密度基板層１００の上部、下部または上下部に絶縁材料で積層形成された領域である。絶縁支持層２００を形成する絶縁材は誘電体であって、基板に使われる公知の絶縁層材料が使われてもよい
例えば、一実施形態によれば、絶縁支持層２００は、高密度基板層３００とキャビティ１５０との間の空間に絶縁材で充填された充填領域と、高密度基板層３００及び低密度基板層１００の上部または下部に絶縁材が積層形成された積層領域とから成る。
図１及び図２ｆは、絶縁支持層２００が高密度基板層３００及び低密度基板層１００の上部または下部に形成されたことを示されているが、高窃度基板層３００及び低密度基板層１００の上下両面に絶縁支持層２００が形成されてもよい。また、図１及び図２ｆでは、絶縁支持層２００は単層構造として示されているが、適用例によって、多層構造の絶縁支持層２００が形成されてもよい。
続いて、図１及び図２ｆに示すように、絶縁層ビア４１０が形成される。絶縁層ビア４１０は、絶縁支持層２００の積層領域を貫いて高密度基板層３００及び低密度基板層１００のパターンと接続される。絶縁層ビア４１０は、高密度基板層３００及び低密度基板層１００のパターンの各々と絶縁支持層２００上の回路パターン４３０を接続する。絶縁層ビア４１０は、導電性金属材料、例えば、Ｃｕ材料から成る。
続いて、図１及び図２ｆに示すように、外郭パターン層４３０が形成される。外郭パターン層４３０は、絶縁支持層２００の積層領域上に形成される。外郭パターン層４３０は、絶縁支持層２００の積層領域を貫く絶縁層ビア４１０と接続される回路パターン４３０を備える。外郭パターン層４３０は、Ｃｕなどの導電性金属材料から成る。例えば、絶縁支持層２００を貫いて高密度基板層３００のパターンと接続される少なくとも一つの絶縁層ビア４１０と絶縁支持層２００を貫いて低密度基板層１００のパターンと接続される少なくとも一つの絶縁層ビア４１０とが絶縁支持層２００上の回路パターン４３０によって接続される。
また、図１に示すように、一実施形態によれば、高密度及び低密度基板領域を備えるハイブリッド基板は、第１の保護層５００をさらに含む。第１の保護層５００は、外郭パターン層４３０の回路パターン４３０が外部へ露出するように絶縁支持層２００上に形成される。例えば、第１の保護層５００は、ソルダレジスト層である。
また、図１に示すように、一実施形態によれば、高密度及び低密度基板領域を備えるハイブリッド基板は、第２の保護層５００をさらに含む。一実施形態によれば、絶縁支持層２００の積層領域は、高密度基板層３００及び低密度基板層１００の上部または下部に形成される。第２の保護層５００は、絶縁支持層２００が形成されない高密度基板層３００及び低密度基板層１００の残りの下部または上部に形成される。第２の保護層５００は第１保護層５００と同様に、高密度基板層３００及び低密度基板層１００の残りの下部または上部に形成された回路パターン３１０、１１０が露出するように、高密度基板層３００及び低密度基板層１００の残りの下部または上部に形成される。例えば、第２の保護層５００は、ソルダレジスト層である。
また、示されていないが、一実施形態によれば、高密度基板層３００上に形成されて露出した回路パターン３１０上にＩＣチップ（図示せず）が実装されてもよい。
以下、添付の図面を参照して、本発明の第２の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板について詳記する。前述の第１の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板に重複する説明は省略することにする。
図３は、本発明の他の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板を概略的に示す断面図であり、図４ａ〜図４ｆは各々、図３に示す高密度及び低密度基板領域を備えるハイブリッド基板の製造方法の各ステップを概略的に示す断面図である。
図３及び図４ｅに示すように、一実施形態による高密度及び低密度基板領域を備えるハイブリッド基板は、ベース基板層５０、低密度基板層１００、高密度基板層３００、絶縁支持層２００、絶縁層ビア４１０及び外郭パターン層４３０を備える。また、図３に示すように、一実施形態によれば、高密度及び低密度基板領域を備えるハイブリッド基板は、保護層５００をさらに含む。
図３及び図４ｅに示すように、ベース基板層５０が形成される。例えば、一実施形態によれば、ベース基板層５０は、単層または多層構造であってもよい。図３においては多層構造のベース基板層５０が示されているが、単層構造でもよい。ベース基板層５０は、低密度基板層と同じ材料または公知の基板材料から成る。また、ベース基板層５０は、公知のコア基板材料から成ってもよい。
また、図３及び図４ｅに示すように、低密度基板層１００が形成される。低密度基板層１００は、ベース基板層５０上に形成される。低密度基板層１００は、中間領域にキャビティ（図４ａの符号１５０参照）が形成される。また、低密度基板層１００は、キャビティ１５０周囲にパターン密集度の低い低密度領域から成る。
続いて、図３及び図４ｅに示すように、高密度基板層３００が形成される。高密度基板層３００は、低密度基板層１００のキャビティ１５０内のベース基板層５０上に実装される。高密度基板層３００は、低密度基板層１００の低密度領域よりパターン密集度の高い高密度領域から成る。
続いて、図３及び図４ｅに示すように、絶縁支持層２００が形成される。絶縁支持層２００は、積層領域から成る。絶縁支持層２００の積層領域は、高密度基板層３００及び低密度基板層１００の上部に絶縁材が積層形成された領域である。
例えば、一実施形態によれば、絶縁支持層２００は、高密度基板層３００とキャビティ１５０との間の空間に絶縁材で充填された充填領域と、高密度基板層３００及び低密度基板層１００の上部に絶縁材が積層形成された積層領域とから成る。
絶縁支持層２００を形成する絶縁材は誘電体であって、基板に使われる公知の絶縁層材料が使われてもよい。また、図３及び図４ｆにおいて、絶縁支持層２００は単層構造に示されているが、適用例によって、多層構造の絶縁支持層２００が形成されてもよい。
続いて、図３及び図４ｅに示すように、絶縁層ビア４１０が形成される。絶縁層ビア４１０は、絶縁支持層２００の積層領域を貫いて高密度基板層３００及び低密度基板層１００のパターンと接続される。絶縁層ビア４１０及び次の外郭パターン層４３０は、Ｃｕなどの導電性金属材料から成る。
続いて、図３及び図４ｅに示すように、外郭パターン層４３０が形成される。外郭パターン層４３０は、絶縁支持層２００の積層領域上に形成される。外郭パターン層４３０は、絶縁層ビア４１０と接続される回路パターン４３０を備える。
図３に示すように、一実施形態によれば、高密度及び低密度基板領域を備えるハイブリッド基板は、保護層５００をさらに含む。保護層５００は、外郭パターン層４３０の回路パターンが外部へ露出するように絶縁支持層２００上に形成される。例えば、保護層５００は、ソルダレジスト層である。
示されていないが、高密度基板層３００上部に形成されて露出した回路パターン上にＩＣチップ（図示せず）が実装されてもよい。図３と異なり、高密度基板層３００の回路パターン３１０がベース基板５０の方の反対方向へ向かうように形成されてもよい。この場合、高密度基板層３００の回路パターン３１０は、絶縁支持層２００及び保護層５００によって覆われなく露出し、その上部にＩＣチップが実装されてもよい。
次に、本発明の第３の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板の製造方法について詳記する。前述の第１の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板及び図１に重複する説明は省略することにする。
図２ａ〜図２ｇは各々、図１に示す高密度及び低密度基板領域を備えるハイブリッド基板の製造方法の各ステップを概略的に示す断面図である。
図２ａ〜図２ｆに示すように、一実施形態による高密度及び低密度基板領域を備えるハイブリッド基板の製造方法は、低密度基板層準備ステップ（図２ａ参照）、高密度基板層実装ステップ（図２ｂ及び図２ｃ参照）、絶縁支持層形成ステップ（図２ｄ参照）、絶縁層ビアホール形成ステップ（図２ｅ参照）及びビア／外郭パターン層形成ステップ（図２ｅ及び図２ｆ参照）を含む。また、図２ｇに示すように、高密度及び低密度基板領域を備えるハイブリッド基板の製造方法は、保護層形成ステップをさらに含む。
図２ａ〜図２ｇを参照して、具体的に説明することにする。
まず、低密度基板層準備ステップでは、低密度基板層１００が準備される。低密度基板層１００は、中間領域にキャビティ１５０が形成され、該キャビティ１５０周囲にパターン密集度の低い低密度領域から成る。通常、低密度回路基板と高密度回路基板との差は、パターン密集度、例えば回路パターンの幅とパターン間の間隔の差によって区分されるが、回路パターンのパターン形成工程で差がある。例えば、高密度回路パターンを形成するために、ＳＡＰ（Ｓｅｍｉ-Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）やＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ-Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などを使って、低密度回路パターンを形成するためには、テンティング（Ｔｅｎｔｉｎｇ）工法などで銅箔層（ＣＣＬ）をエッチングする方式が使われる。
例えば、図２ａに示すように、一実施形態によれば、低密度基板層準備ステップでは、キャビティ１５０が形成された低密度基板層１００をキャリア基板１０の一面または両面上に付着させる。図２ａでは、キャリア基板１０の一面に低密度基板層１００が付着されているが、図２ｃに示すように、キャリア基板１０の両面に低密度基板層１００が付着されてもよい。低密度基板層１００を付着するための接着フィルム２０がキャリア基板１０上に形成される。図２ｃに示すように、キャリア基板１０は、高密度及び低密度基板領域を備えるハイブリッド基板の製造方法の後続工程によって除去される。
続いて、高密度基板層実装ステップについて詳記する。高密度基板層実装ステップでは、低密度基板層１００のキャビティ１５０に高密度基板層３００が実装される。高密度基板層３００は、低密度基板層１００の低密度領域よりパターン密集度の高い高密度領域から成る。
例えば、図２ｂ及び図２ｄで示すように、高密度基板層実装ステップでは、高密度基板層３００をキャビティ１５０内に挿入させ、キャリア基板１０上に高密度基板層３００を付着させる。
続いて、絶縁支持層形成ステップについて詳記する。絶縁支持層形成ステップにおいては絶縁支持層２００が形成される。絶縁支持層２００は、積層領域を備える。すなわち、絶縁支持層２００の積層領域は、高密度基板層３００及び低密度基板層１００の上部、下部または上下部に絶縁材が積層されて形成される。絶縁材は誘電体であって、基板に使われる公知の絶縁層材料を使ってもよい。また、図２ｄ及び図２ｅにおいて絶縁支持層２００は、単層構造で示されているが、適用例によって、多層構造の絶縁支持層２００が形成されてもよい。
例えば、図２ｄに示すように、絶縁支持層形成ステップにて、高密度基板層３００及び低密度基板層１００の表面に絶縁材を積層して圧着させて絶縁支持層２００を形成する。すなわち、高密度基板層３００及び低密度基板層１００の表面に絶縁材を積層して圧着させ、高密度基板層３００が実装されたキャビティ１５０間の空間を充填させ、また高密度基板層３００及び低密度基板層１００の表面に絶縁材が積層圧着された積層領域を形成させる。
図２ｄに示すように、高密度基板層３００及び低密度基板層１００の上部または下部に絶縁材を積層して圧着させて絶縁支持層２００を形成する。
示されていないが、図２ｆにおいて、キャリア基板１０が除去された後、キャリア基板１０の除去された高密度基板層３００及び低密度基板層１００の表面にも絶縁材を積層して圧着させて絶縁支持層２００を形成する。この場合、高密度基板層３００及び低密度基板層１００の上部及び下部両面に絶縁支持層２００を形成させる。
高密度基板層３００及び低密度基板層１００の上下部に絶縁材が積層された積層領域を形成する場合について詳記する。絶縁支持層形成ステップは、第１の絶縁支持層形成ステップ及び第２の絶縁支持層形成ステップを含む。第１の絶縁支持層形成ステップでは、例えば図２ｄに示すように、高密度基板層実装ステップを経って外部へ露出する高密度基板層３００及び低密度基板層１００の第１の表面に絶縁材が積層され圧着されて第１の絶縁支持層２００が形成される。すなわち、高密度基板層３００及び低密度基板層１００の第１の表面に絶縁材を積層して圧着させ、高密度基板層３００が実装されたキャビティ１５０間の空間を充填させ、高密度基板層３００及び低舘度基板層１００の第１の表面に積層領域を形成させる。例えばi高密度基板層３００及び低密度基板層１００の一面のみに絶縁支持層２００を形成する他例では、図２ｄを参照して説明したように、絶縁支持層形成ステップは、第１の絶縁支持層形成ステップのみから成る。
続いて、示されていないが、第２の絶縁支持層形成ステップは、図２ｄの第１の絶縁支持層形成ステップの後にキャリア基板１０が除去されるか、または図２ｄの第１の絶縁支持層形成ステップの後に絶縁層ビアホール形成ステップ及び図２８のビア／外郭パターン層形成ステップを経ってから、図２ｆに示すようにキャリア基板１０が除去された後に行われてもよい。詳しくは、第２の絶縁支持層形成ステップでは、キャリア基板１０が除去された高密度基板層３００及び低密度基板層１００の第２の表面に絶縁材を積層して圧着させて第２の絶縁支持層２００を形成する。例えば、第１の絶縁支持層形成ステップにおいて、高密度基板層３００が実装されたキャビティ１５０間の空間が充填されるので、第２の絶縁支持層形成ステップでは、高密度基板層３００及び低密度基板層１００の第２の表面に絶縁材を積層させて第２の表面積層領域を形成することができる。
続いて、絶縁層ビアホール形成ステップについて詳記する。絶縁層ビアホール形成ステップでは、絶縁支持層２００の積層領域を貫く絶縁層ビアホールが加工される。絶縁層ビアホール加工によって、高密度基板層３００及び低密度基板層１００のパターンが露出する。示されていないが、図２ｅの絶縁層ビア４１０が絶縁支持層２００の積層領域を貫くように絶縁層ビアホールが形成される。ビアホールの加工は、公知の基板ビアホール加工方法、例えば、化学剤エッチング、フォト加工、レーザ加工またはＣＯ２工などの方式によって行われる。
続いて、ビア／外郭パターン層形成ステップについて詳記する。ビア／外郭パターン層形成ステップでは、絶縁層ビアホールを充填して絶縁層ビア４１０を形成し、絶縁支持層２００の積層領域上に回路パターン４３０を形成して外郭パターン層４３０を形成する。絶縁支持層２００の積層領域上の各々路パターンは、絶縁層ビア４１０と接続されるように形成される。例えば、Ｃｕメッキなどの方式によってビアホール充填及び回路パターンめっきを行う。メッキ方式は、公知のパターンメッキ方式が使われてもよい。メッキ材料として、Ｃｕなどの導電性金属材料が使われてもよい。
図２ｇに示すように、一実施形態による高密度及び低密度基板領域を備えるハイブリッド基板の製造方法は、保護層形成ステップをさらに含む。保護層５００は、ソルダレジスト層であってもよい。
例えば、一実施形態によれば、高密度及び低密度基板領域を備えるハイブリッド基板の製造方法は、保護層形成ステップとして第１の保護層形成ステップを含む。第１の保護層形成ステップでは、図２ｅのビア／外郭パターン層形成ステップの後に、外郭パターン層４３０の回路パターンが外部へ露出するように絶縁支持層２００上に第１の保護層５００を形成する。例えば、図２ｇにおいて、外郭パターン層４３０の回路パターンが露出するように絶縁支持層２０O上に形成された保護層５００が第１の保護層５００になる。
また、図２ｆ及び図２ｇに示すように、一実施形態によれば、ハイブリッド基板の製造方法は、キャリア除去ステップ（図２ｆ参照）及び保護層形成ステップ（図２ｇ参照）を含む。図２ｆに示すように、キャリア除去ステップでは、図２ｅのビア／外郭パターン層形成ステップの後にキャリア基板１０が除去される。また、図２ｇに示すように、保護層形成ステップでは、第１の保護層及び第２の保護層５００が形成される。第１の保護層５００は、外郭パターン層４３０の回路パターンが外部へ露出するように絶縁支持層２００上に形成される。また、第２の保護層５００は、キャリア基板１０が除去された高密度基板層３００及び低密度基板層１００の第２の表面に形成された回路パターンが露出するように、高密度基板層３００及び低密度基板層１００の第２の表面に形成される。
次に、本発明の第４の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板の製造方法について詳記する。前述の第２の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板、前述の第３の実施形態による高密度及び低密度基板領域を備えるハイブリッド基板の製造方法及び図３に重複する説明は省略することにする。
図４ａ〜図４ｆは各々、図３に示す高密度及び低密度基板領域を備えるハイブリッド基板の製造方法の各ステップを概略的に示す断面図である。
図４ａ〜図４ｅに示すように、一実施形態による高密度及び低密度基板領域を備えるハイブリッド基板の製造方法は、ベース基板準備ステップ（図４ａ参照）、低密度基板層形成ステップ（図４ｂ参照）、高密度基板層実装ステップ（図４ｃ参照）、絶縁支持層形成ステップ（図４ｄ参照）、絶縁層ビアホール形成ステップ（図４ｅ参照）及びビア／外郭パターン層形成ステップ（図４ｅ参照）を含む。また、図４ｆに示すように、一実施形態による高密度及び低密度基板領域を備えるハイブリッド基板の製造方法は、保護層形成ステップをさらに含む。
図４ａに示すように、ベース基板準備ステップでは、ベース基板層５０が準備される。一実施形態によれば、ベース基板層５０は、単層または多層の積層構造である。ベース基板層５０は、低密度基板層と同じ材料または公知の基板材料または公知のコア材料から成ってもよい。
続いて、図４ｂを参照して、低密度基板層形成ステップについて詳記する。低密度基板層形成ステップでは、準備したベース基板層５０上に低密度基板層１００を形成する。低密度基板層１００は、中間領域にキャビティ１５０が形成され、キャビティ１５０周囲にパターン密集度の低い低密度領域から成る。
続いて、図４ｃを参照して、高密度基板層実装ステップについて詳記する。高密度基板層実装ステップでは、低密度基板層１００の低密度基板層１００のキャビティ１５０内のベース基板層５０上に高密度基板層３００が実装される。高密度基板層３００は、低密度基板層１００の低密度領域よりパターン密集度の高い高密度領域から成る。
続いて、図４ｄを参照して、絶縁支持層形状ステップについて詳記する。絶縁支持層形成ステップでは、絶縁支持層２００が形成される。絶縁支持層２００は、積層領域を含む。この積層領域は、高密度基板層３００及び低密度基板層１００の上部に絶縁材が積層形成された領域である。例えば、一実施形態によれば、図４ｄに示すように、図４ｃの高密度基板層実装ステップ後に、高密度基板層及び低密度基板層３００、１００上に絶縁材を積層して圧着させ、高密度基板層３００が実装されたキャビティ１５０間の空間を絶縁材で充填させ、高密度基板層３００及び低密度基板層１００の上部に圧着された絶縁材層によって積層領域を形成する。絶縁材は誘電体であって、基板に使われる公知の絶縁層材料を使ってもよい。また、図４ｄにおいて、絶縁支持層２００は単層構造で示されているが、適用例によって、多層構造の絶縁支持層２００が形成されてもよい。
続いて、絶縁層ビアホール形成ステップについて詳記する。図４ｅに示すように、絶縁層ビア４１０が形成される絶縁層ビアホールが加工される。絶縁層ビアホール形成ステップでは、絶縁支持層２００の積層領域を貫いて高密度基板層３００及び低密度基板層１００のパターンが露出するように、絶縁層ビアホールが形成される。ビアホールの加工は、公知の基板ビアホール加工方法によって行われてもよい。
続いて、図４ｅのビア／外郭パターン層形成ステップについて詳記する。このビア／外郭パターン層形成ステップでは、絶縁層ビアホールを充填して絶縁層ビア４１０を形成し、絶縁支持層２００の積層領域上に回路パターンを形成して外郭パターン層４３０を形成する。外郭パターン層４３０は、絶縁層ビア４１０と接続されるように形成される。絶縁層ビア及び外郭パターン層４３０は、例えば、Ｃｕメッキなどの方式によって形成される。メッキ材料としてＣｕなどの導電性金属材料が使われてもよい。メッキ方式は、公知のパターンメッキ方式が使われてもよい。
図４ｆに示すように、一実施形態による高密度及び低密度基板領域を備えるハイブリッド基板の製造方法は、保護層形成ステップをさらに含む。保護層形成ステップでは、外郭パターン層４３０の回路パターンが外部へ露出するように絶縁支持層２００上に保護層５００を形成する。例えば、保護層５００は、ソルダレジスト層である。
本発明では、高密度及び低密度回路を共に集積させ、例えば高集積素子であるチップなどに直接接続される部分の基板は、デバイスの集積化に比例して高密度回路基板を適用し、例えばマザーボードなどに接続される部分の基板は、低密度回路を適用する技術を提案している。高密度／低密度回路基板を適用したデバイスがパッケージングされて携帯電話、ＰＣなどの最終製品に適用された場合、パッケージングの厚さが増加して最終製品の厚さに影響を及ぼす場合、最近電子機器の小型化及び薄型化に比べるようになるので、本発明では、高密度基板部分を低密度基板のキャビティ領域に実装させる方式によって解決している。
本発明の前述の実施形態によれば、ハイブリッド、基板パッケージの高密度基板層領域にはチップのような高集積素子が接続し、低密度基板層の領域は、例えばマザーボードなどと接合されるように使ってもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１０ キャリア基板
２０ 接着フィルム
５０ ベース基板層
５１、１１０、３１０ パターン（または、回路パターン）
１００ 低密度基板層
１５０ キャビティ
２００ 絶縁支持層
３００ 高密度基板層
４１０ 絶縁層ビア
４３０ 外郭パターン層（または、回路パターン）
５００ 保護層、第１の保護層、第２の保護層

Claims (18)

  1. 中間領域にキャビティが形成され、前記キャビティの周囲にパターン密集度の低い低密度領域から成る低密度基板層と、
    前記低密度基板層のキャビティに内蔵され、前記低密度領域よりパターン密集度の高い高密度領域から成る高密度基板層と、
    前記高密度基板層及び前記低密度基板層の上部、下部または上下部に形成された積層領域を含む絶縁支持層と、
    前記絶縁支持層の前記積層領域を貫いて前記高密度基板層及び前記低密度基板層のパターンと接続される絶縁層ビアと、
    前記絶縁層ビアと接続される回路パターンを含み、前記絶縁支持層の前記積層領域上に形成された外郭パターン層と、
    を含む、高密度及び低密度基板領域を備えるハイブリッド基板。
  2. 前記外郭パターン層の回路パターンが外部へ露出するように、前記絶縁支持層上に形成された第１の保護層をさらに含む、請求項１に記載の高密度及び低密度基板領域を備えるハイブリッド基板。
  3. 前記絶縁支持層は、前記高密度基板層と前記キャビティとの間の空間に充填された充填領域と、前記高密度基板層及び前記低密度基板層の上部または下部に形成された積層領域とから構成され、
    前記ハイブリッド基板は、前記絶縁支持層が形成されない前記高密度基板層及び前記低密度基板層の残りの下部または上部に形成された回路パターンが露出するように、前記高密度基板層及び前記低密度基板層の残りの下部または上部に形成された第２の保護層をさらに含むことを特徴とする、請求項１または２に記載の高密度及び低密度基板領域を備えるハイブリッド基板。
  4. 前記高密度基板層上に形成されて露出した前記回路パターン上にＩＣチップが実装されることを特徴とする、請求項３に記載の高密度及び低密度基板領域を備えるハイブリッド基板。
  5. ベース基板層と、
    前記ベース基板層上に形成され、中間領域にキャビティが形成され、前記キャビティの周囲にパターン密集度の低い低密度領域から成る低密度基板層と、
    前記低密度基板層のキャビティ内の前記ベース基板層上に実装され、前記低密度領域よりパターン密集度の高い高密度領域から成る高密度基板層と、
    前記高密度基板層及び前記低密度基板層の上部に形成された積層領域を含む絶縁支持層と、
    前記絶縁支持層の積層領域を貫いて前記高密度基板層及び前記低密度基板層のパターンと接続される絶縁層ビアと、
    前記絶縁層ビアと接続される回路パターンを含み、前記絶縁支持層の積層領域上に形成された外郭パターン層と、
    を含む、高密度及び低密度基板領域を備えるハイブリッド基板。
  6. 前記外郭パターン層の回路パターンが外部へ露出するように、前記絶縁支持層上に形成された保護層をさらに含む、請求項５に記載の高密度及び低密度基板領域を備えるハイブリッド基板。
  7. 前記絶縁支持層は、前記高密度基板層と前記キャビティとの間の空間に充填された充填領域と、前記高密度基板層及び前記低密度基板層の上部に形成された積層領域とから成る、請求項５に記載の高密度及び低密度基板領域を備えるハイブリッド基板。
  8. 前記ベース基板層は、単層または多層の積層構造であることを特徴とする、請求項１〜７のうちのいずれか一つに記載の高密度及び低密度基板領域を備えるハイブリッド基板。
  9. 前記高密度基板層の上部に形成された回路パターン上にＩＣチップが実装されることを特徴とする請求項８に記載の高密度及び低密度基板領域を備えるハイブリッド基板。
  10. 中間領域にキャビティが形成され、前記キャビティの周囲にパターン密集度の低い低笹度領域から成る低密度基板層を準備するステップと、
    前記低密度基板層のキャビティに前記低密度領域よりパターン密集度の高い高密度領域から成る高密度基板層を実装するステップと、
    前記高密度基板層及び前記低密度基板層の上部、下部または上下部に前記絶縁材が積層された積層領域を含む絶縁支持層を形成するステップと、
    前記絶縁支持層の前記積層領域を貫いて前記高密度基板層及び前記低密度基板層のパターンが露出するように絶縁層ビアホールを形成するステップと、
    前記絶縁層ビアホールを充填して絶縁層ビアを形成し、前記絶縁層ビアと接続されるように、前記絶縁支持層の前記積層領域上に回路パターンを形成して外郭パターン層を形成するステップと、
    を含む、高密度及び低密度基板領域を備えるハイブリッド基板の製造方法。
  11. 前記低密度基板層を準備するステップにて、前記キャビティが形成された前記低密度基板層をキャリア基板の一面または両面上に付着させ、
    前記高密度基板層を実装するステップにて、前記高密度基板層を前記キャビティ内に挿入させて前記キャリア基板上に前記高密度基板層を付着させ、
    前記絶縁支持層を形成するステップにて、前記高密度基板層及び前記低密度基板層の表面に前記絶縁材を積層して圧着させ、前記高密度基板層が実装された前記キャビティ間の空間を充填させて前記高密度基板層及び前記低密度基板層の表面に前記積層領域を形成させることを特徴とする、請求項１０に記載の高密度及び低密度基板領域を備えるハイブリッド基板の製造方法。
  12. 前記高密度基板層及び前記低密度基板層の上下部に前記絶縁材が積層された前記積層領域を形成する場合、
    前記絶縁支持層を形成するステップは、
    前記高密度基板層を実装するステップを経って外部へ露出する前記高密度基板層及び前記低密度基板層の第１の表面に前記絶縁材を積層して圧着させ、前記高密度基板層が実装された前記キャビティ間の空間を充填させて前記高密度基板層及び前記低密度基板層の第１の表面に前記積層領域を形成させる第１の絶縁支持層形成ステップと、
    前記第１の絶縁支持層形成ステップ後に、前記キャリア基板を除去するか、または前記第１の絶縁支持層形成ステップ後に前記絶縁層ビアホールを形成するステップ及び前記外郭パターン層を形成するステップを経ってから前記キャリア基板を除去し、前記キャリア基板が除去された前記高密度基板層及び前記低密度基板層の第２の表面に前記絶縁材を積層して圧着させて第２の表面積層領域を形成させる第２の絶縁支持層形成ステップと、
    を含むことを特徴とする、請求項１１に記載の高密度及び低密度基板領域を備えるハイブリッド基板の製造方法。
  13. 前記外郭パターン層を形成するステップの後に、前記外郭パターン層の回路パターンが外部へ露出するように前記絶縁支持層上に第１の保護層を形成するステップをさらに含む、請求項１０〜１２のうちのいずれか一つに記載の高密度及び低密度基板領域を備えるハイブリッド基板の製造方法。
  14. 前記絶縁支持層を形成するステップにて、前記高密度基板層を実装するステップを経って外部へ露出する前記高密度基板層及び前記低密度基板層の第１の表面に前記絶縁材を積層して圧着させ、前記高密度基板層が実装された前記キャビティ間の空間を充填させて前記高密度基板層及び前記低密度基板層の第１の表面に前記積層領域を形成させ、
    前記ハイブリッド基板の製造方法は、
    前記外郭パターン層を形成するステップの後に、
    前記キャリア基板を除去するキャリア除去ステップと、前記外郭パターン層の回路パターンが外部へ露出するように前記絶縁支持層上に第１の保護層を形成し、前記キャリア基板が除去された前記高密度基板層及び前記低密度基板層の第２の表面に形成された回路パターンが露出するように前記高密度基板層及び前記低密度基板層の第２の表面に第２の保護層を形成する保護層形成ステップと、をさらに含むことを特徴とする、請求項１１に記載の高密度及び低密度基板領域を備えるハイブリッド基板の製造方法。
  15. ベース基板層を準備するステップと、
    中間領域にキャビティが形成され、前記キャビティの周囲にパターン密集度の低い低密度領域から成る低密度基板層を前記ベース基板層上に形成するステップと、
    前記低密度領域よりパターン密集度の高い高密度領域から成る高密度基板層を前記低密度基板層のキャビティ内の前記ベース基板層上に実装するステップと、
    前記高密度基板層及び前記低密度基板層の上部に前記絶縁材が積層された積層領域を含む絶縁支持層を形成するステップと、
    前記絶縁支持層の前記積層領域を貫いて前記高密度基板層及び前記低密度基板層のパターンが露出するように絶縁層ビアホールを形成するステップと、
    前記絶縁層ビアホールを充填して絶縁層ビアを形成し、前記絶縁層ビアと接続されるように前記絶縁支持層の前記積層領域上に回路パターンを形成して外郭パターン層を形成するステップと、
    を含む、高密度及び低密度基板領域を備えるハイブリッド基板の製造方法。
  16. 前記外郭パターン層の回路パターンが外部へ露出するように前記絶縁支持層上に保護層を形成するステップをさらに含む、請求項１５に記載の高密度及び低密度基板領域を備えるハイブリッド基板の製造方法。
  17. 前記絶縁支持層を形成するステップにて、前記高密度基板層及び前記低密度基板層の上部に前記絶縁材を積層して圧着させ、前記高密度基板層と前記キャビティ間の空間を充填させ、前記高密度基板層及び前記低密度基板層の上部に積層領域を形成する、請求項１５に記載の高密度及び低密度基板領域を備えるハイブリッド基板の製造方法。
  18. 前記ベース基板層は、単層または多層の積層構造であることを特徴とする、請求項１５〜１７のうちのいずれか一つに記載の高密度及び低密度基板領域を備えるハイブリッド基板の製造方法。
JP2013249924A 2012-12-21 2013-12-03 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法 Pending JP2014123725A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120150694A KR20140081193A (ko) 2012-12-21 2012-12-21 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
KR10-2012-0150694 2012-12-21

Publications (1)

Publication Number Publication Date
JP2014123725A true JP2014123725A (ja) 2014-07-03

Family

ID=50973742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013249924A Pending JP2014123725A (ja) 2012-12-21 2013-12-03 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法

Country Status (3)

Country Link
US (1) US9159693B2 (ja)
JP (1) JP2014123725A (ja)
KR (1) KR20140081193A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、その製造方法、及び電子部品モジュール

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN106658967B (zh) * 2015-10-30 2019-12-20 奥特斯(中国)有限公司 具有不同电荷密度的交替垂直堆叠层结构的元件载体
WO2017095419A1 (en) * 2015-12-03 2017-06-08 Intel Corporation A hybrid microelectronic substrate and methods for fabricating the same
US10763215B2 (en) 2015-12-09 2020-09-01 Intel Corporation Hybrid microelectronic substrate and methods for fabricating the same
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
WO2018019496A1 (en) * 2016-07-26 2018-02-01 Asml Netherlands B.V. Level sensor apparatus, method of measuring topographical variation across a substrate, method of measuring variation of a physical parameter related to a lithographic process, and lithographic apparatus
US20200020624A1 (en) * 2018-07-10 2020-01-16 Qualcomm Incorporated Substrate-embedded substrate
CN112153883B (zh) * 2019-06-28 2022-12-06 鹏鼎控股(深圳)股份有限公司 电路板制造方法以及电路板
KR102628149B1 (ko) * 2020-11-27 2024-01-24 주식회사 심텍 브릿지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
US11430762B2 (en) * 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2005217382A (ja) * 2004-02-02 2005-08-11 Shinko Electric Ind Co Ltd キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
WO2011010498A1 (ja) * 2009-07-24 2011-01-27 イビデン株式会社 配線板及びその製造方法
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法
JPWO2010101163A1 (ja) * 2009-03-04 2012-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
JP5589302B2 (ja) 2008-11-12 2014-09-17 富士通株式会社 部品内蔵基板及びその製造方法
TWI418272B (zh) * 2009-08-25 2013-12-01 三星電機股份有限公司 處理核心基板之空腔的方法
JP2012054395A (ja) * 2010-09-01 2012-03-15 Nec Corp 半導体パッケージ
TWI414050B (zh) * 2010-10-19 2013-11-01 聯京光電股份有限公司 封裝板與其製造方法
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2005217382A (ja) * 2004-02-02 2005-08-11 Shinko Electric Ind Co Ltd キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
JPWO2010101163A1 (ja) * 2009-03-04 2012-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
WO2011010498A1 (ja) * 2009-07-24 2011-01-27 イビデン株式会社 配線板及びその製造方法
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、その製造方法、及び電子部品モジュール

Also Published As

Publication number Publication date
US9159693B2 (en) 2015-10-13
US20140175672A1 (en) 2014-06-26
KR20140081193A (ko) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
TWI507096B (zh) 多層電路板及其製作方法
US9295159B2 (en) Method for fabricating packaging substrate with embedded semiconductor component
TWI474450B (zh) 封裝載板及其製作方法
JP2016207958A (ja) 配線基板及び配線基板の製造方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
JP2019080030A (ja) ファン−アウト半導体パッケージ
JP2012191204A (ja) プリント配線板の製造方法
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
CN104241231B (zh) 芯片封装基板的制作方法
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN101789383A (zh) 具有凹穴结构的封装基板的制作方法
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
CN105722299B (zh) 中介基板及其制法
JP2016178247A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN104254190B (zh) 电路板的制作方法
CN103681586B (zh) 无核心封装基板及其制法
US10643933B2 (en) Semiconductor package substrate and manufacturing method therefor
CN216288317U (zh) 一种封装机构
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170620