JP2005311076A - 多層基板の製造方法 - Google Patents

多層基板の製造方法 Download PDF

Info

Publication number
JP2005311076A
JP2005311076A JP2004125995A JP2004125995A JP2005311076A JP 2005311076 A JP2005311076 A JP 2005311076A JP 2004125995 A JP2004125995 A JP 2004125995A JP 2004125995 A JP2004125995 A JP 2004125995A JP 2005311076 A JP2005311076 A JP 2005311076A
Authority
JP
Japan
Prior art keywords
confirmation hole
film
multilayer substrate
confirmation
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004125995A
Other languages
English (en)
Other versions
JP4502697B2 (ja
Inventor
Takeshi Nakamura
岳史 中村
Katsumi Ito
克実 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004125995A priority Critical patent/JP4502697B2/ja
Publication of JP2005311076A publication Critical patent/JP2005311076A/ja
Application granted granted Critical
Publication of JP4502697B2 publication Critical patent/JP4502697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 多層に形成される配線層同士の位置精度を向上させた多層基板の製造方法を提供する。
【解決手段】 本形態の多層基板の製造方法は、第1の絶縁膜12Aの両主面に導電膜が貼着された積層シート10を用意して、この積層シート10を貫通するような確認孔14を穿設している。そして、この確認孔14の側壁をメッキ膜から成る金属膜17で被覆する。後の工程では、その内部に充填された樹脂をレーザーにて除去することで確認孔14を露出させている。そして、確認孔14の位置を基準にして、各層のパターニングを精度良く行っている。
【選択図】図3

Description

本発明は多層基板の製造方法に関し、特に、側壁が金属膜により被覆された確認孔を用いることで各配線層同士の位置の精度を向上させることができる多層基板の製造方法に関する。
電子機器の小型化および高機能化に伴い、その内部に収納される実装基板においては、多層配線構造が主流になっている。図9を参照して、多層配線基板の製造方法の一例を説明する(下記特許文献1を参照)。
先ず、図9(A)を参照して、樹脂等の絶縁性の材料から成る基材100の表面および裏面に第1の導電箔101Aおよび第2の導電箔101Bを密着させる。
次に、図9(B)を参照して、第1の導電箔101Aおよび第2の導電箔101Bの選択的なエッチングを行うことにより、第1の配線層102Aおよび第2の配線層102Bを形成する。更に、絶縁層103Aを介して配線層を積層させ、図9(C)に示すような、多層の配線構造を実現する。ここで、接続部104は、各配線層同士を電機的に接続するための部位である。
特開2003−324263号公報
しかしながら、上述した方法では、配線層同士の位置に誤差が生じてしまう問題があった。更に、層どうしを接続する接続部104を精度良く形成するのが困難である問題があった。今日では、小型および高機能化に対する要望が益々高くなってきているため、パターンは益々微細になり、それに伴い層間を接続する接続部や、各配線層同士の位置精度には厳しい精度が要求されている。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、層同士の相対的な位置のズレを抑止し、層同士を電気的に接続する接続部の位置を精度良く形成する多層基板の製造方法を提供することにある。
本発明の多層基板の製造方法は、縁材料から成るシート状の絶縁膜に配線層を積層させる多層基板の製造方法において、側壁が金属膜により被覆された確認孔を前記絶縁膜に設け、前記確認孔を基準にして各前記配線層のパターニングを行うことを特徴とする。
本発明の多層基板の製造方法は、絶縁材料から成るシート状の絶縁膜の両主面に配線層を積層させる多層基板の製造方法において、側壁が金属膜により被覆された確認孔を前記絶縁膜を貫通して設け、前記確認孔を基準にして各前記配線層のパターニングを行うことを特徴とする。
本発明の多層基板の製造方法は、絶縁膜の両主面に第1および第2の導電膜が貼着された積層シートを用意する工程と、前記積層シートを貫通する確認孔を穿設する工程と、前記絶縁膜を貫通して前記導電膜同士を電気的に接続する接続部と、前記確認孔の側壁を被覆する金属膜とをメッキ処理により形成する工程と、前記第1および前記第2の導電膜をパターニングすることにより、第1の配線層および第2の配線層を形成する工程と、前記第1および前記第2の配線層が被覆されるように、絶縁樹脂を介して第3および第4の導電膜を積層させる工程と、前記確認孔に対応する領域の前記第3の導電膜および前記第4の導電膜を除去する工程と、前記確認孔に充填された前記絶縁樹脂を除去する工程と、露出した前記確認孔を基準にして前記第3および前記第4の導電膜をパターニングすることにより、第3および第4の配線層を形成する工程とを具備することを特徴とする。
本発明の多層基板の製造方法では、側壁が金属膜により覆われた確認孔を基準にしてパターニングを行う。従って、確認孔の側壁が金属膜により被覆されることで、確認孔の変形を抑止することができる。
更に、確認孔に充填された樹脂を除去する場合には、レーザー照射によりこの樹脂を除去するのが一般的である。本発明では、側壁を被覆する金属膜によりレーザー光が反射されることから、確認孔が形成された樹脂層がレーザーにより破壊されてしまう危険性を排除している。
本発明の多層基板の製造方法を図を参照しつつ説明する。本形態の多層配線とは、2層以上の配線構造を指し、多層配線を有する基板またはパッケージの為回路装置を実装する多層基板等が該当するものである。
本形態の多層基板の製造方法は、導電膜13をパターニングすることで形成された配線層14が絶縁膜12を介して積層される多層基板の製造方法において、最初に積層される導電膜13に確認孔14を設け、この確認孔14の位置を認識してから、2層目以降の配線層18のパターンニングを行う構成に成っている。更に、本形態では、この確認部を用いて、配線層同士を接続する接続部16の形成を行う。この詳細を下記にて説明する。
図1を参照して、積層シート10に確認孔14を形成する工程を説明する。図1(A)は本工程での積層シート10の平面図であり、図1(B)から図1(F)は各工程での積層シート10の断面図である。
図1(A)と図1(B)を参照して、本形態に用いる積層シート10の詳細を説明する。積層シート10は、コアとなる第1の絶縁膜12Aの両面に第1および第2の導電膜13A、13Bを密着させたものである。第1の絶縁膜12Aの材料としては熱可塑性樹脂または熱硬化性樹脂の何れかが選択される。そして、熱伝導性等が考慮されて、無機のフィラーが樹脂に混入されている。また、全体の強度を向上させるために、第1の絶縁膜12Aはガラスクロスを含むものでも良いし、ガラスクロスに無機フィラーが混入されているものでも良い。第1の絶縁膜12Aの膜厚は50ミクロン程度にすることができる。
第1および第2の導電膜13A、13Bの材料としては、銅を主材料とした金属を全般的に採用することができる。本形態では、圧延された銅箔を第1および第2の導電膜13A、13Bの材料として採用している。また、両導電箔の厚さは、10ミクロン程度でよい。また、両導電膜は、メッキ法、蒸着法またはスパッタ法で直接第1の絶縁膜12Aに被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。
更に、図1(A)を参照して、積層シート10の詳細を説明する。積層シート10には1つの多層基板を構成する領域であるユニット11が複数個形成されている。ここでは、マトリックス状に配置された4つのユニット11が積層シート10に形成されている。ここではユニット11は、矩形の平面的形状を呈するが、他の形状のユニット11でもよい。
図1(C)を参照して、積層シート10を貫通するように確認孔14を設ける。この確認孔14は、2層目以降のパターニングを行う際に位置合わせを行うための確認部である。
更に、この確認孔14は、配線層13同士の電気的接続を行う接続部16の形成を行う際にも用いられる。この確認孔14の形成は、ドリルによる削孔により行うことができる。更に、確認孔14の形成領域の両導電箔13をエッチングにより除去した後に、露出した絶縁膜をレーザーにより除去しても良い。本工程で形成される確認孔14の径は、例えば0.15mm程度である。
図1(A)を参照して、確認孔14が形成される箇所の詳細を説明する。ここでは、各ユニット11の外側の近傍に確認孔14が形成されている。またユニット11毎に複数個の確認孔14を設けることにより、確認孔14を用いた位置合わせの精度をより向上させることが出来る。ここでは、ユニット11毎の4角付近に4つの確認孔14が設けられているが、この確認孔14の個数は任意である。例えば、ユニット14毎に2つずつの確認孔14を形成しても良い。また、1つの積層シート10に形成される確認孔14の個数は、2個から100個程度の範囲で変化させることも可能である。
図1(D)を参照して、第1の導電膜13Aを部分的に除去することで、第1の絶縁膜12Aが露出する露出部15を形成する。ここではユニット11毎の内部に露出部15は形成される。この除去は、ユニット11毎に設けた確認孔14の外郭を認識し、それから中心点の位置を認識している。確認孔の形状が円のため、円の大きさが違っていてもその中心が一致するメリツトがある。
図1(E)を参照して、露出部15から露出する第1の絶縁膜12Aを除去することにより、貫通孔15を形成する。絶縁膜12Aの除去はレーザーを用いて行うことが出来る。このレーザーによる除去は、貫通孔15の底部に第2の導電膜13Bの表面が露出されるまで行う。ここで用いるレーザーとしては、炭酸ガスレーザーが好ましい。また、貫通孔15の底部に残査が有る場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウエットエッチングを行い、この残査を除去する。
図1(F)を参照して、メッキ処理を施すことにより、第1の導電膜13Aと第2の導電膜13Bとを電気的に接続する第1の接続部16Aを形成する。より具体的には、貫通孔15を含む第1の導電膜13Aの全面に、メッキ膜を形成することで、第1の接続部16Aを形成する。このメッキ膜は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約2μmのCuを少なくとも貫通孔15を含む第1の導電膜14Aの全面に形成する。これにより第1の導電膜13Aと第2の導電膜13Bとが電気的に導通するため、再度この両導電膜を電極にして電解メッキを行い、約20μmのCuをメッキする。これにより貫通孔15はCuで埋め込まれ、第1の接続部15Aが形成される。なお、いわゆるフィリングメッキを行うと、貫通孔15のみを選択的に埋め込むことも可能である。またメッキ膜は、ここではCuを採用したが、Au、Ag、Pd等を採用しても良い。またマスクを使用して部分メッキを行うことで、貫通孔15の部分のみにメッキ膜を形成しても良い。
また、本工程により、確認孔14の内壁にもメッキ膜から成る金属膜17が形成される。この金属膜17は、確認孔14の内壁に均一な膜厚で形成される。従って、金属膜17の付着により、確認孔14の断面積は小さくなるものの、円形である。
次に、図2を参照して、積層シート10に更に導電膜13を積層させる工程を説明する。図2(A)は本工程での積層シート10の平面図であり、図2(B)から図2(D)は各ステップでの積層シート10の断面図である。
図2(B)を参照して、第1および第2の導電膜13A、13Bのエッチングを行うことにより、第1および第2の配線層18A、18Bを形成する。これは、エッチングレジストを用いて各導電膜を選択的にエッチングすることにより行う。本工程では、エッチングレジストの露光を行う際に、確認孔14の位置の認識を行って、積層シート10と露光マスクとの相対的な位置合わせを行っている。確認孔14のサイズか小さくなっても円形であるのでその中心点は前回の位置合わせと一致し、その中心点を認識して位置あわせする。
従って、精度良く位置合わせを行うことが出来る。更に、本工程では、X線で認識を行う為の認識部20もエッチングにより形成される。この認識部は、X線認識装置が認識できる形状なら四角、丸、十字等何でも良い。またその位置は、何処にあっても良いが、一般にはユニットの周囲である。
図2(C)を参照して、次に、積層シート10の両主面に絶縁膜を介して導電膜を密着させる。具体的には、積層シート10の表面に第2の絶縁膜12Bを介して第3の導電膜13Cが積層される。そして、積層シート10の裏面には、第3の絶縁膜12Cを介して第4の導電膜13Dが積層される。これら導電膜13の積層は、真空プレスにより行うことが可能である。本工程にて、確認孔14にも樹脂が充填される。本工程では、両絶縁層としては、プリプレグを採用することができる。プリプレグとは、ガラス繊維等から成る織物に、エポキシ樹脂などを含浸させたものである。
図2(D)を参照して、次に、積層シート10を貫通するようにガイド孔19を削孔する。具体的には、図2(A)を参照して、積層シート10の4角付近の4カ所にガイド孔19を削孔する。ガイド孔19の削孔は、エッチングとレーザーの組み合わせ、または、ドリルにより行うことができる。ここで、ドリル孔19の位置を特定する為の位置合わせは、図2(C)に示す確認部20の位置を認識して行う。この確認部20は、ガイド孔19が形成される箇所に対応して設けられている。更に、確認部20は、第2の配線層18Aの一部から成る。ガイド孔19の径は、数十ミクロン程度から2mm程度の範囲でよい。
本工程では、認識部20は、上層の第3の導電膜13Cにより覆われているため、可視光線にてその位置を認識することは出来ない。このことから、認識部20の位置認識はX線等を照射して行い、ドリルを位置あわせして開口させる。また、本工程での位置合わせは、積層シート10の外形寸法が所定の精度を満たしていたら、外形を基準にして行うことも可能である。
図3を参照して、位置合わせを行うための確認孔14を露出させる。図3(A)は本工程での積層シート10の平面図であり、図3(B)から図3(D)は各ステップでの積層シート10の断面図である。
図3(A)を参照して、円形のガイド孔19の位置を認識してから第3の導電膜13Cを部分的に除去することで、露出部22を形成する。具体的には、ガイド孔19の位置を基準として、第3の導電膜13Cの表面にエッチングマスクをパターニングしてエッチングを行うことで、露出部22を形成する。また、本工程では、第4の導電膜13Dについてついても同様の工程を行うことで、積層シート10の裏面にも露出部22を形成する。
露出部20の平面的な大きさは、確認孔14の断面よりも大きく形成される。具体的には、確認孔14の平面的大きさが0.15mm径の円形であるのに対し、露出部20の平面的な大きさは1.5mm程度の円形である。また、本工程では、確認孔14周辺部が露出するように露出部22が形成される。
また、このように露出部22を確認孔14よりも大きくすることで、ガイド孔19による位置認識がラフにされても、確認孔14を露出部22の形成される領域内に位置させることが出来る。
図3(B)を参照して、次に、認識部21の位置を認識してから、レーザーにより確認孔14の露出を行う。具体的には、先ず、認識部21の位置を認識することで、レーザー照射器(図示せず)と確認孔14との相対的位置を調整した後に、レーザーの照射を行う。また、レーザーの照射は、積層シート10の表面のみから行っても良いし、両面から行っても良い。ここで、確認孔14と連続して形成される保護部24とは鍔形を形成している。
図3(C)を参照して、確認孔の周辺部には、導電膜から成る保護部24が形成されている。即ち、確認孔14の側面に付着された金属膜17と連続するメッキ膜により保護部24が形成されている。この保護部24は金属から成るので、この領域にレーザー23が照射されても保護部24は影響を受けない。
レーザー23は、確認孔14の領域よりも広い領域に照射が行われている。このことで、確認孔14が形成された領域以外の積層シート10の表面にレーザー23が照射された場合でも、その領域がレーザー23によるダメージを受けるのを防止することが出来る。
確認孔14の側壁は、メッキ膜から成る金属膜17より保護されている。従って、レーザー23が確認孔14の側壁に照射された場合でも、金属膜17によりレーザー23は反射されるので、確認孔14の側壁が浸食されてしまうのを防止すすることができる。
図3(D)を参照して、レーザー23を照射することにより各確認孔14は絶縁膜12から露出される。また、レーザー23による確認孔14の露出は、各ユニット11について行われる。即ち、確認孔21が完全に露出され、しかも各ユニットの表面には、第3および第4の導電膜13C、13Dが残存する。
次に、図4および図5を参照して、絶縁層12を貫通して各配線層18同士を接続する接続部16を新たに形成する。具体的には、形成予定の第2の接続部16Bに対応する領域の第3の導電膜13Cおよび第2の絶縁膜12Bを部分的に除去し、その除去した領域にメッキ膜を形成することで、第2の接続部16Bを形成する。また、同様の方法で、第3の絶縁膜12Cを貫通する第2の接続部12Bも形成する。
具体的には、図4(A)を参照して、先ず、第3の導電膜13Cを被覆するようにエッチングレジスト25を塗布する。そして、露光マスク31を用いてレジスト25の露光を行う。露光マスク31は、ガラス等の透明性を有する基材の表面に遮光パターン32を有する。遮光パターン32の形状は、形成予定の第2の接続部16Bと逆転したパターン形状を有する。ここでは、光線30が照射されなかった箇所が残存するポジ型のレジストが、レジスト25として採用されている。ここで、ネガ型のものをレジスト25として採用することも可能である。
図4(B)を参照して、上記露光の工程等によりパターニングされたレジスト25を介してエッチングを行うことで、第2の接続部16Bの領域に対応する第3の導電膜13Cが除去される。また、第2の接続部16Bの領域に対応する第4の導電膜13Dも除去される。
図4(C)を参照して、確認孔14を用いた位置合わせの詳細を説明する。本形態では、露光マスク31の位置合わせは、確認孔14の中心部を基準として行う。具体的には、CCDカメラ等の撮像手段を用いて、確認孔14の形状を画像化する。この図では、画像化した状態の確認孔14の断面を示している。そして、確認孔14の外周部にて任意の3点の観測を行い、それらの位置を特定する。ここでは、第1観測点K1、第2観測点K2、第3観測点K3の観測を行い、それらの平面的な座標を特定する。更に、これらの点の座標値から、幾何学の定理により、確認孔14の中心点Cの座標を算出する。確認孔14の平面的形状は円形であるので、中心点Cの座標の算出は容易に行えるメリットがある。また、中心点を基準として、露光マスク31の位置合わせを行うことから、極めて位置精度が高い露光を行うことが出来る。
更に、第4の導電膜13Dの部分的除去を行うための露光も、確認孔14の中心位置を基準として行っている。従って、同一の確認孔14を用いて、積層シート10の表面および裏面に塗布されたレジスト25の露光を行うので、両者の露光される相対的位置を精度良くすることができる。
次に、図5を参照して、第3の導電膜13Cから露出された第2の絶縁層12Bの除去を行う。更に、第4の導電膜13Dから露出された第3の絶縁膜12Cの部分的除去も行う。図5(A)は積層シート10の平面図であり、図5(B)および図5(C)は積層シート10の断面図である。
図5(A)を参照して、各ユニット11の4角の近傍には確認孔14が形成されている。そして、ユニット毎に形成される接続部16の位置の特定は、その近傍に形成された確認孔14を用いて行う。確認孔14とユニット11とが近いほど、位置合わせの精度が向上するからである。
図5(B)を参照して、次に、レーザー23の照射を行って第2の絶縁膜を部分的に蒸発させることで、貫通孔15を形成する。貫通孔15の底部には、第1の配線層18Aの上面が露出している。ここでも、レーザー23と積層シート10との位置合わせは、確認孔14の中心点を基準として行っている。従って、第1の配線層18Aと貫通孔15との相対的な位置の精度は非常に良い。
図5(C)を参照して、次に、無電界メッキ処理および電解メッキ処理を行うことで、貫通孔15にメッキ膜から成る第2の接続部16Bを形成する。本工程のメッキ処理の詳細は、図1(F)を参照して説明した方法と同様である。本工程のメッキ処理では、確認孔14の内壁にもメッキ膜が形成さる。確認孔14は円筒状を呈しているので、その内壁にメッキ膜が形成されることで断面は小さくなるが、円形状の断面形状は保持される。同様に、ガイド孔19の内壁にもメッキ膜が形成される。
図6(A)を参照して、次に、第3の導電膜13Cおよび第4の導電膜13Dのエッチングを行うことで、新たな電極や配線のパターンを形成する。具体的には、第3の導電膜13Cの表面にエッチングレジスト25を塗布した後に、露光マスク31を用いて露光行ってレジスト25のパターニングを行う。更に、パターニングされたレジスト25を介して、第3および第4の導電膜13C、13Dのエッチングを行う。ここでも、露光マスク31と積層シート10との位置合わせは、確認孔14の中心点を認識することで行う。
図6(B)を参照して、本工程での確認孔14の認識方法は、図4(C)を参照して説明した認識方法と基本的には同一である。ここでは、確認孔14の内壁にメッキ膜が形成されることで、その断面が小さくなっている。この図では、メッキ膜が内壁に形成される前の確認孔14をV1で示した点線で示している。そして、内壁にメッキ膜が形成された後の確認孔14を実線で示している。確認孔14の内壁に均一な膜厚のメッキ膜が形成されることで、確認孔14の断面積は小さくなっても、円形は保持されている。従って、本工程でも、確認孔14の周辺部にて、3つの観測点(第1の観測点、第2の観測点、第3の観測点)を観測することで、中心点Cの位置を正確に計測することが可能となる。
図7を参照して次に、積層シート10の表面および裏面に露出する配線層18をソルダーレジストで被覆する。図7(A)は積層シート10の平面図であり、図7(B)から図7(D)は積層シート10の断面図である。
図7(B)を参照して、上記したエッチングの工程により、積層シート10の表面には、第3の配線層18Cが形成され、積層シート10の裏面には第4の配線層18Dが形成されている。
図7(C)を参照して、積層シート10の表面および裏面に形成された第3の配線層13Cおよび第4の配線層18Dが被覆されるようにレジスト26を形成する。レジスト26を形成する樹脂が、確認孔14およびガイド孔19に充填されても良い。
図7(D)を参照して、レーザーを用いた蒸発あるいはリソグラフィ工程により、レジスト26に開口部27を設ける。この開口部27は、積層シート10の両面にも設けても良いし、片面のみに設けても良い。開口部27の底部には、第3の配線層18Cまたは、第4の配線層18Dが露出している。この開口部27の形成は、第3の配線層18Cから成る確認部28の位置を認識することで行うことが出来る。更に、本工程でも、確認孔14の位置を基準として、開口部27の形成を行うことが出来る。
上記工程が終了した後に、一点鎖線で示す分割線L1で積層シート10の分割を行うことで、各ユニット11の分離を行うことが出来る。この分離は、レーザーを用いて、配線層18が形成されていない領域の積層シート10を切断することで行うことが出来る。このことにより、切断を行う際の振動の発生を極力抑えて、各ユニット11の分離を行うことが出来る。以上の工程により、多層の配線構造を有する多層基板が完成する。また、各ユニットの分割は、開口部27を介して回路素子を積層シート10に固着した後に行っても良い。また、上記分離は、ルーターを用いた加工、プレス加工でも行うことが出来る。
次に、図8(A)を参照して、上記工程により製造された多層基板36を用いた実装構造を説明する。多層基板36の表面には、半導体素子である回路素子33Bがろう材34を介して実装されている。ここでは、回路素子33Bはフェイスダウンで実装されているが、金属細線を用いた固着構造を採用することも出来る。回路素子33Aはチップ抵抗やチップコンデンサ等の受動素子であり、ロウ材34を介して多層基板36に固着されている。また必要により外部との接続手段であるリードまたはコネクタが実装されても良い。またモジュール基板として成り、ケース付けされない場合、半導体素子は、パッケージされたIC、CSP等が実装され、ケース付けされる場合は、この他にベアチップが実装されても良い。
図8(B)を参照して、多層基板を使った半導体パッケージを説明する。ここでは、多層基板36の表面に上述した回路素子33が実装され、回路素子33が封止されるように多層基板36の表面に封止樹脂35が形成されている。本発明の多層基板36は極めて薄型になっているので、このような多層基板を回路装置に適用させることで、薄型の回路装置を提供することが出来る。また近年では、IC自体が500ピン、1000ピンと多ピン化傾向で且つ外部電極のサイズも微細で狭ピッチな傾向にある。よって多層基板を採用すればIC、ディスクリート素子、チップコンデンサ、チップ抵抗等を使った回路モジュール、いわゆるSIPが可能になる。
本発明の多層基板の製造方法を示す平面図(A)、断面図(B)―(F)である。 本発明の多層基板の製造方法を示す平面図(A)、断面図(B)―(D)である。 本発明の多層基板の製造方法を示す平面図(A)、断面図(B)―(D)である。 本発明の多層基板の製造方法を示す断面図(A)、断面図(B)、概念図(C)である。 本発明の多層基板の製造方法を示す平面図(A)、断面図(B)―(C)である。 本発明の多層基板の製造方法を示す断面図(A)、概念図(B)である。 本発明の多層基板の製造方法を示す平面図(A)、断面図(B)―(D)である。 本発明の多層基板の製造方法により製造された多層基板が採用された構造を説明する断面図(A)、断面図(B)である。 従来の多層基板の製造方法を示す断面図(A)−(C)である。
符号の説明
10 積層シート
11 ユニット
12A 第1の絶縁膜
12B 第2の絶縁膜
12C 第3の絶縁膜
13A 第1の導電膜
13B 第2の導電膜
13C 第3の導電膜
13D 第4の導電膜
14 確認孔
15 露出部
16A 第1の接続部
16B 第2の接続部
17 金属膜
18A 第1の配線層
18B 第2の配線層
18C 第3の配線層
18D 第4の配線層
19 ガイド孔

Claims (8)

  1. 絶縁材料から成るシート状の絶縁膜に配線層を積層させる多層基板の製造方法において、
    側壁が金属膜により被覆された確認孔を前記絶縁膜に設け、
    前記確認孔を基準にして各前記配線層のパターニングを行うことを特徴とする多層基板の製造方法。
  2. 絶縁材料から成るシート状の絶縁膜の両主面に配線層を積層させる多層基板の製造方法において、
    側壁が金属膜により被覆された確認孔を前記絶縁膜を貫通して設け、
    前記確認孔を基準にして各前記配線層のパターニングを行うことを特徴とする多層基板の製造方法。
  3. 前記確認孔に充填された前記樹脂を除去した後に、前記確認孔を基準としたパターンニングを行うことを特徴とする請求項1または請求項2記載の多層基板の製造方法。
  4. 前記樹脂の除去は、レーザーを照射することにより行うことを特徴とする請求項3記載の多層基板の製造方法。
  5. 前記金属膜はメッキ膜より成ることを特徴とする請求項1または請求項2記載の多層基板の製造方法。
  6. 前記配線層同士は、前記絶縁膜を貫通する接続部を介して電気的に接続され、
    前記接続部と前記金属膜とは、同時に行うメッキ処理により形成することを特徴とする請求項1または請求項2記載の多層基板の製造方法。
  7. 絶縁膜の両主面に第1および第2の導電膜が貼着された積層シートを用意する工程と、
    前記積層シートを貫通する確認孔を穿設する工程と、
    前記絶縁膜を貫通して前記導電膜同士を電気的に接続する接続部と、前記確認孔の側壁を被覆する金属膜とをメッキ処理により形成する工程と、
    前記第1および前記第2の導電膜をパターニングすることにより、第1の配線層および第2の配線層を形成する工程と、
    前記第1および前記第2の配線層が被覆されるように、絶縁樹脂を介して第3および第4の導電膜を積層させる工程と、
    前記確認孔に対応する領域の前記第3の導電膜および前記第4の導電膜を除去する工程と、
    前記確認孔に充填された前記絶縁樹脂を除去する工程と、
    露出した前記確認孔を基準にして前記第3および前記第4の導電膜をパターニングすることにより、第3および第4の配線層を形成する工程とを具備することを特徴とする多層基板の製造方法。
  8. 前記確認孔に充填された前記絶縁樹脂の除去は、レーザー照射により行うことを特徴とする請求項7記載の多層基板の製造方法。


JP2004125995A 2004-04-21 2004-04-21 多層基板の製造方法、多層基板および回路装置 Expired - Fee Related JP4502697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004125995A JP4502697B2 (ja) 2004-04-21 2004-04-21 多層基板の製造方法、多層基板および回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004125995A JP4502697B2 (ja) 2004-04-21 2004-04-21 多層基板の製造方法、多層基板および回路装置

Publications (2)

Publication Number Publication Date
JP2005311076A true JP2005311076A (ja) 2005-11-04
JP4502697B2 JP4502697B2 (ja) 2010-07-14

Family

ID=35439489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004125995A Expired - Fee Related JP4502697B2 (ja) 2004-04-21 2004-04-21 多層基板の製造方法、多層基板および回路装置

Country Status (1)

Country Link
JP (1) JP4502697B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218804A (ja) * 2007-03-06 2008-09-18 Hitachi Aic Inc 配線板
JP2010045284A (ja) * 2008-08-18 2010-02-25 Hitachi Chem Co Ltd マルチワイヤ配線板の製造方法
JP2011139064A (ja) * 2009-12-29 2011-07-14 Kyokutoku Kagi Kofun Yugenkoshi 回路板とその製造方法
JP2011171658A (ja) * 2010-02-22 2011-09-01 Sanyo Electric Co Ltd 多層基板およびその製造方法
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
JP2011228617A (ja) * 2010-04-20 2011-11-10 Subtron Technology Co Ltd 回路基板とその製造方法
CN102762034A (zh) * 2011-04-27 2012-10-31 欣兴电子股份有限公司 线路板制造方法及基层线路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162158A (ja) * 1993-12-03 1995-06-23 Nec Corp プリント配線板の製造方法
JPH10270848A (ja) * 1997-03-25 1998-10-09 Sharp Corp ビルドアップ多層プリント配線板及びその製造方法
JPH11177242A (ja) * 1997-12-16 1999-07-02 Nec Corp 印刷配線板及びその製造方法
JP2000188483A (ja) * 1998-12-22 2000-07-04 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2002033584A (ja) * 2000-07-17 2002-01-31 Toppan Printing Co Ltd 多層プリント配線板の製造方法
JP2003060356A (ja) * 2001-08-09 2003-02-28 Ngk Spark Plug Co Ltd 多層プリント配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162158A (ja) * 1993-12-03 1995-06-23 Nec Corp プリント配線板の製造方法
JPH10270848A (ja) * 1997-03-25 1998-10-09 Sharp Corp ビルドアップ多層プリント配線板及びその製造方法
JPH11177242A (ja) * 1997-12-16 1999-07-02 Nec Corp 印刷配線板及びその製造方法
JP2000188483A (ja) * 1998-12-22 2000-07-04 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2002033584A (ja) * 2000-07-17 2002-01-31 Toppan Printing Co Ltd 多層プリント配線板の製造方法
JP2003060356A (ja) * 2001-08-09 2003-02-28 Ngk Spark Plug Co Ltd 多層プリント配線基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218804A (ja) * 2007-03-06 2008-09-18 Hitachi Aic Inc 配線板
JP2010045284A (ja) * 2008-08-18 2010-02-25 Hitachi Chem Co Ltd マルチワイヤ配線板の製造方法
JP2011139064A (ja) * 2009-12-29 2011-07-14 Kyokutoku Kagi Kofun Yugenkoshi 回路板とその製造方法
JP2011171658A (ja) * 2010-02-22 2011-09-01 Sanyo Electric Co Ltd 多層基板およびその製造方法
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
JP2011228617A (ja) * 2010-04-20 2011-11-10 Subtron Technology Co Ltd 回路基板とその製造方法
CN102762034A (zh) * 2011-04-27 2012-10-31 欣兴电子股份有限公司 线路板制造方法及基层线路板

Also Published As

Publication number Publication date
JP4502697B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
JP4767163B2 (ja) 多層基板の製造方法
US9006580B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US9282626B2 (en) Printed circuit board and method for manufacturing the same
TWI482542B (zh) 多層配線基板
TWI396474B (zh) 多層配線基板的製造方法
JP4332162B2 (ja) 配線基板の製造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
JP4502697B2 (ja) 多層基板の製造方法、多層基板および回路装置
JP2008270769A (ja) 多層配線基板の製造方法
JP2011171658A (ja) 多層基板およびその製造方法
TWI384923B (zh) A multilayer circuit board having a wiring portion, and a method of manufacturing the same
TWI531291B (zh) 承載板及其製作方法
JP2017228724A (ja) プリント配線板の製造方法および電子デバイスの製造方法、ならびに、プリント配線板および電子デバイス
JP4881376B2 (ja) 配線基板の製造方法
US6582616B2 (en) Method for preparing ball grid array board
KR102531075B1 (ko) 배선 기판 및 그 제조 방법
JP4508712B2 (ja) 多層基板の製造方法、多層基板および回路装置。
JP4974516B2 (ja) 多層基板の製造方法
JP2017005168A (ja) プリント配線板およびその製造方法
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130041024A (ko) 다이스택 패키지 및 제조 방법
KR20130001508A (ko) 다이스택 패키지 및 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees