CN100468714C - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN100468714C
CN100468714C CNB2007100789972A CN200710078997A CN100468714C CN 100468714 C CN100468714 C CN 100468714C CN B2007100789972 A CNB2007100789972 A CN B2007100789972A CN 200710078997 A CN200710078997 A CN 200710078997A CN 100468714 C CN100468714 C CN 100468714C
Authority
CN
China
Prior art keywords
columnar electrode
semiconductor element
zone
forms
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100789972A
Other languages
English (en)
Other versions
CN101026140A (zh
Inventor
胁坂伸治
金子纪彦
儿谷昭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101026140A publication Critical patent/CN101026140A/zh
Application granted granted Critical
Publication of CN100468714C publication Critical patent/CN100468714C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

本发明提供半导体元件形成用衬底及半导体元件的制造方法。对具备半导体元件形成区域(1A)及平面尺寸与该半导体元件区域(1A)相同的校准标记形成区域(21A)的晶片状态的硅衬底(2)通过电解电镀形成柱状电极时，在半导体元件形成区域(1A)形成多个柱状电极(10)，在校准标记形成区域(21A)形成校准用柱状电极(22、23)及多个虚设柱状电极(24)。此时，通过形成虚设柱状电极(24)，电镀电流可以不局部地集中增大。

Description

半导体元件的制造方法
技术领域
本发明涉及半导体元件的制造方法。
背景技术
在半导体元件形成用衬底的制造方法中有如下方法：在晶片状态的半导体衬底上的整个面上形成柱状(post)电极，在晶片状态的半导体衬底上的整个面上覆盖柱状电极的周围地形成密封膜，然后通过划片(dicing)与各半导体元件分离，得到所谓晶片级封装体(WLP)。此时，在晶片状态的半导体衬底上的整个面上覆盖柱状电极的周围地形成了密封膜后，即形成了柱状电极后，在柱状电极的上表面形成焊料球、在晶片状态的半导体衬底的背面形成标记(印记)、或进行划片时，需要进行校准。
于是，在已有的半导体元件的制造方法中有如下方法：为了能在形成柱状电极后确实地识别校准标记，而对具备多个半导体元件形成区域及平面尺寸与该半导体元件形成区域相同的校准标记形成区域的半导体衬底，通过电解电镀形成柱状电极时，在各半导体元件形成区域分别形成多个柱状电极，在校准标记形成区域形成校准用柱状电极(例如参照专利文献1)。
专利文献1：(日本)特开2005-93461号公报
但是，在上述专利文献1中记载的半导体元件的制造方法中，在各半导体元件形成区域的几乎整个面上呈矩阵状地形成多个柱状电极，在平面尺寸与半导体元件形成区域相同的校准标记形成区域的中央部分形成校准用柱状电极，所以校准标记形成区域的周边部分为不形成柱状电极的空白区域。
其结果，通过电解电镀形成柱状电极及校准用柱状电极时，由于电镀电流密度一定，所以在与校准标记形成区域的周边部分的空白区域相邻的半导体元件形成区域，电镀电流集中增大，形成在该半导体元件形成区域的柱状电极的电镀生长异常地变快，该柱状电极形成为变形的形状。而且，校准用柱状电极的电镀生长也异常地变快，校准用柱状电极形成为变形的形状。这种情况，晶片状态的半导体衬底的尺寸越大就越显著，而且电镀速度越高速就越显著。
发明内容
于是，本发明的目的在于提供一种半导体元件用衬底及半导体元件的制造方法，柱状电极及校准用柱状电极不为变形的形状。
为了达成上述目的，本发明涉及的半导体元件的制造方法，其特征在于：准备半导体衬底(2)，该半导体衬底(2)分别具有包括多个连接焊盘(3)的多个半导体元件形成区域(1A)、以及具有与上述半导体元件形成区域(1A)相同的平面尺寸的校准标记形成区域(21A)；在上述各半导体元件形成区域(1A)，分别通过电镀形成与上述连接焊盘(3)的某一个电连接的多个柱状电极(10)，而且，在形成上述柱状电极(10)的同时，在上述校准标记形成区域(21A)，通过电镀形成与上述连接焊盘(3)的任一个都不电连接的校准用柱状电极(22、23)及各自的平面形状比上述校准用柱状电极的平面形状小的多个虚设柱状电极(24)。
本发明的效果如下：
根据本发明，由于在校准标记形成区域形成校准用柱状电极之外还形成多个虚设柱状电极，所以电镀电流可以不局部地集中增大，继而柱状电极、校准用柱状电极及虚设柱状电极可以不为变形的形状。
附图说明
图1(A)是利用本发明的制造方法制造的半导体元件的一个例子的俯视图，图1(B)是沿着图1(A)的I B-I B线的剖面图。
图2(A)是制造图1所示的半导体元件时同时得到的带校准标记的元件的一个例子的俯视图，图2(B)是沿着图2(A)的II B-II B线的剖面图。
图3是制造图1所示的半导体元件时，最初准备的晶片状态的硅衬底的俯视图。
图4是沿着图3的IV-IV线的剖面图。
图5是接图4的工序的剖面图。
图6是接图5的工序的剖面图。
图7是接图6的工序的剖面图。
图8是接图7的工序的剖面图。
图9是接图8的工序的剖面图。
图10是接图9的工序的剖面图。
图11是接图10的工序的剖面图。
图12是接图11的工序的剖面图。
具体实施方式
图1(A)是利用本发明的制造方法制造的半导体元件的一个例子的俯视图，图1(B)是沿着图1(A)的I B-I B线的剖面图。该半导体元件1被称作CSP(chip size package：芯片大小封装体)，具备平面正方形状的硅衬底2。在硅衬底2的上表面设置预定功能的集成电路(未图示)，在上表面周边部，由铝类金属等构成的多个连接焊盘3与集成电路连接设置。
在除连接焊盘3的中央部以外的硅衬底2的上表面，设置由氧化硅或氮化硅等构成的绝缘膜4，连接焊盘3的中央部经由设置在绝缘膜4上的开口部5而露出。在绝缘膜4的上表面，设置环氧类树脂或聚酰亚胺类树脂等构成的保护膜6。在与绝缘膜4的开口部5相对应的部分的绝缘膜6上设置开口部7。
在保护膜6的上表面，设置由铜等构成的基底金属层8。在基底金属层8的整个上表面，设置由铜等构成的布线9。包括基底金属层8在内的布线9的一端部经由绝缘膜4及保护膜6的开口部5、7与连接焊盘3连接。在布线9的连接焊盘部上表面，设置由铜等构成的柱状电极10。
在包括布线9在内的保护膜6的上表面，由环氧类树脂或聚酰亚胺类树脂等构成的密封膜11被设置成其上表面与柱状电极10的上表面为同一平面。因此，柱状电极10的上表面露出。此时，柱状电极10的平面形状为圆形。然后，在柱状电极10的被露出的上表面设置焊料球12。
接着，图2(A)是制造图1所示的半导体元件1时同时得到的带校准标记的元件的一个例子的俯视图，图2(B)是沿着图2(A)的II B-II B线的剖面图。该带校准标记的元件21的部分结构与半导体元件1的部分结构相同。
也就是说，在带校准标记的元件21的一部分中，在具有与半导体元件1的硅衬底2的平面尺寸相同的平面尺寸的硅衬底2的上表面，设置预定功能的集成电路(未图示)，在上表面周边部与集成电路连接地设置多个连接焊盘3，在除连接焊盘3的中央部以外的硅衬底2的上表面设置绝缘膜4，连接焊盘3的中央部经由设置在绝缘膜4上的开口部5露出。
然后，在带校准标记的元件21的其他部分中，在包括经由开口部5露出的连接焊盘3的上表面在内的绝缘膜4的上表面设置保护膜6。此时，在与绝缘膜4的开口部5相对应的部分的绝缘膜6上不设置开口部。
在保护膜6的上表面中央部及上表面的预定的一个部位设置基底金属层8a、8b，在上表面周边部设置多个基底金属层8c。基底金属层8a、8b、8c的整个上表面设置虚设布线9a、9b、9c。此时，包括基底金属层8a、8b、8c在内的虚设布线9a、9b、9c仅由连接焊盘部构成，在电上哪里都不连接。
在虚设布线9a、9b、9c的上表面设置有暂时校准用柱状电极22、正式校准用柱状电极23及虚设柱状电极24。在保护膜6的上表面，密封膜11被设置成其上表面与暂时校准用柱状电极22、正式校准用柱状电极23及虚设柱状电极24的上表面为同一平面。
此时，暂时校准用柱状电极22的平面形状为圆形。正式校准用柱状电极23的平面形状与暂时校准用柱状电极22的平面形状的圆形不同，大致为十字形状。虚设柱状电极24的平面形状为圆形。
在此，对尺寸的一个例子进行说明。虚设柱状电极24的平面形状及配置节距与柱状电极10相同。也就是说，虚设柱状电极24及柱状电极10的直径为0.2mm，配置节距为0.4mm。而且，在图1和图2中，为了便于图示，图示出19条虚设柱状电极24及和25条柱状电极10，但实际条数共几百。
暂时校准用柱状电极22是用于进行如后所述的用于晶片状态的硅衬底的暂时定位的构件，形成得较大，例如直径为0.75mm。正式校准用柱状电极23是用于进行如后所述的用于晶片状态的硅衬底的正式定位的构件，形成得较小，例如，在一边的长度为0.45mm的正方形区域内，以线宽0.15mm大致形成十字形状。
接着，对上述构成的半导体元件1的制造方法的一个例子进行说明。首先，如图3所示，准备晶片状态的硅衬底(半导体衬底)2。在此，在图3中，在由纵线和横线围成的正方形中，无印记的区域是半导体元件形成区域1A，×印记的区域是校准标记形成区域21A。此时，校准标记形成区域21A具有与半导体元件形成区域1A相同的平面尺寸，设置在晶片状态的硅衬底基板2的左上、右上、左下及右下这4个部位。
接着，图4是沿着图3的IV-IV线的剖面图。在该状态下，半导体元件形成区域1A和校准标记形成区域21A为相同结构。也就是说，在晶片状态的硅衬底2的各形成区域1A、21A的上表面形成集成电路(图未示出)，在上表面周边部与集成电路连接地形成由铝类金属层等构成的连接焊盘3。
在除连接焊盘3的中央部以外的硅衬底2的上表面，设置由氧化硅等构成的绝缘膜4，连接焊盘3的中央部经由设置在绝缘膜4上的开口部5而露出。而且，在校准标记形成区域21A和半导体元件形成区域1A之间设置划片线31。
接着，如图5所示，在包括经由开口部5露出的连接焊盘3的上表面在内的绝缘膜4的整个上表面，通过等离子体CVD法形成由环氧类树脂等构成的保护膜6。接着，利用光刻法，在半导体元件形成区域1A的与绝缘膜4的开口部5相对应的部分的保护膜6上形成开口部7。此时，在校准标记形成区域21A中，在与绝缘膜4的开口部5相对应的部分的保护膜6上不形成开口部。
接着，如图6所示，在半导体元件形成区域1A的包括经由绝缘膜4及保护膜6的开口部5、7露出的连接焊盘3的上表面在内的保护膜6的整个上表面形成基底金属层8。此时，基底金属层8可以仅是通过非电解电镀(化学镀)形成的铜层，也可以是仅通过溅射形成的铜层，还可以是在通过溅射形成的钛等薄膜层上通过溅射形成铜层。
接着，在基底金属层8的上表面构图形成防镀膜32。此时，在与布线9、9a、9b、9c形成区域相对应的部分中的防镀膜32，形成开口部33、33a、33b、33c。接着，通过进行将基底金属层8作为电镀电流通路的铜的电解电镀，在防镀膜32的开口部33、33a、33b、33c内的基底金属层8的上表面形成布线9、9a、9b、9c。接着，剥离防镀膜32。
接着，如图7所示，在包括布线9、9a、9b、9c在内的基底金属层8的上表面构图形成防镀膜34。此时，在柱状电极10形成区域、暂时校准用柱状电极32形成区域、正式校准用柱状电极32形成区域及虚设柱状电极24形成区域所对应的部分中的保护膜34上，形成开口部35、36、37、38。
接着，通过进行将基底金属层8作为电镀电流通路的铜的电解电镀，在半导体元件形成区域1A中，在防镀膜34的开口部35内的布线9的连接焊盘部上表面形成柱状电极10，在校准标记形成区域21A中，在防镀膜34的开口部36、37、38内的虚设布线9a、9b、9c的上表面，形成暂时校准用柱状电极22、正式校准用柱状电极23及虚设柱状电极24。
这样一来，由于在校准标记形成区域21A形成校准用柱状电极22、23以外还形成多个虚设柱状电极24，所以电镀电流可以不局部地集中增大，继而柱状电极10、校准用柱状电极22、23及虚设柱状电极24可以不为变形的形状。
接着，剥离防镀膜34。接着，若在半导体元件形成区域1A中以布线9为掩膜，在校准标记形成区域21A中以各柱状电极22、23、24为掩膜，蚀刻去除基底金属层8的不需要的部分，则如图8所示，仅在布线9、9a、9b、9c下残留基底金属层8、8a、8b、8c。
接着，如图9所示，通过丝网印刷法、旋转涂覆法，在包括布线9及各柱状电极10、22、23、24在内的保护膜6的整个上表面形成由环氧类树脂等构成的密封膜11，其厚度比各柱状电极10、22、23、24的高度稍厚。因此，在该状态下，各柱状电极10、22、23、24的上表面由密封膜11覆盖。
接着，通过适当地研磨去除密封膜11及各柱状电极10、22、23、24的上表面侧，如图10所示，使各柱状电极10、22、23、24的上表面露出，而且使包括该露出的各柱状电极10、22、23、24的上表面在内的密封膜11的上表面平整。
接着，如图11所示，在半导体元件形成区域1A中的柱状电极10的上表面形成焊料球12。接着，在晶片状态的硅衬底2的下表面，在与各半导体元件形成区域1A相对应的区域的预定部位形成预定的标记(印记)。这样一来，构成半导体元件形成用基板100。接着，如图12所示，若用划片线31切断半导体元件形成用基板100，则得到多个图1(A)、(B)所示的半导体元件1，而且得到4个图2(A)、(B)所示的带校准标记的元件21。
但是，在柱状电极10形成工序后的焊料球12形成工序、标记(印记)形成工序及划片工序中，需要进行晶片状态的硅衬底2的位置对准。而且，在各柱状电极10的上表面形成焊料球12之前，有时在各柱状电极10的上表面印刷焊料层，在这种情况下也需要位置对准。再者，在标记(印记)形成工序之后划片工序之前进行电的接触检查工序的情况下，也需要晶片状态的硅衬底2的位置对准。
在这种情况下，将在校准标记形成区域21A形成的校准用柱状电极22、23作为校准标记使用。此时，暂时校准用柱状电极22的平面形状为圆形，与柱状电极10的平面形状相同，暂时校准用柱状电极22的直径为0.75mm，比柱状电极10的直径0.2mm大很多，且形成在校准标记形成区域21A，所以不会被误识别为柱状电极10。
但是，暂时校准用柱状电极23是用于进行晶片状态的硅衬底2的暂时定位的构件，正式校准用柱状电极23是用于进行晶片状态的硅衬底2的正式定位的构件。在此，例如在划片装置中具备暂时定位用摄像机和正式定位用摄像机。此时，暂时定位用摄像机是视场范围较大、透镜倍率较低的摄像机，正式定位用摄像机是视场范围较窄、透镜倍率较高的摄像机。
另外，暂时定位是为了使晶片状态的硅衬底2上的正式校准用柱状电极23收纳在正式定位用摄像机的视场范围内而进行的。正式定位是为了在划片装置的情况下使划片锯准确地切断晶片状态的硅衬底2的划片线31而进行的，是暂时定位后的定位，所以可以进行高精度的定位。
而且，此时，使正式校准用柱状电极23的平面形状与正式校准用柱状电极22的平面形状的圆形不同，大致为十字形状，所以不会将两个校准用柱状电极22、23混同，可以确实地防止校准标记误识别的发生。
而且，暂时校准用柱状电极22的平面形状不限于圆形，例如也可以为正方形。而且，正式校准用柱状电极23的平面形状不限于大致为十字形状，例如也可以大致为L字形状。

Claims (4)

1.一种半导体元件的制造方法，其特征在于：
准备半导体衬底(2)，该半导体衬底(2)分别具有包括多个连接焊盘(3)的多个半导体元件形成区域(1A)、以及具有与上述半导体元件形成区域(1A)相同的平面尺寸的校准标记形成区域(21A)；
在上述各半导体元件形成区域(1A)，分别通过电镀形成与上述连接焊盘(3)的某一个电连接的多个柱状电极(10)，而且，在形成上述柱状电极(10)的同时，在上述校准标记形成区域(21A)，通过电镀形成与上述连接焊盘(3)的任一个都不电连接的校准用柱状电极(22、23)及各自的平面形状比上述校准用柱状电极的平面形状小的多个虚设柱状电极(24)。
2.如权利要求1所述的半导体元件的制造方法，其特征在于，
上述校准标记形成区域(21A)形成的虚设柱状电极(24)的平面形状与上述各半导体元件形成区域(1A)形成的柱状电极(10)的平面形状相同。
3.如权利要求2所述的半导体元件的制造方法，其特征在于，
上述校准标记形成区域(21A)形成的虚设柱状电极(24)的配置节距与上述各半导体元件形成区域(1A)形成的柱状电极(10)的配置节距相同。
4.如权利要求1所述的半导体元件的制造方法，其特征在于，
上述各半导体元件形成区域(1A)形成的柱状电极(10)以及上述校准标记形成区域(21A)形成的虚设柱状电极(24)中，仅上述各半导体元件形成区域(1A)形成的柱状电极(10)的上面形成焊料球(12)。
CNB2007100789972A 2006-02-16 2007-02-16 半导体元件的制造方法 Expired - Fee Related CN100468714C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP039135/2006 2006-02-16
JP2006039135A JP2007220870A (ja) 2006-02-16 2006-02-16 半導体基板および半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN101026140A CN101026140A (zh) 2007-08-29
CN100468714C true CN100468714C (zh) 2009-03-11

Family

ID=38497822

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100789972A Expired - Fee Related CN100468714C (zh) 2006-02-16 2007-02-16 半导体元件的制造方法

Country Status (4)

Country Link
JP (1) JP2007220870A (zh)
KR (1) KR100858386B1 (zh)
CN (1) CN100468714C (zh)
TW (1) TWI353028B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611486B (zh) * 2014-12-31 2018-01-11 矽品精密工業股份有限公司 半導體結構及其製法
TWI620299B (zh) * 2014-05-29 2018-04-01 台灣積體電路製造股份有限公司 用於封裝的對準標記設計
US10096553B2 (en) 2014-02-27 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007250B2 (ja) * 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5363034B2 (ja) * 2008-06-09 2013-12-11 ラピスセミコンダクタ株式会社 半導体基板、及びその製造方法
CN102097414B (zh) * 2010-11-24 2013-03-27 日月光半导体制造股份有限公司 具有标记导通柱的半导体装置
US8251601B2 (en) * 2010-12-21 2012-08-28 Visera Technologies Company Limited Camera module and method for fabricating the same
JP5503790B2 (ja) * 2013-09-05 2014-05-28 ラピスセミコンダクタ株式会社 半導体基板
JP6527269B2 (ja) * 2018-04-18 2019-06-05 ラピスセミコンダクタ株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674528B2 (ja) * 1994-09-21 1997-11-12 日本電気株式会社 半導体装置の製造方法
JPH09306914A (ja) * 1996-05-16 1997-11-28 Oki Electric Ind Co Ltd 半導体素子の配線形成方法
JP3424164B2 (ja) * 1998-12-24 2003-07-07 カシオ計算機株式会社 半導体装置の製造方法
JP3843919B2 (ja) * 2002-09-09 2006-11-08 株式会社デンソー 半導体ウェハのめっき方法
JP4292041B2 (ja) * 2003-09-12 2009-07-08 カシオ計算機株式会社 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096553B2 (en) 2014-02-27 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
TWI620299B (zh) * 2014-05-29 2018-04-01 台灣積體電路製造股份有限公司 用於封裝的對準標記設計
US10269723B2 (en) 2014-05-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US10522473B2 (en) 2014-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US11742298B2 (en) 2014-05-29 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
TWI611486B (zh) * 2014-12-31 2018-01-11 矽品精密工業股份有限公司 半導體結構及其製法

Also Published As

Publication number Publication date
CN101026140A (zh) 2007-08-29
TWI353028B (en) 2011-11-21
JP2007220870A (ja) 2007-08-30
KR20070082535A (ko) 2007-08-21
TW200739774A (en) 2007-10-16
KR100858386B1 (ko) 2008-09-11

Similar Documents

Publication Publication Date Title
CN100468714C (zh) 半导体元件的制造方法
US10700045B2 (en) Surface mount device/integrated passive device on package or device structure and methods of forming
US10163807B2 (en) Alignment pattern for package singulation
US7262475B2 (en) Image sensor device and method of manufacturing same
US8193647B2 (en) Semiconductor device package with an alignment mark
US20040201097A1 (en) Semiconductor device and method for manufacturing the same
US7759808B2 (en) Semiconductor substrate including first and second recognition marks and method for manufacturing semiconductor device
US20120184070A1 (en) Method for forming chip package
US20060278973A1 (en) Semiconductor device with improved design freedom of external terminal
US7151320B2 (en) Semiconductor device with improved design freedom of external terminal
US7250329B2 (en) Method of fabricating a built-in chip type substrate
US20190109092A1 (en) Positioning structure having positioning unit
US20070052106A1 (en) Semiconductor device and method for fabricating the same
TW201405676A (zh) 晶片封裝體及其形成方法
CN111725074A (zh) 扇出型晶片级芯片尺寸封装和制造方法
CN110808277B (zh) 晶圆结构及其制备方法
US20070284970A1 (en) Piezoelectric oscillator and method of manufacturing the same
JP2006186123A (ja) 半導体装置およびその製造方法
US9431360B2 (en) Semiconductor structure and manufacturing method thereof
JP4292041B2 (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法
CN100499094C (zh) 半导体元件
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
JP4341694B2 (ja) 半導体素子の製造方法
US8242616B1 (en) Method for manufacturing semiconductor device and molded structure
JP4506780B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan, Japan

Patentee after: Casio Computer Co Ltd

Address before: Tokyo, Japan, Japan

Patentee before: CASIO Computer Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20150216

EXPY Termination of patent right or utility model