JP3445441B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3445441B2 JP3445441B2 JP17486196A JP17486196A JP3445441B2 JP 3445441 B2 JP3445441 B2 JP 3445441B2 JP 17486196 A JP17486196 A JP 17486196A JP 17486196 A JP17486196 A JP 17486196A JP 3445441 B2 JP3445441 B2 JP 3445441B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- semiconductor
- layer
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に集積回路を外部素子と電気的に接続するための接続
構造に関する。 【０００２】 【従来の技術】近年、集積回路等の半導体装置を高密度
で配線基板に実装する方法として、ベアチップを直接基
板上に実装するベアチップ実装法がある。しかしなが
ら、ベアチップの状態では、バーンインテスト等の評価
を行うことが困難であるので、良品であるかどうかを判
定することが難しい。また、ベアチップの状態では、実
装が困難である。このため、できるだけベアチップと同
じ大きさで、しかも上記評価が可能なパッケージ形態
（ＣＳＰ：チップスケールパッケージ）の開発が望まれ
ている。 【０００３】現在発表されているＣＳＰとしては、セラ
ミックス・キャリア方式やテープ・キャリア方式があ
る。セラミックス・キャリア方式の構造は、図４に示す
ように、半導体素子である半導体チップ１を中間配線基
板であるセラミックス基板（または樹脂基板）２の一方
の主面上にバンプ３を用いてフェイスダウンボンディン
グし、さらに半導体チップ１とセラミックス基板２との
間を熱硬化性樹脂４で充填し、セラミックス基板２の他
方の主面上に接続用電極５を碁盤目状に形成してなるも
のである。 【０００４】テープ・キャリア方式の構造は、図５に示
すように、フィルム基板６に形成された接続用電極５と
半導体チップ１の電極との間をリード７で電気的に接続
し、フィルム基板６と半導体チップ１との間に樹脂（エ
ラストマ−）８を介在させてなるものである。この方式
では、半導体チップの電極配置を碁盤目状やアレイ状に
することができ、電極ピッチを大きくとることができ
る。このため、この方式では、検査性や実装性が向上す
る。 【０００５】 【発明が解決しようとする課題】しかしながら、上記方
式では、いずれも半導体ウエハをダイシングして得られ
た個々の半導体チップを１つずつフィルム基板６もしく
はセラミックス基板２に実装するので、作業が煩雑であ
り、パッケージの量産が困難である。したがって、パッ
ケージコストが高くなる。 【０００６】また、セラミックス・キャリア方式では、
パッケージの電極は、セラミックス基板の裏面に接続用
電極、例えば半田ボールを碁盤目状に形成することによ
り構成される。この接続用電極の形成工程もパッケージ
コストを高くする要因となっている。 【０００７】本発明はかかる点に鑑みてなされたもので
あり、製造工程におけるハンドリングが容易であり、し
かも簡単な構造で低コストであり、量産化に優れた半導
体装置を提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明は、電極部を有す
る半導体素子と、前記電極部上に形成された接続部材
と、外部接続用電極のための少なくとも一つの突出部を
有し、前記接続部材を部分的に露出するようにして前記
半導体素子を被覆する樹脂層と、前記突出部を含む前記
樹脂層上に形成されており、露出した接続部材と電気的
に接続する導体層とを具備することを特徴とする半導体
装置を提供する。 【０００９】 【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して具体的に説明する。図１は本発明の半導体装
置の一実施形態を示す断面図である。図中１１は半導体
素子である半導体チップ（ベアチップ）を示す。半導体
チップ１１の下面には、電極部である電極パッド１２が
設けられており、その電極パッド１２には、接続部材で
あるバンプ１３が形成されている。また、半導体チップ
１１の下面には、バンプ１３を部分的に露出するように
して樹脂層１４が形成されている。樹脂層１４には、複
数の突出部１４ａが形成されている。突出部１４ａを含
む樹脂層１４上には、導体層１５が形成されており、導
体層１５と樹脂層１４から露出したバンプ１３とは電気
的に接続されている。また、導体層１５上には、部分的
に、特に突出部１４ａ以外の部分にソルダーレジスト層
１６が形成されている。 【００１０】バンプ１３の材料としては、Ａｕ，半田等
を用いることができる。また、接続部材として、バンプ
の代わりに導電性ペースト、異方性導電シート等を用い
ても良い。バンプ１３の高さは、樹脂の充填性を考慮す
ると、３０μｍ以上であることが好ましい。 【００１１】樹脂層１４を構成する材料としては、耐熱
性を有し、硬化の際に寸法収縮率が小さく、曲げ弾性率
が小さい材料、例えば変成エポキシ樹脂、特殊フェノー
ル樹脂等を用いることができる。また、これらの樹脂に
は、寸法精度を向上させるために、球状フィラー、シリ
カ等の無機充填材等を添加しても良い。樹脂層１４の厚
さは、バンプの高さにより決まり、例えば３０〜１００
μｍである。なお、樹脂層１４を形成する場合、バンプ
１３と導体層１５との間の電気的導通をとるために、バ
ンプ１３を部分的に露出させる。 【００１２】樹脂層１４の突出部１４ａの高さは、接合
信頼性を考慮すると、５００μｍ以上であることが好ま
しい。突出部１４ａの幅やピッチは、接続する外部素子
の形状に応じて適宜選択する。 【００１３】導体層１５の材料としては、銅等を用いる
ことができる。また、導体層１５の厚さは、パターン精
度を考慮すると、５〜１８μｍであることが好ましい。
次に、本発明の半導体装置を製造する工程について説明
する。 【００１４】まず、半導体素子を形成したダイシング前
の半導体ウエハの前記半導体素子の電極パッド上に、例
えばボールボンディング法によりスタッドバンプを形成
する。なお、接続部材として半田を用いる場合には、電
極パッド上に蒸着およびフォトリソグラフィーによりバ
リアメタル層を形成することが好ましい。 【００１５】次いで、外部素子の電極部に相当する位置
に凹部を有する型に、スタッドバンプを形成した半導体
ウエハを位置合わせして載置する。このとき、型と半導
体ウエハとの間にはスタッドバンプの厚さ相当の間隙が
形成される。 【００１６】次いで、この間隙に流動状態の樹脂を流し
込む。これにより、型の凹部および前記間隙に樹脂が充
填される。そして、この樹脂を硬化させた後、型から半
導体ウエハを剥離する。これにより、突出部を有し、ス
タッドバンプを一部露出した樹脂層が形成された半導体
ウエハが得られる。なお、樹脂の硬化条件は、樹脂の種
類等に応じて適宜選択する。 【００１７】次いで、この樹脂層表面上に、蒸着、電気
メッキ、無電解メッキ、フォトリソグラフィープロセス
等の方法により、導体層を形成する。なお、導体層形成
の条件は、導体層の材料や厚さ等に応じて適宜選択す
る。これにより、樹脂層から露出したスタッドバンプと
導体層とが電気的に接続する。 【００１８】次いで、突出部以外の導体層上にソルダー
レジスト層をカーテンコーティングあるいはスプレー塗
布とフォトリソグラフィートにより形成する。最後に、
半導体ウエハをダイシングすることにより、チップサイ
ズパッケージである本発明の半導体装置が完成する。 【００１９】本発明の半導体装置においては、半導体ウ
エハの状態でハンドリングが行われるので、従来の半導
体装置の製造工程におけるような、ベアチップを１個ず
つ取り扱うことがない。このため、量産性に優れ、歩留
りが向上し、しかも製造コストが低減する。また、外部
接続電極（突出部）の形成においても、従来のセラミッ
クス・キャリア方式のように半田ボールを配置し接続す
る工程等がないため、大幅に製造コストを低減させるこ
とができる。 【００２０】次に、本発明の効果を明確にするために行
った実施例について説明する。 （実施例１）半導体ウエハの電極パッド上に金線のボー
ルボンディング法により金スタッドバンプを形成した。 【００２１】次いで、厚さ０．５ｍｍのステンレス板に
フォトリソグラフィーおよびエッチングにより、裏面か
ら表面に向って拡径するテーパー状の貫通穴を形成し
て、樹脂充填用の型を作製した。なお、この貫通穴は、
半導体装置の外部接続電極を構成するものであるので、
外部接続電極形成領域に形成した。また、穴径は０．５
ｍｍ、穴ピッチは１．０ｍｍとした。 【００２２】次いで、ステンレス板の裏面（穴径が小さ
い側）に穴底用フィルムを貼りつけた後、ステンレス板
の表面（穴径が大きい側）に厚さ２０μｍの銅メッキ層
を形成した。 【００２３】次いで、銅メッキ層のランド部上に金スタ
ッドバンプを当接するようにして、半導体ウエハをステ
ンレス板に押圧した。これにより、金スタッドバンプの
先端部は潰され、金スタッドバンプと銅メッキ層とが密
着する。この状態で仮固定した。 【００２４】次いで、半導体ウエハの裏面（バンプ形成
側と反対側）よりフィルムで覆い、ステンレス板と半導
体ウエハとの間を真空引きした状態でステンレス板と半
導体ウエハとの間の間隙に球状フィラーを添加した変成
エポキシ樹脂を流し込み、これを硬化させた。 【００２５】次いで、ステンレス板の裏面の穴底用フィ
ルムを剥離した後、塩化第２鉄溶液を用いたエッチング
により銅メッキ層を除去して、ステンレス板から半導体
ウエハに仮固定された樹脂硬化物を剥離させた。 【００２６】次いで、この樹脂硬化物上に無電解銅メッ
キおよび電気メッキを順次行い、厚さ１０〜２０μｍの
銅メッキ層を形成した。次いで、電着レジスト法を用い
たフォトリソグラフィーおよびエッチングにより、金ス
タッドバンプ先端部と銅メッキ層とを電気的に接続する
導体回路を形成した。 【００２７】次いで、メッキ層上にスプレー法により液
状ソルダーレジストをコーティングした後、フォトリソ
グラフィーおよびエッチングにより樹脂硬化物の突出部
上の銅メッキ層を露出させた。 【００２８】最後に、半導体ウエハをダイシングして半
導体チップ（ベアチップ）個々のチップサイズパッケー
ジを得た。このようにして得られた本発明の半導体装置
は、製造工程において半導体ウエハの状態でハンドリン
グされるので、従来のベアチップを１個ずつ取り扱って
製造された半導体装置に比べて、歩留りが約５％向上
し、製造コストが約４０％低減された。 （実施例２）図２（Ａ）に示すように、半導体ウエハ１
７の電極パッド１２上に金線のボールボンディング法に
より金スタッドバンプ１３を形成した。 【００２９】次いで、厚さ０．６ｍｍの銅板１８にフォ
トリソグラフィーおよびエッチングにより、表面に向っ
て拡径するテーパー状の穴１９を形成して、図２（Ｂ）
に示すように、樹脂充填用の型を作製した。なお、この
穴１９は、半導体装置の外部接続電極を構成するもので
あるので、外部接続電極形成領域に形成した。また、穴
径は０．５ｍｍ、深さは０．５ｍｍ、穴ピッチは１．０
ｍｍとした。 【００３０】次いで、図２（Ｃ）に示すように、銅板１
８表面上の穴１９以外の領域に部分的に、すなわち穴１
９内および金スタッドバンプと接続する部分にメッキ層
が残るように、メッキレジスト層２０を形成した。 【００３１】次いで、図２（Ｄ）に示すように、メッキ
レジスト層２０以外の銅板１８上に、フラッシュ金メッ
キ、厚さ１０〜２０μｍの銅メッキ、厚さ１０μｍの錫
メッキを順次行ってメッキ層２１を形成した。さらに、
図２（Ｅ）に示すように、メッキレジスト層２０を剥離
して銅板１８上にメッキ層（導体パターン）２１を残存
させた。 【００３２】次いで、図３（Ａ）に示すように、メッキ
層２１のランド部２１ａ上に金スタッドバンプ１３を当
接するようにして、半導体ウエハ１７を銅板１８に押圧
した。これにより、金スタッドバンプ１３の先端部は潰
され、金スタッドバンプ１３とメッキ層２１の錫メッキ
とが密着する。この状態で仮固定した。 【００３３】次いで、図３（Ｂ）に示すように、半導体
ウエハ１７の裏面（バンプ形成側と反対側）よりフィル
ムで覆い、銅板１８と半導体ウエハ１７との間を真空引
きした状態で銅板１８と半導体ウエハ１７との間の間隙
に球状フィラーを添加した変成エポキシ樹脂２２を流し
込み、これを硬化させた。 【００３４】次いで、図３（Ｃ）に示すように、塩化第
２鉄溶液を用いてエッチングにより銅板１８を除去し
た。次いで、図３（Ｄ）に示すように、メッキ層２１上
にスプレー法により液状ソルダーレジスト２３をコーテ
ィングした後、フォトリソグラフィーおよびエッチング
により突出部２４のメッキ層２１を露出させた。 【００３５】最後に、半導体ウエハ１７をダイシングし
て半導体チップ１１（ベアチップ）個々のチップサイズ
パッケージを得た。このようにして得られた本発明の半
導体装置は、製造工程において半導体ウエハの状態でハ
ンドリングされるので、従来のベアチップを１個ずつ取
り扱って製造された半導体装置に比べて、歩留りが約７
％向上し、製造コストが約４０％低減された。 【００３６】 【発明の効果】以上説明したように本発明の半導体装置
は、電極部を有する半導体素子と、前記電極部上に形成
された接続部材と、外部接続用電極のための少なくとも
一つの突出部を有し、前記接続部材を部分的に露出する
ようにして前記半導体素子を被覆する樹脂層と、前記突
出部を含む前記樹脂層上に形成されており、露出した接
続部材と電気的に接続する導体層とを具備するので、半
導体ウエハの状態でハンドリングを行うことができる。
このため、量産性に優れ、歩留りが向上し、しかも製造
コストが低減する。また、外部接続電極（突出部）の形
成においても、従来のセラミックス・キャリア方式のよ
うに半田ボールを配置し接続する工程等がないため、大
幅に製造コストを低減させることができる。
特に集積回路を外部素子と電気的に接続するための接続
構造に関する。 【０００２】 【従来の技術】近年、集積回路等の半導体装置を高密度
で配線基板に実装する方法として、ベアチップを直接基
板上に実装するベアチップ実装法がある。しかしなが
ら、ベアチップの状態では、バーンインテスト等の評価
を行うことが困難であるので、良品であるかどうかを判
定することが難しい。また、ベアチップの状態では、実
装が困難である。このため、できるだけベアチップと同
じ大きさで、しかも上記評価が可能なパッケージ形態
（ＣＳＰ：チップスケールパッケージ）の開発が望まれ
ている。 【０００３】現在発表されているＣＳＰとしては、セラ
ミックス・キャリア方式やテープ・キャリア方式があ
る。セラミックス・キャリア方式の構造は、図４に示す
ように、半導体素子である半導体チップ１を中間配線基
板であるセラミックス基板（または樹脂基板）２の一方
の主面上にバンプ３を用いてフェイスダウンボンディン
グし、さらに半導体チップ１とセラミックス基板２との
間を熱硬化性樹脂４で充填し、セラミックス基板２の他
方の主面上に接続用電極５を碁盤目状に形成してなるも
のである。 【０００４】テープ・キャリア方式の構造は、図５に示
すように、フィルム基板６に形成された接続用電極５と
半導体チップ１の電極との間をリード７で電気的に接続
し、フィルム基板６と半導体チップ１との間に樹脂（エ
ラストマ−）８を介在させてなるものである。この方式
では、半導体チップの電極配置を碁盤目状やアレイ状に
することができ、電極ピッチを大きくとることができ
る。このため、この方式では、検査性や実装性が向上す
る。 【０００５】 【発明が解決しようとする課題】しかしながら、上記方
式では、いずれも半導体ウエハをダイシングして得られ
た個々の半導体チップを１つずつフィルム基板６もしく
はセラミックス基板２に実装するので、作業が煩雑であ
り、パッケージの量産が困難である。したがって、パッ
ケージコストが高くなる。 【０００６】また、セラミックス・キャリア方式では、
パッケージの電極は、セラミックス基板の裏面に接続用
電極、例えば半田ボールを碁盤目状に形成することによ
り構成される。この接続用電極の形成工程もパッケージ
コストを高くする要因となっている。 【０００７】本発明はかかる点に鑑みてなされたもので
あり、製造工程におけるハンドリングが容易であり、し
かも簡単な構造で低コストであり、量産化に優れた半導
体装置を提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明は、電極部を有す
る半導体素子と、前記電極部上に形成された接続部材
と、外部接続用電極のための少なくとも一つの突出部を
有し、前記接続部材を部分的に露出するようにして前記
半導体素子を被覆する樹脂層と、前記突出部を含む前記
樹脂層上に形成されており、露出した接続部材と電気的
に接続する導体層とを具備することを特徴とする半導体
装置を提供する。 【０００９】 【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して具体的に説明する。図１は本発明の半導体装
置の一実施形態を示す断面図である。図中１１は半導体
素子である半導体チップ（ベアチップ）を示す。半導体
チップ１１の下面には、電極部である電極パッド１２が
設けられており、その電極パッド１２には、接続部材で
あるバンプ１３が形成されている。また、半導体チップ
１１の下面には、バンプ１３を部分的に露出するように
して樹脂層１４が形成されている。樹脂層１４には、複
数の突出部１４ａが形成されている。突出部１４ａを含
む樹脂層１４上には、導体層１５が形成されており、導
体層１５と樹脂層１４から露出したバンプ１３とは電気
的に接続されている。また、導体層１５上には、部分的
に、特に突出部１４ａ以外の部分にソルダーレジスト層
１６が形成されている。 【００１０】バンプ１３の材料としては、Ａｕ，半田等
を用いることができる。また、接続部材として、バンプ
の代わりに導電性ペースト、異方性導電シート等を用い
ても良い。バンプ１３の高さは、樹脂の充填性を考慮す
ると、３０μｍ以上であることが好ましい。 【００１１】樹脂層１４を構成する材料としては、耐熱
性を有し、硬化の際に寸法収縮率が小さく、曲げ弾性率
が小さい材料、例えば変成エポキシ樹脂、特殊フェノー
ル樹脂等を用いることができる。また、これらの樹脂に
は、寸法精度を向上させるために、球状フィラー、シリ
カ等の無機充填材等を添加しても良い。樹脂層１４の厚
さは、バンプの高さにより決まり、例えば３０〜１００
μｍである。なお、樹脂層１４を形成する場合、バンプ
１３と導体層１５との間の電気的導通をとるために、バ
ンプ１３を部分的に露出させる。 【００１２】樹脂層１４の突出部１４ａの高さは、接合
信頼性を考慮すると、５００μｍ以上であることが好ま
しい。突出部１４ａの幅やピッチは、接続する外部素子
の形状に応じて適宜選択する。 【００１３】導体層１５の材料としては、銅等を用いる
ことができる。また、導体層１５の厚さは、パターン精
度を考慮すると、５〜１８μｍであることが好ましい。
次に、本発明の半導体装置を製造する工程について説明
する。 【００１４】まず、半導体素子を形成したダイシング前
の半導体ウエハの前記半導体素子の電極パッド上に、例
えばボールボンディング法によりスタッドバンプを形成
する。なお、接続部材として半田を用いる場合には、電
極パッド上に蒸着およびフォトリソグラフィーによりバ
リアメタル層を形成することが好ましい。 【００１５】次いで、外部素子の電極部に相当する位置
に凹部を有する型に、スタッドバンプを形成した半導体
ウエハを位置合わせして載置する。このとき、型と半導
体ウエハとの間にはスタッドバンプの厚さ相当の間隙が
形成される。 【００１６】次いで、この間隙に流動状態の樹脂を流し
込む。これにより、型の凹部および前記間隙に樹脂が充
填される。そして、この樹脂を硬化させた後、型から半
導体ウエハを剥離する。これにより、突出部を有し、ス
タッドバンプを一部露出した樹脂層が形成された半導体
ウエハが得られる。なお、樹脂の硬化条件は、樹脂の種
類等に応じて適宜選択する。 【００１７】次いで、この樹脂層表面上に、蒸着、電気
メッキ、無電解メッキ、フォトリソグラフィープロセス
等の方法により、導体層を形成する。なお、導体層形成
の条件は、導体層の材料や厚さ等に応じて適宜選択す
る。これにより、樹脂層から露出したスタッドバンプと
導体層とが電気的に接続する。 【００１８】次いで、突出部以外の導体層上にソルダー
レジスト層をカーテンコーティングあるいはスプレー塗
布とフォトリソグラフィートにより形成する。最後に、
半導体ウエハをダイシングすることにより、チップサイ
ズパッケージである本発明の半導体装置が完成する。 【００１９】本発明の半導体装置においては、半導体ウ
エハの状態でハンドリングが行われるので、従来の半導
体装置の製造工程におけるような、ベアチップを１個ず
つ取り扱うことがない。このため、量産性に優れ、歩留
りが向上し、しかも製造コストが低減する。また、外部
接続電極（突出部）の形成においても、従来のセラミッ
クス・キャリア方式のように半田ボールを配置し接続す
る工程等がないため、大幅に製造コストを低減させるこ
とができる。 【００２０】次に、本発明の効果を明確にするために行
った実施例について説明する。 （実施例１）半導体ウエハの電極パッド上に金線のボー
ルボンディング法により金スタッドバンプを形成した。 【００２１】次いで、厚さ０．５ｍｍのステンレス板に
フォトリソグラフィーおよびエッチングにより、裏面か
ら表面に向って拡径するテーパー状の貫通穴を形成し
て、樹脂充填用の型を作製した。なお、この貫通穴は、
半導体装置の外部接続電極を構成するものであるので、
外部接続電極形成領域に形成した。また、穴径は０．５
ｍｍ、穴ピッチは１．０ｍｍとした。 【００２２】次いで、ステンレス板の裏面（穴径が小さ
い側）に穴底用フィルムを貼りつけた後、ステンレス板
の表面（穴径が大きい側）に厚さ２０μｍの銅メッキ層
を形成した。 【００２３】次いで、銅メッキ層のランド部上に金スタ
ッドバンプを当接するようにして、半導体ウエハをステ
ンレス板に押圧した。これにより、金スタッドバンプの
先端部は潰され、金スタッドバンプと銅メッキ層とが密
着する。この状態で仮固定した。 【００２４】次いで、半導体ウエハの裏面（バンプ形成
側と反対側）よりフィルムで覆い、ステンレス板と半導
体ウエハとの間を真空引きした状態でステンレス板と半
導体ウエハとの間の間隙に球状フィラーを添加した変成
エポキシ樹脂を流し込み、これを硬化させた。 【００２５】次いで、ステンレス板の裏面の穴底用フィ
ルムを剥離した後、塩化第２鉄溶液を用いたエッチング
により銅メッキ層を除去して、ステンレス板から半導体
ウエハに仮固定された樹脂硬化物を剥離させた。 【００２６】次いで、この樹脂硬化物上に無電解銅メッ
キおよび電気メッキを順次行い、厚さ１０〜２０μｍの
銅メッキ層を形成した。次いで、電着レジスト法を用い
たフォトリソグラフィーおよびエッチングにより、金ス
タッドバンプ先端部と銅メッキ層とを電気的に接続する
導体回路を形成した。 【００２７】次いで、メッキ層上にスプレー法により液
状ソルダーレジストをコーティングした後、フォトリソ
グラフィーおよびエッチングにより樹脂硬化物の突出部
上の銅メッキ層を露出させた。 【００２８】最後に、半導体ウエハをダイシングして半
導体チップ（ベアチップ）個々のチップサイズパッケー
ジを得た。このようにして得られた本発明の半導体装置
は、製造工程において半導体ウエハの状態でハンドリン
グされるので、従来のベアチップを１個ずつ取り扱って
製造された半導体装置に比べて、歩留りが約５％向上
し、製造コストが約４０％低減された。 （実施例２）図２（Ａ）に示すように、半導体ウエハ１
７の電極パッド１２上に金線のボールボンディング法に
より金スタッドバンプ１３を形成した。 【００２９】次いで、厚さ０．６ｍｍの銅板１８にフォ
トリソグラフィーおよびエッチングにより、表面に向っ
て拡径するテーパー状の穴１９を形成して、図２（Ｂ）
に示すように、樹脂充填用の型を作製した。なお、この
穴１９は、半導体装置の外部接続電極を構成するもので
あるので、外部接続電極形成領域に形成した。また、穴
径は０．５ｍｍ、深さは０．５ｍｍ、穴ピッチは１．０
ｍｍとした。 【００３０】次いで、図２（Ｃ）に示すように、銅板１
８表面上の穴１９以外の領域に部分的に、すなわち穴１
９内および金スタッドバンプと接続する部分にメッキ層
が残るように、メッキレジスト層２０を形成した。 【００３１】次いで、図２（Ｄ）に示すように、メッキ
レジスト層２０以外の銅板１８上に、フラッシュ金メッ
キ、厚さ１０〜２０μｍの銅メッキ、厚さ１０μｍの錫
メッキを順次行ってメッキ層２１を形成した。さらに、
図２（Ｅ）に示すように、メッキレジスト層２０を剥離
して銅板１８上にメッキ層（導体パターン）２１を残存
させた。 【００３２】次いで、図３（Ａ）に示すように、メッキ
層２１のランド部２１ａ上に金スタッドバンプ１３を当
接するようにして、半導体ウエハ１７を銅板１８に押圧
した。これにより、金スタッドバンプ１３の先端部は潰
され、金スタッドバンプ１３とメッキ層２１の錫メッキ
とが密着する。この状態で仮固定した。 【００３３】次いで、図３（Ｂ）に示すように、半導体
ウエハ１７の裏面（バンプ形成側と反対側）よりフィル
ムで覆い、銅板１８と半導体ウエハ１７との間を真空引
きした状態で銅板１８と半導体ウエハ１７との間の間隙
に球状フィラーを添加した変成エポキシ樹脂２２を流し
込み、これを硬化させた。 【００３４】次いで、図３（Ｃ）に示すように、塩化第
２鉄溶液を用いてエッチングにより銅板１８を除去し
た。次いで、図３（Ｄ）に示すように、メッキ層２１上
にスプレー法により液状ソルダーレジスト２３をコーテ
ィングした後、フォトリソグラフィーおよびエッチング
により突出部２４のメッキ層２１を露出させた。 【００３５】最後に、半導体ウエハ１７をダイシングし
て半導体チップ１１（ベアチップ）個々のチップサイズ
パッケージを得た。このようにして得られた本発明の半
導体装置は、製造工程において半導体ウエハの状態でハ
ンドリングされるので、従来のベアチップを１個ずつ取
り扱って製造された半導体装置に比べて、歩留りが約７
％向上し、製造コストが約４０％低減された。 【００３６】 【発明の効果】以上説明したように本発明の半導体装置
は、電極部を有する半導体素子と、前記電極部上に形成
された接続部材と、外部接続用電極のための少なくとも
一つの突出部を有し、前記接続部材を部分的に露出する
ようにして前記半導体素子を被覆する樹脂層と、前記突
出部を含む前記樹脂層上に形成されており、露出した接
続部材と電気的に接続する導体層とを具備するので、半
導体ウエハの状態でハンドリングを行うことができる。
このため、量産性に優れ、歩留りが向上し、しかも製造
コストが低減する。また、外部接続電極（突出部）の形
成においても、従来のセラミックス・キャリア方式のよ
うに半田ボールを配置し接続する工程等がないため、大
幅に製造コストを低減させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施形態を示す断面
図。 【図２】（Ａ）〜（Ｅ）は本発明の半導体装置の製造工
程の前半を示す断面図。 【図３】（Ａ）〜（Ｅ）は本発明の半導体装置の製造工
程の後半を示す断面図。 【図４】セラミックス・キャリア方式の半導体装置の構
造を示す断面図。 【図５】テープ・キャリア方式の半導体装置の構造を示
す断面図。 【符号の説明】 １１…半導体チップ、１２…電極パッド、１３…バン
プ、１４…樹脂層、１４ａ，２４…突出部、１５…導体
層、１６…ソルダーレジスト層、１７…半導体ウエハ、
１８…銅板、１９…穴、２０…メッキレジスト層、２１
…メッキ層、２１ａ…ランド部、２２…変成エポキシ樹
脂、２３…液状ソルダーレジスト。
図。 【図２】（Ａ）〜（Ｅ）は本発明の半導体装置の製造工
程の前半を示す断面図。 【図３】（Ａ）〜（Ｅ）は本発明の半導体装置の製造工
程の後半を示す断面図。 【図４】セラミックス・キャリア方式の半導体装置の構
造を示す断面図。 【図５】テープ・キャリア方式の半導体装置の構造を示
す断面図。 【符号の説明】 １１…半導体チップ、１２…電極パッド、１３…バン
プ、１４…樹脂層、１４ａ，２４…突出部、１５…導体
層、１６…ソルダーレジスト層、１７…半導体ウエハ、
１８…銅板、１９…穴、２０…メッキレジスト層、２１
…メッキ層、２１ａ…ランド部、２２…変成エポキシ樹
脂、２３…液状ソルダーレジスト。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−90483（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60 311
H01L 23/12 501
H01L 23/28
Claims (1)
- (57)【特許請求の範囲】 【請求項１】電極部を有する半導体素子と、 前記電極部上に形成された接続部材と、 外部接続用電極のための少なくとも一つの突出部を有
し、前記接続部材を部分的に露出するようにして前記半
導体素子を被覆する樹脂層と、 前記突出部を含む前記樹脂層上に形成されており、露出
した接続部材と電気的に接続する導体層と、を具備する
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17486196A JP3445441B2 (ja) | 1996-07-04 | 1996-07-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17486196A JP3445441B2 (ja) | 1996-07-04 | 1996-07-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022339A JPH1022339A (ja) | 1998-01-23 |
| JP3445441B2 true JP3445441B2 (ja) | 2003-09-08 |
Family
ID=15985944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17486196A Expired - Fee Related JP3445441B2 (ja) | 1996-07-04 | 1996-07-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3445441B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6928230B2 (en) | 2000-02-21 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | Associating recordings and auxiliary data |
| JP4395986B2 (ja) * | 2000-04-24 | 2010-01-13 | 住友金属鉱山株式会社 | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 |
| JP5115270B2 (ja) * | 2008-03-27 | 2013-01-09 | 日本電気株式会社 | 半導体装置搭載基板及び半導体モジュール |
-
1996
- 1996-07-04 JP JP17486196A patent/JP3445441B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1022339A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6924173B2 (en) | Semiconductor device and method for the fabrication thereof | |
| US7812434B2 (en) | Wafer level package with die receiving through-hole and method of the same | |
| JP4512027B2 (ja) | 半導体パッケージの製造方法 | |
| US6153448A (en) | Semiconductor device manufacturing method | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8178963B2 (en) | Wafer level package with die receiving through-hole and method of the same | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
| US20110157851A1 (en) | Package structure | |
| US20050073029A1 (en) | Multichip wafer level packages and computing systems incorporating same | |
| US20080157312A1 (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
| US6236112B1 (en) | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate | |
| KR20000053501A (ko) | 반도체 장치 | |
| JP2000228420A (ja) | 半導体装置及びその製造方法 | |
| US5736789A (en) | Ball grid array casing for integrated circuits | |
| US6841884B2 (en) | Semiconductor device | |
| US6432746B2 (en) | Method for manufacturing a chip scale package having slits formed on a substrate | |
| US7745260B2 (en) | Method of forming semiconductor package | |
| JP4352294B2 (ja) | 半導体装置の製造方法 | |
| JP3732378B2 (ja) | 半導体装置の製造方法 | |
| US6407458B1 (en) | Moisture-resistant integrated circuit chip package and method | |
| US5895231A (en) | External terminal fabrication method for semiconductor device package | |
| JP3445441B2 (ja) | 半導体装置 | |
| US20040147060A1 (en) | Ball grid array package having improved reliability and method of manufacturing the same | |
| TWI816063B (zh) | 半導體裝置及製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |