KR20000053501A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20000053501A
KR20000053501A KR1020000001847A KR20000001847A KR20000053501A KR 20000053501 A KR20000053501 A KR 20000053501A KR 1020000001847 A KR1020000001847 A KR 1020000001847A KR 20000001847 A KR20000001847 A KR 20000001847A KR 20000053501 A KR20000053501 A KR 20000053501A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
rerouting wiring
wiring line
rerouting
Prior art date
Application number
KR1020000001847A
Other languages
English (en)
Inventor
이이즈까하지메
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR20000053501A publication Critical patent/KR20000053501A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 복수개의 반도체 칩이 일체로 통합되고, 각 반도체 칩의 전극을 상호 접속하도록 형성된 적어도 한 세트의 리루팅(rerouting) 배선 라인이 제공되는 반도체 장치를 제공하는데, 상기 전극은 각 반도체 칩에 공통적인 기능을 가지며, 상기 세트의 리루팅 배선 라인은 공통 외부 접속 단자를 가진다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
발명의 분야
본 발명은, 표면상에 위치한 전극을 노출시키도록 절연막을 갖는 각각의 반도체 칩이 그 표면상에 형성된, 일체로 통합된 복수개의 반도체 칩, 및 전극에 접속되도록 절연막상에 형성된 리루팅 배선 패턴으로서, 그 일부가 외부 접속 단자에 접속될 수 있도록 설계되는 리루팅 배선 패턴을 포함하는 반도체 장치에 관한 것이다.
관련 기술의 설명
최근에, LSI의 고밀도 장착 및 집적과 더불어, 반도체 칩의 소형화가 진척되고 있다. 반도체 웨이퍼상에 트랜지스터 및 배선 라인을 형성하는 반도체 웨이퍼 공정에서, 보다 작은 반도체 칩과 보다 많은 개수의 칩을 한 웨이퍼로부터 얻을 수 있기 때문에, 생산 비용이 절감될 수 있다. 그렇지만, 반도체 칩의 사이즈가 감소되더라도, 칩을 포함하는 패키지가 일정한 사이즈를 유지하기 때문에, 지금까지는 생산성의 향상은 제한되어 왔다.
최근에, 일본 공개특허공보(Kokai) 제 10-79362호(JP-A-10-79362)에 개시된 바와 같이, 웨이퍼 공정을 패키징 공정과 결합하는 간이 제조 공정에 의해 제조될 뿐만 아니라, 외부 패키지 사이즈와 거의 동일한 외부 칩 사이즈를 갖는 반도체 장치가 제시되어 왔다. 도 9에 도시된 바와 같이, 이러한 유형의 반도체 장치는 표면상에 형성된 알루미늄(Al) 패드(Al 전극; 53), Al 패드(53)를 노출시키도록 형성된, 폴리이미드로 이루어진 막과 같은 제 1 절연막(52), 및 Al 패드(53)에 접속되도록 제 1 절연막(52)상에 형성된 패터닝된 리루팅 배선 라인(54)을 포함한다. Al 패드(53), 절연막(52), 및 리루팅 배선 라인(54)은 반도체 웨이퍼 공정에서 형성된다. 감광 폴리이미드의 막과 같은 제 1 절연막(52)은 개구를 제공하도록 공지된 포토리소그래피 공정을 통해 패터닝되어 Al 패드(53)를 노출시킨다. 스퍼터링 공정에 의해 제 1 절연막(52)의 표면상에 구리 또는 알루미늄의 막과 같은 막을 형성하고, 소기의 패턴을 제공하도록 상기 막을 에칭하거나, 또는 절연막(52)의 표면에 구리 포일(copper foil)과 같은 금속 포일을 결합하고, 소기의 패턴을 제공하도록 상기 포일을 에칭함으로써 리루팅 배선 라인(54)이 형성된다.
리루팅 배선 라인(54)의 일부를 노출시키는 개구(55)를 갖는 보호막으로서, 제 1 절연막(52)의 표면 및 리루팅 배선 라인(54)상에 제 2 절연막(56)이 형성된다. 제 1 절연막(52)과 리루팅 배선 라인(54)을 덮도록 감광 솔더 레지스트를 도포하고, 이를 노광 및 전개시킴으로써, 제 2 절연막(56)에 개구(55)가 형성된다. 외부 접속 단자로서, 솔더 볼(57)은 개구(55)에 배치되고 나서, 리루팅 배선 라인(54)의 노출된 부분에 접속되도록 리플로(reflow)된다. 변형적으로, 추후에 외부 접속 단자에 결합될 금속 포스트(도시되지 않음)는 리루팅 배선 라인(54)상에 형성되고, 그리고 나서 에폭시 수지와 같은 캡슐봉입 수지(도시되지 않음)는 금속 포스트의 상단부가 노출되는 방식으로 도포되며, 솔더 볼은 이에 접속될 포스트의 상단부에 배치 및 리플로된다.
이러한 방식으로, 복수개의 반도체 장치(58)는 웨이퍼(도시되지 않음)상에서 동시에 제조된다. 연이어, 웨이퍼는 각각의 반도체 칩(51)으로 절단되는데, 이 칩은 도 10에 도시된 바와 같은 칩 사이즈로 반도체 장치(59)를 제공하도록 기능 테스트를 받는다.
도 10에 도시된 반도체 장치(59)에서, 하나의 패터닝된 리루팅 배선 라인(54)은 반도체 칩(51)의 주변 영역에서 형성 및 노출된 하나의 Al 패드(53)를 외부 접속 단자로서 형성된 하나의 솔더 볼(57)과 접속시킨다. 예를 들면, 도 10의 반도체 장치에서의 각 패터닝된 리루팅 배선 라인(54)은 각 어드레스 전극(A0 - A6), 접지 전극(Vss), 데이터 신호 전송용 데이터 전극(D), 여러 제어 신호 송수신용 제어 전극(구체적으로, 신호 기록용 WE, 신호 판독용 RAS, 신호 선택용 CAS, 및 신호 제어용 CS), 및 전력 공급용 전극(Vcc)(이 모두는 Al 패드(53)로서 형성됨)으로부터 각각의 해당하는 솔더 볼(57)까지 연장되도록 하나씩 형성된다.
복수개의 반도체 칩(51)이 일체로 통합된 반도체 장치가 제조되는 경우에, 통합된 반도체 칩(51)의 사이즈와 거의 동일한 사이즈로 제조되는 반도체 장치의 영역에서 외부 접속 단자로서 형성되는 솔더 볼(57)의 개수는 증가된다. 솔더 볼의 개수가 증가되고 이에 따라 볼의 피치가 좁아지는 경우, 각 반도체 칩(51)상에 제공된 각 Al 패드(53)와 해당 솔더 볼(57)을 개별적으로 접속하는 리루팅 배선 라인(54)의 형성이 어려워진다는 문제점이 있어 왔다. 또한, 이와 같은 반도체 장치가 기판상에 장착될 경우에, 솔더 볼이 접속되는 장착 기판상에 더 많은 개수의 반도체 칩(51)과 더 많은 개수의 랜드(land)가 요구된다. 결과적으로, 좁은 랜드 피치는 랜드에 접속될 패터닝된 배선 라인을 장착 기판상에 형성하는 것을 어렵게 한다는 문제점이 또한 있어 왔다.
다른 한편, 개개의 반도체 칩을 갖는 반도체 장치가 기판상에 개별적으로 장착되는 경우에, 반도체 장치를 기판에 장착하는데 많은 시간이 걸리는 제조상의 문제점이 있어 왔다.
상기의 문제점들을 해결하기 위해서, 본 발명은, 복수개의 반도체 칩이 일체로 통합되고, 각 반도체 칩의 전극을 상호 접속하도록 형성된 적어도 한 세트의 리루팅 배선 라인이 제공되는 반도체 장치를 제공하는 것을 목적으로 하는데, 상기 전극은 각 반도체 칩에 공통적인 기능을 가지며, 상기 세트의 리루팅 배선 라인은 공통 외부 접속 단자를 가진다.
한 실시태양에 있어서, 본 발명에 따른 반도체 장치는, 각각의 반도체 칩이 그 표면 전극상에 형성된, 일체로 통합된 복수개의 반도체 칩, 상기 전극을 노출시키도록 형성된 제 1 절연막, 상기 전극에 접속되도록 상기 제 1 절연막상에 형성된 패터닝된 리루팅 배선 라인, 및 외부 접속 단자와 접속시키기 위해 리루팅 배선 라인의 일부가 노출되는 방식으로 제 1 절연막과 리루팅 배선 라인을 덮도록 형성된 제 2 절연막을 포함하며, 상기 반도체 장치는 각 반도체 칩의 전극을 상호 접속시키도록 형성된 적어도 한 세트의 리루팅 배선 라인을 포함하며, 상기 전극은 각 반도체 칩에 공통적인 기능을 가지며, 상기 리루팅 배선 라인 세트는 공통 외부 접속 단자를 갖는다.
이 반도체 장치에서, 외부 접속 단자와 접속하기 위한 리루팅 배선 라인의 일부상에 솔더 범프가 제공될 수 있다. 또한, 제 1 절연막은 감광 폴리이미드 또는 이방성 도전 시트로 형성된 막일 수 있으며, 제 2 절연막은 감광 솔더 레지스트로 형성된 막일 수 있다.
또 다른 실시태양에 있어서, 본 발명에 따른 반도체 장치는, 각각의 반도체 칩이 그 표면 전극상에 형성된, 일체로 통합된 복수개의 반도체 칩, 상기 전극을 노출시키도록 형성된 절연막, 상기 전극에 접속되도록 상기 절연막상에 형성된 패터닝된 리루팅 배선 라인, 외부 접속 단자와 차후에 접속시키기 위한 리루팅 배선 라인에 접속되도록 형성된 금속 포스트, 및 외부 접속 단자와 접속되는 금속 포스트의 단부가 노출되는 방식으로 상기 절연막, 패터닝된 리루팅 배선 라인, 및 금속 포스트를 캡슐봉입하도록 수지로 형성된 캡슐봉입 재료를 포함하며, 상기 반도체 장치는 각 반도체 칩의 전극을 상호 접속시키도록 형성된 적어도 한 세트의 리루팅 배선 라인을 포함하며, 상기 전극은 각 반도체 칩에 공통적인 기능을 가지며, 상기 리루팅 배선 라인 세트는 공통 외부 접속 단자를 갖는다.
이 반도체 장치에서, 외부 접속 단자와 접속하기 위한 금속 포스트의 노출된 단부상에 솔더 범프가 제공될 수 있다. 또한, 절연막은 감광 폴리이미드로 형성된 막일 수 있으며, 금속 포스트는 전해 구리 도금에 의해 리루팅 배선 라인의 표면상에 퇴적 또는 보강되도록 형성될 수 있다.
또 다른 실시태양에 있어서, 본 발명에 따른 반도체 장치는, 각각의 반도체 칩이 그 표면 전극상에 형성된, 일체로 통합된 복수개의 반도체 칩, 상기 전극을 노출시키도록 형성된 제 1 절연막, 상기 전극에 접속되도록 제 1 절연막상에 형성된 패터닝된 리루팅 배선 라인, 와이어가 리루팅 배선 라인의 표면으로부터 지지되는 방식으로 와이어를 리루팅 배선 라인에 접속하여 형성된 외부 접속 단자, 및 외부 접속 단자의 와이어의 자유 단부가 노출되는 방식으로 상기 제 1 절연막, 리루팅 배선 라인, 및 와이어를 덮도록 형성된 제 2 절연막을 포함하며, 상기 반도체 장치는 각 반도체 칩의 전극을 상호 접속시키도록 형성된 적어도 한 세트의 리루팅 배선 라인을 포함하며, 상기 전극은 각 반도체 칩에 공통적인 기능을 가지며, 상기 리루팅 배선 라인 세트는 공통 외부 접속 단자를 갖는다.
이 반도체 장치에서, 외부 접속 단자는 중간의 L자형 굴곡부를 갖는 단자 및 반도체 칩의 표면에 거의 수직한 단부를 제공하도록 금 와이어를 리루팅 배선 라인에 접착하고, 와이어를 절단 및 굴곡시켜 형성될 수 있다. 또한, 제 1 절연막은 감광 폴리이미드 또는 이방성 도전 시트로 형성된 막일 수 있으며, 제 2 절연막은 감광 솔더 레지스트로 형성된 막일 수 있다.
도 1은 본 발명의 반도체 장치의 실시예를 예시하는 개략적인 도면.
도 2는 도 1의 실시예의 변형을 보여주는 개략적인 도면.
도 3은 본 발명의 반도체 장치의 외부 접속 단자와 전극 사이의 리루팅(rerouting) 배선 라인에 대한 예를 보여주는 평면도.
도 4는 본 발명의 반도체 장치의 제조 공정을 보여주는 블록 선도.
도 5는 본 발명의 반도체 장치의 또 다른 실시예의 개략도.
도 6은 도 5의 반도체 장치중 A로 표시된 부품의 확대도.
도 7은 본 발명의 반도체 장치의 부가적인 실시예를 보여주는 개략도.
도 8은 본 발명의 반도체 장치의 또 다른 실시예를 보여주는 개략도.
도 9는 반도체 장치를 예시하는 개략도.
도 10은 종래의 반도체 장치의 외부 접속 단자와 전극 사이의 리루팅 배선 라인에 대한 예를 보여주는 평면도.
본 발명에 대한 상기 및 기타 목적과 이점은 첨부된 도면을 참조하여 설명된 다음의 상세한 설명을 고려하면 당업자에게 이해될 것이다.
도 1은 본 발명의 반도체 장치(9)를 개략적으로 예시하는데, 이 장치는 반도체 칩(1), SiN 등으로 구성된 비활성화 막(2), 및 반도체 칩(1)상에 형성된 전극인 Al 패드(3)를 포함한다. 비활성화 막(2)은 Al 패드(3)의 상단을 노출시키도록 형성된다. Al 패드(3)의 개수는 소기의 패턴으로 반도체 칩상에 형성된다.
제 1 절연막(4)은 감광 또는 비감광 폴리이미드 수지와 같은 재료로 형성되어, 비활성화 막(2)을 덮고 Al 패드(3)의 상단을 노출시킨다.
리루팅 배선 라인(5)은 소기의 패턴으로 제 1 절연막(4)상에 형성되어 Al 패드(3)에 전기 접속된다. 리루팅 배선 라인(5)은 스퍼터링 공정에 의해 제 1 절연막(4)과 Al 패드(3)상에 Cu 또는 Al 막을 형성하고 나서 에칭에 의해 막을 패터닝함으로써 이루어진다. 리루팅 배선 라인의 패턴은 막(4)과 Al 패드(3)상에 배치된 구리 포일과 같은 금속 포일을 에칭하여 형성될 수 있다.
제 2 절연막(6)은 제 1 절연막(4) 및 패터닝된 리루팅 배선 라인(5)을 덮도록 형성된다. 제 2 절연막(6)은 보호막이며, 감광 폴리이미드 또는 감광 솔더 레지스트와 같은 감광 절연 재료, 또는 에폭시계 또는 실리콘계 수지와 같은 절연 수지로 형성될 수 있다.
개구 또는 구멍(7)은 하지 패터닝된 리루팅 배선 라인(5)의 적당한 부분에 해당하는 위치에서 제 2 절연막(6)에 형성되어, 매트릭스형 배열과 같은 일정한 배열을 갖는다. 리루팅 배선 라인(5)의 개구(7)에 의해 노출된 리루팅 배선 라인(5)의 일부는 외부 접속 단자와 접속하기 위한 리루팅 배선 라인(5)의 접속부(5a)가 된다.
외부 접속 단자인 금속 범프(8)는 각각의 개구(7)를 통해 리루팅 배선 라인(5)의 각 접속부(5a)에 전기 접속되도록 형성되며, 제 2 절연막(6) 위로 돌출해 있다.
외부 접속 단자의 금속 범프(8)는 도 1에 예시된 바와 같은 볼 범프로서 형성될 수 있거나, 또는 평평한 상단면을 갖는 랜드형 모양과 같은 또다른 모양을 갖도록 형성될 수 있다. 외부 접속 단자는 금속 범프(8) 대신 접속부(5a)에 접착된 리드 핀(도시되지 않음)일 수 있다.
따라서, 본 발명의 반도체 장치(9)는 개개의 칩으로 분리되지 않고 일체로 통합된 두 개이상의 반도체 칩(1)을 갖도록 제조된다.
삽입재를 나타내는 제 1 및 제 2 절연막(4, 6)은 박막으로서 형성될 수 있으며, 이에 따라, 반도체 장치(9)는 매우 얇게 제조될 수 있다. 또한, 제 1 및 제 2 절연막은 매우 높은 경도를 갖지 않고, 따라서, 반도체 칩(1)과 장착 기판(도시되지 않음) 사이에서 발생하는 응력을 완충시키고 반도체 칩(1)의 표면을 보호하는 버퍼 층으로서 이용될 수 있다.
Al 패드(3)가 형성되는 측면에 대향한 반도체 칩(1)의 측면(배면)은 열 방산 특성을 향상시키도록 노출되는 것이 바람직하다. 열 방산 특성을 더욱 향상시키기 위해서, 도 2에 예시된 배면에 부착된 열 스프레더(10)와 같은 열 방산 장치가 사용될 수 있다.
도 3을 참조하면, 반도체 장치(9)에 형성된 금속 범프(8)와 Al 패드(3)를 접속시키는 패터닝된 리루팅 배선 라인(5)의 실시예가 예시되어 있다. 이 실시예에서, 반도체 장치(9)는 두 개의 칩(1)을 갖는데, 이는 분리되지 않고 일체로 통합되어 있다.
동일한 기능을 갖는 각 칩(1)의 Al 패드(3)에 있어서, 한 세트의 리루팅 배선 라인(5)이 제공된다. 동일한 기능을 갖는 반도체 장치(9)내의 Al 패드(3)는 한 세트의 리루팅 배선 라인(5)을 사용하여 어떠한 식으로 상호 접속될 수 있다. 예를 들면, 한 세트의 리루팅 배선 라인(5)은 공통 금속 범프(8)에 접속된 공통부(5b) 및 각 패드(3)에 접속된 부분(5c)을 가질 수 있다. 따라서, 도 3의 반도체 장치(9)에서, 금속 펌프(8)중 일부는 동일한 기능을 갖는 Al 패드(3)에 의해 각각 공통으로 사용되며, 이러한 금속 펌프(8) 각각은 한 세트의 리루팅 배선 라인을 통해 동일한 기능을 갖는 각 Al 패드(3)와 접속되는데, 이 리루팅 배선 라인은 범프(8)와 접속된 공통 배선 라인(5b) 및 각각의 패드(3)와 접속하는데 독점 사용되는 각각의 배선 라인(5c)을 포함한다. 변형적으로, 각각의 패드(3)는 범프(8)와 개별적으로 접속될 수 있다.
보다 구체적으로, 도 3의 반도체 칩(1) 각각은 Al 패드(3)로서 주변 영역에서 다음의 14개의 전극을 갖는다: 어드레스 전극(A0 - A6), 접지 전극(Vss), 데이터 신호용 데이터 전극(D), 여러 제어 신호를 송수신하는 제어 전극(신호 기록용 전극(WE), 신호 판독용 전극(RAS), 신호 선택용 전극(CAS), 신호 제어용 전극(CS)), 및 전력 공급용 전극(Vcc). 두 개의 비분리된 반도체 칩(1)을 갖는 반도체 장치(9)는 금속 범프(8)를 갖는데, 그 총 개수는 2개 칩(1)의 Al 패드(3)의 개수보다 더 적다. 달리 말하면, 각 세트의 어드레스 전극(A0 - A6), 신호 기록용 전극(WE), 신호 판독용 전극(RAS), 신호 선택용 전극(CAS), 및 2개의 비분리된 칩(1)의 신호 제어용 전극(CAS)에 공통 금속 범프(8)가 제공되어, 범프의 개수를 감소시킨다. 다른 한편, 각 반도체 칩(1)중 각 세트의 접지 전극(Vss) 및 전력 공급용 전극(Vcc)에 있어서, 공통 리루팅 배선 라인(5d)은 각 칩(1)중 전극(Vss) 또는 전극(Vcc) 사이에 형성되며, 각각의 전극(Vss 또는 Vcc)은 각각의 금속 범프(8)와 개별적으로 접속된다.
2개 이상의 통합된 반도체 칩(1)을 갖는 본 발명에 따른 반도체 장치(9)에서, 각 반도체 칩(1)에 제공된 Al 패드(3)가 접속되는 금속 범프(8)의 개수는 동일한 기능을 갖는 각 세트의 Al 패드(3)용 공통 금속 범프(8)를 사용하여 가능한한 많이 감소시킬 수 있으며, 결과적으로, Al 패드(3)를 금속 범프(8)와 접속시키는 리루팅 배선 라인(5)을 형성하기 위한 공간은 반도체 장치(9)내에서 충분히 확보될 수 있다. 또한 반도체 장치(9)가 장착되는 기판상의 랜드 사이의 피치는 넓혀질 수 있으며, 결과적으로, 일체로 통합된 복수개의 반도체 칩을 포함하는 반도체 장치가 제조 및 기판상에 장착될 수 있는데, 이는 지금까지 어려웠다. 따라서, 반도체 장치(9)를 기판상에 장착하기 위한 면적은 또한 상당히 감소될 수 있어, 장착 기판의 소형화에 기여한다. 게다가, 한번의 장착 작업에 의해 기판상에 복수개의 통합된 반도체 칩(1)을 갖는 반도체 장치(9)를 장착하는 것이 가능하며, 따라서, 장착 작업의 효율성이 향상될 수 있다.
도 4에 도시된 흐름도 및 도 1을 참조하면, 반도체 장치(9)의 제조 공정이 기술된다.
우선, 감광 레지스트(예컨대, 감광 폴리이미드)는 많은 반도체 칩(1)을 갖는 단일 반도체 웨이퍼상에 도포되는데, 이 상에 Al과 같은 금속의 패터닝된 배선 라인(도시되지 않음) 및 Al 패드(3)가 미리 형성되고, Al 패드(3)의 상단을 노출시키도록 비활성화 막(2)이 형성된다.
연이어, 감광 레지스트는 예비 소성되고 나서, 공지된 포토리소그래피 공정을 통해 노광 및 전개되어 Al 패드(3)에 해당하는 위치에서 부분적으로 제거되며, 또한 개구 또는 구멍(7)을 갖는 제 1 절연막(4)을 형성하도록 소성되어 Al 패드(3)의 상단을 노출시킨다.
그리고 나서 스퍼터링에 의해 제 1 절연막(4) 및 노출된 Al 패드(3)상에 구리막이 형성된다. 이 구리막은 증착과 같은 또 다른 공정에 의해 형성될 수 있다. 구리막은 리루팅 배선 라인의 패턴을 형성하기 위한 도전층을 제공하도록 형성된다. 구리막은 알루미늄과 같은 또 다른 재료의 막으로 교체될 수 있다. 구리막은 결과적인 리루팅 배선 라인에 보다 양호한 전기 전도성을 제공하도록 부가적으로 구리 도금될 수 있다.
감광 레지스트는 구리막상에 도포되고 나서, 노광, 전계, 및 소성되어 레지스트 패턴을 형성한다. 마스크로서, 레지스트 패턴을 사용하여, 구리막은 패터닝된 리루팅 배선 라인(5)을 형성하도록 에칭된다. 그리고 나서 레지스트 패턴은 벗겨져 제거된다.
계속해서, 금속 범프용 개구(7)를 갖는 보호막으로서 제 2 절연막(6)을 형성하기 위해, 감광 레지스트(감광 솔더 레지스트)는 제 1 절연막(4) 및 리루팅 배선 라인(5)상에 도포되고 나서, 예비 소성, 노광, 전계, 및 최종적으로 소성된다.
솔더 볼은 개구(7)내에 배치되며, 그리고 나서 리루팅 배선 라인(5)의 접속부(5a)에 전기 접속되도록 리플로되어 외부 접속 단자(금속 범프(8))를 형성한다. 범프(8)는 리루팅 배선 라인(5)의 접속부(5a)를 니켈(Ni)과 금(Au)으로 도금함으로써 형성되어, Ni-Au 범프를 형성할 수 있다.
상기에 기술된 바와 같이 공정 처리된 웨이퍼는 일체로 통합된 복수개의 반도체 칩(1)(예컨대, 2개의 반도체 칩)을 갖는 반도체 장치(9)를 제공하도록 슬라이싱된다. 반도체 장치(9)의 측벽은 레지스트로 도포될 수 있으며, 필요로 하는 데로 보호막을 형성하도록 건조된다.
따라서, 복수개의 통합된 반도체 칩(1)을 갖는 반도체 장치(9)는 생산성을 향상시키고 생산 비용을 절감할 수 있다.
내부에 통합된 2개의 반도체 칩(1)을 갖는 반도체 장치(9)의 제조가 설명되었지만, 본 발명의 반도체 장치는 이에 국한되지 않는다. 본 발명의 반도체 장치는 일체로 통합된 4개의 반도체 칩 등을 갖는 것이 가능한데, 이 내에서 공통 금속 범프 및 수반된 한 세트의 리루팅 배선 라인은 동일한 기능을 갖는 각 칩의 Al 패드에 의해 사용된다.
본 발명의 반도체 장치(9)내의 통합된 반도체 칩(1)으로서, MPU와 캐시 메모리가 결합 사용되거나, 또는 복수개의 메모리가 결합 사용되는 것이 바람직하다.
복수개의 메모리를 사용하여 반도체 장치가 제조되는 경우, 리루팅 배선 라인은 반도체 웨이퍼상에 형성되며, 최종적으로 이 웨이퍼는 내부에 통합된 복수개의 칩(메모리)을 갖는 개개의 반도체 장치로 절단된다. MPU 및 캐시 메모리와 같은 서로 다른 유형의 반도체 칩이 본 발명의 반도체 장치내에 결합되는 경우, 서로 다른 유형의 반도체 칩은 서로 인접 배열되어 통합된 몸체를 제공하며, 리루팅 배선 라인은 이 통합된 몸체상에 형성된다.
도 5 및 6을 참조하면, 본 발명의 반도체 장치의 또다른 실시예가 기술되어 있다. 이 도면에서, 앞선 실시예에서의 구성체와 동일한 구성체는 동일한 번호로 표시된다.
도 5에서는, 소기의 패턴으로 형성된 많은 전극의 Al 패드(3), 및 Al 패드(3)의 상단을 노출시키도록 반도체 칩(1)상에 형성된 SiN 등의 비활성화 막(2)이 표면상에 제공된 반도체 칩(1)이 도시되어 있다.
본 실시예에서 이방성 도전 시트로부터의 결과인 제 1 절연막(11)이 제공되어 비활성화 막(2)을 덮고 Al 패드(3)의 상단을 노출시킨다. 이방성 도전 시트는 금속 분말과 같은 도전성 충전제(12)로 충전된 수지로 구성된다. 프레스에 의해, 도전성 충전제(12)는 프레스의 방향으로 연속적으로 접속되어, 상기 방향으로 전기 전도성을 나타내고 상부에 위치한 리루팅 배선 라인(5)을 Al 패드(3)와 전기 접속시킨다.
리루팅 배선 라인(5)은 소기의 패턴으로 제 1 절연막(이방성 도전 시트; 11)상에 형성된다. 리루팅 배선 라인(5)은 도 6에 도시된 바와 같이 이방성 도전 시트내로 삽입되도록 프레스되고, 이방성 도전 시트는 프레스된 위치에서 전기 전도성을 갖게 되어, 상기에 설명된 바와 같이 Al 패드(3)를 리루팅 배선 라인(5)과 전기 접속시킨다.
구리 포일과 같은 금속 포일을 제 1 절연막(11)상에 도포하고, 소기의 패턴을 제공하도록 금속 포일을 에칭하거나, 또는 스퍼터링 공정 등에 의해 구리나 알루미늄과 같은 금속막을 형성하고, 소기의 패턴을 제공하도록 금속막을 에칭함으로써 패터닝된 리루팅 배선 라인(5)이 형성될 수 있다. 앞선 실시예와 같이, 동일한 기능을 갖는 각각의 비분리된 칩(1)의 Al 패드(3)에 있어서, 한쌍의 리루팅 배선 라인(5)이 제공되어 동일한 기능을 갖는 Al 패드(3)를 단일의 공통 금속 범프(8)와 접속시킨다.
제 1 절연막(이방성 도전 시트; 11)의 표면과 리루팅 배선 라인(5)은 제 2 절연막(6)으로 덮여진다. 제 2 절연막(6)은 보호막이며, 감광 폴리이미드나 감광 솔더 레지스트와 같은 감광 절연 재료, 또는 에폭시계나 실리콘계 절연 수지와 같은 절연 수지로 형성된다.
개구 또는 구멍(7)은 패터닝된 리루팅 배선 라인(5)의 적당한 부분에 해당하는 위치에서 제 2 절연막(6)에 형성되어, 매트릭스형 배열과 같은 일정한 배열을 가지며, 개구 또는 구멍(7)을 통해 리루팅 배선 라인(5)의 부분들이 노출된다. 금속 펌프(8)는 리루팅 배선 라인(5)의 노출된 부분상에 위치하는데, 이는 리루팅 배선 라인(5)에 전기 접속되도록 상기 부분상에 배치된 금속 볼을 리플로시켜 형성되고, 제 2 절연막(6)의 위로 돌출한다.
외부 접속 단자의 금속 범프(8)는 도 5에 예시된 바와 같이 솔더 등의 볼 범프로서 형성될 수 있거나, 또는 평평한 상단면을 갖는 랜드형 모양과 같은 또다른 모양을 갖도록 형성될 수 있다. 외부 접속 단자는 금속 범프(8) 대신 접속부(5a)에 접착된 리드 핀(도시되지 않음)일 수 있다. 변형적으로, 범프(8)는 도금된 니켈-금 재료와 같은 도금된 재료로 구성될 수 있다.
따라서, 본 실시예의 반도체 장치(9)는 일체로 통합된 2개 이상의 반도체 칩(1)을 갖도록 제조된다. 삽입재를 나타내는 제 1 절연막(이방성 도전 시트; 11) 및 제 1 절연막(감광 레지스트 막; 6)은 박막으로서 형성될 수 있으며, 따라서, 반도체 장치(9)는 매우 얇게 제조될 수 있다.
제 1 및 제 2 절연막(11, 6)은 매우 높은 경도를 갖지 않으며, 이에 따라, 반도체 칩(1)과 장착 기판(도시되지 않음) 사이에서 발생하는 응력을 완충시키고 반도체 칩(1)의 표면을 보호하는 버퍼 층으로 이용될 수 있다.
Al 패드(3)가 형성되는 측면에 대향한 반도체 칩(1)의 측면(배면)이 열 방산 특성을 향상시키도록 노출되는 것이 바람직하다. 열 방산 특성을 더욱 향상시키기 위해, 열 스프레더(도시되지 않음)와 같은 열 방산 장치는 배면에 부착될 수 있다.
도 7을 참조하면, 본 발명의 반도체 장치의 부가적인 실시예가 기술된다. 본 도면에서, 앞선 실시예에서의 구성체와 동일한 구성체는 동일한 번호로 식별된다.
도 7에서는, 소기의 패턴으로 형성된 많은 전극의 Al 패드(3), 및 Al 패드(3)의 상단을 노출시키도록 반도체 칩(1)상에 형성된 SiN 등의 비활성화 막(2)이 표면상에 제공된 반도체 칩(1)이 도시되어 있다.
절연막(4)은 감광 또는 비감광 폴리이미드 수지와 같은 수지로 형성되어, 비활성화 막(2)을 덮고 Al 패드(3)의 상단을 노출시킨다.
패터닝된 리루팅 배선 라인(5)은 Al 패드(3)에 접속되도록 절연막(4)상에 형성된다. 특히, 얇은 금속막은 스퍼터링에 의해 구리층 및 접촉 금속층(예컨대, Ti 또는 Cr 층)을 연속적으로 퇴적하여 절연막(4)상에 형성된다. 금속막이 수지로 패터닝된 후, 리루팅 배선 라인(5)은 전해 구리 도금에 의해 형성된다. 변형적으로, 패터닝된 리루팅 배선 라인(5)은 구리 포일과 같은 금속 포일을 절연막(4)상에 도포하고 에칭에 의해 금속 포일을 패터닝하여 형성될 수 있다. 앞선 실시예와 같이, 동일한 기능을 갖는 각각의 비분리된 칩(1)의 Al 패드(3)에 있어서, 한 세트의 리루팅 배선 라인(5)이 제공되어 동일한 기능을 갖는 Al 패드(3)를 단일의 공통 금속 범프(8)와 접속시킨다.
금속 포스트(13)는 외부 접속 단자와 접속시키기 위한 패터닝된 리루팅 배선 라인(5)상에 형성된다. 금속 포스트(13)는 패터닝을 위해 레지스트의 사용 및 구리 도포에 의해, 전해 도금에 의해 형성되어, 칼럼형 퇴적을 형성한다. Ni 또는 Au 등의 배리어 금속층(14)은 전해 도금에 의해 금속 포스트(13)의 상단부상에 형성된다. 그리고 나서 절연막(4), 리루팅 배선 라인(5), 및 금속 포스트(13)는 배리어 금속층(14)이 배리어 금속층(14)의 상단부상에 노출되는 방식으로 에폭시 수지와 같은 캡슐봉입 수지에 의해 캡슐봉입된다. 계속하여, 금속 볼은 배리어 금속층(14)상에 배치되고, 외부 접속 단자의 금속 범프(8)를 제공하도록 리플로된다. 금속 범프(8)는 본 도면에 예시된 바와 같은 볼 범프로서 형성될 수 있거나, 또는 평평한 상단면을 갖는 랜드형 모양과 같은 또 다른 모양을 갖도록 형성될 수 있다. 외부 접속 단자는 금속 범프(8) 대신 포스트(13)에 전기 접속된 리드 핀(도시되지 않음)일 수 있다.
도 8을 참조하면, 본 발명의 반도체 장치의 부가적인 실시예가 기술된다. 본 도면에서, 앞선 실시예에서의 구성체와 동일한 구성체는 앞선 실시예에서 사용된 동일한 번호로 식별된다.
도 8의 반도체 장치에서, 전극인 Al 패드(3), 및 SiN과 같은 재료로 구성된 비활성화 막(2)은 Al 패드(3)의 상단이 노출되는 방식으로 반도체 칩(1)상에 형성된다. Al 패드(3)는 소기의 패턴으로 반도체 칩(1)상에 배열된다.
Al 패드(3)의 상단을 노출시키도록 감광 또는 비감광 폴리이미드 등을 사용하여 비활성화 막(2)상에 제 1 절연막(4)이 형성된다.
패터닝된 리루팅 배선 라인(5)은 Al 패드(3)에 접속되도록 제 1 절연막(4)상에 형성된다. 특히, 얇은 금속막(도시되지 않음)은 스퍼터링에 의해 구리층 및 접촉 금속층(예컨대, Ti 또는 Cr 층)을 연속적으로 퇴적하여 제 1 절연막(4)상에 형성된다. 금속막이 수지를 사용하여 패터닝된 후, 리루팅 배선 라인(5)은 전해 구리 도금에 의해 상기 막상에 형성된다. 변형적으로, 패터닝된 리루팅 배선 라인(5)은 구리 포일과 같은 금속 포일을 절연막(4)상에 도포하고 에칭에 의해 금속 포일을 패터닝하여 형성될 수 있다. 앞선 실시예와 같이, 동일한 기능을 갖는 각각의 비분리된 칩(1)의 Al 패드(3)에 있어서, 한 세트의 리루팅 배선 라인(5)이 제공되어 동일한 기능을 갖는 Al 패드(3)를 단일의 공통 금속 범프(8)와 접속시킨다.
접속 패드(16)는 리루팅 배선 라인(5)의 일부상에 형성되며, 와이어형 외부 접속 단자(17)는 와이어 본딩 기술에 의해 접속 패드(16)에 접속된다. 예를 들면, 접착 도구(도시되지 않음)를 사용하여 금 와이어를 접속 패드(16)에 접착시킴으로써, 그리고 도 8에 예시된 바와 같이, 접착 도구를 제어하여 와이어를 절단하고 반도체 칩(1)의 전극 단자 형성 표면에 거의 수직한 단부(17a)와 중간의 L자형 굴곡부를 갖는 단자를 제공함으로써 외부 접속 단자(17)가 형성된다.
상부에 형성된 패터닝된 리루팅 배선 라인(5) 및 외부 접속 단자(17)를 갖는 제 1 절연막(4)의 표면은 제 2 절연막(18)으로 덮인다. 제 2 절연막(18)은 전극(3)과 단자(17)가 형성되는 반도체 칩(1)의 표면을 액체 절연 수지에 담가, 상부에 형성된 패터닝된 리루팅 배선 라인(5) 및 외부 접속 단자(17)를 갖는 제 1 절연막(4)의 표면을 수지로 도포하여 형성된다. 변형적으로, 제 2 절연막(18)은 상부에 형성된 패터닝된 리루팅 배선 라인(5) 및 외부 접속 단자(17)를 갖는 제 1 절연막(4)의 표면에 액체 절연 수지를 분무하여 이들을 도포함으로써 형성된다. 액체 절연수지는 전극(3)과 단자(17)가 형성되는 반도체 칩(1)의 표면상에서 스핀 도포되어, 칩(1)의 표면과 외부 접속 단자의 표면을 수지로 도포할 수 있다. 절연 수지는 예를 들면 에폭시 또는 폴리이미드 수지일 수 있다.
그리고 나서 상부에 형성된 패터닝된 리루팅 배선 라인(5) 및 외부 접속 단자(17)를 갖는 제 1 절연막(4)의 표면상의 도포된 절연 수지가 후 경화된다. 이러한 조건에서, 외부 접속단자(17)의 단부(17a)는 경화된 수지로 덮여지고 나서, 제거 용액에 단자(17)의 단부(17a)만을 담가 단자(17)의 단부(17a)상의 수지를 용해하여 노출된다. 변형적으로, 제 2 절연막(18)은, 형성된 패터닝 리루팅 배선 라인(5) 및 외부 접속 단자(17)를 갖는 제 1 절연막(4)의 표면을 수지로 도포하고, 일시적으로 수지를 경화시키고, 단자(17)의 단부(17a)상의 수지를 용해 및 제거하고 나서, 최종적으로 제 2 절연막(18)을 제공하도록 나머지 수지를 경화시킴으로써 형성될 수 있다. 일시적으로 경화된 수지를 사용하면 이를 쉽게 용해 및 제거할 수 있는 이점이 있다.
칩(1)의 전극 형성 표면 및 외부 접속 단자(17)의 표면을 제 2 절연막(18)으로 덮음으로써, 외부 접속 단자(17)는 한층 더 보강된다. 이러한 막을 형성하는 절연 수지는 확실한 가요성을 가지며, 소기의 탄성을 갖는 외부 접속 단자를 제공할 수 있다.
따라서 단부(17a)를 제외하고 절연 수지로 덮여진 외부 접속 단자(17)는 반도체 장치(9)를 기판상에 장착하는 동안 솔더로 직접 도포되는 단부(17a)이외의 다른 단자(17)의 일부에서 생겨난 전기적 단락으로부터 보호될 수 있다. 노출된 단부(17a)의 면적을 조절함으로써, 반도체 장치(9)를 기판에 장착하는 동안의 솔더에 대한 습윤성은 조절될 수 있다. 단부(17a)를 제외하고 외부 접속 단자(17)의 표면을 절연 수지로 덮는 것은 솔더가 단부(17a)이외의 다른 단자(17)의 부분들을 적시게 하는 것을 방지한다.
설명된 바와 같이, 일체로 통합된 2개 이상의 반도체 칩을 갖는 본 발명에 따른 반도체 장치에 있어서, 각 반도체 칩에서 Al 패드가 제공되는 금속 범프의 개수는 동일한 기능을 갖는 각 세트의 Al 패드용 공통 금속 범프를 사용하여 가능한한 많이 감소될 수 있으며, 결과적으로, Al 패드를 금속 범프와 접속시키는 리루팅 배선 라인을 형성하기 위한 공간은 반도체 장치에서 충분히 확보될 수 있다. 또한, 반도체 장치가 장착될 기판상의 랜드 사이의 피치는 넓혀질 수 있으며, 결과적으로, 복수개의 통합된 반도체 칩을 포함하는 반도체 장치가 제조 및 기판상에 장착될 수 있는데, 이는 지금까지 어려웠다. 따라서, 반도체 장치를 장착하기 위한 면적은 또한 상당히 감소될 수 있어, 장착 기판의 소형화에 기여한다. 게다가, 한번의 장착 작업에 의해 기판상에 일체로 통합된 복수개의 반도체 칩을 갖는 반도체 장치를 장착하는 것이 가능하며, 따라서, 장착 작업의 효율성이 향상될 수 있다.
본 발명의 바람직한 실시예들이 설명되었지만, 본 발명은 이러한 실시예들에 국한되지 않으며, 본 발명의 사상 및 범위를 벗어나지 않고서 여러 변경 및 개량이 이루어질 수 있음을 이해해야 한다.
본 발명은, 복수개의 반도체 칩이 일체로 통합되고, 각 반도체 칩의 전극을 상호 접속하도록 형성된 적어도 한 세트의 리루팅 배선 라인이 제공되는 반도체 장치를 제공하는데, 상기 전극은 각 반도체 칩에 공통적인 기능을 가지며, 상기 세트의 리루팅 배선 라인은 공통 외부 접속 단자를 가진다.

Claims (19)

  1. 각각의 반도체 칩이 그 표면 전극상에 형성된, 일체로 통합된 복수개의 반도체 칩,
    상기 전극을 노출시키도록 형성된 제 1 절연막,
    상기 전극에 접속되도록 상기 제 1 절연막상에 형성된 패터닝된 리루팅(rerouting) 배선 라인, 및
    외부 접속 단자와 접속시키기 위해 리루팅 배선 라인의 일부가 노출되는 방식으로 제 1 절연막과 리루팅 배선 라인을 덮도록 형성된 제 2 절연막
    을 포함하며,
    상기 반도체 장치는
    각 반도체 칩의 전극을 상호 접속시키도록 형성된 적어도 한 세트의 리루팅 배선 라인을 포함하며, 상기 전극은 각 반도체 칩에 공통적인 기능을 가지며, 상기 리루팅 배선 라인 세트는 공통 외부 접속 단자를 가지는 반도체 장치.
  2. 제 1항에 있어서, 금속 범프가 리루팅 배선 라인의 각각의 노출된 부분에 접속되는 반도체 장치.
  3. 제 1항에 있어서, 제 1 절연막은 감광 재료로 구성된 막인 반도체 장치.
  4. 제 3항에 있어서, 감광 재료는 감광 폴리이미드인 반도체 장치.
  5. 제 1항에 있어서, 제 1 절연막은 이방성 도전 시트로 형성되며, 각각의 전극은 이방성 도전 시트를 통해 리루팅 배선 라인에 전기 접속되는 반도체 장치.
  6. 제 1항에 있어서, 제 2 절연막은 감광 솔더 레지스트로 형성되는 반도체 장치.
  7. 각각의 반도체 칩이 그 표면 전극상에 형성된, 일체로 통합된 복수개의 반도체 칩,
    상기 전극을 노출시키도록 형성된 절연막,
    상기 전극에 접속되도록 상기 절연막상에 형성된 패터닝된 리루팅 배선 라인,
    외부 접속 단자와 차후에 접속시키기 위한 리루팅 배선 라인에 접속되도록 형성된 금속 포스트, 및
    외부 접속 단자와 접속되는 금속 포스트의 단부가 노출되는 방식으로 상기 절연막, 패터닝된 리루팅 배선 라인 및 금속 포스트를 캡슐봉입하도록 수지로 형성된 캡슐봉입 재료
    를 포함하며,
    상기 반도체 장치는
    각 반도체 칩의 전극을 상호 접속시키도록 형성된 적어도 한 세트의 리루팅 배선 라인을 포함하며, 상기 전극은 각 반도체 칩에 공통적인 기능을 가지며, 상기 리루팅 배선 라인 세트는 공통 외부 접속 단자를 가지는 반도체 장치.
  8. 제 7항에 있어서, 금속 범프가 금속 포스트의 각각의 노출된 단부에 접속되는 반도체 장치.
  9. 제 7항에 있어서, 제 1 절연막은 감광 재료로 형성된 막인 반도체 장치.
  10. 제 9항에 있어서, 감광 재료는 감광 폴리이미드인 반도체 장치.
  11. 제 7항에 있어서, 제 2 절연막은 감광 솔더 레지스트로 형성되는 반도체 장치.
  12. 제 7항에 있어서, 금속 포스트는 전해 도금에 의해 각각의 노출된 리루팅 배선 라인상에 금속 재료를 퇴적 또는 보강하여 형성되는 반도체 장치.
  13. 각각의 반도체 칩이 그 표면 전극상에 형성된, 일체로 통합된 복수개의 반도체 칩,
    상기 전극을 노출시키도록 형성된 제 1 절연막,
    상기 전극에 접속되도록 제 1 절연막상에 형성된 패터닝된 리루팅 배선 라인,
    와이어가 리루팅 배선 라인의 표면으로부터 지지되는 방식으로 와이어를 리루팅 배선 라인에 접속하여 형성된 외부 접속 단자, 및
    외부 접속 단자의 와이어의 자유 단부가 노출되는 방식으로 상기 제 1 절연막, 리루팅 배선 라인, 및 와이어를 덮도록 형성된 제 2 절연막
    을 포함하며,
    상기 반도체 장치는
    각 반도체 칩의 전극을 상호 접속시키도록 형성된 적어도 한 세트의 리루팅 배선 라인을 포함하며, 상기 전극은 각 반도체 칩에 공통적인 기능을 가지며, 상기 리루팅 배선 라인 세트는 공통 외부 접속 단자를 가지는 반도체 장치.
  14. 제 13항에 있어서, 외부 접속 단자의 와이어는 반도체 칩의 표면에 거의 수직한 단부 및 중간의 L자형 굴곡부를 갖는 반도체 장치.
  15. 제 13항에 있어서, 외부 접속 단자의 와이어는 금으로 제조되는 반도체 장치.
  16. 제 13항에 있어서, 제 1 절연막은 감광 재료로 형성된 막인 반도체 장치.
  17. 제 16항에 있어서, 감광 재료는 감광 폴리이미드인 반도체 장치.
  18. 제 13항에 있어서, 제 1 절연막은 이방성 도전 시트로 형성되며, 각각의 전극은 이방성 도전 시트를 통해 리루팅 배선 라인에 전기 접속되는 반도체 장치.
  19. 제 13항에 있어서, 제 2 절연막은 감광 솔더 레지스트로 형성되는 반도체 장치.
KR1020000001847A 1999-01-18 2000-01-15 반도체 장치 KR20000053501A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-8584 1999-01-18
JP00858499A JP3530761B2 (ja) 1999-01-18 1999-01-18 半導体装置

Publications (1)

Publication Number Publication Date
KR20000053501A true KR20000053501A (ko) 2000-08-25

Family

ID=11697065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000001847A KR20000053501A (ko) 1999-01-18 2000-01-15 반도체 장치

Country Status (5)

Country Link
US (1) US6472745B1 (ko)
EP (1) EP1020915A3 (ko)
JP (1) JP3530761B2 (ko)
KR (1) KR20000053501A (ko)
TW (1) TW508766B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497229B1 (ko) * 2013-08-14 2015-02-27 삼성전기주식회사 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7230340B2 (en) * 2000-10-18 2007-06-12 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2001230341A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
JP2001308095A (ja) * 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7902679B2 (en) 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6593649B1 (en) * 2001-05-17 2003-07-15 Megic Corporation Methods of IC rerouting option for multiple package system applications
JP3639226B2 (ja) * 2001-07-05 2005-04-20 松下電器産業株式会社 半導体集積回路装置、実装基板および実装体
US7061093B2 (en) 2001-09-07 2006-06-13 Ricoh Company, Ltd. Semiconductor device and voltage regulator
JP2003100744A (ja) * 2001-09-21 2003-04-04 Ricoh Co Ltd 半導体装置及びその製造方法
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP4150604B2 (ja) 2003-01-29 2008-09-17 日立マクセル株式会社 半導体装置
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
JP2006278450A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 半導体装置
JP2006318987A (ja) * 2005-05-10 2006-11-24 Rohm Co Ltd 半導体チップの電極構造およびその形成方法ならびに半導体チップ
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
US7663235B2 (en) * 2006-11-03 2010-02-16 Broadcom Corporation Semiconductor die with reduced bump-to-pad ratio
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US8217937B2 (en) * 2007-03-28 2012-07-10 The Aerospace Corporation Isosurfacial three-dimensional imaging system and method
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
KR100905779B1 (ko) * 2007-08-20 2009-07-02 주식회사 하이닉스반도체 반도체 패키지
US8030775B2 (en) 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
KR100927762B1 (ko) * 2007-11-01 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
KR101565796B1 (ko) 2008-12-24 2015-11-06 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
JP2012129570A (ja) * 2012-04-03 2012-07-05 Megica Corp チップの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043563A (en) 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS62269350A (ja) 1986-05-19 1987-11-21 Fujitsu Ltd 半導体集積回路およびその製造方法
JPH01218051A (ja) 1988-02-26 1989-08-31 Fujitsu Ltd ウエハ規模集積回路の配線構造
EP1335422B1 (en) 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
KR100274333B1 (ko) 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
CN1420538A (zh) 1996-07-12 2003-05-28 富士通株式会社 半导体装置的制造方法和半导体装置及其装配方法
JP3714444B2 (ja) 1997-07-23 2005-11-09 新光電気工業株式会社 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497229B1 (ko) * 2013-08-14 2015-02-27 삼성전기주식회사 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법
US9894770B2 (en) 2013-08-14 2018-02-13 Samsung Electro-Mechanics Co., Ltd. Embedded electronic component and method of manufacturing electronic component embedded substrate

Also Published As

Publication number Publication date
EP1020915A2 (en) 2000-07-19
US6472745B1 (en) 2002-10-29
JP3530761B2 (ja) 2004-05-24
TW508766B (en) 2002-11-01
EP1020915A3 (en) 2002-03-27
JP2000208512A (ja) 2000-07-28

Similar Documents

Publication Publication Date Title
US6472745B1 (en) Semiconductor device
US6153448A (en) Semiconductor device manufacturing method
JP3888854B2 (ja) 半導体集積回路の製造方法
US7173330B2 (en) Multiple chip semiconductor package
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
TWI241700B (en) Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US7199459B2 (en) Semiconductor package without bonding wires and fabrication method thereof
US20060043549A1 (en) Micro-electronic package structure and method for fabricating the same
JPH07503579A (ja) フリップチップ集積回路の背面接地
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US6256207B1 (en) Chip-sized semiconductor device and process for making same
KR100915735B1 (ko) 리라우팅 형성 방법 및 반도체 다이
US7955953B2 (en) Method of forming stacked die package
KR100762423B1 (ko) 반도체 패키지 및 그 제조 방법
JP2002093942A (ja) 半導体装置およびその製造方法
US20070296067A1 (en) Bga semiconductor package and method of fabricating the same
US6407458B1 (en) Moisture-resistant integrated circuit chip package and method
JP2002261192A (ja) ウエハレベルｃｓｐ
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
KR100715969B1 (ko) 금속리드를 갖는 반도체 칩과 그 제조 방법
JP2003332495A (ja) 半導体装置の製造方法
JP2003332491A (ja) 半導体装置
JP2006295208A (ja) 半導体集積回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid