KR101497229B1 - 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법 - Google Patents

임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법 Download PDF

Info

Publication number
KR101497229B1
KR101497229B1 KR20130096652A KR20130096652A KR101497229B1 KR 101497229 B1 KR101497229 B1 KR 101497229B1 KR 20130096652 A KR20130096652 A KR 20130096652A KR 20130096652 A KR20130096652 A KR 20130096652A KR 101497229 B1 KR101497229 B1 KR 101497229B1
Authority
KR
South Korea
Prior art keywords
pad
contact
embedded
electronic component
insulating layer
Prior art date
Application number
KR20130096652A
Other languages
English (en)
Other versions
KR20150019591A (ko
Inventor
이두환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130096652A priority Critical patent/KR101497229B1/ko
Priority to US14/453,953 priority patent/US9894770B2/en
Publication of KR20150019591A publication Critical patent/KR20150019591A/ko
Application granted granted Critical
Publication of KR101497229B1 publication Critical patent/KR101497229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본체부의 적어도 일면에 구비되며 도전재료로 이루어지는 접촉패드; 상기 본체부의 적어도 일면을 덮는 제1 절연층; 상기 접촉패드의 표면에 접촉되며 도전재료로 이루어지는 제1 패드; 상기 제1 절연층 표면에 구비되고, 상기 제1 패드에 접촉되는 도전재료로 이루어지는 재배열부; 상기 제1 절연층 표면에 구비되고, 상기 재배열부에 접촉되는 도전재료로 이루어지는 제2 패드; 및 상기 제1 절연층, 상기 제1 패드, 상기 재배열부 및 상기 제2 패드를 덮되, 상기 제2 패드의 일부를 노출시키는 개구부가 구비된 제2 절연층;를 포함하여, 외부 배선과의 연결 신뢰성 및 내장공정의 효율이 향상될 수 있다.

Description

임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법{ELECTRONIC DEVICE FOR BEING EMBEDDED, SUBSTRATE EMBEDDING ELECTRONIC DEVICE AND METHOD OF MANUFACTURING SUBSTRATE EMBEDDING ELECTRONIC DEVICE}
본 발명은 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법에 관한 것이다.
각종 수동소자나 능동소자 등의 전자부품이 지속적으로 소형화되면서도 그 기능은 더 향상되고 있다. 또한, 이들 전자부품을 기판에 내장하여 전자기기를 더욱 슬림화 하고자 하는 노력이 계속되고 있다.
한편, 집적회로 칩 등 능동소자의 기능과 성능이 향상됨에 따라, 외부 배선과 능동소자 내부를 전기적으로 연결하는 접촉패드의 수 또한 증가되고 있다.
또한, 능동소자 자체의 두께 및 면적은 지속적으로 작아지고 있는 추세이다.
이에 따라, 접촉패드 자체의 면적은 줄어들 수 밖에 없고, 접촉패드들 사이의 간격 또한 감소될 수 밖에 없으므로, 능동소자의 접촉패드들을 외부 디바이스과 전기적으로 연결하는 과정이 더 어려워지고 있다.
게다가, 기판 내부에 전자부품이 내장될 경우에는 절연층을 관통하는 비아가 접촉패드와 전기적으로 연결되어야 하는데, 접촉패드 자체의 면적 및 접촉패드들 사이의 간격이 감소됨에 따라, 비아홀 형성과정이나 도금 방식으로 비아를 형성하는 과정에서 연결 신뢰성이 크게 감소되는 문제가 발생하고 있다.
미국특허공개공보 제2010-698622호
상기와 같은 문제점들을 해결하기 위하여 창안된 본 발명은, 외부 배선과의 연결 신뢰성 및 내장공정의 효율이 향상된 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 임베디드용 전자부품은, 본체부의 적어도 일면에 구비되며 도전재료로 이루어지는 접촉패드; 상기 본체부의 적어도 일면을 덮는 제1 절연층; 상기 접촉패드의 표면에 접촉되며 도전재료로 이루어지는 제1 패드; 상기 제1 절연층 표면에 구비되고, 상기 제1 패드에 접촉되는 도전재료로 이루어지는 재배열부; 상기 제1 절연층 표면에 구비되고, 상기 재배열부에 접촉되는 도전재료로 이루어지는 제2 패드; 및 상기 제1 절연층, 상기 제1 패드, 상기 재배열부 및 상기 제2 패드를 덮되, 상기 제2 패드의 일부를 노출시키는 개구부가 구비된 제2 절연층;를 포함할 수 있다.
이때, 상기 재배열부는, 상기 제1 패드의 측면 중, 상기 제1 패드와 상기 접촉패드가 접촉하는 면에 수직인 면에 접촉되는 것이 바람직하다.
또한, 상기 재배열부는, 상기 제2 패드의 측면 중, 상기 제2 패드와 상기 제1 절연층이 접촉하는 면에 수직인 면에 접촉되는 것이 바람직하다.
또한, 상기 제1 절연층은 패시베이션층일 수 있다.
또한, 상기 제1 절연층은, 상기 접촉패드의 일면 중, 상기 접촉패드와 상기 임베디드용 전자부품이 접촉하는 면에 대향되는 면의 일부를 덮는 것일 수 있다.
또한, 상기 제2 절연층은 폴리이미드, BCB, Si3N4, SiO2, BPSG, PSG 중 선택되는 적어도 한 물질로 이루어지는 것일 수 있다.
또한, 상기 제2 패드의 일면 중, 상기 제2 패드와 상기 제1 절연층이 접촉하는 면에 대향되는 면의 면적은, 상기 접촉패드의 일면 중, 상기 접촉패드와 상기 본체부가 접촉하는 면에 대향되는 면의 면적보다 큰 것이 바람직하다.
또한, 상기 제2 패드의 일면 중, 상기 개구부에 의하여 노출된 면의 면적은, 상기 접촉패드의 일면 중, 상기 접촉패드와 상기 본체부가 접촉하는 면에 대향되는 면의 면적보다 큰 것이 바람직하다.
본 발명의 일실시예에 따른 전자부품 내장기판 제조방법은, 캐비티가 구비된 제1 절연부에 상기 임베디드용 전자부품을 삽입하는 단계; 상기 제1 절연부 및 상기 임베디드용 전자부품을 덮는 제2 절연부 및 제3 절연부를 형성하는 단계; 상기 제2 절연부 및 상기 제3 절연부 중 적어도 하나를 관통하는 비아 및 상기 비아와 전기적으로 연결되는 도전패턴을 형성하는 단계;를 포함하되, 상기 비아 중 적어도 하나는 상기 제2 패드에 접촉되는 것일 수 있다.
이때, 상기 재배열부는, 상기 제1 패드의 측면 중, 상기 제1 패드와 상기 접촉패드가 접촉하는 면에 수직인 면 및 상기 제2 패드의 측면 중, 상기 제2 패드와 상기 제1 절연층이 접촉하는 면에 수직인 면에 접촉되는 것이 바람직하다.
또한, 상기 제2 패드의 일면 중, 상기 개구부에 의하여 노출된 면의 면적은, 상기 접촉패드의 일면 중, 상기 접촉패드와 상기 본체부가 접촉하는 면에 대향되는 면의 면적보다 큰 것이 바람직하다.
상기와 같이 구성된 본 발명의 일실시예에 따른 임베디드용 전자부품은, 외부 배선이 접촉패드와 직접 연결되지 않고, 제1 패드 및 재배열부를 거쳐 접촉패드와 전기적으로 연결되는 제2 패드에 외부 배선이 연결되므로 접촉 신뢰성이 향상된다는 유용한 효과를 제공한다.
또한, 종래에는 면적이 좁고 피치가 작은 접촉패드들 각각에 직접 접촉되는 비아들을 형성해야만 했으나, 본 발명의 일실시예에 따른 임베디드용 전자부품의 경우 면적이 좁은 접촉패드 대신 면적이 넓은 제2 패드에 접촉하는 비아를 형성하면 되므로, 공정 효율 및 연결 신뢰성이 향상될 수 있다.
또한, 접촉패드와 연결되는 비아를 위한 비아홀을 가공하는 과정에서, 접촉패드의 좁은 면적으로 인하여 본체부 자체가 손상될 위험성이 큰데, 본 발명의 일실시예에 따른 임베디드용 전자부품의 경우 상대적으로 넓은 면적으로 이루어지는 제2 패드 상에 비아가 형성되므로 본체부 자체의 손상 위험성이 현저히 감소될 수 있다.
또한, 재배열부가 제1 패드의 측면과 제2 패드의 측면에 접촉됨에 따라, 접촉패드와 연결되는 재배열 구조를 구현함에 따른 임베디드용 전자부품의 두께 증가분이 최소화 될 수 있다.
또한, 본 발명의 일실시예에 따른 전자부품 내장기판 제조방법은, 접촉패드 또는 접촉패드 표면에 구비되는 금속전극에 직접 비아를 연결하던 종래의 방법에 비하여, 비아 형성공정의 효율이 향상되고, 비아와 전자부품 사이의 접속 신뢰성도 향상되며, 비아 형성공정에서 전자부품이 손상될 위험성도 현격하게 감소될 수 있다는 유용한 효과를 제공한다.
도 1은 본 발명의 일실시예에 따른 임베디드용 전자부품을 개략적으로 보인 단면도이다.
도 2는 도 1의 A 부분을 개략적으로 보인 확대 단면도이다.
도 3은 도 1의 A 부분을 개략적으로 보인 확대 평면도이다.
도 4a 내지 도 4e는 본 발명의 일실시예에 따른 전자부품 내장기판 제조방법을 개략적으로 보인 공정단면도로써,
도 4a는 본 발명의 일실시예에 따라 캐비티가 구비된 제1 절연부를 개략적으로 보인 단면도이고,
도 4b는 본 발명의 일실시예에 따라 임베디드용 전자부품이 캐비티에 삽입된 상태를 개략적으로 보인 단면도이며,
도 4c는 본 발명의 일실시예에 따라 제2 절연부가 형성된 상태를 개략적으로 보인 단면도이고,
도 4d는 본 발명의 일실시예에 따라 제3 절연부가 형성된 상태를 개략적으로 보인 단면도이고,
도 4e는 본 발명의 일실시예에 따라 비아 및 도전패턴이 형성된 상태를 개략적으로 보인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 유사한 참조부호는 반드시 그렇지는 않지만 유사한 구성요소를 나타낼 수 있다.
명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다.
명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다. 여기서 "일 실시예에서"라는 문구의 존재는 반드시 그런 것은 아니지만 동일한 실시예를 의미한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 임베디드용 전자부품(100)을 개략적으로 보인 단면도이고, 도 2는 도 1의 A 부분을 개략적으로 보인 확대 단면도이며, 도 3은 도 1의 A 부분을 개략적으로 보인 확대 평면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일실시예에 따른 임베디드용 전자부품(100)은, 본체부(110), 접촉패드(111), 제1 절연층(112), 제1 패드(120), 재배열부(140), 제2 패드(130) 및 제2 절연층(150)을 포함할 수 있다.
접촉패드(111)는 본체부(110) 외면에 구비되는 것으로써, 도 1에 예시된 바와 같이 본체부(110) 외면에 복수 개 구비될 수 있다. 이때, 전자부품이 고기능화 됨과 동시에 그 크기가 감소되는 추세이므로 접촉패드(111) 각각의 면적 및 접촉패드(111)들 사이의 간격은 작아지게 된다.
한편, 제1 절연층(112)은 본체부(110)의 외면에 형성되는 것으로써, 본체부(110)를 보호하고 본체부(110)의 특성을 안정화하는 기능을 수행할 수 있다.
이러한 측면에서 볼 때, 전자부품이 반도체 장치인 경우라면 패시베이션층(Passivation)의 기능을 수행한다고 볼 수 있다.
반도체 장치의 표면이나 접합부에 이물질이 침투하면 반도체 장치의 계면 상태를 변화시켜 누설전류 증가, 전류 증폭률 변동, 임계값(Threshold)의 변화 등을 초래할 수 있는 바, 이를 방지하기 위하여 대부분의 반도체 장치들은 표면에 패시베이션 층을 구비하게 된다.
그런데, 이러한 제1 절연층(112)은 패시베이션 과정에서 접촉패드(111)의 상부면 일부를 덮으면서 단차를 형성하게 된다.
이에 따라, 접촉패드(111)와 외부 배선을 전기적으로 연결하는 비아나 배선 등을 형성할 때 딤플이 형성될 수 있으며, 그 결과 접촉 신뢰성이 저하될 수 있다.
이러한 문제를 해결하기 위하여 본 발명의 일실시예에 따른 임베디드용 전자부품(100)에, 접촉패드(111) 상부면에 접촉되는 제1 패드(120), 제1 패드(120)에 연결되는 재배열부(140) 및 재배열부(140)에 연결되는 제2 패드(130)가 구비되도록 한 것이다.
즉, 외부 배선이 접촉패드(111)와 직접 연결되지 않고, 제1 패드(120) 및 재배열부(140)를 거쳐 접촉패드(111)와 전기적으로 연결되는 제2 패드(130)에 외부 배선이 연결되도록 함으로써 접촉 신뢰성을 향상시킬 수 있는 것이다.
또한, 전술한 바와 같이 제1 절연층(112)의 일부가 접촉패드(111) 상면을 덮는 경우에는, 접촉패드(111) 상면에 접촉되는 제1 패드(120) 또한 외주부가 볼록하게 돌출된 형상, 예컨대, 머쉬룸(Mushroom) 형상을 이룰 수 있다. 따라서, 제2 패드(130)는 제1 패드(120)에 비하여 상부면이 더욱 평탄하게 구현될 수 있는 바, 제1 패드(120)에 비아를 직접 연결하는 것 보다는 제2 패드(130)에 비아를 연결하는 것이 접촉 신뢰성 향상 측면에서 유리하다.
여기서, 제1 절연층(112), 제1 패드(120), 재배열부(140) 및 제2 패드(130)는 제2 절연층(150)에 의하여 덮혀질 수 있다. 다만, 제2 절연층(150)에는 제2 패드(130) 상면의 일부를 노출시키는 개구부(151)가 형성될 수 있다.
또한, 제2 절연층(150)은 폴리이미드, BCB, Si3N4, SiO2, BPSG, PSG 중 선택되는 적어도 한 물질로 이루어질 수 있으며, 접착 신뢰성을 향상시키기 위해서는 모듈러스(Modulus)가 낮을 수록 바람직하고, 그러한 관점에서 볼 때, 폴리이미드가 가장 바람직하다고 볼 수 있다.
한편, 도 2 및 도 3에 예시된 바와 같이, 제2 패드(130)는 접촉패드(111)의 면적 보다 넓은 면적을 갖도록 형성될 수 있다. 특히, 개구부(151)에 의하여 제2 패드(130)가 노출되는 면의 면적도 접촉패드(111)의 면적보다 넓은 면적을 갖도록 형성될 수 있다.
이에 따라, 본 발명의 일실시예에 따른 임베디드용 전자부품(100)이 기판에 내장된 후 접촉패드(111)와 외부배선을 연결하는 공정의 효율성이 향상될 수 있으며, 전자부품과 외부 배선 사이의 연결 신뢰성도 향상될 수 있다.
즉, 종래에는 면적이 좁고 피치가 작은 접촉패드(111)들 각각에 직접 접촉되는 비아들을 형성해야만 했으나, 본 발명의 일실시예에 따른 임베디드용 전자부품(100)의 경우 면적이 좁은 접촉패드(111) 대신 면적이 넓은 제2 패드(130)에 접촉하는 비아를 형성하면 되므로, 공정 효율 및 연결 신뢰성이 향상될 수 있는 것이다.
뿐만 아니라, 접촉패드(111)와 연결되는 비아를 위한 비아홀을 가공하는 과정에서 접촉패드(111)의 좁은 면적으로 인하여 본체부(110) 자체가 손상될 위험성이 큰데, 본 발명의 일실시예에 따른 임베디드용 전자부품(100)의 경우 상대적으로 넓은 면적으로 이루어지는 제2 패드(130) 상에 비아가 형성되므로 본체부(110) 자체의 손상 위험성이 현저히 감소될 수 있다.
한편, 재배열부(140)는 제1 패드(120)의 측면과 제2 패드(130)의 측면에 접촉될 수 있다.
즉, 재배열부(140)는 제1 패드(120)의 측면 중, 상기 제1 패드(120)와 상기 접촉패드(111)가 접촉하는 면에 수직인 면에 접촉되고, 제2 패드(130)의 측면 중, 상기 제2 패드(130)와 상기 제1 절연층(112)이 접촉하는 면에 수직인 면에 접촉될 수 있다.
이에 따라, 접촉패드(111)와 연결되는 재배열 구조를 구현함에 따른 임베디드용 전자부품(100)의 두께 증가분이 최소화 될 수 있다.
도 4a 내지 도 4e는 본 발명의 일실시예에 따른 전자부품 내장기판 제조방법을 개략적으로 보인 공정단면도로써, 도 4a는 본 발명의 일실시예에 따라 캐비티(12)가 구비된 제1 절연부(10)를 개략적으로 보인 단면도이고, 도 4b는 본 발명의 일실시예에 따라 임베디드용 전자부품(100)이 캐비티(12)에 삽입된 상태를 개략적으로 보인 단면도이며, 도 4c는 본 발명의 일실시예에 따라 제2 절연부(30)가 형성된 상태를 개략적으로 보인 단면도이고, 도 4d는 본 발명의 일실시예에 따라 제3 절연부(32)가 형성된 상태를 개략적으로 보인 단면도이고, 도 4e는 본 발명의 일실시예에 따라 비아 및 도전패턴(34)이 형성된 상태를 개략적으로 보인 단면도이다.
도 4a 내지 도 4e를 참조하면, 본 발명의 일실시예에 따른 전자부품 내장기판 제조방법은, 제1 절연부(10)에 구비된 캐비티(12)에 전술한 임베디드용 전자부품(100)을 삽입한 후 제2 절연부(30)와 제3 절연부(32)를 형성하며, 제2 절연부(30) 또는 제3 절연부(32)를 관통하는 비아들 및 외면의 도전패턴(34)을 형성하는 것일 수 있다. 이때, 비아들 중 적어도 하나의 비아(V1)는 임베디드용 전자부품(100)의 제2 패드(130)에 접촉될 수 있다.
여기서, 임베디드용 전자부품(100)과 제1 절연부(10)의 위치를 고정하기 위하여 접착테이프 등의 고정부재(22)가 활용될 수 있다.
즉, 제1 절연부(10) 하면에 고정부재(22)를 부착한 상태에서, 제1 절연부(10)에 구비된 캐비티(12) 내부로 임베디드용 전자부품(100)을 삽입하여 임베디드용 전자부품(100)의 바닥면이 고정부재(22)에 부착되도록 할 수 있다.
또한, 이 상태에서 제2 절연부(30)를 형성하여 임베디드용 전자부품(100)을 고정한 후, 고정부재(22)를 제거하고 제3 절연부(32)를 형성할 수 있다.
이에 따라, 접촉패드(111) 또는 접촉패드(111) 표면에 구비되는 금속전극에 직접 비아를 연결하던 종래의 방법에 비하여, 비아 형성공정의 효율이 향상되고, 비아와 전자부품 사이의 접속 신뢰성도 향상되며, 비아 형성공정에서 전자부품이 손상될 위험성도 현격하게 감소될 수 있다.
100 : 임베디드용 전자부품
110 : 본체부
111 : 접촉패드
112 : 제1 절연층
120 : 제1 패드
130 : 제2 패드
140 : 재배열부
150 : 제2 절연층
151 : 개구부
10 : 제1 절연부
12 : 캐비티
22 : 고정부재
30 : 제2 절연부
32 : 제3 절연부
V1 : 비아
34 : 도전패턴

Claims (11)

  1. 본체부를 포함하는 임베디드용 전자부품에 있어서,
    상기 본체부의 적어도 일면에 구비되되 상면이 상기 본체부의 외부로 돌출되며 도전재료로 이루어지는 접촉패드;
    상기 본체부의 적어도 일면 및 상기 접촉패드의 상면 중 적어도 일부를 덮는 제1 절연층;
    상기 접촉패드의 노출된 표면에 접촉되며 도전재료로 이루어지는 제1 패드;
    상기 제1 절연층 표면에 구비되고, 상기 제1 패드에 접촉되는 도전재료로 이루어지는 재배열부;
    상기 제1 절연층 표면에 구비되고, 상기 재배열부에 접촉되는 도전재료로 이루어지는 제2 패드; 및
    상기 제1 절연층, 상기 제1 패드, 상기 재배열부 및 상기 제2 패드를 덮되, 상기 제2 패드의 일부를 노출시키는 개구부가 구비된 제2 절연층;
    를 포함하되,
    상기 본체부와 상기 접촉패드의 경계면이 포함되는 평면부터 상기 제1 패드의 상면까지의 거리의 최대값은, 상기 본체부와 상기 접촉패드의 경계면이 포함되는 평면부터 상기 재배열부 또는 상기 제2 패드의 상면까지의 거리의 최대값 보다 큰 것을 특징으로 하는
    임베디드용 전자부품.
  2. 청구항 1에 있어서,
    상기 재배열부는,
    상기 제1 패드의 측면 중, 상기 제1 패드와 상기 접촉패드가 접촉하는 면에 수직인 면에 접촉되는 것을 특징으로 하는
    임베디드용 전자부품.
  3. 청구항 1에 따른 임베디드용 전자부품이 내장되는 전자부품 내장기판에 있어서,
    캐비티가 구비되어 상기 임베디드용 전자부품의 적어도 일부가 삽입되는 제1 절연부;
    상기 제1 절연부와 상기 임베디드용 전자부품의 일면을 덮는 제2 절연부;
    상기 제1 절연부와 상기 임베디드용 전자부품의 타면을 덮는 제3 절연부; 및
    상기 제2 절연부 및 상기 제3 절연부 중 적어도 하나를 관통하여 상기 제2 패드에 접촉되는 비아;를 포함하는
    전자부품 내장기판.
  4. 청구항 3에 있어서,
    상기 제1 절연층은 패시베이션층인 것을 특징으로 하는
    전자부품 내장기판.
  5. 청구항 4에 있어서,
    상기 제1 절연층은,
    상기 접촉패드의 일면 중, 상기 접촉패드와 상기 본체부가 접촉하는 면에 대향되는 면의 일부를 덮는 것을 특징으로 하는
    전자부품 내장기판.
  6. 청구항 4에 있어서,
    상기 제2 절연층은 폴리이미드, BCB, Si3N4, SiO2, BPSG, PSG 중 선택되는 적어도 한 물질로 이루어지는 것을 특징으로 하는
    전자부품 내장기판.
  7. 청구항 1에 있어서,
    상기 제2 패드의 일면 중, 상기 제2 패드와 상기 제1 절연층이 접촉하는 면에 대향되는 면의 면적은
    상기 접촉패드의 일면 중, 상기 접촉패드와 상기 본체부가 접촉하는 면에 대향되는 면의 면적보다 큰 것을 특징으로 하는
    임베디드용 전자부품.
  8. 청구항 7에 있어서,
    상기 제2 패드의 일면 중, 상기 개구부에 의하여 노출된 면의 면적은
    상기 접촉패드의 일면 중, 상기 접촉패드와 상기 본체부가 접촉하는 면에 대향되는 면의 면적보다 큰 것을 특징으로 하는
    임베디드용 전자부품.
  9. 청구항 1에 따른 임베디드용 전자부품이 내장된 기판을 제조하는 전자부품 내장기판 제조방법에 있어서,
    캐비티가 구비된 제1 절연부에 상기 임베디드용 전자부품을 삽입하는 단계;
    상기 제1 절연부의 일면 및 상기 임베디드용 전자부품의 일면을 덮는 제2 절연부를 형성하는 단계;
    상기 제1 절연부의 타면 및 상기 임베디드용 전자부품의 타면을 덮는 제3 절연부를 형성하는 단계;
    상기 제2 절연부 및 상기 제3 절연부 중 적어도 하나를 관통하는 비아 및 상기 비아와 전기적으로 연결되는 도전패턴을 형성하는 단계;
    를 포함하되,
    상기 비아 중 적어도 하나는 상기 제2 패드에 접촉되는 것을 특징으로 하는
    전자부품 내장기판 제조방법.
  10. 청구항 9에 있어서,
    상기 재배열부는,
    상기 제1 패드의 측면 중, 상기 제1 패드와 상기 접촉패드가 접촉하는 면에 수직인 면 및
    상기 제2 패드의 측면 중, 상기 제2 패드와 상기 제1 절연층이 접촉하는 면에 수직인 면에 접촉되는 것을 특징으로 하는
    전자부품 내장기판 제조방법.
  11. 청구항 9에 있어서,
    상기 제2 패드의 일면 중, 상기 개구부에 의하여 노출된 면의 면적은
    상기 접촉패드의 일면 중, 상기 접촉패드와 상기 본체부가 접촉하는 면에 대향되는 면의 면적보다 큰 것을 특징으로 하는
    전자부품 내장기판 제조방법.
KR20130096652A 2013-08-14 2013-08-14 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법 KR101497229B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130096652A KR101497229B1 (ko) 2013-08-14 2013-08-14 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법
US14/453,953 US9894770B2 (en) 2013-08-14 2014-08-07 Embedded electronic component and method of manufacturing electronic component embedded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130096652A KR101497229B1 (ko) 2013-08-14 2013-08-14 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법

Publications (2)

Publication Number Publication Date
KR20150019591A KR20150019591A (ko) 2015-02-25
KR101497229B1 true KR101497229B1 (ko) 2015-02-27

Family

ID=52466673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130096652A KR101497229B1 (ko) 2013-08-14 2013-08-14 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법

Country Status (2)

Country Link
US (1) US9894770B2 (ko)
KR (1) KR101497229B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053501A (ko) * 1999-01-18 2000-08-25 모기 쥰이찌 반도체 장치
KR100832653B1 (ko) * 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법
KR20120000803A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 반도체 패키지 및 그 반도체 패키지 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027786A1 (fr) 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
US6803324B2 (en) * 2001-01-31 2004-10-12 Sony Corporation Semiconductor device and its manufacturing method
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
US8373073B2 (en) * 2009-05-29 2013-02-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053501A (ko) * 1999-01-18 2000-08-25 모기 쥰이찌 반도체 장치
KR100832653B1 (ko) * 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법
KR20120000803A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 반도체 패키지 및 그 반도체 패키지 제조방법

Also Published As

Publication number Publication date
KR20150019591A (ko) 2015-02-25
US20150049446A1 (en) 2015-02-19
US9894770B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
US9462697B2 (en) Electronic component embedded substrate and manufacturing method thereof
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US20130285232A1 (en) Semiconductor package module
US9350091B2 (en) Electrical connector and conductive terminal thereof
US20140167237A1 (en) Power module package
KR101580925B1 (ko) 칩온 보드 타입의 패키지
US20170127567A1 (en) Electronic device equipped with a heat sink
EP2863419B1 (en) Semiconductor device
US9025301B1 (en) Wire fence fingerprint sensor package and fabrication method
US8975735B2 (en) Redistribution board, electronic component and module
JP2012004505A5 (ko)
KR20110080859A (ko) 반도체 패키지의 제조 방법
JP6358664B2 (ja) 回路アッセンブリ
KR101497229B1 (ko) 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법
JP2000216203A (ja) Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置
JP6619058B2 (ja) 収容されたｉｃ構成要素
EP2613349A1 (en) Semiconductor package with improved thermal properties
KR20070014015A (ko) 반도체 장치
KR101942728B1 (ko) 어레이 기판 및 이를 이용한 전자 소자 모듈
JPH1187558A (ja) 外部接続端子付半導体素子
US10910330B2 (en) Pad structure and integrated circuit die using the same
KR102207274B1 (ko) 회로기판 및 회로기판 제조방법
US20100127401A1 (en) Semiconductor device
KR100731853B1 (ko) 접촉 센서 및 그 제조방법
JP5064938B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 6