CN107833891A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN107833891A
CN107833891A CN201710722884.5A CN201710722884A CN107833891A CN 107833891 A CN107833891 A CN 107833891A CN 201710722884 A CN201710722884 A CN 201710722884A CN 107833891 A CN107833891 A CN 107833891A
Authority
CN
China
Prior art keywords
substrate
memory cell
cell region
outer peripheral
peripheral areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710722884.5A
Other languages
English (en)
Other versions
CN107833891B (zh
Inventor
吴伟成
连瑞宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107833891A publication Critical patent/CN107833891A/zh
Application granted granted Critical
Publication of CN107833891B publication Critical patent/CN107833891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

在一种制造包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路的半导体器件的方法中，在存储单元区域和外围区域中的衬底上方形成掩模层。在外围区域上方形成抗蚀剂掩模。通过使用抗蚀剂掩模作为蚀刻掩模，图案化存储单元区域中的掩模层。在存储单元区域中蚀刻衬底。在蚀刻衬底之后，形成存储单元区域中的存储单元结构和用于逻辑电路的栅极结构。形成介电层以覆盖存储单元结构和栅极结构。在介电层上执行平坦化工艺。在平坦化操作期间平坦化存储单元结构的上部部分。本发明的实施例还涉及一种半导体器件。

Description

半导体器件及其制造方法
技术领域
本公开涉及半导体集成电路，更具体地涉及包括非易失性存储单元和外围器件的半导体器件及其制造工艺。
背景技术
随着半导体工业在追求更高的器件密度、更高的性能和更低的成本过程中已经进入纳米技术工艺节点，就光刻操作而言，控制下面的层的平坦度已经成为挑战。特别地，化学机械抛光操作对平坦化下面的层已经起到重要的作用。
发明内容
本发明的实施例提供了一种制造半导体器件的方法，所述半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路，所述方法包括：在所述存储单元区域和所述外围区域中的衬底上方形成掩模层；在所述外围区域上方形成抗蚀剂掩模；通过使用所述抗蚀剂掩模作为蚀刻掩模，在所述存储单元区域中图案化所述掩模层；蚀刻所述存储单元区域中的衬底；在蚀刻所述衬底之后，在所述存储单元区域中形成存储单元结构和形成用于所述逻辑电路的栅极结构；在所述存储单元结构和所述栅极结构上方形成介电层；以及在所述介电层上执行平坦化操作，其中，在所述平坦化操作期间，平坦化所述存储单元结构的上部部分。
本发明的实施例还提供了一种制造半导体器件的方法，所述半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路，所述方法包括：在所述存储单元区域和所述外围区域中的衬底上方形成掩模层；在所述外围区域上方形成抗蚀剂掩模；通过使用所述抗蚀剂掩模作为蚀刻掩模，在所述存储单元区域中图案化所述掩模层；蚀刻所述存储单元区域中的衬底；蚀刻所述存储单元区域中的衬底之后，通过热氧化形成氧化物层；去除所述氧化物层和所述掩模层。
本发明的实施例还提供了一种半导体器件，包括：非易失性存储器，形成在衬底的存储单元区域中；以及逻辑电路，形成在所述衬底的外围区域中，其中：与所述外围区域中的衬底的器件形成表面相比，所述存储单元区域中的衬底的器件形成表面位于更低的水平面处，通过其中所述衬底的表面的水平面改变的过渡表面连接所述存储单元区域中的衬底的器件形成表面和所述外围区域中的衬底的器件形成表面，和所述过渡表面的宽度在从1nm至500nm的范围内。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1A和图1B示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。
图2A至图2D示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。
图3A至图3D示出了根据本公开的另一实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。
图4A至图6C示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。
具体实施方式
应当理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简化和清楚，可以以不同的尺寸任意地绘制各个部件。
而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。另外，术语“由...制成”可以意为“包括”或者“由...组成”。
在本实施例中，半导体器件包括非易失性存储(NVM)单元和外围器件(例如，逻辑电路)。NVM单元一般要求其中诸如多晶硅层的多个层被堆叠的堆叠结构，而外围器件一般包括具有单一多晶硅层的场效应晶体管(FET)。由于结构的差异，当，例如，在NVM单元和外围器件上方形成层间介电(ILD)层时，在ILD层中的NVM单元面积和外围器件面积之间具有高度差。这样的高度差可能影响ILD层上的CMP的性能。
在本公开中，在制造NVM单元和外围器件之前，蚀刻NVM单元面积中的衬底以在NVM单元面积和外围器件面积之间制作一个“台阶”。如果不形成台阶，台阶高度相当于当ILD层形成时的高度差。另外，还应该注意，在台阶附近应该避免器件的放置。
图1A和图1B示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。应该理解，可以在由图1A和图1B示出的工艺之前、期间和之后提供附加操作，并且对于方法的附加的实施例，可以置换或消除以下所描述的一些操作。
如图1A所示，在衬底10上形成衬垫氧化物层20，并且在衬垫氧化物层20上还形成氮化物层30。通过光刻操作形成光刻胶图案40以覆盖外围区域PA。在一个实施例中，衬底10是硅，衬垫氧化物层20是热生长的氧化硅，以及氮化物层30是氮化硅。可以通过使用熔炉或化学汽相沉积(CVD)形成氧化硅和氮化硅。衬底10可以是SiGe、SiC或III-V族半导体。在一些实施例中，衬垫氧化物层20的厚度在从约5nm至大约20nm的范围内，并且氮化物层30的厚度在从约50nm至约100nm的范围内。
如图1B所示，通过使用抗蚀剂掩模40作为蚀刻掩模，衬垫氧化物层20和氮化物层30被蚀刻并且NVM单元面积CA中的衬底10也被蚀刻。
在一些实施例中，通过使用抗蚀剂掩模40作为蚀刻掩模蚀刻衬垫氧化物层20和氮化物层30，去除抗蚀剂掩模40，并且然后，通过使用图案化的衬垫氧化物层20和氮化物层30蚀刻衬底10。在其它实施例中，通过使用抗蚀剂掩模40作为蚀刻掩模，和衬垫氧化物层20和氮化物层30一起蚀刻衬底10。
图2A至图2D示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序方法的示例性截面图。图2A至图2D示出了单元面积CA和外围区域PA的边界线BL周围的边界区BR的放大图(见图1A和图1B)。应该理解，可以在由图3A至图3D示出的操作之前、期间和之后提供附加操作，并且对于方法的附加的实施例，可以置换或消除以下所描述的一些操作。
如图2A所示，通过使用图案化的衬垫氧化物层20和氮化物层30作为蚀刻掩模，衬底10被蚀刻至目标表面TSF以形成台阶。在一些实施例中，台阶的高度，即，原始表面(衬垫氧化物层20和衬底10之间的界面)SF和目标表面TSF之间的差在从约10nm至约100nm的范围内，并且在其它实施例中，这个差在从约20nm至约50nm的范围内。在该公开中，表面SF可以称为NVM单元面积CA中的器件形成表面并且目标表面TSF可以称为外围区域PA中的器件形成表面。如图2A所示，蚀刻可能损坏蚀刻的目标表面，从而在蚀刻的目标表面中或蚀刻的目标表面处造成损坏部分15。
如图2B所示，在蚀刻衬底10后，在蚀刻表面上形成氧化硅层50。通过诸如低压CVD和等离子体CVD的CVD形成氧化硅层50。在一些实施例中，氧化硅层50的厚度在从约0.5nm至约5nm的范围内，并且在其他实施例中，该厚度在从约1nm至约3nm的范围内。可以在氮化物层30上方形成氧化硅层50。
在特定的实施例中，氧化硅层50可以是诸如SiON层、SiOC层和SiOCN层的其它基于氧化硅的层。
在特定的实施例中，替代CVD，可以采用快速热氧化技术以稍微氧化单元面积CA中的蚀刻的表面。
随后地，如图2C所示，通过湿蚀刻去除氧化硅层50，从而去除损坏部分15，并且如图2D所示，还通过诸如干蚀刻或湿蚀刻的蚀刻操作去除衬垫氧化物层20和氮化物层30。
如图2D所示，其上形成NVM单元的单元面积CA中的表面TSF(单元面积中的器件形成表面)位于的水平面低于其上形成逻辑电路的外围区域PA中的表面SF(外围区域的器件形成表面)。在本公开中，在衬底的法线方向上限定“水平面”并且该水平面随着离衬底的距离增加变得更高。可以从衬底的背侧表面测量水平面。
如图2D所示，具有表面TSF的单元面积和具有表面SF的外围区域PA通过其中衬底的表面的水平面改变的过渡表面TR连接。在一些实施例中，过渡表面TR的宽度W1在从约0nm至约100nm的范围内，并且在其它实施例中，该宽度W1在从约1nm至约10nm的范围内。
图3A至图3D示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序方法的示例性截面图。图3A至图3D示出了边界区BR的放大图(见图1A和图1B)。应该理解，可以在由图3A至图3D示出的操作之前、期间和之后提供附加操作，并且对于方法的附加的实施例，可以置换或消除以下所描述的一些操作。
如图3A所示，通过使用图案化的衬垫氧化物层20和氮化物层30作为蚀刻掩模，衬底10被蚀刻至中间表面ISF以形成初始台阶。中间表面ISF位于原始表面SF和目标表面TSF之间的水平面处。在一些实施例中，初始台阶的高度，即，原始表面SF和中间表面ISF之间的差在从约5nm至约50nm的范围内，并且在其它实施例中，这个差在从约10nm至约30nm的范围内。如图3A所示，蚀刻可能损坏蚀刻的目标表面，从而在蚀刻的目标表面中或蚀刻的目标表面处造成损坏部分15。
如图3B所示，在蚀刻衬底10后，通过热氧化形成氧化硅层55。在一个实施例中，热氧化是使用蒸汽的湿氧化。调节氧化硅层55的厚度，以使氧化硅层55的底部基本上在目标表面处。在一些实施例中，氧化硅层55的厚度在从约5nm至约50nm的范围内，并且在其他实施例中，该厚度在从约10nm至约20nm的范围内。
如图3B所示，在氮化物层30下方形成鸟嘴56。在一些实施例中，氮化物层30下方的鸟嘴的宽度W2在约50nm至约500nm的范围内。
随后地，如图3C所示，通过湿蚀刻去除氧化硅层55，从而去除损坏部分15，并且如图3D所示，还通过合适的蚀刻操作去除衬垫氧化物层20、鸟嘴56和氮化物层30。
如图3D所示，其上形成NVM单元的单元面积CA中的表面TSF(单元面积中的器件形成表面)位于的水平面低于其上形成逻辑电路的外围区域PA中的表面SF(外围区域的器件形成表面)。
如图3D所示，具有表面TSF的单元面积和具有表面SF的外围区域PA通过其中衬底的表面的水平面改变的过渡表面TR'连接。在一些实施例中，过渡表面TR'的宽度W3在从约5nm至约500nm的范围内，并且在其它实施例中，该宽度W3在从约10nm至约250nm的范围内。
如图3D所示，过渡表面TR'可以包括两个表面，其中之一对应于鸟嘴并且另一个对应于图3A中示出的衬底蚀刻中的蚀刻的表面。在一些实施例中，对应于鸟嘴的表面宽于对应于蚀刻的表面的表面。在一个实施例中，对应于蚀刻的表面的表面的宽度在从约1nm至约100nm的范围内。
在“台阶”如图2D或图3D中示出的形成之后，制造单元面积CA中的NVM单元和外围区域PA中用于逻辑电路的栅极结构。
图4A至图6C示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。应该理解，可以在由图4A至图6C示出的工艺之前、期间和之后提供附加操作，并且对于方法的附加的实施例，可以置换或消除以下所描述的一些操作。操作/工艺的顺序可交换。
在美国第15/209,370号专利申请中可能描述了非易失性存储单元的制造操作，并且其全部内容结合于此作为参考。
在形成“台阶”之后，形成又称为浅沟槽隔离(STI)的隔离绝缘层400。为了形成隔离绝缘层400，在衬底10上形成包括氧化硅层和氮化硅层的掩模层，并且通过光刻和蚀刻操作图案化掩模层。然后，通过将图案化的掩模层用作蚀刻掩模，衬底10被沟槽蚀刻以形成沟槽。在一些实施例中，沟槽的深度在从约100nm至约1μm的范围内。
沟槽填充有绝缘(介电)材料，并且然后，执行诸如CMP或回蚀刻工艺的平坦化操作以去除绝缘材料层的上部部分，从而形成隔离层400。在俯视图中未被蚀刻的，并且被STI围绕或分离的衬底是有源区，在有源区上方形成晶体管或其它半导体器件。如图4A所示，可以通过隔离层400分离单元面积CA和外围区域PA。当然，在形成隔离层400之后，保持单元面积和外围区域之间的“台阶”。
如图4B所示，在形成隔离层400之后，在单元面积CA中形成NVM单元结构MC。
图5A至图5C示出了根据本公开的一个实施例示出的用于制造NVM单元结构MC的顺序工艺的示例性截面图。
在衬底上方形成第一多晶硅层并且通过合适的图案化操作图案化第一多晶硅层，从而形成浮置栅极图案(FG图案)102。在一些实施例中，FG图案102的宽度在从约80nm至约120nm的范围内，并且FG图案102的厚度在从约20nm至约70nm的范围内。
在形成FG图案102之后，在FG图案102上方形成第一绝缘层堆叠件104的堆叠层、第二多晶硅层106和第二绝缘层108。在一些实施例中，第一绝缘层堆叠件104包括氧化硅-氮化硅-氧化硅(ONO)结构，分别具有约30nm至50nm、约70nm至约90nm以及约30nm至50nm的厚度。在一些实施例中，第二多晶硅层106的厚度在从约45nm至约70nm的范围内。
在一些实施例中，第二绝缘层108是具有约50nm至约200nm的厚度的氮化硅。在特定实施例中，第二绝缘层具有堆叠结构，该堆叠结构包括具有约5nm至约10nm的厚度的氮化硅层、具有约50nm至约100nm的厚度的氧化硅层、以及具有约400nm至约1000nm的厚度的氮化硅层，在一些实施例中。可以通过CVD形成这些层。
如图5A所示，随后地，在一些实施例中，通过使用光刻和蚀刻操作图案化堆叠层，从而形成包括ONO层104、控制栅极(CG)106和氮化物帽108的栅极堆叠件结构。
另外，如图5A所示，在堆叠的栅极结构的两个主侧面上形成第一侧壁间隔件(CG间隔件)110。第一侧壁间隔件110是由，例如，SiN、SiO2、和SiON的一层或多层制成的，并且在一些实施例中，具有在从约10nm至约40nm的范围内的厚度。
另外，如图5B所示，在两个栅极结构之间形成氧化物层122，并且形成由氧化硅制成的第二侧壁间隔件(FG间隔件)124。第二侧壁间隔件124是由可以与第一侧壁间隔件110相同或不同的，例如，SiN、SiO2、和SiON的一层或多层制成的，并且在一些实施例中，具有在从约10nm至约40nm的范围内的厚度。
随后地，如图5C所示，形成字线132和擦除栅极线134。字线136和擦除栅极线134是由诸如掺杂多晶硅的导电材料制成的。在一些实施例中，字线132和擦除栅极线134的厚度在从约50nm至约140nm的范围内。另外，如图5C所示，在字线132的侧壁上形成第三侧壁间隔(WL间隔件)136。
回到图4B，在外围区域PA中，形成多晶硅层410和氮化硅层420。在一些实施例中，形成多晶硅层410的同时形成用于CG图案的第二多晶硅层106，并且在形成氮化硅层420的同时形成第二绝缘层108。在一些实施例中，当在单元面积CA中形成这样的多晶硅层和/或介电层时，在外围区域PA中形成一个或多个其它多晶硅层和/或介电层(氧化硅或氮化硅)。
如图4B所示，在形成NVM单元结构MC之后，在单元面积CA中的NVM单元结构MC上方和外围区域PA中的氮化硅层420上方形成覆盖层430。在一些实施例中，覆盖层430由多晶硅制成。在形成多晶硅覆盖层430之前，通过使用CVD，在单元面积CA中的NVM单元结构MC上方和外围区域PA中的氮化硅层420上方形成诸如氧化硅层的介电层。
在形成覆盖层430之后，去除外围区域PA中的覆盖层430并且去除外围区域PA中形成的所有层。然后，形成用于逻辑电路的FET的栅极绝缘层(未示出)并且形成用于FET的多晶硅层440。然后，执行图案化操作以形成用于FET的栅极图案。当然，在FET的形成期间，执行一个或多个离子注入操作和侧壁间隔件层形成。在一些实施例中，如图4C中所示，在边界区处保留包括一个或多个多晶硅层和/或一个或多个介电层的堆叠层425的一部分。
对于图6A，形成栅极结构450之后，去除单元面积CA中的覆盖层430，并且在单元面积CA和外围区域PA上方形成层间介电(ILD)层600。ILD层600包括通过CVD形成的诸如SiO2、SiN、SiOC、SiCN、SiOCN或SiON的基于硅的绝缘材料的一层或多层。在一些实施例中，ILD层600的厚度在从约300nm至约1000nm的范围内。
然后，如图6B所示，通过CMP平坦化ILD 600。如图6B所示，在通过CMP的平坦化操作中，还去除包括氮化物层108、侧壁间隔件110、124、字线132和擦除线134的存储单元结构MC的上部部分。
由于在制造单元面积中的存储单元结构和外围区域中的栅极结构之前形成台阶，通过CMP的平坦化操作变得比没有形成台阶的情况更容易。
如图6C所示，在平坦化操作之后，形成附加的ILD层并且形成接触结构620。
在此描述的各个实施例或实例提供若干优于现有技术的优点。
在比较例中，衬底不被蚀刻，但是被湿氧化直接地氧化。通过使用光刻胶图案来图案化衬垫氧化物上方形成的氮化物层，并且然后，通过使用湿氧化氧化单元面积，从而形成氧化物层(所谓的“LOCOS”)。在这样的情况中，在氮化物层下方还形成较大的鸟嘴。在氧化物层的湿蚀刻之后，去除氮化物层、衬垫氧化物层和鸟嘴。
在该实例中，由于下至目标表面形成“厚”氧化物层，所以鸟嘴的大小(宽度)变大。因此，过度表面的宽度还变大，例如，大于约500nm。
相反地，在图2A至图2D和图3A至图3D的实施例中，过度表面的宽度小于约500nm。因此，减小其中应该避免器件放置的单元面积CA和外围区域PA之间的边界区的面积是可能的，从而减小半导体器件的面积。与比较例相比，在一些实施例中，根据图2A至图2D和图3A至图3D的前述实施例的边界区的面积可以被减小约5％至约25％。
应该理解，本文不必讨论所有优点，没有特定优势是所有实施例或实例都必需的，并且其他实施例或实例可提供不同优点。
根据本公开的一个实施例，在一种用于制造半导体器件的方法中，半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路。在该方法中，在存储单元区域和外围区域中的衬底上方形成掩模层。在外围区域上方形成抗蚀剂掩模。通过使用抗蚀剂掩模作为蚀刻掩模，在存储单元区域中图案化掩模层。在存储单元区域中蚀刻衬底。在蚀刻衬底之后，在存储单元区域中形成存储单元结构并且形成用于逻辑电路的栅极结构。在存储单元结构和栅极结构上方形成介电层。在介电层上执行平坦化工艺。在平坦化操作期间平坦化存储单元结构的上部部分。
根据本公开的另一实施例，在一种用于制造半导体器件的方法中，半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路。在该方法中，在存储单元区域和外围区域中的衬底上方形成掩模层。在外围区域上方形成抗蚀剂掩模。通过使用抗蚀剂掩模作为蚀刻掩模，在存储单元区域中图案化掩模层。在存储单元区域中蚀刻衬底。蚀刻存储单元区域中的衬底之后，通过热氧化形成氧化物层。去除氧化物层和掩模层。
根据本公开的另一实施例，一种半导体器件包括在衬底的存储单元区域中形成的非易失性存储器和在衬底的外围区域中形成的逻辑电路。存储单元区域中的衬底的器件形成表面位于的水平面低于外围区域中的衬底的器件形成表面。通过其中衬底的表面的水平面改变的过渡表面连接存储单元区域中的衬底的器件形成表面和外围区域中的衬底的器件形成表面。过渡表面的宽度在从约1nm至约500nm的范围内。
本发明的实施例提供了一种制造半导体器件的方法，所述半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路，所述方法包括：在所述存储单元区域和所述外围区域中的衬底上方形成掩模层；在所述外围区域上方形成抗蚀剂掩模；通过使用所述抗蚀剂掩模作为蚀刻掩模，在所述存储单元区域中图案化所述掩模层；蚀刻所述存储单元区域中的衬底；在蚀刻所述衬底之后，在所述存储单元区域中形成存储单元结构和形成用于所述逻辑电路的栅极结构；在所述存储单元结构和所述栅极结构上方形成介电层；以及在所述介电层上执行平坦化操作，其中，在所述平坦化操作期间，平坦化所述存储单元结构的上部部分。
根据本发明的一个实施例，方法还包括：在蚀刻所述衬底之后并且在形成所述存储单元结构和形成所述栅极结构之前，在所述存储单元区域中的蚀刻的衬底上方形成氧化物层。
根据本发明的一个实施例，方法还包括：在形成所述存储单元结构和形成所述栅极结构之前，去除所述氧化物层。
根据本发明的一个实施例，其中，所述氧化物层的厚度在从0.5nm至5nm的范围内。
根据本发明的一个实施例，其中，通过化学汽相沉积形成所述氧化物层。
根据本发明的一个实施例，其中，在蚀刻所述衬底之后，与所述外围区域中的衬底的器件形成表面相比，所述存储单元区域中的衬底的器件形成表面位于沿着所述衬底的法线方向的更低的水平面处。
根据本发明的一个实施例，其中，在所述存储单元区域中的衬底的器件形成表面的水平面和所述外围区域中的衬底的器件形成表面的水平面的差值在从20nm至50nm的范围内。
根据本发明的一个实施例，其中，通过其中所述衬底的表面的水平面改变的过渡表面连接所述存储单元区域中的衬底的器件形成表面和所述外围区域中的衬底的器件形成表面。
根据本发明的一个实施例，其中，所述过渡表面的宽度在从1nm至100nm的范围内。
本发明的实施例还提供了一种制造半导体器件的方法，所述半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路，所述方法包括：在所述存储单元区域和所述外围区域中的衬底上方形成掩模层；在所述外围区域上方形成抗蚀剂掩模；通过使用所述抗蚀剂掩模作为蚀刻掩模，在所述存储单元区域中图案化所述掩模层；蚀刻所述存储单元区域中的衬底；蚀刻所述存储单元区域中的衬底之后，通过热氧化形成氧化物层；去除所述氧化物层和所述掩模层。
根据本发明的一个实施例，方法还包括：在去除所述氧化物层和所述掩模层之后：在所述存储单元区域中形成存储单元结构和形成用于所述逻辑电路的栅极结构；在所述存储单元结构和所述栅极结构上方形成介电层；以及在所述介电层上执行平坦化操作，其中，在所述平坦化操作期间，平坦化所述存储单元结构的上部部分。
根据本发明的一个实施例，其中，所述氧化物层的厚度在从5nm至30nm的范围内。
根据本发明的一个实施例，其中，所述热氧化是湿热氧化。
根据本发明的一个实施例，其中，在去除所述氧化物层和所述掩模层之后，与所述外围区域中的衬底的器件形成表面相比，所述存储单元区域中的衬底的器件形成表面位于沿着所述衬底的法线方向的更低的水平面处。
根据本发明的一个实施例，其中，在所述存储单元区域中的衬底的器件形成表面的水平面和所述外围区域中的衬底的器件形成表面的水平面的差值在从20nm至50nm的范围内。
根据本发明的一个实施例，其中，通过其中所述衬底的表面的水平面改变的过渡表面连接所述存储单元区域中的衬底的器件形成表面和所述外围区域中的衬底的器件形成表面。
根据本发明的一个实施例，其中，所述过渡表面的宽度在从50nm至500nm的范围内。
根据本发明的一个实施例，其中，在去除所述氧化物层和所述掩模层之后，在蚀刻所述存储单元区域中的衬底之后并且在形成所述氧化物层之前，在所述存储单元区域中的衬底的表面的水平面位于所述存储单元区域中的衬底的器件形成表面的水平面和所述外围区域中的衬底的器件形成表面的水平面之间。
根据本发明的一个实施例，其中，所述氧化物层在所述掩模层下方横向地延伸。
本发明的实施例还提供了一种半导体器件，包括：非易失性存储器，形成在衬底的存储单元区域中；以及逻辑电路，形成在所述衬底的外围区域中，其中：与所述外围区域中的衬底的器件形成表面相比，所述存储单元区域中的衬底的器件形成表面位于更低的水平面处，通过其中所述衬底的表面的水平面改变的过渡表面连接所述存储单元区域中的衬底的器件形成表面和所述外围区域中的衬底的器件形成表面，和所述过渡表面的宽度在从1nm至500nm的范围内。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的实施例。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种制造半导体器件的方法，所述半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路，所述方法包括：
在所述存储单元区域和所述外围区域中的衬底上方形成掩模层；
在所述外围区域上方形成抗蚀剂掩模；
通过使用所述抗蚀剂掩模作为蚀刻掩模，在所述存储单元区域中图案化所述掩模层；
蚀刻所述存储单元区域中的衬底；
在蚀刻所述衬底之后，在所述存储单元区域中形成存储单元结构和形成用于所述逻辑电路的栅极结构；
在所述存储单元结构和所述栅极结构上方形成介电层；以及
在所述介电层上执行平坦化操作，
其中，在所述平坦化操作期间，平坦化所述存储单元结构的上部部分。
2.根据权利要求1所述的方法，还包括：在蚀刻所述衬底之后并且在形成所述存储单元结构和形成所述栅极结构之前，在所述存储单元区域中的蚀刻的衬底上方形成氧化物层。
3.根据权利要求1所述的方法，还包括：在形成所述存储单元结构和形成所述栅极结构之前，去除所述氧化物层。
4.根据权利要求3所述的方法，其中，所述氧化物层的厚度在从0.5nm至5nm的范围内。
5.根据权利要求3所述的方法，其中，通过化学汽相沉积形成所述氧化物层。
6.根据权利要求1所述的方法，其中，在蚀刻所述衬底之后，与所述外围区域中的衬底的器件形成表面相比，所述存储单元区域中的衬底的器件形成表面位于沿着所述衬底的法线方向的更低的水平面处。
7.根据权利要求6所述的方法，其中，在所述存储单元区域中的衬底的器件形成表面的水平面和所述外围区域中的衬底的器件形成表面的水平面的差值在从20nm至50nm的范围内。
8.根据权利要求6所述的方法，其中，通过其中所述衬底的表面的水平面改变的过渡表面连接所述存储单元区域中的衬底的器件形成表面和所述外围区域中的衬底的器件形成表面。
9.一种制造半导体器件的方法，所述半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路，所述方法包括：
在所述存储单元区域和所述外围区域中的衬底上方形成掩模层；
在所述外围区域上方形成抗蚀剂掩模；
通过使用所述抗蚀剂掩模作为蚀刻掩模，在所述存储单元区域中图案化所述掩模层；
蚀刻所述存储单元区域中的衬底；
蚀刻所述存储单元区域中的衬底之后，通过热氧化形成氧化物层；
去除所述氧化物层和所述掩模层。
10.一种半导体器件，包括：
非易失性存储器，形成在衬底的存储单元区域中；以及
逻辑电路，形成在所述衬底的外围区域中，其中：
与所述外围区域中的衬底的器件形成表面相比，所述存储单元区域中的衬底的器件形成表面位于更低的水平面处，
通过其中所述衬底的表面的水平面改变的过渡表面连接所述存储单元区域中的衬底的器件形成表面和所述外围区域中的衬底的器件形成表面，和
所述过渡表面的宽度在从1nm至500nm的范围内。
CN201710722884.5A 2016-09-16 2017-08-22 半导体器件及其制造方法 Active CN107833891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/267,954 2016-09-16
US15/267,954 US10032786B2 (en) 2016-09-16 2016-09-16 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN107833891A true CN107833891A (zh) 2018-03-23
CN107833891B CN107833891B (zh) 2022-01-07

Family

ID=61302315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710722884.5A Active CN107833891B (zh) 2016-09-16 2017-08-22 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US10032786B2 (zh)
KR (1) KR101920536B1 (zh)
CN (1) CN107833891B (zh)
DE (1) DE102016118062B4 (zh)
TW (1) TWI630705B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649028A (zh) * 2018-06-26 2020-01-03 台湾积体电路制造股份有限公司 改进填充窗口的方法、集成电路及其形成方法
CN110838494A (zh) * 2018-08-15 2020-02-25 台湾积体电路制造股份有限公司 嵌入式存储器的单元边界结构、集成电路及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504912B2 (en) * 2017-07-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Seal method to integrate non-volatile memory (NVM) into logic or bipolar CMOS DMOS (BCD) technology
US10763270B2 (en) 2018-04-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an integrated circuit and an integrated circuit
US10784270B2 (en) * 2018-06-26 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve fill-in window for embedded memory
US10861553B2 (en) * 2018-09-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Device-region layout for embedded flash
KR20200076054A (ko) * 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102212751B1 (ko) 2019-07-26 2021-02-04 주식회사 키 파운드리 비휘발성 메모리 소자 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730553B2 (en) * 2001-08-30 2004-05-04 Micron Technology, Inc. Methods for making semiconductor structures having high-speed areas and high-density areas
CN1518089A (zh) * 2003-01-16 2004-08-04 ���ǵ�����ʽ���� 具有多栅极绝缘层的半导体装置及其制造方法
CN101047170A (zh) * 2006-03-29 2007-10-03 株式会社东芝 半导体装置及其制造方法
US20070241386A1 (en) * 2006-04-13 2007-10-18 Shih Wei Wang Method for reducing topography of non-volatile memory and resulting memory cells
US20150263010A1 (en) * 2014-03-14 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Si RECESS METHOD IN HKMG REPLACEMENT GATE TECHNOLOGY
US20160020219A1 (en) * 2014-07-16 2016-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Recess technique to embed flash memory in soi technology

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397176B1 (ko) 2001-07-26 2003-09-06 삼성전자주식회사 불휘발성 메모리 장치의 평탄화 방법
US6403425B1 (en) * 2001-11-27 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Dual gate oxide process with reduced thermal distribution of thin-gate channel implant profiles due to thick-gate oxide
TWI252565B (en) * 2002-06-24 2006-04-01 Hitachi Ltd Semiconductor device and manufacturing method thereof
US20040135198A1 (en) * 2002-07-23 2004-07-15 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same, nonvolatile semiconductor memory and method of fabricating the same, and electronic apparatus including nonvolatile semiconductor memory
US7208369B2 (en) * 2003-09-15 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Dual poly layer and method of manufacture
US7888729B2 (en) 2008-08-26 2011-02-15 International Business Machines Corporation Flash memory gate structure for widened lithography window
US9425206B2 (en) * 2014-12-23 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Boundary scheme for embedded poly-SiON CMOS or NVM in HKMG CMOS technology
US9793280B2 (en) 2015-03-04 2017-10-17 Silicon Storage Technology, Inc. Integration of split gate flash memory array and logic devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730553B2 (en) * 2001-08-30 2004-05-04 Micron Technology, Inc. Methods for making semiconductor structures having high-speed areas and high-density areas
CN1518089A (zh) * 2003-01-16 2004-08-04 ���ǵ�����ʽ���� 具有多栅极绝缘层的半导体装置及其制造方法
CN101047170A (zh) * 2006-03-29 2007-10-03 株式会社东芝 半导体装置及其制造方法
US20070241386A1 (en) * 2006-04-13 2007-10-18 Shih Wei Wang Method for reducing topography of non-volatile memory and resulting memory cells
US20150263010A1 (en) * 2014-03-14 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Si RECESS METHOD IN HKMG REPLACEMENT GATE TECHNOLOGY
US20160020219A1 (en) * 2014-07-16 2016-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Recess technique to embed flash memory in soi technology

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649028A (zh) * 2018-06-26 2020-01-03 台湾积体电路制造股份有限公司 改进填充窗口的方法、集成电路及其形成方法
CN110649028B (zh) * 2018-06-26 2022-03-04 台湾积体电路制造股份有限公司 改进填充窗口的方法、集成电路及其形成方法
CN110838494A (zh) * 2018-08-15 2020-02-25 台湾积体电路制造股份有限公司 嵌入式存储器的单元边界结构、集成电路及其形成方法
CN110838494B (zh) * 2018-08-15 2023-02-07 台湾积体电路制造股份有限公司 嵌入式存储器的单元边界结构、集成电路及其形成方法

Also Published As

Publication number Publication date
US20180083019A1 (en) 2018-03-22
US10032786B2 (en) 2018-07-24
DE102016118062B4 (de) 2020-06-18
CN107833891B (zh) 2022-01-07
TW201813056A (zh) 2018-04-01
US20180277553A1 (en) 2018-09-27
US10381358B2 (en) 2019-08-13
KR20180030739A (ko) 2018-03-26
DE102016118062A1 (de) 2018-03-22
KR101920536B1 (ko) 2018-11-20
TWI630705B (zh) 2018-07-21

Similar Documents

Publication Publication Date Title
CN107833891A (zh) 半导体器件及其制造方法
CN105097704B (zh) 闪存器件及其形成方法
KR101769196B1 (ko) 공정 데미지 최소화를 위한 자가 정렬된 자기저항 랜덤 액세스 메모리（ｍｒａｍ）구조물
CN108122918A (zh) 半导体器件及其制造方法
CN112542542B (zh) 集成芯片及其形成方法
KR102112114B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI781406B (zh) 記憶體裝置、磁性穿隧接面記憶體裝置及其形成方法
KR102081400B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI665784B (zh) 半導體裝置及其製造方法
US11812608B2 (en) Semiconductor device and manufacturing method thereof
US20150162438A1 (en) Memory device employing an inverted u-shaped floating gate
KR20150096183A (ko) 반도체 소자 및 그 제조 방법
TW201926440A (zh) 在半導體裝置中的接墊結構及其製造方法
TWI643315B (zh) 半導體結構及其製造方法
CN107808882A (zh) 半导体集成电路结构及其制作方法
CN112635659B (zh) 半导体结构及其形成方法
CN109216364A (zh) 半导体器件及其制造方法
KR20080081581A (ko) 비휘발성 메모리 소자의 제조 방법
CN104752358B (zh) 闪存器件及其形成方法
TWI508232B (zh) 非揮發性記憶胞及其造方法
KR101843467B1 (ko) 반도체 장치 및 그의 제조 방법
CN111435658A (zh) 形成介电层的方法
CN105789208B (zh) 存储元件及其制造方法
CN108110006B (zh) 半导体器件及其制作方法、电子装置
CN112670313A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant