TWI452673B - 電子裝置及其製造方法 - Google Patents

Description

電子裝置及其製造方法

本發明係有關於一種電子裝置，特別有關於一種電感及/或電容之被動元件及其製造方法

一般而言，在晶片的主動元件周遭會設置一些被動元件，例如電阻器、電容器或電感器等，以儲存或釋放電路中的電能來調節電流的穩定性。電容器係由兩個電極以及兩個電極之間的介電層所組成，而電感器則通常為螺旋狀的電感器。

傳統的電容器與電感器也可以在晶片封裝的印刷電路板(PCB)上製作，其通常使用高分子作為電容器之介電層材料，使得電容器達到較高的品質因數，然而其電容值密度卻因此而降低。雖然可以使用高介電常數(highK)的高分子作為介電層材料來提高電容值密度，但是高介電常數的高分子材料成本較高，而且在製程上的操作較不容易。

因此，業界亟需一種具有新穎結構的電子裝置，以達到較高的電容值密度及/或較高的品質因數。

本發明之一實施例係提供一種電子裝置，其包括：玻璃基底；圖案化半導體基底，具有至少一開口，設置於玻璃基底上；及至少一被動元件，具有第一導電層及第二導電層，其中第一導電層係位於圖案化半導體基底與玻璃基底之間。

此外，本發明之另一實施例又提供一種電子裝置的製造方法，包括：提供半導體基底，具有被動元件區；形成介電層於半導體基底上；形成複數個下層開口於介電層內；形成第一導電層於介電層上及該些下層開口內；提供玻璃基底，將半導體基底與玻璃基底接合，使得介電層及第一導電層介於玻璃基底與半導體基底之間。

在本發明之另一實施例中，上述電子裝置的製造方法可更包括：形成複數個上層開口於半導體基底的被動元件區內，暴露出介電層，及/或該些下層開口內的第一導電層；形成第一保護層於半導體基底上，以及該些上層開口之側壁上；及形成第二導電層於第一保護層上及該些上層開口內，以與介電層及/或第一導電層接觸。

為了讓本發明之上述目的、特徵、及優點能更明顯易懂，以下配合所附圖式，作詳細說明如下：

本實施例提供一種利用半導體基底及玻璃基底製作被動元件的電子裝置及其製造方法，其可單獨製作電感或是單獨形成金屬-絕緣-金屬(metal-insulator-metal，簡稱MIM)電容器，本實施例也可製作含有此電容器的電感-電容整合型被動元件(inductor-capacitor integrated passive device，簡稱L-C IPD)，因此以下實施例係為方便說明起見而同時顯示電感區和電容區，但其並不以同時製作為限。本實施例之結構可具有較高的電容值密度或較高的品質因數。而本實施例之電容器或電感器可利用矽晶圓和玻璃載體進行製作，因此可降低製造成本。

請參閱第2圖，其係顯示依據本發明一實施例之被動元件的剖面示意圖。在一實施例中，電感器的平面示意圖如第1圖所示，其為螺旋狀的電感器，此螺旋狀可以是如第1圖所示之方形螺旋狀，也可以是圓形螺旋狀。沿著第1圖中的剖面線2-2’之電感器的剖面示意圖如第2圖中的電感區100B所示，但是第2圖中的電感區100B僅繪出電感器中的第一導電層104b及第二導電層112c。

如第2圖所示，本實施例之電子裝置係揭露一玻璃基底100，及一圖案化半導體基底108，例如是矽基底。其中圖案化半導體基底108具有至少一上層開口，例如較大尺寸的開口124及較小尺寸的開口122，設置於玻璃基底上。至少一被動元件，如電容200A及/或電感200B，其組成包括第一導電層104a、104b及第二導電層112a、112c，其中第一導電層104a、104b係位於半導體基底108與玻璃基底100之間。另配合被動元件的結構設計，第二導電層112a、112c可位於上層開口124和122內。

請再參閱第2圖，此被動元件於電感元件區100B內包括一電感200B，其中第一導電層104b與第二導電層112c係電性連接。此外，此被動元件於電容元件區100A內包括一電容200A，其包括一介電層106a，位於半導體基底108與玻璃基底100之間，且與第一導電層104a及第二導電層112a形成三明治結構。

換言之，在電容-電感整合型結構的例子中，被動元件同時包括電容200A及電感200B，且半導體基底108包括一對應電容200A之第一開口124及一對應電感200B之第二開口122，其中第二導電層112a、112c係分別位於第一開口124及第二開口122內。此時，第二導電層112c於對應電感之第二開口122內係與第一導電層104b電性連接。相對而言，電容則包括一介電層106a，其位於半導體基底108與玻璃基底100之間。而第二導電層112a於對應電容之第一開口124內係與第一導電層104a及介電層106a形成三明治結構。

在一實施例中，第二開口122小於第一開口124，其中第二導電層112a及112c則可順應性形成於對應電容及電感之第二開口124、122內。其中由於介電層106a為一平坦化層，因此電容及電感之第一導電層104a、104b可共平面，且電容及電感之第二導電層112a、112c亦可同時共平面。而半導體基底及玻璃基底之接合則可藉助於黏著層102，例如環氧樹脂等。

此外，為了隔離第二導電層112a、112c與半導體基底108，本實施例更包括形成第一保護層110，以順應性覆蓋半導體基底。而在完成第二導電層112a、112c之製作後，可再覆蓋一平坦化的第二保護層114，以覆蓋第二導電層112a、112c與第一保護層110。上述第一和第二保護層的材料可選擇一感光性絕緣材料，例如光阻。

請參閱第3圖，本實施例之電子裝置與上述結構之差異在於，亦可選擇使第二導電層112c填滿對應電感之第二開口122內。

此外，於電容區中由於第一導電層104a係作為電容下電極層，因此可另形成一上層開口126，並於上層開口126內形成連通電容下電極層至外部的導電層112b。

詳而言之，在本例中，玻璃基底100具有電容區100A及/或電感區100B，在玻璃基底100上方具有圖案化半導體基底108，圖案化半導體基底108具有下表面108a及上表面108b，於下表面108a上具有介電層106a，介電層106a的材料可以是氧化矽、氮化矽、氮氧化矽或前述之組合，其可以利用熱氧化法或化學氣相沈積法形成，介電層106a的厚度可約為500至1000。

在介電層106a中具有複數個開口120a及/或開口120b，第一導電層104a、104b形成於介電層106a上及介電層106a的開口120a、120b內，因此第一導電層104a、104b係位於半導體基底108與玻璃基底100之間。另可選擇使用黏著層102，其係用以接合半導體基底108和玻璃基底100，黏著層102的材料例如為環氧樹脂(epoxy resin)等黏著材料。

在半導體基底108的上表面108b上形成有至少一開口，例如開口122，位於電感區100B內，這些開口122貫穿半導體基底108，暴露出開口120b內的第一導電層104b。另外，亦可在半導體基底108的上表面108b上形成開口124，其位於電容區100A內，暴露出介電層106a。而在一實施例中，可另形成開口126，以暴露出位於開口120a內的第一導電層104a。第二導電層112a、112b、112c和半導體基底108之間可由保護層110隔離，例如在半導體基底108的第二表面108b上，以及開口122、124和126的側壁上覆蓋有第一保護層110；接著，第二導電層112a、112b、112c形成於第一保護層110上，以及開口122、124和126的側壁和底部上。然後，第二保護層114形成於第二導電層112a、112b、112c和第一保護層110上，且暴露出部分的第二導電層112a、112b、112c。在電容區100A的第一導電層104a、介電層106a以及第二導電層112a構成一電容器的三明治結構；而在電感區100B所構成的電感器，其第一導電層104b則形成如第1圖所示之電感繞線區，其兩端點則藉由第二導電層112c電性連接至外部電路，其中在一實施例中，電容器與電感器可經由串聯或並聯形成電感-電容整合型被動元件。此外，電容器與電感器的第一導電層和第二導電層係分別位於同一平面中，因此可以充分達成扁平化的電子裝置需求。

第一導電層104和第二導電層112的材料可以是低阻值(low resistance)的金屬層，例如金、銀或銅等金屬，其可以利用電鍍或沈積的方式形成，然後再利用微影蝕刻的方式圖案化，形成第一導電層104和第二導電層112的圖案。

第一保護層110和第二保護層114的材料可以是感光性的絕緣材料，例如感光型之有機高分子材料，其成分可包含但不限於聚醯亞胺樹脂(polyimide;PI)、苯環丁烯(butylcyclobutene;BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(accrylates)等，且此感光型之有機高分子材料可以是利用塗佈方式，例如旋轉塗佈(spin coating)、噴塗(spray coating)或淋幕塗佈(curtain coating)，或者是其它適合之沈積方式形成，然後再利用曝光顯影的方式圖案化，形成第一保護層110和第二保護層114的圖案。

接著，請參閱第4A至4K圖，其係顯示依據本發明之一實施例，具有被動元件之電子裝置製造方法的剖面示意圖。請參閱第4A圖，首先提供一半導體基底108，例如為矽晶圓，其次為形成介電層106，例如以熱氧化法在半導體基底108的表面上形成平坦化的氧化矽106a、106b，或者也可以利用化學氣相沈積法在半導體基底108的表面上形成氮化矽或氮氧化矽之介電層106。接著，如第4B圖所示，以微影蝕刻方式在介電層106a中形成至少一下層開口120，例如是位於電容區的開口120a，及/或位於電感區的開口120b。

然後，如第4C圖所示，形成第一導電層104於介電層106a上及下層開口120內，例如以電鍍或沈積方式形成金屬層(未繪出)於介電層106a上以及開口120內，金屬層例如為銅，其厚度可約為10μm，可先利用沈積法形成銅電鍍的種子層(seed layer)，然後再鍍上銅金屬層，接著，以微影蝕刻方式將金屬層圖案化，形成圖案化的第一導電層104a於電容區的開口120a內及介電層106a上，及/或形成圖案化的第一導電層104b於電感區的開口120b內。

參閱第4D圖，提供一玻璃基底100，其厚度約為400μm。接著在一實施例中，可利用一黏著層102將半導體基底108與玻璃基底100接合在一起，使得第一導電層104介於玻璃基底100與半導體基底108之間。接著，如第4E圖所示，可選擇反轉玻璃基底100並以之作為載體，對半導體基底108進行薄化製程，薄化製程可採用研磨或蝕刻等方式，半導體基底108減薄的厚度可約為數十μm，此時於半導體基底108背面的介電層106b也一併被除去。

參閱第4F圖，在半導體基底108中形成至少一上層開口，例如以微影蝕刻方式在半導體基底108的上表面108b形成對應電容區100A的開口124、126及/或對應電感區100B的開口122，上述開口係貫穿半導體基底108，其中在電感區100B的開口122暴露出第一導電層104b，在電容區100A的開口124暴露出介電層106a，在電容區100A的開口126則暴露出第一導電層104a。

參閱第4G圖，於半導體基底上覆蓋一層保護層，例如以塗佈方式將第一保護層的材料110，例如感光型之有機高分子材料聚醯亞胺樹脂(PI)塗佈於半導體基底108的表面上，以及開口122、124和126中，其厚度可約為5μm。接著，提供一光罩130，具有光罩圖案132，經過曝光及顯影製程後，第一保護層的材料110對應至光罩圖案132的部分如開口122、124、126內會被去除，形成圖案化的第一保護層110，如第4H圖所示，其中第一保護層110係順應性地覆蓋於半導體基底108的表面上，以及開口122、124和126的側壁上，而位於開口122、124和126之底部上的第一保護層的材料110則被去除。

接著，參閱第4I圖，形成第二導電層112於開口124、126及/或開口122內。例如以電鍍或沈積方式順應性地形成金屬層(未繪出)於第一保護層110的表面上，以及開口122、124和126內，覆蓋開口122和124的側壁及底部，其中，由於開口126最小，因此導電層112b可直接填滿開口126，此開口係對應電容區中作為下電極層的導電層104a。此外，開口122小於開口124，導電層112c可選擇順應性形成於對應電感區的開口122或直接填滿此開口122。另為使電容元件獲得較大的表面積，可選擇具有大面積的開口124，因此導電層112a可順應性形成於對應電容區的開口122內，並與介電層106a、導電層104a構成三明治結構。金屬層例如為銅，其厚度可約為10μm，同樣地，可先利用沈積法形成銅電鍍的種子層(seed layer)，然後再鍍上銅金屬層，接著，以微影蝕刻方式將金屬層圖案化，形成圖案化的第二導電層112。

參閱第4J圖，於第二導電層112及第一保護層110上覆蓋第二保護層114。例如可以塗佈方式將第二保護層的材料114，例如感光型之有機高分子材料聚醯亞胺樹脂(PI)塗佈於第二導電層112和第一保護層110上，且填滿開口122及/或開口124，其厚度可約為15μm。接著，提供一光罩140，具有光罩圖案142，經過曝光及顯影製程後，第二保護層的材料114對應至光罩圖案142的部分會被去除，形成平坦化的第二保護層114，其暴露出部分的第二導電層112a、112b及/或112c，以在後續形成電容上、下電極層及/或電感的對外電性連接路徑，如第4K圖所示。

接著，將第二保護層114與一暫時的載體(temporary carrier)(未繪出)接合，例如使用紫外光薄膜膠帶(UV Tape)貼合於第二保護層114上，然後對玻璃基底100進行薄化製程，薄化製程可採用研磨或蝕刻等方式，玻璃基底100的厚度可由約400μm減薄至約200μm，然後將暫時的載體去除，接著進行晶圓切割，以分離出各個電子裝置。

其中第3圖與第4K圖所示之電子裝置，兩者之差異係在於導電層112c是否填滿對應電感區之開口122。

依據本發明之一實施例，可在玻璃基底與半導體基底之間形成被動元件之導電層及/或介電層，如此可提高電容值密度或品質因數。而在另一實施例中，如電容-電感整合型元件，其第一導電層可同時作為電容和電感的下電極層且位於同一平面中；第二導電層則亦可選擇藉著於上層開口中形成電容和電感的上電極層而位於同一平面中。因此藉由上述導電層的共平面設計，可使電容和電感趨於扁平化。此外，由於可在高阻值的玻璃基底上形成電容器及/或電感器，因此可提高電容器與電感器之電容值密度與品質因數，其中電容值密度可達到約0.89nF/m² 以上，品質因數則可達到約60以上。以電感器為例，其結構可為兩圈半的方形螺旋狀電感器，其螺旋狀區域約為0.6*0.5mm，電極層104b的寬度約為20μm，電極層的間距約為20μm，所得到的電感值在2.4GHz約為2.3nH，品質因數在2.4GHz約為31，最大品質因數在4GHz約為36。在另一實施例中，電感器結構可為兩圈半的圓形螺旋狀電感器，其螺旋狀區域約為0.6*0.5mm，電極層的寬度約為20μm，電極層的間距約為20μm，所得到的電感值在2.4GHz約為2.2nH，品質因數在2.4GHz約為34，最大品質因數在6GHz約為40。

雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。

100．．．玻璃基底

100A．．．電容區

100B．．．電感區

102．．．黏著層

104、104a、104b．．．第一導電層

106、106a、106b．．．介電層

108．．．半導體基底

108a．．．半導體基底之第一表面

108b．．．半導體基底之第二表面

110．．．第一保護層

112、112a、112b、112c．．．第二導電層

114．．．第二保護層

120、120a、120b．．．下層開口

122、124、126．．．上層開口

130、140．．．光罩

132、142．．．光罩圖案

200A．．．電容器

200B．．．電感器

第1圖係顯示依據本發明一實施例之電感器的平面示意圖。

第2圖係顯示依據本發明一實施例之電感-電容整合型被動元件的剖面示意圖。

第3圖係顯示依據本發明另一實施例之電感-電容整合型被動元件的剖面示意圖。

第4A-4K圖係顯示依據本發明之一實施例，電感-電容整合型被動元件之製造方法的剖面示意圖。

100．．．玻璃基底

100A．．．電容區

100B．．．電感區

102．．．黏著層

104a、104b．．．第一導電層

106a．．．介電層

108．．．半導體基底

108a．．．半導體基底之第一表面

108b．．．半導體基底之第二表面

110．．．第一保護層

112a、112b、112c．．．第二導電層

114．．．第二保護層

120a、120b．．．下層開口

122、124、126．．．上層開口

200A．．．電容器

200B．．．電感器

Claims (28)

1. 一種電子裝置，包括：一玻璃基底；一圖案化半導體基底，具有至少一開口，設置於該玻璃基底上；至少一被動元件，具有一第一導電層及一第二導電層，其中該第一導電層係位於該圖案化半導體基底與該玻璃基底之間，該第二導電層係位於該圖案化半導體基底的該開口內，並且該第二導電層完全地橫越該開口的底部；以及一介電層，具有一開口，設置於該圖案化半導體基底鄰近該玻璃基底的一表面上，其中該第一導電層延伸至該介電層鄰近該玻璃基底的一表面的至少一部份上，並且該第一導電層填充至該介電層的該開口中，使得該第一導電層接觸位於該圖案化半導體基底的該開口底部的該第二導電層。
2. 如申請專利範圍第1項所述之電子裝置，其中該被動元件為一電感，該第一導電層與該第二導電層係電性連接。
3. 如申請專利範圍第1項所述之電子裝置，其中該被動元件為一電容，包括該介電層，該介電層位於該圖案化半導體基底與該玻璃基底之間，且與該第一導電層及該第二導電層形成三明治結構。
4. 如申請專利範圍第1項所述之電子裝置，其中該至少一被動元件包括一電容及一電感，且該圖案化半導體 基底包括一對應該電容之第一開口及一對應該電感之第二開口，其中該第二導電層係位於該第一開口及該第二開口內。
5. 如申請專利範圍第4項所述之電子裝置，其中該第二導電層於對應該電感之該第二開口內係與該第一導電層電性連接。
6. 如申請專利範圍第4項所述之電子裝置，其中該電容包括該介電層，該介電層位於該圖案化半導體基底與該玻璃基底之間。
7. 如申請專利範圍第6項所述之電子裝置，其中該第二導電層於對應該電容之該第一開口內係與該第一導電層及該介電層形成三明治結構。
8. 如申請專利範圍第4項所述之電子裝置，其中該第二開口小於該第一開口。
9. 如申請專利範圍第4項所述之電子裝置，其中該第二導電層係填滿或順應性形成於該第二開口內。
10. 如申請專利範圍第4項所述之電子裝置，其中該第二導電層係順應性形成於對應該電容之該第一開口內。
11. 如申請專利範圍第6項所述之電子裝置，其中該介電層為一平坦化層。
12. 如申請專利範圍第4項所述之電子裝置，其中該電容及電感之該第一導電層係共平面，且該電容及電感之該第二導電層係共平面。
13. 如申請專利範圍第1項所述之電子裝置，更包括 一黏著層以接合該圖案化半導體基底及該玻璃基底。
14. 如申請專利範圍第1項所述之電子裝置，其更包括一第一保護層，以隔離該第二導電層與該圖案化半導體基底。
15. 如申請專利範圍第14項所述之電子裝置，其更包括一第二保護層，以覆蓋該第二導電層與該第一保護層。
16. 如申請專利範圍第14項所述之電子裝置，其中該第一保護層係順應性覆蓋該圖案化半導體基底。
17. 如申請專利範圍第15項所述之電子裝置，其中該第二保護層為一平坦化層。
18. 如申請專利範圍第15項所述之電子裝置，其中該第一和該第二保護層的材料包括一感光性絕緣材料。
19. 一種電子裝置的製造方法，包括：提供一半導體基底，具有一被動元件區；形成一介電層於該半導體基底上；形成複數個下層開口於該介電層內；形成一第一導電層於該介電層上及該些下層開口內；提供一玻璃基底，將該半導體基底與該玻璃基底接合，使得該介電層及該第一導電層介於該玻璃基底與該半導體基底之間；圖案化該半導體基底，形成複數個上層開口於該半導體基底的該被動元件區內；以及形成一第二導電層於該些上層開口中，並且該第二導電層完全地橫越該些上層開口的底部， 其中該第一導電層延伸至該介電層鄰近該玻璃基底的一表面的至少一部份上，並且該第一導電層填充至該介電層的該些下層開口中，使得該第一導電層接觸位於該些上層開口底部的該第二導電層。
20. 如申請專利範圍第19項所述之電子裝置的製造方法，更包括：形成一第一保護層於該圖案化半導體基底上，以及該些上層開口之側壁上，其中該些上層開口暴露出該介電層，及/或該些下層開口內的該第一導電層，該第二導電層形成於該第一保護層上，並且該第二導電層與該介電層接觸。
21. 如申請專利範圍第20項所述之電子裝置的製造方法，其中該被動元件為一電感，該第一導電層與該第二導電層係電性連接。
22. 如申請專利範圍第21項所述之電子裝置的製造方法，其中該第二導電層係填滿該上層開口或順應性形成於該上層開口內。
23. 如申請專利範圍第20項所述之電子裝置的製造方法，其中該被動元件為一電容，其中該介電層、第一導電層及第二導電層係形成三明治結構。
24. 如申請專利範圍第23項所述之電子裝置的製造方法，其中該第二導電層係順應性形成於該上層開口內。
25. 如申請專利範圍第20項所述之電子裝置的製造方法，其中於該半導體基底與該玻璃基底接合的步驟之後，更包括將該半導體基底薄化。
26. 如申請專利範圍第20項所述之電子裝置的製造方法，其更包括形成一平坦化第二保護層於該第二導電層上，且填滿該些上層開口。
27. 如申請專利範圍第26項所述之電子裝置的製造方法，其中於該第二保護層形成之後，更包括將該玻璃基底薄化。
28. 如申請專利範圍第26項所述之電子裝置的製造方法，其中該第一和該第二保護層的材料包括一感光性絕緣材料。