TWI495038B - 半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法 - Google Patents

半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法 Download PDF

Info

Publication number
TWI495038B
TWI495038B TW099114340A TW99114340A TWI495038B TW I495038 B TWI495038 B TW I495038B TW 099114340 A TW099114340 A TW 099114340A TW 99114340 A TW99114340 A TW 99114340A TW I495038 B TWI495038 B TW I495038B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
conductive
insulating layer
insulating
Prior art date
Application number
TW099114340A
Other languages
English (en)
Other versions
TW201101421A (en
Inventor
Yaojian Lin
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201101421A publication Critical patent/TW201101421A/zh
Application granted granted Critical
Publication of TWI495038B publication Critical patent/TWI495038B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法
本發明大體上關於半導體元件，且更特別地，關於一種半導體元件以及使用一平滑導電層和底側導電層形成整合被動元件結構及用於支撐主體材料之封裝之方法。
半導體元件常見於現代電子產品中。半導體元件在電性構件之數量及密度上有所變化。分立式半導體元件大體上包含某類型電性構件，例如，發光二極體(LED)、小訊號電晶體、電阻器、電容器、電感器及功率式金氧半導體場效電晶體(MOSFET)。整合式半導體元件典型地包含成千上萬個電性構件。整合式半導體元件範例包含微控制器、微處理機、電荷耦合元件(CCD)、太陽能蓄電池及數位微型反射鏡元件(DMD)。
半導體元件執行廣泛功能，例如，高速計算、傳輸並接收電磁波訊號、控制電子元件、轉換光線成為電力及產生電視顯示器之視覺投影。半導體元件見於娛樂、通訊、電力轉換、網路、電腦及消費產品領域中。半導體元件也見於軍事應用、航空、汽車、工業控制及辦公設備中。
半導體元件利用半導體材料之電特性。半導體材料之原子結構讓它的導電性可受到施加電場或透過摻雜製程來操控。摻雜技術將雜質引入該半導體材料內以操控該半導體元件之導電性。
一半導體元件包含主動及被動電性結構。包含二極體及場效電晶體之主動結構控制電流流動。藉由改變摻雜位準及施加電場或基極電流，該電晶體不是增加就是限制該電流流動。包含電阻器、電容器及電感器之被動結構在執行各種電性功能所需電壓與電流間產生某種關係。該些被動及主動結構被電性連接以執行高速計算和其它有用功能。
半導體元件大體上使用二複合製程，也就是前端製程和後端製程來製造之，每一個製程可能涉及數百個步驟。前端製程涉及在一半導體晶圓表面上形成複數個晶粒。每一個晶粒典型地為一模一樣且內含電性連接之主動及被動構件所形成之電路。後端製程涉及單粒化來自該已完成晶圓之個別晶粒並構裝該晶粒以提供結構支撐及環境隔離。
半導體製程之一目標為製造較小的半導體元件。較小的元件典型地消耗較少電力、具有較高執行效率且可更有效率地被製造。此外，較小的半導體元件具有一較小佔用空間，其可期待提供較小的終端產品。一較小晶粒尺寸可經由改善該前端製程以產生內含較小、較高密度主動和被動構件之晶粒而得。後端製程可經由改善電性連接和構裝材料而產生具有一較小佔用空間之半導體元件構裝。
半導體製程之另一目標為製造較高執行效率之半導體元件。元件執行效率之增加可經由形成能夠較高速操作之主動構件而達成。在例如射頻(RF)無線通訊之高頻應用中，整合被動元件(IPD)常常含於該半導體元件內。整合被動元件範例包含電阻器、電容器和電感器。在一或更多半導體構裝中之典型射頻系統需要多個整合被動元件來執行所需之電性功能。
該電容器典型地為由堆疊之金屬層-絕緣層-金屬層(MIM電容器)形成。該絕緣層及金屬層間之表面典型地並不平滑。該不平滑表面允許微粒和突丘形成於該介電層及金屬層之間。該金屬層-絕緣層-金屬層電容器必須具有一高品質因數以提供最佳射頻執行效率。然而，在該介電層及金屬層間之微粒和突丘增加該金屬層-絕緣層-金屬層電容器之等效串聯電阻(ESR)，其降低該品質因數。此外，該金屬層-絕緣層-金屬層電容器之靜電放電(ESD)保護度因該介電層及金屬層間之微粒和突丘而下降。
現存有對具有高品質因數和高度靜電放電保護之金屬層-絕緣層-金屬層電容器及電感器之需求。有鑑於此，在一實施例中，本發明為一種半導體元件之製造方法，包括之步驟為提供一暫時基板、將一介面層形成於該暫時基板上、將一平滑導電層形成於該介面層上、將一第一絕緣層形成於該平滑導電層之第一表面上、將一第二絕緣層形成於該第一絕緣層和該平滑導電層之第一表面上、移除部分第二絕緣層以露出該第一絕緣層和介面層、將一第一導電層形成於該第一絕緣層和介面層上、將一第三絕緣層形成於該第二絕緣層和第一導電層上、移除該暫時基板以露出該介面層、移除部分介面層以露出該平滑導電層和第一導電層、將一第二導電層形成於該第一導電層和與該平滑導電層第一表面相對之該平滑導電層第二表面上以及將一第四絕緣層形成於該第二導電層和介面層上。
在另一實施例中，本發明為一種半導體元件之製造方法，包括之步驟為形成一平滑導電層、將一第一絕緣層形成於該平滑導電層之第一表面上、將一第二絕緣層形成於該第一絕緣層和該平滑導電層之第一表面上、移除部分第二絕緣層以露出該第一絕緣層上、將一第一導電層形成於該第一絕緣層上、將一第三絕緣層形成於該第二絕緣層和第一導電層上、將一第二導電層形成於與該平滑導電層第一表面相對之該平滑導電層第二表面上以及將一第四絕緣層形成於該第二導電層上。
在另一實施例中，本發明為一種半導體元件之製造方法，包括之步驟為形成一平滑導電層、將一第一絕緣層形成於該平滑導電層之第一表面上、將一第一導電層形成於該第一絕緣層上、將一第二絕緣層形成於該第一絕緣層和第一導電層上、將一第二導電層形成於與該平滑導電層第一表面相對之該平滑導電層第二表面上以及將一第三絕緣層形成於該第二導電層上。
在另一實施例中，本發明為一種半導體元件，包括一平滑導電層和形成於該平滑導電層之第一表面上之第一絕緣層。一第一導電層形成於該第一絕緣層上。一第二絕緣層形成於該第一絕緣層和第一導電層上。一第二導電層形成於與該平滑導電層第一表面相對之該平滑導電層第二表面上。一第三絕緣層形成於該第二導電層上。
本發明參考圖形描述於下列說明之一或更多實施例中，其中類似編號代表相同或類似構件。雖然本發明是以最佳模式來描述以達成本發明目的，然而那些熟知此項技術之人士應理解到本發明要涵蓋下列揭示及圖式所支持附上之申請專利範圍及它們等效例所定義之本發明精神及範圍所包含之替代例、修改例和等效例。
半導體元件大體上使用二複合製程：前端製程和後端製程來製造之。前端製程涉及在一半導體晶圓表面上形成複數個晶粒。在該晶圓上之每一個晶粒內含主動及被動電性構件，其為電性連接以形成功能性電性電路。例如電晶體及二極體之主動電性構件具有控制電流流動之能力。例如電容器、電感器、電阻器和變壓器之被動電性構件產生用以執行電性電路功能所需之電壓和電流間的關係。
被動及主動構件為經由包含摻雜、沉積、微影成像、蝕刻及平坦化之一系列製程而形成於該半導體晶圓表面上。摻雜技術經由例如離子植入或熱擴散類之技術將雜質引入該半導體材料中。該摻雜製程改變主動元件內部半導體材料之導電性，以轉換該半導體材料成為一絕緣體、導體，或動態地改變該半導體材料導電性以回應一電場或基極電流。電晶體內含依需求安排之各種摻雜類型與程度之區域以使該電晶體可依據該電場或基極電流來增進或限制電流流動。
主動及被動構件為由具有不同電特性之材料層所形成。該些材料層可由欲沉積之材料類型所部分決定之各類沉積技術來形成之。例如，薄膜沉積技術可包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍及無電鍍各製程。每一層大體上經由圖案化而形成主動構件、被動構件或構件間之電性連接部分。
該些材料層可使用微影成像技術來圖案化之，其包含將例如光阻劑之感光性材料沉積於欲圖案化之材料層上。使用光將一圖案自一光罩轉印至該光阻劑。該光阻劑圖案中遇到光的部分使用一溶劑來移除之，以露出下層中欲圖案化的部分。該光阻劑其餘部分被移除，留下一圖案化層。替代性地，一些材料類型為經由直接沉積材料於使用例如無電鍍及電鍍類技術之先前沉積/蝕刻製程所形成之區域或孔隙中而進行圖案化。
將一薄膜材料沉積於一現成圖案上可擴大該下層圖案並產生一不均勻平坦表面。一均勻平坦表面被需要以產生較小且更密集封裝之主動及被動構件。平坦化技術可被使用以移除該晶圓表面之材料並產生一均勻平坦表面。平坦化技術涉及以一拋光墊片來拋光該晶圓表面。一研磨材料及腐蝕性化學藥品於拋光期間被添加至該晶圓表面。結合研磨之機械性動作及化學藥品之腐蝕性動作可移除任何不規則拓樸，產生一均勻平坦表面。
後端製程指切割或單粒化該已完成晶圓成為該個別晶粒並接著構裝該晶粒以提供結構支撐及環境隔離。為了單粒化該晶粒，將該晶圓沿著所謂割鋸道或劃線之晶圓無功能區域做記號並切開。使用一雷射切割工具或鋸片切割該晶圓成晶粒。單粒化後，個別晶粒被安裝至包含接腳或接觸墊片以與其它系統構件互相連接之構裝基板上。該半導體晶粒上所形成之接觸墊片接著被連接至該構裝內之接觸墊片。該電性連接可搭配錫球凸塊、短柱凸塊、導電膏或接線來進行之。一封膠劑或其它封膠材料被沉積在該構裝上以提供實體支撐及電性隔離。該已完成構裝接著被插入一電性系統中，且該半導體元件功能對於其它系統構件為有用的。
圖1說明具有在表面上安裝有複數個半導體構裝之晶片載體基板或印刷電路板52之電子元件50。電子元件50可具有某半導體構裝類型或多種半導體構裝類型，視應用而定。基於說明目的，不同半導體構裝類型示於圖1中。
電子元件50可為使用該些半導體構裝來執行一或更多電性功能之獨立系統。替代性地，電子元件50可為一較大型系統之子構件。例如，電子元件50可為能夠插入一電腦內之繪圖卡、網路界面卡或其它訊號處理卡。該半導體構裝可包含微處理器、記憶體、特殊用途積體電路(ASIC)、邏輯電路、類比電路、射頻電路、離散元件或其它半導體晶粒或電性構件。
在圖1中，為了安裝在該印刷電路板上之半導體構裝之結構支撐及電性互連，印刷電路板52提供一總基板。傳導訊號軌跡線54為使用蒸鍍製程、電鍍製程、無電鍍製程、網印製程或其它合適金屬沉積製程來形成於印刷電路板52之某一表面上或多層內。訊號軌跡線54提供該些半導體構裝、安裝構件及其它外部系統構件中每一個間之電性通訊。軌跡線54也提供至該些半導體構裝中每一個之電力及接地連接。
在一些實施例中，一半導體元件具有二構裝級。第一級構裝為用以機械性和電性地黏結該半導體晶粒至一中介載體之技術。第二級構裝涉及機械性和電性地黏結該中介載體至該印刷電路板。在其它實施例中，一半導體元件可以只具有該第一級構裝，其中，該晶粒經由機械性和電性方式直接安裝至該印刷電路板。
基於說明目的，包含打線接合構裝56及覆晶構裝58之一些第一級構裝類型被示於印刷電路板52上。此外，包含錫球陣列(BGA)構裝60、凸塊晶片載體(BCC)62、雙列式構裝(DIP)、平面陣列(LGA)構裝66、多晶片模組(MCM)構裝68、四邊扁平無引腳構裝(QFN)70及四邊扁平構裝72之一些第二級構裝類型顯示安裝於印刷電路板52上。依據該些系統需求，搭配第一及第二級構裝型式之任意結合以及其它電子構件所建構之半導體構裝之任意結合可被連接至印刷電路板52。在一些實施例中，電子元件50包含一單黏結半導體構裝，而其它實施例需要多個連接構裝。經由結合單一基板上之一或更多半導體構裝，製造商可整合預製構件至電子元件及系統中。因為該些半導體構裝包含複雜功能，故可使用較便宜構件及一現代化製程來製造電子元件。所產元件較不可能失敗，且對於消費者而言製造成本較低而使所產元件較便宜。
圖2a-2c顯示示範性半導體構裝。圖2a說明安裝在印刷電路板52上之雙列式構裝64之進一部細部。半導體晶粒74包含一內含類比或數位電路之作用區域，該些電路被配置為形成於該晶粒內並根據該晶粒之電性設計進行電性互連之主動元件、被動元件、導電層和介電層。例如，該電路可包含一或更多電晶體、二極體、電感器、電容器、電阻器和形成於該半導體晶粒74之作用區域內之其它電路構件。接觸墊片76為例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)中之一或更多導電材料層，且被電性連接至形成於半導體晶粒74內之電路構件。在組合雙列式構裝64期間，半導體晶粒74使用一金矽合金層或例如熱環氧樹脂類之黏接材料來安裝至一中介載體78。該構裝主體包含例如聚合物或陶瓷類之絕緣構裝材料。導線80及接線82提供半導體晶粒74及印刷電路板52間之電性互連。封膠劑84被沉積在該構裝上以阻止濕氣和微粒進入該構裝並污染晶粒74或接線82而提供環境保護。
圖2b說明安裝於印刷電路板52上之凸塊晶片載體62之進一步細部。半導體晶粒88使用一底部填膠或環氧樹脂黏接材料92來安裝於載體90上。接線94提供接觸墊片96及98間之第一級封裝互連。封膠化合物或封膠劑100被沉積於半導體晶粒88及接線94上以提供該元件實體支撐和電性隔離。接觸墊片102使用例如電鍍或無電鍍之合適金屬沉積製程來形成於印刷電路板52之表面上以阻止氧化作用。接觸墊片102被電性連接至印刷電路板52之傳導訊號軌跡線54。凸塊104形成於凸塊晶片載體62之接觸墊片98及印刷電路板52之接觸墊片102之間。
在圖2c中，半導體晶粒58為面朝下安裝至具有一覆晶式第一級構裝之中介載體106。半導體晶粒58之作用區域108包含根據該晶粒電性設計所形成做為主動元件、被動元件、導電層和介電層而配置之類比或數位電路。例如，該電路可包含一或更多電晶體、二極體、電感器、電容器、電阻器及作用區域108內之其它電路構件。半導體晶粒58為透過凸塊110以電性及機械性地連接至載體106。
錫球陣列構裝60使用凸塊112以電性及機械性地連接至具有一錫球陣列式第二級構裝之印刷電路板52。半導體晶粒58透過凸塊110、訊號線114和凸塊112來電性連接至印刷電路板52之傳導訊號軌跡線54。一封膠化合物或封膠劑116被沉積於半導體晶粒58及載體106上以提供該元件實體支撐和電性隔離。該覆晶半導體元件提供自半導體晶粒58上之主動元件至印刷電路板52上之傳導軌跡線之一短導電路徑，用以減少訊號傳送距離、降低電容並改進整體電路執行效率。在另一實施例中，可不用中介載體106而使用覆晶式第一級構裝方式將該半導體晶粒58機械性及電性地直接連接至印刷電路板52。
圖3a-3g說明一種形成具有平滑導電層和底側導電層之金屬層-絕緣層-金屬層電容器之方法。在第圖3a中，一暫時或犧牲基板或載體120包含矽、聚合物、聚合物複合材料、金屬、陶瓷、玻璃、玻璃環氧化物、氧化鈹、卷帶或用於結構支撐之其它合適低成本硬式材料或主體半導體材料。在一實施例中，載體120直徑大於200毫米(mm)。
一介面層122被施加於載體120上。該介面層122可為在移除該暫時載體時用以保護後面形成層之暫時黏結薄膜或蝕阻層。該暫時黏結薄膜為熱或光可鬆脫材料。該蝕阻層可為二氧化矽(SiO2 )、氮化矽(Si3 N4 )、氮氧化矽(SiON)、有機薄膜、聚合物或具有濕式蝕刻選擇性之金屬薄膜。該介面層122為使用疊合、物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程來沉積之。
一平滑導電層124為經由物理氣相沉積、化學氣相沉積、或其它合適沉積製程進行圖案化而形成於介面層122上。在一實施例中，導電層124包含鉭矽化物(Tax Siy )或其它金屬矽化物、氮化鉭、鎳鉻(NiCr)、鈦、氮化鈦、鈦鎢或具有5至100歐姆/平方電阻率之摻雜多晶矽之電阻層。導電層124也可以是在接下來製程期間展現突丘流出物之其它導電材料。導電層124具有相對之第一及第二平滑表面以在後面形成一金屬層-絕緣層-金屬層電容器。
一電阻層125為使用物理氣相沉積、化學氣相沉積或其它合適沉積製程來圖案化並沉積於介面層122上。電阻層125為Ta2 Si或其它金屬矽化物、氮化鉭、鎳鉻、鈦、氮化鈦、鈦鎢或具有5至100歐姆/平方電阻率之摻雜多晶矽。導電層124及電阻層125可形成於相同沉積和圖案化製程期間。
一絕緣或介電層126為使用物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程進行圖案化而形成於導電層124之第一平滑表面上。該絕緣層126可為氮化矽、二氧化矽、氮氧化矽、五氧化二鉭(Ta2 O5 )、氧化鋁(Al2 O3 )、聚醯亞胺、苯環丁烯(BCB)、聚苯噁唑(PBO)、低溫(<250C)硬化光敏聚合物光阻劑或其它合適介電材料中其中一層或更多層。導電層124及絕緣層126可利用相同遮罩在一高度真空環境中以相同或接續沉積製程來圖案化之。
在圖3b中，一絕緣或保護層128使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層124、電阻層125及絕緣層126上。該保護層128可為氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑、環氧/乙基乳酸鹽基或具有合適絕緣特性之其它材料中其中一層或更多層。部分保護層128被移除而露出絕緣層126及部分介面層122。
一導電層130為使用化學氣相沉積、物理氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化而形成於絕緣層126和128及介面層122中之露出部分上以形成個別部分或區段130a-130e。導電層130可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層加上像鈦、鈦鎢或鉻之典型黏接及阻障層。導電層130中之個別部分可依據個別半導體晶粒之連接性而為共電性或電性隔離。導電層130b為該金屬層-絕緣層-金屬層電容器之頂部電極。導電層130之另一部分為該電感器和地面之橋接器，或是連至其它電路構件之互連。
在圖3c中，一絕緣或保護層132為使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結、疊合或封膠製程來形成於絕緣層128和導電層130上。該保護層132可為低溫(<250C)硬化光敏聚合物光阻劑、封膠化合物、焊料遮罩、液晶薄膜、二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑、環氧/乙基乳酸鹽基或具有合適絕緣特性之其它材料中其中一層或更多層。該絕緣層132具有一低介電常數(k)和損耗正切。
在圖3d中，一選擇暫時載體133為以可鬆脫黏接層135安裝在絕緣層132上以提供結構支撐。可以黏接層135將載體133永久黏結至絕緣層132。載體120經由化學蝕刻、機械脫落、化學機械拋光、機械研磨、熱烘烤、雷射掃描或濕式剝離來移除之。部分介面層122經由一圖案化及蝕刻製程移除以露出導電層124、電阻層125及導電層130d-130e。導電層124因它的高度選擇性而充當該蝕阻層以在移除該部分介面層122時保護絕緣層126。該介面層12之圖案化可完成於沉積平滑導電層124和電阻層125之前。
在圖3e中，移除載體120後，一導電層134為使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍、金屬薄片疊合或其它合適金屬沉積製程來形成於該元件底側上以形成個別部分或區段134a-134i。導電層134可為鈦、鈦鎢、鉻、鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。在一實施例中，導電層134典型地具有一大於3微米(μm)之厚度。導電層134中之個別部分依據個別半導體晶粒之連接性而為共電性或電性隔離。導電層134a-134b為電性連接至導電層124中與它的第一平滑表面相對之第二平滑表面以形成該金屬層-絕緣層-金屬層電容器之底部電極。導電層134c-134d為電性連接至電阻層125。導電層134d-134f為電性連接至導電層130d。導電層134i為電性連接至導電層130e。
在圖3f中，一絕緣或封膠層136為使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結、壓縮成型、疊合或其它封膠製程來形成於導電層134和介面層122上。該絕緣層136可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、封膠化合物、液晶聚合物、低溫(<250C)硬化光敏聚合物介電質或具有合適絕緣特性之其它材料中其中一層或更多層。該絕緣層136具有高電阻率、低消耗係數、良好熱傳導性，例如具有正確填充劑之環氧化物。部分絕緣層136被移除以露出導電層134a和134i。用於打線接合之額外層可被形成於絕緣層136上。
一選擇導電層138為使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於導電層134a和134i上以形成個別部分或區段138a和138b。導電層138可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。導電層138為一導電柱或短柱凸塊。
在另一實施例中，導電柱138為在絕緣層136之前以電鍍或堆疊凸塊形成之。接著環繞著導電柱138形成該絕緣層136。用於焊料凸塊或打線接合之額外層可被形成於絕緣層136上。
在圖3g中，一導電凸塊材料為使用蒸鍍、電鍍、無電鍍、錫球滴落或網印製程來沉積於導電層138上。該凸塊材料可為鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫、及上述之結合，加上一選擇性助焊劑材料。例如，該凸塊材料可為共晶錫/鉛、高鉛焊錫或無鉛焊錫。使用一合適黏接或黏結製程將該凸塊材料黏結至導電層138。在一實施例中，該凸塊材料經由將該材料加熱超過它的熔點而進行回焊以形成圓球或凸塊139。在一些應用中，凸塊139被回焊一第二時間以改進對導電層138之電性接觸。該些凸塊也可被壓縮黏結至導電層138。凸塊139代表可被形成於導電層138上之某類型互連結構。該互連結構也可使用接線、導電膏、短柱凸塊、微小凸塊或其它電性互連。在圖3g中，不論是絕緣層132或是絕緣層136為經由壓縮成型製程所形成之主機械支撐結構。
載體133經由無破壞性熱、光、化學蝕刻、機械脫落、化學機械拋光、機械研磨、熱烘烤、雷射掃描或濕式剝離移除之。
圖3g所述結構構成複數個被動電路構件或整合被動元件。在一實施例中，導電層130b、絕緣層126、導電層124及導電層134b為一金屬層-絕緣層-金屬層電容器。電阻層125為該被動電路中之電阻器構件。導電層134e-134h中之個別部分在平面視野上可被捲繞或盤繞以產生或展示想要之電感器特性。
該整合被動元件結構提供例如共振器、高通濾波器、低通濾波器、帶通濾波器、對稱性高品質因數共振變壓器、匹配網路及調諧電容器般之高頻應用所需之電性特徵曲線。該些整合被動元件可充當前端無線射頻構件使用，其可被定位在該天線及收發器之間。該電感器可為一以高達100千兆赫操作之高品質因數平衡-不平衡變換器、變壓器或線圈。在一些應用中，多個平衡-不平衡變換器形成於同一基板上以進行多頻段操作。例如，二或更多平衡-不平衡變換器被使用於行動電話或其它全球行動通訊系統(GSM)之四頻段中，每一個平衡-不平衡變換器專門提供該四頻元件中之一頻段操作。一典型射頻系統在一或更多半導體構裝中需要多個整合被動元件及其它高頻電路以執行所需之電性功能。導電層130c可為用於該整合被動元件結構之地面。
圖4顯示來自圖3g之整合被動元件配置之示意代表。電容器140代表該金屬層-絕緣層-金屬層電容器；電阻器142代表電阻層125；電感器144代表導電層134e-134h。導電層138a為電性連接至導電層136b；導電層130b為電性連接至導電層136c；導電層136i為電性連接至導電層138b。
該金屬層-絕緣層-金屬層電容器具有一給予品質因數，其為在一給予頻率下之電容電抗對電阻比之效率測量值。該金屬層-絕緣層-金屬層電容器必須具有一高品質因數以提供最佳射頻執行效率。形成於導電層124之第一平滑表面上之絕緣層126減少該金屬層-絕緣層-金屬層電容器之等效串聯電阻及由介電層和導電層間之微粒與突丘所引起之熱點問題。導電層124也減少因自我回火所致之高突丘流出物。藉由降低等效串聯電阻，該金屬層-絕緣層-金屬層電容器之品質因數被增加。此外，形成於該第二平滑導電層124上之厚底側導電層極小化該導電層和電阻層間之微粒與突丘，其增加該金屬層-絕緣層-金屬層電容器之靜電放電保護程度、減少該金屬層-絕緣層-金屬層電容器之等效串聯電阻，並增加該金屬層-絕緣層-金屬層電容器之品質因數。
圖5說明使用一平滑導電層和底側導電層形成一整合被動元件結構之替代性方法。類似於圖3a-3b，一暫時或犧牲底側基板或載體包含矽、聚合物、聚合物複合材料、金屬、陶瓷、玻璃、玻璃環氧化物、氧化鈹、卷帶或其它合適低成本硬式材料或主體半導體材料以提供結構性支撐。一介面層152被施加於該底側載體上。該介面層152可為在移除該暫時底側載體時用以保護後面形成層之暫時黏結薄膜或蝕阻層。該暫時黏結薄膜為熱或光可鬆脫材料。該蝕阻層可為二氧化矽、氮化矽、氮氧化矽、有機薄膜、聚合物或具有濕式蝕刻選擇性之金屬薄膜。該介面層152為使用疊合、物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程來沉積之。
一平滑導電層154為經由物理氣相沉積、化學氣相沉積或其它合適沉積製程進行圖案化來形成於介面層152上。在一實施例中，導電層124為包含Tax Siy 或其它金屬矽化物、氮化鉭、鎳鉻、鈦、氮化鈦、鈦鎢或具有5至100歐姆/平方電阻率之摻雜多晶矽之電阻層。導電層124也可以是在接下來製程期間展現出突丘流出物之其它導電材料。導電層154具有相對之第一及第二平滑表面以在後面形成一金屬層-絕緣層-金屬層電容器。
一電阻層155為使用物理氣相沉積、化學氣相沉積或其它合適沉積製程來圖案化並沉積於介面層152上。電阻層155為Ta2 Si或其它金屬矽化物、氮化鉭、鎳鉻、鈦、氮化鈦、鈦鎢或具有5至100歐姆/平方電阻率之摻雜多晶矽。導電層154及電阻層155可形成於相同沉積和圖案化製程期間。
一絕緣或介電層156為使用物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程進行圖案化來形成於導電層154之第一平滑表面上。該絕緣層156可為氮化矽、二氧化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑、低溫(<250C)硬化光敏聚合物光阻劑或其它合適介電材料中其中一層或更多層。導電層154及絕緣層156可利用相同遮罩在一高度真空環境中以相同或接續沉積製程來圖案化之。
一絕緣或保護層158為使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層154、電阻層155及絕緣層156上。該保護層158可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑、環氧/乙基乳酸鹽基或具有合適絕緣特性之其它材料中其中一層或更多層。部分保護層158被移除而露出絕緣層156及部分介面層152。
一導電層160為使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於絕緣層126和128及介面層122中之露出部分上以形成個別部分或區段160a-160g。導電層160可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層加上像鈦、鈦鎢或鉻之典型黏接及阻障層。導電層160中之個別部分依據個別半導體晶粒之連接性而為共電性或電性隔離。導電層160b為該金屬層-絕緣層-金屬層電容器之頂部電極。導電層160之另一部分為該電感器和地面之橋接器，或是連至其它電路構件之互連。
一選擇性絕緣或保護層162為使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結、疊合或封膠製程來形成於絕緣層158和導電層160上。該保護層162可為低溫(<250C)硬化光敏聚合物光阻劑、封膠化合物、焊料遮罩、液晶聚合物薄膜、二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑、環氧/乙基乳酸鹽基或具有合適絕緣特性之其它材料中其中一層或更多層。該絕緣層162具有一低介電常數和損耗正切。
一絕緣或保護層164為使用旋塗、物理氣相沉積、化學氣相沉積、印刷、旋塗、燒結、疊合或封膠製程來形成於絕緣層162上。該保護層164可為低溫(<250C)硬化光敏聚合物光阻劑、封膠化合物、焊料遮罩、液晶聚合物薄膜、二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑、環氧/乙基乳酸鹽基或具有合適絕緣特性之其它材料中其中一層或更多層。該絕緣層164具有一低介電常數和損耗正切。部分絕緣層162和164為經由深反應式離子蝕刻(DRIE)或雷射鑽孔製程移除以形成露出導電層160a和160g之通孔。絕緣層162和164可被形成於一單層。
在移除該底側載體前，一導電材料為經由物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程來沉積於絕緣層162和164之通孔中。該導電材料可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。該導電材料形成導電柱166。
在另一實施例中，導電柱166為在絕緣層162和164之前以電鍍或堆疊凸塊形成之。接著環繞著導電柱166形成絕緣層162和164。
一選擇暫時頂側載體為以一可鬆脫黏接層安裝在絕緣層164上以提供結構支撐。該底側載體為經由化學蝕刻、機械脫落、化學機械拋光、機械研磨、熱烘烤、雷射掃描或濕式剝離所移除。部分介面層152為經由一圖案化及蝕刻製程移除以露出導電層154、電阻層155及導電層160。導電層164因它的高度選擇性而充當該蝕阻層以在移除該部分介面層152時保護絕緣層156。
移除該底側載體後，一導電層168為使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程、金屬薄片疊合或其它合適金屬沉積製程來形成於該元件底側上以形成個別部分或區段168a-168i。導電層168可為鈦、鈦鎢、鉻、鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。在一實施例中，導電層168具有一大於3微米之厚度。導電層168中之個別部分依據個別半導體晶粒之連接性而為共電性或電性隔離。導電層168a-168b為電性連接至導電層154中與它的第一平滑表面相對之第二平滑表面以形成該金屬層-絕緣層-金屬層電容器之底部電極。導電層168c-168d為電性連接至電阻層155。導電層168i為電性連接至導電層160g。
一絕緣或封膠層170為使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結、疊合或封膠製程來形成於導電層168和介面層152上。該保護層170可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、液晶聚合物薄膜、聚醯亞胺、苯環丁烯、聚苯噁唑、環氧/乙基乳酸鹽基、封膠化合物、低溫(<250C)硬化光敏聚合物介電質或具有合適絕緣特性之其它材料中其中一層或更多層。該保護層170具有高電阻率、低消耗係數、良好熱傳導性，例如具有正確填充劑之環氧化物。
該選擇頂側載體和黏接層經由無破壞性熱、光、化學蝕刻、機械脫落、化學機械拋光、機械研磨、熱烘烤、雷射掃描或濕式剝離移除之。一導電凸塊材料為使用蒸鍍、電鍍、無電鍍、錫球滴落或網印製程來沉積於導電柱166上。該凸塊材料可為鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫及上述之結合，加上一選擇性助焊劑溶液。例如，該凸塊材料可為共晶錫/鉛、高鉛焊錫或無鉛焊錫。使用一合適黏接或黏結製程將該凸塊材料黏結至導電柱166。在一實施例中，該凸塊材料經由將該材料加熱超過它的熔點而進行回焊以形成圓球或凸塊172。在一些應用中，凸塊172被回焊一第二時間以改進對導電柱166之電性接觸。該些凸塊也可被壓縮黏結至導電柱166。凸塊172代表可被形成於導電柱166上之某類型互連結構。該互連結構也可使用接線、導電膏、短柱凸塊、微小凸塊或其它電性互連。
圖5所述結構構成複數個被動電路構件或整合被動元件。在一實施例中，導電層160b、絕緣層156、導電層154及導電層168b為一金屬層-絕緣層-金屬層電容器。電阻層155為該被動電路中之電阻器構件。導電層168e-168h中之個別部分在平面視野上可被捲繞或盤繞以產生或展示想要之電感器特性。
該金屬層-絕緣層-金屬層電容器具有一給予品質因數，其在一給予頻率下之電容電抗對電阻比之效率測量值。該金屬層-絕緣層-金屬層電容器必須具有一高品質因數以提供最佳射頻執行效率。形成於導電層154之第一平滑表面上之絕緣層156減少該金屬層-絕緣層-金屬層電容器之等效串聯電阻及由介電層和導電層間之微粒與突丘所引起之熱點問題。導電層154也減少因自我回火所致之高突丘流出物。藉由降低等效串聯電阻，該金屬層-絕緣層-金屬層電容器之品質因數被增加。此外，形成於該第二平滑導電層154上之厚底側導電層極小化該導電層和電阻層間之微粒與突丘，其增加該金屬層-絕緣層-金屬層電容器之靜電放電保護程度、減少該金屬層-絕緣層-金屬層電容器之等效串聯電阻，並增加該金屬屬-絕緣層-金屬層電容器之品質因數。
圖6說明使用一平滑導電層和底側導電層形成一整合被動元件結構之另一方法。一暫時或犧牲底側基板或載體包含矽、聚合物、聚合物複合材料、金屬、陶瓷、玻璃、玻璃環氧化物、氧化鈹、卷帶或其它合適低成本硬式材料或主體半導體材料以提供結構性支撐。
一導電層180為使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程、金屬薄片疊合或其它合適金屬沉積製程進行圖案化來形成於該底側載體上以形成個別部分或區段180a-180i。導電層180可為鈦、鈦鎢、鉻、鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。在一實施例中，導電層180具有一大於3微米之厚度。導電層180中之個別部分依據個別半導體晶粒之連接性而為共電性或電性隔離。
一絕緣或保護層182為使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結、疊合或封膠製程來形成於該底側載體和導電層180上。該保護層182可為低溫(<250C)硬化光敏聚合物光阻劑、封膠化合物、焊料遮罩、液晶聚合物薄膜、二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑、環氧/乙基乳酸鹽基或具有合適絕緣特性之其它材料中其中一層或更多層。該絕緣層182具有一低介電常數和損耗正切。部分絕緣層182為經由深反應式離子蝕刻或雷射鑽孔製程移除以形成露出導電層180a和180i之通孔。
在移除該底側載體前，一導電材料為經由物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程來沉積於絕緣層182之通孔中。該導電材料可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。該導電材料形成導電柱184。
在另一實施例中，導電柱184為在絕緣層182之前以電鍍或堆疊凸塊形成之。接著環繞著導電柱184形成該絕緣層182。
在形成絕緣層182或絕緣層198後，一導電凸塊材料為使用蒸鍍、電鍍、無電鍍、錫球滴落或網印製程來沉積於導電柱184上。該凸塊材料可為鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫及上述之結合，加上一選擇性助焊劑溶液。例如，該凸塊材料可為共晶錫/鉛、高鉛焊錫或無鉛焊錫。使用一合適黏接或黏結製程將該凸塊材料黏結至導電柱184。在一實施例中，該凸塊材料經由將該材料加熱超過它的熔點而進行回焊以形成圓球或凸塊186。在一些應用中，凸塊186被回焊一第二時間以改進對導電柱184之電性接觸。該些凸塊也可被壓縮黏結至導電柱184。凸塊186代表可被形成於導電柱184上之某類型互連結構。該互連結構也可使用接線、導電膏、短柱凸塊、微小凸塊或其它電性互連。
該底側載體經由化學蝕刻、機械脫落、化學機械拋光、機械研磨、熱烘烤、雷射掃描或濕式剝離移除。一導電層188為經由物理氣相沉積、化學氣相沉積或其它合適沉積製程進行圖案化來形成於導電層180h上。在一實施例中，導電層188包含Tax Siy 或其它金屬矽化物、氮化鉭、鎳鉻、鈦、氮化鈦、鈦鎢或具有5至100歐姆/平方電阻率之摻雜多晶矽之電阻層。導電層188具有相對之第一及第二平滑表面以在後面形成一金屬層-絕緣層-金屬層電容器。
一電阻層190為使用物理氣相沉積、化學氣相沉積或其它合適沉積製程來圖案化並沉積於絕緣層182上。電阻層190為Ta2 Si或其它金屬矽化物、氮化鉭、鎳鉻、鈦、氮化鈦、鈦鎢或具有5至100歐姆/平方電阻率之摻雜多晶矽。導電層188及電阻層190可形成於相同沉積製程期間。
一絕緣或介電層192為使用物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程進行圖案化來形成於導電層188之第一平滑表面上。該絕緣層192可為氮化矽、二氧化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑或其它合適介電材料中其中一層或更多層。導電層188及絕緣層192可利用相同遮罩在一高度真空環境中以相同或接續沉積製程來圖案化之。
一絕緣或保護層194為使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層180、電阻層188及絕緣層182上。該保護層194可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑、環氧/乙基乳酸鹽基或具有合適絕緣特性之其它材料中其中一層或更多層。部分保護層194被移除而露出絕緣層192、電阻層190、及導電層180。
一導電層196為使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於絕緣層192、電阻層190、及導電層180上以形成個別部分或區段196a-196e。導電層196可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層加上像鈦、鈦鎢或鉻之典型黏接及阻障層。導電層196中之個別部分依據個別半導體晶粒之連接性而為共電性或電性隔離。導電層196e為該金屬層-絕緣層-金屬層電容器之底部電極。導電層196c和196d為電阻器190之電極。導電層196中之其它部分為該電感器和地面之橋接器，或是連至其它電路構件之互連。
一絕緣或保護層198為使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結、疊合或封膠製程來形成於導電層196和絕緣層194上。該保護層198可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、液晶聚合物薄膜、聚醯亞胺、苯環丁烯、聚苯噁唑、環氧/乙基乳酸鹽基或具有合適絕緣特性之其它材料中其中一層或更多層。該保護層198具有高電阻率、低消耗係數、良好熱傳導性，例如具有正確填充劑之環氧化物。
圖6所述結構構成複數個被動電路構件或整合被動元件。在一實施例中，導電層180h、導電層188、絕緣層192及導電層196e為一金屬層-絕緣層-金屬層電容器。電阻層190為該被動電路中之電阻器構件。導電層180b-180e中之個別部分在平面視野上可被捲繞或盤繞以產生或展示想要之電感器特性。
該金屬層-絕緣層-金屬層電容器具有一給予品質因數，其為在一給予頻率下之電容電抗對電阻比之效率測量值。該金屬層-絕緣層-金屬層電容器必須具有一高品質因數以提供最佳射頻執行效率。形成於導電層188之第一平滑表面上之絕緣層192減少該金屬層-絕緣層-金屬層電容器之等效串聯電阻及由介電層和導電層間之微粒與突丘所引起之熱點問題。導電層188也減少因自我回火所致之高突丘流出物。藉由降低等效串聯電阻，該金屬層-絕緣層-金屬層電容器之品質因數被增加。此外，形成於該第二平滑導電層188上之厚底側導電層極小化該導電層和電阻層間之微粒與突丘，其增加該金屬層-絕緣層-金屬層電容器之靜電放電保護程度、減少該金屬層-絕緣層-金屬層電容器之等效串聯電阻，並增加該金屬層-絕緣層-金屬層電容器之品質因數。
儘管本發明一或更多實施例已被詳加說明，熟知此項技術之人士會理解到對那些實施例之修正和改寫可被進行而不偏離下列申請專利範圍所提之本發明範圍。
50．．．電子元件
52．．．印刷電路板
54．．．軌跡線
56．．．打線接合構裝
58．．．覆晶構裝
60．．．錫球陣列構裝
62．．．凸塊晶片載體
64．．．雙列式構裝
66．．．平面陣列構裝
68．．．多晶片模組構裝
70．．．四邊扁平無引腳構裝
72．．．四邊扁平構裝
74．．．半導體晶粒
76．．．接觸墊片
78．．．中介載體
80．．．導線
82．．．接線
84．．．封膠劑
88．．．半導體晶粒
90．．．載體
92．．．底部填膠或環氧樹脂黏接材料
94．．．接線
96．．．接觸墊片
98．．．接觸墊片
100．．．封膠化合物或封膠劑
102．．．接觸墊片
104．．．凸塊
106．．．載體
108．．．作用區域
110．．．凸塊
112．．．凸塊
114．．．訊號線
116．．．封膠化合物或封膠劑
120．．．載體
122．．．介面層
124．．．導電層
125．．．電阻層
126．．．絕緣層
128．．．絕緣或保護層
130．．．導電層
132．．．絕緣層
133．．．載體
134a-i．．．導電層
135．．．黏接層
136．．．絕緣或封膠層
138．．．導電柱
139．．．圓球
140．．．電容器
142．．．電阻器
144．．．電感器
152．．．介面層
154．．．導電層
155．．．電阻層
156．．．絕緣層
158．．．絕緣或保護層
160．．．導電層
162．．．絕緣或保護層
164．．．絕緣或保護層
166．．．導電柱
168．．．導電層
170．．．絕緣或封膠層
172．．．圓球或凸塊
180．．．導電層
182．．．絕緣或保護層
184．．．導電柱
186．．．圓球或凸塊
188．．．導電層
190．．．電阻層
192．．．絕緣或介電層
194．．．絕緣或保護層
196．．．導電層
198．．．絕緣或保護層
圖1說明在表面上安裝有各類型構裝之印刷電路板。
圖2a-2c說明安裝至該印刷電路板之代表性半導體構裝之進一步細部。
圖3a-3g說明一種形成具有平滑導電層和底側導電層之金屬層-絕緣層-金屬層電容器之方法。
圖4為該整合被動元件結構之示意代表。
圖5說明另一種形成具有平滑導電層和底側導電層之金屬層-絕緣層-金屬層電容器之方法。
圖6說明另一種形成具有平滑導電層和底側導電層之金屬層-絕緣層-金屬層電容器之方法。
122．．．介面層
124．．．導電層
125．．．電阻層
126．．．絕緣層
128．．．絕緣或保護層
130．．．導電層
132．．．絕緣層
133．．．載體
134a-i．．．導電層
136．．．絕緣或封膠層
138．．．導電柱
139．．．圓球

Claims (15)

  1. 一種製造半導體元件之方法，包括：提供一載體；將一平滑導電層形成於該載體上；將一第一絕緣層形成於該平滑導電層之第一表面上；將一第二絕緣層形成於該第一絕緣層和該平滑導電層之第一表面上；移除部分第二絕緣層以露出該第一絕緣層；將一第一導電層形成於該第一絕緣層上；將一第三絕緣層形成於該第二絕緣層和第一導電層上；移除該載體；將一第二導電層形成於與該平滑導電層的第一表面相對之該平滑導電層的第二表面上；以及將一第四絕緣層形成於該第二導電層上。
  2. 如申請專利範圍第1項之方法，進一步包含：移除部分第四絕緣層以露出該第二導電層；及將一第三導電層形成於該第二導電層上。
  3. 如申請專利範圍第1項之方法，其中，該第二導電層、平滑導電層、第一絕緣層及第一導電層構成一金屬層-絕緣層-金屬層(MIM)電容器。
  4. 如申請專利範圍第1項之方法，其中，該第二導電層的一部分包含一電感器。
  5. 如申請專利範圍第1項之方法，進一步包含在一基板 和該第二絕緣層間形成一電阻層。
  6. 一種半導體元件，包括：一平滑導電層；一第一絕緣層，沉積於該平滑導電層之第一平坦表面上；一第二絕緣層，沉積於該第一絕緣層上並且與該平滑導電層的該第一平坦表面接觸；一第一導電層，沉積在該第一絕緣層上並且位於一開口中，該開口形成於該第一絕緣層上的該第二絕緣層中；及一第二導電層，沉積在該第二絕緣層中的該開口上並且直接位在與該平滑導電層的該第一平坦表面相對之該平滑導電層的第二平坦表面上。
  7. 如申請專利範圍第6項之半導體元件，其中，該第二導電層、平滑導電層、第一絕緣層及第一導電層構成一金屬層-絕緣層-金屬層(MIM)電容器。
  8. 如申請專利範圍第7項之半導體元件，其中，該平滑導電層減少該第一絕緣層和平滑導電層間之微粒及突丘而增加該金屬層-絕緣層-金屬層電容器之崩潰電壓和靜電放電保護。
  9. 如申請專利範圍第6項之半導體元件，進一步包含：一第三絕緣層，沉積在該第二絕緣層和第一導電層上；及一第四絕緣層，沉積在該第二導電層下。
  10. 如申請專利範圍第9項之半導體元件，其中，該第三或第四絕緣層提供結構支撐。
  11. 一種製造半導體元件之方法，包括：提供一載體；將一第一導電層形成於該載體上；將一第一絕緣層形成於該第一導電層之第一表面上；將一第二絕緣層形成於該第一導電層之第一表面上；將一第二導電層形成於該第一絕緣層上；移除該載體；及將一第三導電層形成於與該第一導電層的第一表面相對之該第一導電層的第二表面上。
  12. 如申請專利範圍第11項之方法，進一步包括將一第三絕緣層形成於該第二絕緣層和第二導電層上。
  13. 如申請專利範圍第12項之方法，進一步包括將一第四絕緣層形成於該第三導電層上。
  14. 如申請專利範圍第11項之方法，其中，該第三導電層、第一導電層、第一絕緣層和第二導電層構成一金屬層-絕緣層-金屬層(MIM)電容器。
  15. 如申請專利範圍第14項之方法，其中，該第一導電層和第三導電層形成該金屬層-絕緣層-金屬層電容器之底部電極並增加該金屬層-絕緣層-金屬層電容器之品質因數。
TW099114340A 2009-05-26 2010-05-05 半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法 TWI495038B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/472,170 US7951663B2 (en) 2009-05-26 2009-05-26 Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer

Publications (2)

Publication Number Publication Date
TW201101421A TW201101421A (en) 2011-01-01
TWI495038B true TWI495038B (zh) 2015-08-01

Family

ID=43219276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114340A TWI495038B (zh) 2009-05-26 2010-05-05 半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法

Country Status (3)

Country Link
US (2) US7951663B2 (zh)
SG (2) SG166724A1 (zh)
TW (1) TWI495038B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8722462B2 (en) * 2010-03-31 2014-05-13 Infineon Technologies Ag Semiconductor package
US8594216B2 (en) 2010-08-25 2013-11-26 Qualcomm Incorporated Beamforming feedback options for MU-MIMO
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US8867219B2 (en) 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
TWI453837B (zh) * 2011-06-13 2014-09-21 Advanced Semiconductor Eng 具有非導電層的半導體封裝及其製造方法
US20130140671A1 (en) * 2011-12-06 2013-06-06 Win Semiconductors Corp. Compound semiconductor integrated circuit with three-dimensionally formed components
US8896521B2 (en) 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
US9368436B2 (en) * 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
US9748227B2 (en) 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
US10651103B2 (en) * 2016-10-28 2020-05-12 Qorvo Us, Inc. Environmental protection for wafer level and package level applications
CN111149146B (zh) * 2017-09-28 2021-12-07 夏普株式会社 显示装置及其制造方法
US10867903B2 (en) * 2018-07-27 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of forming the same
US11031462B1 (en) * 2019-12-23 2021-06-08 Nanya Technology Corporation Semiconductor structure with improved guard ring structure
CN111554641A (zh) * 2020-05-11 2020-08-18 上海天马微电子有限公司 半导体封装件及其制作方法
US11877505B2 (en) 2020-10-15 2024-01-16 Qorvo Us, Inc. Fluorinated polymers with low dielectric loss for environmental protection in semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825092B2 (en) * 2000-08-21 2004-11-30 Freescale Semiconductor, Inc. Semiconductor device having passive elements and method of making same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3987573B2 (ja) * 1994-10-31 2007-10-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 能動素子及び受動素子を有する集積化された半導体装置
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
KR100436058B1 (ko) * 1997-12-27 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
KR20000026967A (ko) * 1998-10-24 2000-05-15 김영환 반도체 장치의 커패시터 및 그 형성 방법
US6838717B1 (en) * 2000-08-31 2005-01-04 Agere Systems Inc. Stacked structure for parallel capacitors and method of fabrication
US6919244B1 (en) * 2004-03-10 2005-07-19 Motorola, Inc. Method of making a semiconductor device, and semiconductor device made thereby
US8124490B2 (en) * 2006-12-21 2012-02-28 Stats Chippac, Ltd. Semiconductor device and method of forming passive devices
US8384199B2 (en) * 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US7863706B2 (en) * 2007-06-28 2011-01-04 Stats Chippac Ltd. Circuit system with circuit element
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825092B2 (en) * 2000-08-21 2004-11-30 Freescale Semiconductor, Inc. Semiconductor device having passive elements and method of making same

Also Published As

Publication number Publication date
US20100301450A1 (en) 2010-12-02
TW201101421A (en) 2011-01-01
US9030002B2 (en) 2015-05-12
SG183017A1 (en) 2012-08-30
US20110210420A1 (en) 2011-09-01
SG166724A1 (en) 2010-12-29
US7951663B2 (en) 2011-05-31

Similar Documents

Publication Publication Date Title
TWI495038B (zh) 半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法
TWI567866B (zh) 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法
TWI571186B (zh) 形成整合被動元件的半導體裝置和方法
TWI538594B (zh) 利用導電橋和扇出重新分配層在半導體晶粒上形成積體被動裝置之半導體裝置和方法
TWI515810B (zh) 半導體元件以及在垂直互連結構附近形成非流動的底部填充材料的方法
TWI520267B (zh) 在扇出晶圓級晶片尺寸封裝中形成ｉｐｄ的半導體裝置及方法
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
TWI488261B (zh) 半導體元件和形成三維垂直指向之整合電容器的方法
US10211183B2 (en) Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
TWI570820B (zh) 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
TWI550763B (zh) 半導體元件以及形成自預先構建的柱狀框架的３ｄ電感之方法
US8072059B2 (en) Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US9263361B2 (en) Semiconductor device having a vertical interconnect structure using stud bumps
US8263437B2 (en) Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
TWI518811B (zh) 半導體裝置及以多層凸塊底層金屬形成凸塊結構於凸塊形成區周圍之方法
US20120018882A1 (en) Semiconductor Device and Method of Forming Stress Relief Layer Between Die and Interconnect Structure
TWI520287B (zh) 半導體裝置以及形成沿著第一軸較寬於接觸墊並且沿著第二軸較窄於接觸墊之重新分配層的方法
US9548347B2 (en) Semiconductor device and method of forming an inductor on polymer matrix composite substrate
TWI498983B (zh) 半導體裝置及形成電感器於高分子基質合成的基板上之方法
TWI498996B (zh) 半導體元件和在基板中絕緣材料填充溝渠上形成電感之方法
TWI524439B (zh) 半導體元件和使用凸塊形成垂直互連結構之方法
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法