TWI538594B - 利用導電橋和扇出重新分配層在半導體晶粒上形成積體被動裝置之半導體裝置和方法 - Google Patents

利用導電橋和扇出重新分配層在半導體晶粒上形成積體被動裝置之半導體裝置和方法 Download PDF

Info

Publication number
TWI538594B
TWI538594B TW100146754A TW100146754A TWI538594B TW I538594 B TWI538594 B TW I538594B TW 100146754 A TW100146754 A TW 100146754A TW 100146754 A TW100146754 A TW 100146754A TW I538594 B TWI538594 B TW I538594B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
semiconductor die
conductive layer
inductor
Prior art date
Application number
TW100146754A
Other languages
English (en)
Other versions
TW201242467A (en
Inventor
林耀劍
劉凱
陳康
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201242467A publication Critical patent/TW201242467A/zh
Application granted granted Critical
Publication of TWI538594B publication Critical patent/TWI538594B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate

Description

利用導電橋和扇出重新分配層在半導體晶粒上形成積體被動裝置之半導體裝置和方法
【國內優先權之主張】
本申請案係主張2010年12月22日申請的臨時申請案號61/426,186的優先權，並且根據美國法典第35篇第120條主張上述申請案的優先權。
本發明係大致有關於半導體裝置，並且更具體而言係有關於一種利用導電橋及扇出重新分配層以在半導體晶粒之上形成積體被動裝置並且電連接至該半導體晶粒之半導體裝置和方法。
半導體裝置係常見於現代的電子產品中。半導體裝置係在電氣構件的數目及密度上變化。離散的半導體裝置一般包含一類型的電氣構件，例如，發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器以及功率金屬氧化物半導體場效電晶體(MOSFET)。積體半導體裝置通常包含數百到數百萬個電氣構件。積體半導體裝置的例子係包含微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池以及數位微鏡裝置(DMD)。
半導體裝置係執行廣範圍的功能，例如，信號處理、高速的計算、傳送及接收電磁信號、控制電子裝置、轉換太陽光成為電力以及產生用於電視顯示器的視覺投影。半導體裝置係見於娛樂、通訊、電力轉換、網路、電腦以及消費者產品的領域中。半導體裝置亦見於軍事的應用、航空、汽車、工業用的控制器以及辦公室設備中。
半導體裝置係利用半導體材料的電氣特性。半導體材料的原子結構係容許其導電度能夠藉由一電場或基極電流的施加或是透過摻雜的製程加以操縱。摻雜係將雜質帶入半導體材料中，以操縱及控制半導體裝置的導電度。
一半導體裝置係包含主動及被動的電性結構。包含雙載子及場效電晶體的主動結構係控制電流的流動。藉由改變摻雜的程度以及一電場或基極電流的施加，該電晶體不是提升、就是限制電流的流動。包含電阻器、電容器及電感器的被動結構係在電壓及電流之間產生執行各種電氣功能所必要的一種關係。該被動及主動結構係電連接以形成電路，此係使得該半導體裝置能夠執行高速的計算及其它有用的功能。
半導體裝置一般是利用兩個複雜的製程，亦即，前端製造及後端製造來加以製造，每個製造潛在涉及數百道步驟。前端製造係牽涉到複數個晶粒在一半導體晶圓的表面上的形成。每個半導體晶粒通常是相同的並且包含藉由電連接主動及被動構件所形成的電路。後端製造係牽涉到從完成的晶圓單粒化(singulating)個別的半導體晶粒並且封裝該晶粒以提供結構的支撐以及環境的隔離。如同在此所用的術語“半導體晶粒”係指該字的單數形與複數形兩者，並且於是可以指單一半導體裝置與多個半導體裝置兩者。
半導體製造的一目標是產出較小的半導體裝置。較小的裝置通常消耗較低的功率，具有較高的效能，並且可以更有效率地加以生產。此外，較小的半導體裝置具有一較小的覆蓋區，此係較小的終端產品所期望的。較小的半導體晶粒尺寸可藉由在產生具有較小且較高密度的主動及被動構件之半導體晶粒的前端製程中的改良來達成。後端製程可以藉由在電互連及封裝材料上的改良來產生具有較小覆蓋區的半導體裝置封裝。
半導體製造的另一目標是產生較高效能的半導體裝置。在裝置效能上的增高可藉由形成能夠操作在較高速度的主動構件來加以達成。在例如是射頻(RF)無線通訊的高頻應用中，積體被動裝置(IPD)經常是內含在該半導體裝置之內。IPD的例子係包含電阻器、電容器以及電感器。一典型的RF系統需要在一或多個半導體封裝中的多個IPD來執行必要的電功能。然而，高頻電氣設備係產生或是易遭受到非所要的電磁干擾(EMI)及射頻干擾(RFI)、諧波失真或是其它裝置間的干擾(例如，電容性、電感性或是導電的耦合，亦以串音著稱)，此可能干擾到其動作。
在一習知的扇出晶圓級晶片尺寸封裝(Fo-WLCSP)中，IPD通常是形成在該Fo-WLCSP內的半導體晶粒之外部。然而，在半導體晶粒外部形成IPD的製程帶來相當大的製造成本，尤其是對於高電流的應用而言。此外，在半導體晶粒外部形成IPD的製程係易於造成某種程度的失準，此可能會劣化該IPD的品質及可靠度，尤其是當該IPD是在後續形成重新分配層(RDL)的期間形成在半導體晶粒上而且也是個別地形成時。再者，在IPD及導電的RDL之間的漏電流可能會發生，尤其是在高電流的應用中，此係降低該半導體封裝的可靠度及功能。
對於產生一種具有形成在半導體晶粒外部之對準的IPD以及低漏電流之可靠且符合成本效益的半導體封裝係存在著需求。於是，在一實施例中，本發明是一種製造一半導體裝置之方法，其係包括以下步驟：提供一第一半導體晶粒，在該第一半導體晶粒之上形成一第一電感器，在該第一電感器之上並且與該第一電感器對準地形成一第二電感器，在該第一半導體晶粒以及該第一及第二電感器之上形成一絕緣層，以及在該絕緣層之上形成一導電橋並且該導電橋係電連接在該第二電感器以及該第一半導體晶粒之間。
在另一實施例中，本發明是一種製造一半導體裝置之方法，其係包括以下步驟：提供一第一半導體晶粒，在該第一半導體晶粒之上形成一第一電感器，以及在該第一電感器之上並且與該第一電感器對準地形成一第二電感器。
在另一實施例中，本發明係一種製造一半導體裝置之方法，其係包括以下步驟：提供一第一半導體晶粒，在該第一半導體晶粒之上形成複數個積體被動裝置(IPD)，在該第一半導體晶粒以及該些IPD之上形成一絕緣層，以及在該絕緣層之上形成一導電橋並且該導電橋係電連接在該些IPD及該第一半導體晶粒之間。
在另一實施例中，本發明係一種包括一第一半導體晶粒之半導體裝置。一第一電感器係形成在該第一半導體晶粒之上。一第二電感器係形成在該第一電感器之上並且與該第一電感器對準。一絕緣層係形成在該第一半導體晶粒以及該第一及第二電感器之上。一導電橋係形成在該絕緣層之上並且電連接在該第二電感器以及該第一半導體晶粒之間。
本發明係在以下參考該些圖式的說明中，以一或多個實施例來加以描述，其中相同的元件符號係代表相同或類似的元件。儘管本發明係以用於達成本發明之目的之最佳模式來加以描述，但熟習此項技術者將會體認到的是，其係欲涵蓋可內含在藉由所附的申請專利範圍及其由以下的揭露內容及圖式所支持的等同項所界定的本發明的精神與範疇內的替換物、修改以及等同物。
半導體裝置一般是利用兩個複雜的製程：前端製造及後端製造來加以製造。前端製造係牽涉到複數個晶粒在一半導體晶圓的表面上的形成。在該晶圓上的每個晶粒係包含電連接以形成功能電路的主動及被動電氣構件。例如是電晶體及二極體的主動電氣構件係具有控制電流的流動之能力。例如是電容器、電感器、電阻器及變壓器的被動電氣構件係產生執行電路功能所必要的電壓及電流之間的一種關係。
被動及主動構件係藉由一系列的製程步驟而形成在半導體晶圓的表面之上，該些製程步驟包含摻雜、沉積、微影、蝕刻及平坦化。摻雜係藉由例如是離子植入或熱擴散的技術以將雜質帶入半導體材料中。該摻雜製程係修改主動元件中的半導體材料的導電度，其係轉換該半導體材料成為絕緣體、導體或是響應於一電場或基極電流來動態地改變該半導體材料的導電度。電晶體係包含具有不同類型及程度的摻雜的區域，該些區域係以使得該電晶體在電場或基極電流的施加時能夠提升或限制電流的流動所必要的來加以配置。
主動及被動構件係藉由具有不同電氣特性的材料層來加以形成。該些層可藉由各種沉積技術來形成，該技術部分是由被沉積的材料類型來決定的。例如，薄膜沉積可能牽涉到化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解的電鍍以及無電的電鍍製程。每個層一般是被圖案化，以形成主動構件、被動構件或是構件間的電連接的部分。
該些層可利用微影而被圖案化，微影係牽涉到光敏材料(例如，光阻)在待被圖案化的層之上的沉積。一圖案係利用光從一光罩轉印至光阻。在一實施例中，該光阻圖案遭受到光的部分係利用一溶劑來移除，以露出下面待被圖案化的層的部分。在另一實施例中，該光阻圖案未遭受到光的部分，即負光阻，係利用一溶劑而被移除，此係露出下面待被圖案化的層的部分。該光阻的剩餘部分係被移除，留下一圖案化的層。或者是，某些類型的材料係藉由利用例如是無電的電鍍及電解的電鍍的技術來直接將該材料沉積到該些區域或是沉積到由一先前的沉積/蝕刻製程所形成的空孔中而被圖案化。
圖案化是半導體晶圓表面上的頂端層之部分被移除所藉由的基本操作。半導體晶圓的部分可利用微影、光學遮蔽、遮蔽、氧化物或金屬移除、照相術及模板印刷、以及微蝕刻來加以移除。微影係包含形成一以標線片或一光罩的形式的圖案，並且將該圖案轉印到半導體晶圓的表面層。微影係以一種兩個步驟的製程以在半導體晶圓的表面上形成主動及被動構件的水平尺寸。首先，在該標線片或遮罩上的圖案係被轉印到一光阻層。光阻是一種光敏的材料，其係在暴露到光的時候會在結構及性質上進行變化。改變光阻的結構及性質的製程係以負作用型光阻或是正作用型光阻出現。其次，該光阻層係被轉印到該晶圓表面中。該轉印係發生在蝕刻移除半導體晶圓的頂端層中未被光阻覆蓋的部分時。光阻的化學性質是使得該光阻維持實質完整的並且抵抗由化學品蝕刻溶液所做的移除，而半導體晶圓的頂端層中未被光阻覆蓋的部分係被移除。形成、曝光及移除光阻的製程、以及移除半導體晶圓的一部分的製程可根據所用的特定阻劑以及所要的結果來加以修改。
在負作用型光阻中，光阻係暴露到光並且在一以聚合作用著稱的製程中從一可溶的狀態改變到一不可溶的狀態。在聚合作用中，未聚合的材料係暴露到光或是能量源，並且聚合物係形成一種抗蝕刻的交聯材料。在大部分的負型光阻中，該些聚合物是聚異戊二烯(polyisopreme)。利用化學溶劑或是顯影劑來移除可溶的部分(亦即，未曝光的部分)係在光阻層中留下孔洞，該孔洞係對應於標線片上之不透光的圖案。其圖案是存在於不透光的區域中之光罩係稱為亮場(clear-field)光罩。
在正作用型光阻中，光阻係暴露到光，並且在一以光溶解化(photosolubilization)著稱的製程中從相對不可溶的狀態變化成更加可溶的狀態。在光溶解化中，該相對不可溶的光阻係被暴露到適當的光能量並且被轉換成為一較可溶的狀態。該光阻之光溶解的部分可在顯影製程中藉由一種溶劑來移除。基本的正型光阻聚合物是苯酚-甲醛(phenol-formaldehyde)聚合物，亦稱為苯酚甲醛的酚醛樹脂。利用化學溶劑或是顯影劑來移除可溶的部分(亦即，曝光的部分)係在光阻層中留下孔洞，該孔洞係對應於標線片上之透光的圖案。其圖案是存在於透光的區域中之光罩係稱為暗場(dark-field)光罩。
在移除半導體晶圓中未被光阻覆蓋的頂端部分後，該光阻的剩餘部分係被移除，而留下一圖案化的層。或者是，某些類型的材料係藉由利用例如是無電電鍍及電解電鍍的技術以將材料直接沉積到藉由一先前的沉積/蝕刻製程所形成的區域或孔洞中而被圖案化。
在一現有的圖案之上沉積一材料薄膜可能會擴大下面的圖案並且產生一非均勻平坦的表面。一均勻平坦的表面是產生較小且更緊密聚集的主動及被動構件所需的。平坦化可被利用來從晶圓的表面移除材料並且產生一均勻平坦的表面。平坦化係牽涉到利用一拋光墊來拋光晶圓的表面。一研磨劑材料及腐蝕性化學品係在拋光期間被加到晶圓的表面。該研磨劑的機械性作用以及該化學品的腐蝕性作用的組合係移除任何不規則的表面構形，產生一均勻平坦的表面。
後端製造係指切割或單粒化完成的晶圓成為個別的半導體晶粒並且接著為了結構的支撐及環境的隔離來封裝該半導體晶粒。為了單粒化半導體晶粒，晶圓係沿著該晶圓的非功能區域(稱為切割道或劃線)來被劃線且截斷。該晶圓係利用一雷射切割工具或鋸刀而被單粒化。在單粒化之後，該個別的半導體晶粒係被安裝到一封裝基板，該封裝基板係包含用於和其它系統構件互連的接腳或接觸墊。形成在半導體晶粒之上的接觸墊係接著連接至該封裝內的接觸墊。該些電連接可以利用銲料凸塊、柱形凸塊、導電膏、或是引線接合來做成。一封裝材料(encapsulant)或是其它模製材料係沉積在該封裝之上，以提供實體支撐及電氣隔離。該完成的封裝係接著被插入一電氣系統中，並且使得該半導體裝置的功能為可供其它系統構件利用的。
圖1係描繪具有複數個安裝於其表面上之半導體封裝的晶片載體基板或PCB 52之電子裝置50。視應用而定，電子裝置50可具有一種類型之半導體封裝或多種類型之半導體封裝。不同類型之半導體封裝係為了說明之目的而展示於圖1中。
電子裝置50可以是一使用該些半導體封裝以執行一或多種電功能之獨立的系統。或者，電子裝置50可以是一較大系統之子構件。舉例而言，電子裝置50可以是行動電話、個人數位助理(PDA)、數位視訊攝影機(DVC)、或是其它電子通訊裝置的一部份。或者是，電子裝置50可以是一可插入電腦中之顯示卡、網路介面卡或其它信號處理卡。該半導體封裝可包括微處理器、記憶體、特殊應用積體電路(ASIC)、邏輯電路、類比電路、RF電路、離散裝置或其它半導體晶粒或電氣構件。小型化及重量減輕是這些產品能夠被市場接受所不可少的。在半導體裝置間的距離必須縮短以達到更高的密度。
在圖1中，PCB 52係提供一般的基板以供安裝在該PCB上之半導體封裝的結構支撐及電氣互連。導電的信號線路54係利用蒸鍍、電解的電鍍、無電的電鍍、網版印刷、或其它適合的金屬沉積製程而被形成在PCB 52的一表面之上或是在層內。信號線路54係提供在半導體封裝、安裝的構件、以及其它外部的系統構件的每一個之間的電通訊。線路54亦提供電源及接地連接給每個半導體封裝。
在某些實施例中，一半導體裝置具有兩個封裝層級。第一層級的封裝是一種用於將半導體晶粒機械及電氣地附接至一中間載體的技術。第二層級的封裝係牽涉到將該中間載體機械及電氣地附接至PCB。在其它實施例中，一半導體裝置可以只有該第一層級的封裝，其中晶粒是直接機械及電氣地安裝到PCB上。
為了說明之目的，包含引線接合封裝56及覆晶58之數種類型的第一層級的封裝係被展示在PCB 52上。此外，包含球狀柵格陣列(BGA)60、凸塊晶片或體(BCC)62、雙排型封裝(DIP)64、平台柵格陣列(LGA)66、多晶片模組(MCM)68、四邊扁平無引腳封裝(QFN)70及四邊扁平封裝72之數種類型的第二層級的封裝係被展示安裝在PCB 52上。視系統需求而定，以第一及第二層級的封裝類型的任意組合來組態的半導體封裝的任何組合及其它電子構件可連接至PCB 52。在某些實施例中，電子裝置50包含單一附接的半導體封裝，而其它實施例需要多個互連的封裝。藉由在單一基板之上組合一或多個半導體封裝，製造商可將預製的構件納入電子裝置及系統中。由於半導體封裝包括複雜的功能，因此可使用較不昂貴的構件及流線化製程來製造電子裝置。所產生的裝置不太可能發生故障且製造費用較不昂貴，從而降低消費者成本。
圖2a-2c係展示範例的半導體封裝。圖2a係描繪安裝在PCB 52上的DIP 64之進一步的細節。半導體晶粒74係包括一含有類比或數位電路的主動區域，該些類比或數位電路係被實施為形成在晶粒內之主動元件、被動元件、導電層及介電層並且根據該晶粒的電設計而電互連。例如，該電路可包含形成在半導體晶粒74的主動區域內之一或多個電晶體、二極體、電感器、電容器、電阻器以及其它電路元件。接觸墊76是一或多層的導電材料，例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，並且電連接至形成在半導體晶粒74內之電路元件。在DIP 64的組裝期間，半導體晶粒74係利用一金矽共晶層或例如是熱環氧樹脂的黏著材料而被安裝到一中間載體78。封裝主體係包含一種例如是聚合物或陶瓷的絕緣封裝材料。導線80及引線接合82係在半導體晶粒74及PCB 52之間提供電互連。封裝材料84係為了環境保護而沉積在該封裝之上以防止濕氣及微粒進入該封裝且污染晶粒74或引線接合82。
圖2b係描繪安裝在PCB 52上之BCC 62的進一步細節。半導體晶粒88係利用一種底膠填充(underfill)或是環氧樹脂黏著材料92而被安裝在載體90之上。引線接合94係在接觸墊96及98之間提供第一層級的封裝互連。模製化合物或封裝材料100係沉積在半導體晶粒88及引線接合94之上以提供實體支撐及電氣隔離給該裝置。接觸墊102係利用一例如是電解的電鍍或無電的電鍍之合適的金屬沉積製程而被形成在PCB 52的一表面之上以避免氧化。接觸墊102係電連接至PCB 52中的一或多個導電信號線路54。凸塊104係形成在BCC 62的接觸墊98以及PCB 52的接觸墊102之間。
在圖2c中，半導體晶粒58係以覆晶型第一層級的封裝方式面向下安裝到中間載體106。半導體晶粒58的主動區域108係包含類比或數位電路，該些類比或數位電路係被實施為根據該晶粒的電設計所形成的主動元件、被動元件、導電層及介電層。例如，該電路可包含一或多個電晶體、二極體、電感器、電容器、電阻器以及主動區域108內之其它電路元件。半導體晶粒58係透過凸塊110電氣及機械地連接至載體106。
BGA 60係以BGA型第二層級的封裝方式利用凸塊112電氣及機械地連接至PCB 52。半導體晶粒58係透過凸塊110、信號線114及凸塊112電連接至PCB 52中的導電信號線路54。一種模製化合物或封裝材料116係沉積在半導體晶粒58及載體106之上以提供實體支撐及電氣隔離給該裝置。該覆晶半導體裝置係提供從半導體晶粒58上的主動元件到PCB 52上的導電跡線之短的導電路徑，以便縮短信號傳遞距離、降低電容以及改善整體電路效能。在另一實施例中，半導體晶粒58可在無中間載體106的情況下，利用覆晶型第一層級的封裝直接機械及電連接至PCB 52。
圖3a係展示一具有一種例如是矽、鍺、砷化鎵、磷化銦或矽碳化物的主體基板材料122以供結構支撐的半導體晶圓120。如上所述，複數個半導體晶粒或構件124係形成在晶圓120上，並且藉由如上所述的一非主動的晶粒間的晶圓區域或切割道126分開。切割道126係提供切割區域以將半導體晶圓120單粒化成為個別的半導體晶粒124。
圖3b係展示半導體晶圓120的一部份的橫截面圖。每個半導體晶粒124係具有一背表面128以及包含類比或數位電路的主動表面130，該類比或數位電路被實施為形成在該晶粒內且根據該晶粒的電設計及功能而電互連的主動元件、被動元件、導電層以及介電層。例如，該電路可包含一或多個電晶體、二極體以及其它形成在主動表面130內之電路元件以實施類比電路或數位電路，例如數位信號處理器(DSP)、ASIC、記憶體或是其它信號處理電路。半導體晶粒124亦可包含IPD，例如電感器、電容器及電阻器，以供RF信號處理使用。
一導電層132係利用PVD、CVD、電解的電鍍、無電的電鍍製程、或是其它合適的金屬沉積製程而形成在主動表面130之上。導電層132可以是一或多層的Al、Cu、Sn、Ni、Au、Ag或是其它合適的導電材料。導電層132係運作為接觸墊，該些接觸墊係電連接至主動表面130上的電路。如同在圖3b中所示，導電層132可以被並排地設置而和半導體晶粒124的邊緣分開一第一距離。或者是，導電層132可以用多個列偏置(offset)，使得一第一列的接觸墊被設置和該晶粒的邊緣分開一第一距離，並且和該第一列交替的一第二列的接觸墊係被設置和該晶粒的邊緣分開一第二距離。
一絕緣或保護層134係利用PVD、CVD、網版印刷、旋轉塗覆、噴霧塗覆、燒結或熱氧化而形成在主動表面130及導電層132之上。該絕緣層134係包含一或多個層的二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、氧化鋁(Al2O3)、有機聚合物或是其它具有類似的絕緣及結構性質的材料。絕緣層134的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層132。或者是，絕緣層134的一部分係藉由利用雷射136的雷射直接剝蝕(LDA)來加以移除，以露出導電層132。
在圖3c中，半導體晶圓120係利用鋸刀或雷射切割工具138透過切割道126及絕緣層134而被單粒化成為個別的半導體晶粒124。
圖4a係展示一具有一種例如是矽、鍺、砷化鎵、磷化銦或矽碳化物的主體基板材料142以供結構支撐的半導體晶圓140。複數個半導體晶粒或構件144係形成在晶圓140上，並且藉由如上所述的一非主動的晶粒間的晶圓區域或切割道146分開。切割道146係提供切割區域以將半導體晶圓140單粒化成為個別的半導體晶粒144。
圖4b係展示半導體晶圓140的一部份的橫截面圖。每個半導體晶粒144係具有一背表面148以及包含類比或數位電路的主動表面150，該類比或數位電路被實施為形成在該晶粒內且根據該晶粒的電設計及功能而電互連的主動元件、被動元件、導電層以及介電層。例如，該電路可包含一或多個電晶體、二極體以及其它形成在主動表面150內之電路元件以實施類比電路或數位電路，例如DSP、ASIC、記憶體或是其它信號處理電路。半導體晶粒144亦可包含IPD，例如電感器、電容器及電阻器，以供RF信號處理使用。
一導電層152係利用PVD、CVD、電解的電鍍、無電的電鍍製程、或是其它合適的金屬沉積製程而形成在主動表面150之上。導電層152可以是一或多層的Al、Cu、Sn、Ni、Au、Ag或是其它合適的導電材料。導電層152係運作為接觸墊，該些接觸墊係電連接至主動表面150上的電路。如同在圖4b中所示，導電層152可以被並排地設置而和半導體晶粒144的邊緣分開一第一距離。或者是，導電層152可以用多個列偏置，使得一第一列的接觸墊被設置和該晶粒的邊緣分開一第一距離，並且和該第一列交替的一第二列的接觸墊係被設置和該晶粒的邊緣分開一第二距離。
一絕緣或保護層160係利用PVD、CVD、網版印刷、旋轉塗覆、噴霧塗覆、燒結或熱氧化而形成在主動表面150及導電層152之上。該絕緣層160係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。絕緣層160的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層152。或者是，絕緣層160的一部分係藉由利用雷射166的LDA來加以移除，以露出導電層152。
在圖4c中，一導電層170係利用PVD、CVD、濺鍍、電解的電鍍、無電的電鍍製程、或是其它適當的金屬沉積製程的圖案化而形成在絕緣層160及導電層152之上。導電層170可以是一或多個層的Al、Cu、Sn、Ni、Au、Ag或是其它適當的導電材料。導電層170係電連接至導電層152。
在圖4d中，一電阻層174係利用PVD、CVD或是其它適當的沉積製程而形成在導電層170之上。在一實施例中，電阻層174可以是鉭矽化物(TaxSiy)或是其它金屬矽化物、TaN、鎳鉻(NiCr)、鈦(Ti)、氮化鈦(錫)、鈦鎢(TiW)或是具有在1-200歐姆/平方之間的電阻率之摻雜的多晶矽。
在圖4e中，一絕緣或介電層178係形成在電阻層174、導電層170及絕緣層160之上。絕緣層178係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯並噁唑(PBO)或是其它具有類似的絕緣及結構性質的材料。在一實施例中，絕緣層178作用為一電容器的介電材料。絕緣層178的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以產生開口182並且露出導電層170的一部分。或者是，絕緣層178的一部分係藉由利用雷射192的LDA來加以移除，以露出導電層的一部分170並且產生開口182。
在圖4f中，一導電層186係利用PVD、CVD、濺鍍、電解的電鍍、無電的電鍍製程或是其它適當的金屬沉積製程的圖案化形成在絕緣層178、導電層170、絕緣層160及導電層152之上，以形成個別的部分或區段186a-186d。導電層186係包含一或多層的Al、Cu、Sn、Ni、Au、Ag或是其它合適的導電材料。在一實施例中，導電層186係利用一例如是離子銑(milling)或背向濺鍍之適當的選擇性銅電鍍製程，且利用一適當的晶種合金，例如，鈦銅(TiCu)、鈦鎢銅(TiWCu)或是鉭氮銅(TaNCu)來加以沉積。在另一實施例中，導電層186具有一在3到15微米(μm)之間的厚度。
根據個別的半導體晶粒144的設計及功能，導電層186a-186d之個別的部分可以是電氣共通的或是電氣隔離的。在一實施例中，導電層170、電阻層174、絕緣層178及導電層186a係構成一金屬絕緣體金屬(MIM)電容器。導電層186b的一部分係垂直地延伸穿過開口182以將導電層186b電連接到導電層170。導電層186c係電連接至導電層152。以平面視圖觀之，導電層186c及186d之個別的區段可被纏繞或捲繞以產生或呈現一電感器所要的特徵。導電層186c-186d係形成一底部電感器翼部，該翼部係形成在半導體晶粒144的一覆蓋區之上且在該覆蓋區之內。
在圖4g中，一絕緣或保護層190係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在導電層186、絕緣層178及絕緣層160之上。絕緣層190係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。在一實施例中，絕緣層190在被沉積後係利用一範圍在攝氏165-380度(℃)之間的固化溫度來進行一固化製程。在另一實施例中，絕緣層190的厚度範圍是在5-20μm之間。絕緣層190的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層186。或者是，絕緣層190的一部分係藉由利用雷射192的LDA來加以移除，以露出導電層186。
在圖4h中，一導電層196係利用PVD、CVD、濺鍍、電解的電鍍、無電的電鍍製程或是其它適當的金屬沉積製程的圖案化而形成在絕緣層190及導電層186之上，以形成個別的部分或區段196a-196e。導電層196係包含一或多個層的Al、Cu、Sn、Ni、Au、Ag或是其它合適的導電材料。在一實施例中，導電層196係利用一例如是離子銑或背向濺鍍之適當的選擇性銅電鍍製程，且利用一適當的晶種合金，例如，TiCu、TiWCu或是TaNCu來加以沉積。在另一實施例中，導電層196具有一在3到15μm之間的厚度。
根據個別的半導體晶粒144的設計及功能，導電層196a-196e之個別的部分可以是電氣共通的或是電氣隔離的。導電層196a係電連接至導電層186a並且與導電層186a對準。導電層196b係電連接至導電層186b並且與導電層186b對準。導電層196c係電連接至導電層186c並且與導電層186c對準。導電層196e係電連接至導電層186d並且與導電層186d對準。以平面視圖觀之，導電層196c-196e之個別的區段可被纏繞或捲繞以產生或呈現一電感器所要的特徵。導電層196c-196e係形成一頂端電感器翼部，該翼部係形成在半導體晶粒144的一覆蓋區之上且在該覆蓋區之內。
圖4i係展示圖4h中所示的頂端及底部電感器翼部的覆蓋區之平面圖。在一實施例中，如圖4i中所示，導電層196c-196e具有比導電層186c-186d小的剖面寬度。導電層196c-196e及導電層186c-186d的剖面寬度可以根據半導體晶粒144的設計及功能來變化。在另一實施例中，導電層196c-196e具有大於或等於導電層186c-186d的剖面寬度之剖面寬度。
該頂端電感器翼部196c-196e係比底部電感器翼部186c-186d長，使得導電層196d係延伸超出該底部電感器翼部186c-186d的覆蓋區。在另一實施例中，如圖4j中所示，該頂端電感器翼部196c-196e的長度係和底部電感器翼部186c-186d實質相同，使得該頂端電感器翼部196c-196e的整個覆蓋區被設置在該底部電感器翼部186c-186d的覆蓋區之內。該頂端電感器翼部196c-196e及底部電感器翼部186c-186d的長度可以根據半導體晶粒144的設計及功能來變化。
在圖4h-4j中，導電層196c係和導電層186c對準，並且導電層196e係和導電層186d對準。該頂端電感器翼部196c-196e係堆疊在底部電感器翼部186c-186d之上並且沿著該底部電感器翼部186c-186d的整個路徑或線圈對準，並且對於該底部電感器翼部186c-186d的線圈的整個長度而言，該頂端電感器翼部196c-196e的覆蓋區是在該底部電感器翼部186c-186d的覆蓋區之內。在另一實施例中，該頂端電感器翼部196c-196e及底部電感器翼部186c-186d係以一水平的偏置來對準，使得該頂端電感器翼部196c-196e的覆蓋區是在該底部電感器翼部186c-186d的覆蓋區之外。在半導體晶粒外部形成IPD的製程係易於造成某種程度的失準，此可能會劣化IPD，尤其是當IPD是在後續形成RDL的期間形成在半導體晶粒上而且也是個別地形成時。為了較高的品質及可靠的IPD，該頂端電感器翼部196c-196e係在半導體晶粒210之內堆疊在底部電感器翼部186c-186d之上並且沿著該底部電感器翼部186c-186d的整個路徑或線圈來對準。
在圖4k中，一絕緣或保護層200係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在絕緣層190及導電層196之上。絕緣層200係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。在一實施例中，絕緣層200係在沉積後利用一範圍從165-380℃的固化溫度來進行一固化製程。在另一實施例中，絕緣層200的厚度範圍是在5-20μm之間。絕緣層200的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層196。或者是，絕緣層200的一部分係藉由利用雷射202的LDA來加以移除，以露出導電層196。
在圖41中，來自圖4a-4k的組件係利用鋸刀或雷射切割工具204穿過絕緣層200、絕緣層190、絕緣層160及切割道146而被單粒化，以產生個別的IPD晶粒210。圖4c-4k中包含導電層170、186及196、電阻層174、以及絕緣層160、178、190及200之所述的結構係構成複數個形成在IPD晶粒210內的被動電路元件或IPD 212。該些IPD 212係提供高頻應用所需的電氣特徵，例如，共振器、高通濾波器、低通濾波器、帶通濾波器、對稱的Hi-Q諧振變壓器以及調諧電容器。該些IPD 212可被利用作為前端無線RF構件，其可被設置在天線及收發器之間。該些電感器可以是運作高達100十億赫(Gigahertz)的hi-Q平衡-不平衡轉換器、變壓器或線圈。在某些應用中，多個平衡-不平衡轉換器係形成在同一基板上，此係容許多頻帶的操作。例如，兩個或多個平衡-不平衡轉換器係被使用在行動電話或是其它全球行動通訊系統(GSM)的四頻中，每個平衡-不平衡轉換器係專用於該四頻裝置的一個操作頻帶。一典型的RF系統係需要以一或多個半導體封裝的多個IPD以及其它高頻電路來執行必要的電氣功能。
圖5a-5i係相關於圖1及2a-2c來描繪一種在半導體晶粒以及IPD上形成一導電橋以及一扇出RDL的製程。在圖5a中，一基板或載體214係包含例如是矽、聚合物、鈹氧化物或是其它適當的低成本剛性材料的犧牲基底材料，以用於結構的支撐。一介面層或雙面帶216係形成在載體214之上，以作為一臨時黏著的黏合膜或蝕刻停止層。以絕緣層200作為前端，來自圖41的IPD晶粒210係利用一拾放動作而被設置在介面層216及載體214之上並且安裝到該介面層216及載體214。以絕緣層134作為前端，來自圖3c的半導體晶粒124係利用一拾放動作而被設置在介面層216及載體214之上並且安裝到該介面層216及載體214。絕緣層200係與絕緣層134為實質共平面的。
圖5b係展示來自圖5a的組件的一俯視或平面圖。IPD晶粒210係在有介面層216的情形下被安裝在載體214之上並且在半導體晶粒124的旁邊。IPD晶粒210係和半導體晶粒124相鄰，並且IPD晶粒210係和半導體晶粒124分開一個在IPD晶粒210與半導體晶粒124間的間隔或間隙。
圖5c係展示來自圖5a-5b的組件，焦點放在單一IPD晶粒210以及單一半導體晶粒124上。一封裝材料或模製化合物220係利用膏狀印刷、壓縮模製、轉移模製、液狀封裝材料模製、真空疊層、旋轉塗覆或其他合宜的施加器而沉積在IPD晶粒210、半導體124以及載體214之上。封裝材料220可以是聚合物合成材料，例如，具有充填物的環氧樹脂、具有充填物的環氧丙烯酸酯或是具有適當充填物的聚合物。封裝材料220是非導電的，並且環境地保護該半導體裝置免於外部元素和污染物。封裝材料220係具有高的體積電阻率(例如，大於E14歐姆-公分)、低的介電常數(例如，小於4.0)以及低的損耗正切(例如，小於0.05)。
在圖5d中，載體214及介面層216係藉由化學品蝕刻、機械式剝離、CMP、機械式研磨、熱烘烤、UV光、雷射掃描或是濕式剝除而被移除，以露出封裝材料220、絕緣層134、導電層132、絕緣層200以及導電層196的一表面。封裝材料220係在載體214的移除後提供結構的支撐給半導體晶粒124及IPD晶粒210。
在圖5e中，封裝材料220係利用一電漿製程、濕式化學品蝕刻或是光阻顯影製程而被蝕刻，以移除該封裝材料220的表面的一部分。或者是，封裝材料220的一部分係藉由利用雷射221的LDA來加以移除。在一實施例中，該封裝材料220的一部分，即支撐結構222，係維持覆蓋在絕緣層134的一側壁224上。支撐結構222亦維持覆蓋在IPD晶粒210的一側壁226上。封裝材料220亦具有一表面228是與絕緣層134及絕緣層200之一露出的表面為垂直偏置的。
在圖5f中，一絕緣或保護層230係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在封裝材料220、半導體晶粒124及IPD晶粒210之上。絕緣層230係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。絕緣層230的厚度可根據IPD晶粒210的設計及功能來加以調整。在一實施例中，絕緣層230的厚度範圍是在5-25μm之間。絕緣層230的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層132及196的一部分。或者是，絕緣層230的一部分係藉由利用雷射232的LDA來加以移除，以露出導電層132及導電層196的一部分。所產生的貫孔234可具有一直的、傾斜的、呈角度的、彎曲的或是階梯狀的側壁。
在圖5g中，一導電層240係利用PVD、CVD、濺鍍、電解的電鍍、無電的電鍍製程或是其它適當的金屬沉積製程的圖案化而形成在絕緣層230、絕緣層200、導電層132及導電層196之上，以形成個別的部分或區段240a-240d。導電層240可以是一或多個層的Al、Cu、Sn、Ni、Au、Ag或是其它合適的導電材料。在一實施例中，導電層240係利用一例如是離子銑或背向濺鍍之適當的選擇性銅電鍍製程，且利用一適當的晶種合金，例如，TiCu、TiWCu、或是TaNCu來加以沉積。在另一實施例中，導電層240具有一範圍在3-12μm之間的厚度。導電層240的一部分係水平地沿著絕緣層230並且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至導電層132及196。導電層240係運作為一扇出RDL，其係提供橫向的重新分配給半導體晶粒124及IPD晶粒210的電氣信號。根據個別的半導體晶粒124及IPD晶粒210的連接性，該些導電層240a-240d之個別的部分可以是電氣共通的或是電氣隔離的。導電層240a的一部分係延伸穿過絕緣層230以將導電層240a電連接至半導體晶粒124的導電層132。導電層240b的一部分係延伸穿過絕緣層230以將導電層240b電連接至半導體晶粒124的導電層132以及IPD晶粒210的導電層196a。
導電層240c的一部分係延伸穿過絕緣層230及200以將導電層240c電連接至導電層196b及196d。導電層240c的一部分亦水平地沿著絕緣層230延伸，並且運作為一堆疊的電感器橋或導電橋，此係提供在導電層196b及196d之間的電互連。因此，導電層240c係電連接至頂端電感器翼部196c-196e以及半導體晶粒144。在導電層240a-240d及導電層196a-196e的水平部分之間的距離或間隙D1可根據IPD晶粒210的設計及功能，藉由增加或減少絕緣層230的厚度而被控制或調整。尤其是在高電流的應用中，半導體封裝係易於在導電層或裝置之間有漏電流。藉由增加絕緣層230的厚度來增加該距離D1係提供降低在導電層240a-240d以及IPD 212、半導體晶粒144及半導體晶粒124之間的漏電流之功能。
在圖5h中，一絕緣或保護層244係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在絕緣層230及導電層240之上。絕緣層244係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。絕緣層244的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層240。或者是，絕緣層244的一部分係藉由利用雷射246的LDA來加以移除，以露出導電層240。
圖5i係展示來自圖5a-5h的具有多個IPD晶粒210及半導體晶粒124之組件。一導電的凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落(ball drop)或網版印刷製程而沉積在露出的導電層240之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其具有一選配的助熔(flux)溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料係利用一適當的附接或接合的製程而被接合到導電層240。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊248。在某些應用中，凸塊248係被回焊第二次以改善至導電層240的電接觸。一凸塊下金屬化(UBM)層可形成在凸塊248之下。凸塊248亦可被壓縮接合到導電層240。凸塊248係代表一種可形成在導電層240之上的互連結構之類型。該互連結構亦可以使用柱形凸塊、微凸塊或是其它的電互連。
絕緣層230及244、導電層240及凸塊248係共同地構成一積層的互連結構249。根據半導體裝置的設計及功能，在形成凸塊248之前，額外的導電層及絕緣層可形成在絕緣層244之上，以提供橫跨該封裝之額外的垂直及水平的電連接。來自圖5a-5i的組件係利用鋸刀或雷射切割工具250透過絕緣層244、絕緣層230及封裝材料220而被單粒化，以產生個別的半導體封裝或Fo-WLCSP 252。
圖6係展示在單粒化後的Fo-WLCSP 252。半導體晶粒144的導電層152係電連接至導電層170。導電層170、電阻層174、絕緣層178及導電層186a係構成一MIM電容器。導電層186b係電連接至導電層170。導電層186c-186d係構成一底部電感器翼部，該翼部係形成在半導體晶粒144的一覆蓋區之上且在該覆蓋區之內。
導電層196a係電連接至導電層186a並且與導電層186a對準。導電層196b係電連接至導電層186b並且與導電層186b對準。導電層196c係電連接至導電層186c並且與導電層186c對準。導電層196e係電連接至導電層186d並且與導電層186d對準。導電層196c-196e係構成一頂端電感器翼部。在半導體晶粒外部形成IPD的製程係易於造成某種程度的失準，此可能會劣化IPD，尤其是當IPD是在後續形成RDL的期間形成在半導體晶粒上而且也是個別地形成時。為了較高的品質及可靠的IPD，該頂端電感器翼部196c-196e係在半導體晶粒210之內堆疊在底部電感器翼部186c-186d之上並且沿著該底部電感器翼部186c-186d的整個路徑或線圈來對準。
導電層170、186及196、電阻層174、以及絕緣層160、178、190及200係構成複數個形成在半導體晶粒144上的被動電路元件或IPD 212。半導體晶粒144係被單粒化以產生個別的IPD晶粒210。IPD晶粒210及半導體晶粒124係被安裝在一臨時的載體214之上。一封裝材料220係形成在半導體晶粒124、半導體晶粒144以及載體214之上。封裝材料220係在RDL及凸塊形成期間提供結構的支撐及剛度。一絕緣層230係形成在封裝材料220、半導體晶粒124以及IPD晶粒210之上。絕緣層230的厚度可根據IPD晶粒210的設計及功能來加以調整。
一導電層240係形成在絕緣層230、IPD晶粒210以及半導體晶粒124之上。導電層240係運作為一扇出RDL，其係提供橫向的重新分配給半導體晶粒124以及IPD晶粒210的電氣信號。根據個別的半導體晶粒124及IPD晶粒210的連接性，導電層240a-240d之個別的部分可以是電氣共通的或是電氣隔離的。導電層240a係電連接至半導體晶粒124的導電層132。導電層240b係電連接至半導體晶粒124的導電層132以及IPD晶粒210的導電層196a。導電層240c係電連接至導電層196b及196d。導電層240c的一部分係沿著絕緣層230水平地延伸，並且運作為一堆疊的電感器橋或導電橋，此係提供在導電層196b及196d之間的電互連。因此，導電層240c係電連接至頂端電感器翼部196c-196e及半導體晶粒144。在導電層240a-240d及導電層196a-196e的水平部分之間的距離或間隙D1可根據IPD晶粒210的設計及功能，藉由增加或減少絕緣層230的厚度而被控制或調整。尤其是在高電流的應用中，半導體封裝係易於在導電層或裝置之間有漏電流。藉由增加絕緣層230的厚度來增加該距離D1係提供降低在導電層240a-240d以及IPD 212、半導體晶粒144、及半導體晶粒124之間的漏電流之功能。
圖7係展示Fo-WLCSP 253，其係為一類似於圖6中所示的組件之替代實施例，但並無形成導電層186b。導電層196b係以機械及電氣式地直接連接至導電層170。在沒有介於中間的導電層186b之下，直接將導電層196b連接至導電層170係藉由避免對於在沉積導電層186b之前的離子銑或背向濺鍍製程的需要，而容許絕緣層178有較高程度的均勻度。在沒有介於中間的導電層186b之下，直接將導電層196b連接至導電層170亦降低電漿對絕緣層178造成的損壞，該絕緣層178係作用為電容器的介電材料。
圖8a-8c係相關於圖1及2a-2c來描繪一種在一具有單一電感器的半導體晶粒之上形成IPD的製程。在圖8a中，從圖4e繼續，一絕緣層260係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在絕緣層178、絕緣層160及導電層152之上。絕緣層260係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。在一實施例中，絕緣層260在被沉積後係利用一範圍從165-380℃的固化溫度來進行一固化製程。在另一實施例中，絕緣層260的厚度範圍是在5-20μm之間。絕緣層260的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以產生開口262並且露出位在電阻層174之上的絕緣層178的一部分。或者是，絕緣層260的一部分係藉由利用雷射264的LDA來加以移除，以產生開口262並且露出位在電阻層174之上的絕緣層178的一部分。絕緣層260及絕緣層178的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以產生開口266並且露出位在電阻層174的覆蓋區之外的導電層170的一部分。或者是，絕緣層260的一部分係藉由利用雷射268的LDA來加以移除，以產生開口266並且露出位在電阻層174的覆蓋區之外的導電層170的一部分。開口262及266可具有直的、漸縮的或是階梯狀的側壁。
在圖8b中，一導電層270係利用PVD、CVD、濺鍍、電解的電鍍、無電的電鍍製程或是其它適當的金屬沉積製程的圖案化而形成在絕緣層260及178以及導電層170之上，以形成個別的部分或區段196a-196e。導電層270係包含一或多個層的Al、Cu、Sn、Ni、Au、Ag或是其它合適的導電材料。在一實施例中，導電層270係利用一例如是離子銑或背向濺鍍之適當的選擇性銅電鍍製程，且利用一適當的晶種合金，例如，TiCu、TiWCu或是TaNCu來加以沉積。在另一實施例中，導電層270具有一在3到15μm之間的厚度。
根據個別的半導體晶粒144的設計及功能，導電層270a-270e之個別的部分可以是電氣共通的或是電氣隔離的。導電層270a的一部分係垂直地延伸穿過開口262，並且在一實施例中，導電層170、電阻層174、絕緣層178及導電層270a係構成一MIM電容器。導電層270b的一部分係垂直地延伸穿過開口266以將導電層270b電連接到導電層170。在沒有介於中間的導電層(例如，圖6中的導電層186b)之下，直接將導電層270b連接至導電層170係藉由避免對於在沉積一介於中間的導電層之前的離子銑或背向濺鍍製程的需要，而容許絕緣層178有較高程度的均勻度，並且降低電漿對絕緣層178造成的損壞，該絕緣層178係作用為電容器的介電材料。此外，藉由避免形成一例如是圖6中所示的導電層186之介於中間的導電層，製造成本及時間係被降低。以平面視圖觀之，導電層270c-270e之個別的區段可被纏繞或捲繞以產生或呈現一電感器所要的特徵。導電層270c-270e係形成一電感器翼部，該翼部係形成在半導體晶粒144的一覆蓋區之上且在該覆蓋區之內。
一絕緣或保護層276係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在絕緣層260及導電層270之上。絕緣層276係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。在一實施例中，絕緣層276係在沉積之後利用一範圍從165-380℃的固化溫度來進行一固化製程。在另一實施例中，絕緣層276的厚度範圍是在5-20μm之間。絕緣層276的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層270。或者是，絕緣層276的一部分係藉由利用雷射278的LDA來加以移除，以露出導電層270。
在圖8c中，來自圖4a-4e及8a-8b的組件係利用鋸刀或雷射切割工具280透過絕緣層276、絕緣層260、絕緣層160以及切割道146而被單粒化，以產生個別的IPD晶粒282。在圖4c-4e及8a-8c中敘述的包含導電層170及270、電阻層174、以及絕緣層160、178、260及276的結構係構成複數個形成在IPD晶粒282內的被動電路元件或IPD 284。該些IPD 284係提供高頻應用所需的電氣特徵，例如，共振器、高通濾波器、低通濾波器、帶通濾波器、對稱的Hi-Q諧振變壓器以及調諧電容器。該些IPD 284可被利用作為前端無線RF構件，其可被設置在天線及收發器之間。該些電感器可以是運作在高達100十億赫的hi-Q平衡-不平衡轉換器、變壓器或線圈。在某些應用中，多個平衡-不平衡轉換器係形成在同一基板上，此係容許多頻帶的操作。例如，兩個或多個平衡-不平衡轉換器係被使用在行動電話或是其它GSM通訊的四頻中，每個平衡-不平衡轉換器係專用於該四頻裝置的一個操作頻帶。一典型的RF系統係需要以一或多個半導體封裝的多個IPD以及其它高頻電路來執行必要的電氣功能。
圖9a-9i係相關於圖1及2a-2c來描繪一種在半導體晶粒以及IPD上利用單一電感器以形成一導電橋以及一扇出RDL的製程。在圖9a中，一基板或載體288係包含例如是矽、聚合物、鈹氧化物或是其它適當的低成本剛性材料的犧牲基底材料，以用於結構的支撐。一介面層或雙面帶290係形成在載體288之上以作為一臨時黏著的黏合膜或蝕刻停止層。以絕緣層276作為前端，來自圖8c的IPD晶粒282係利用一拾放動作而被設置在具有介面層290的載體288之上並且安裝到該載體288。以絕緣層134作為前端，來自圖3c的半導體晶粒124係利用一拾放動作而被設置在具有介面層290的載體288之上並且安裝到該載體288。絕緣層276係與絕緣層134為實質共平面的。
圖9b係展示來自圖9a的組件的一俯視或平面圖。IPD晶粒282係在有介面層290的情形下被安裝在載體288之上並且在半導體晶粒124的旁邊。IPD晶粒282係和半導體晶粒124相鄰，並且IPD晶粒282係和半導體晶粒124分開一個在IPD晶粒282與半導體晶粒124間的間隔或間隙。
圖9c係展示來自圖9a-9b的組件，焦點是放在單一IPD晶粒282以及單一半導體晶粒124上。一封裝材料或模製化合物292係利用膏狀印刷、壓縮模製、轉移模製、液狀封裝材料模製、真空疊層、旋轉塗覆或其他合宜的施加器而沉積在IPD晶粒282、半導體124以及載體288之上。封裝材料292可以是聚合物合成材料，例如，具有充填物的環氧樹脂、具有充填物的環氧丙烯酸酯或是具有適當充填物的聚合物。封裝材料292是非導電的，並且環境地保護該半導體裝置免於外部元素和污染物。封裝材料292係具有高的體積電阻率(例如，大於E14歐姆-公分)、低的介電常數(例如，小於4.0)、以及低的損耗正切(例如，小於0.05)。
在圖9d中，載體288及介面層290係藉由化學品蝕刻、機械式剝離、CMP、機械式研磨、熱烘烤、UV光、雷射掃描或是濕式剝除而被移除，以露出封裝材料292、絕緣層134、導電層132、絕緣層276以及導電層270的一表面。封裝材料292係在載體288的移除後提供結構的支撐給半導體晶粒124及IPD晶粒282。
在圖9e中，封裝材料292係利用一電漿製程、濕式化學品蝕刻或是光阻顯影製程而被蝕刻，以移除該封裝材料292的表面的一部分。或者是，封裝材料292的一部分係藉由利用雷射294的LDA來加以移除。在一實施例中，該封裝材料292的一部分，即支撐結構294，係維持覆蓋在絕緣層134的一側壁224上。支撐結構294亦維持覆蓋在IPD晶粒282的一側壁296上。封裝材料292亦具有一表面298是與絕緣層134及絕緣層276之一露出的表面垂直偏置的。
在圖9f中，一絕緣或保護層300係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在封裝材料292、半導體晶粒124及IPD晶粒282之上。絕緣層300係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。絕緣層300的厚度可根據IPD晶粒282的設計及功能來加以調整。在一實施例中，絕緣層300的厚度範圍是在5-25μm之間。絕緣層300的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層132及270的一部分。或者是，絕緣層300的一部分係藉由利用雷射302的LDA來加以移除，以露出導電層132及導電層270的一部分。所產生的貫孔304可具有一直的、傾斜的、呈角度的、彎曲的或是階梯狀的側壁。
在圖9g中，一導電層310係利用PVD、CVD、濺鍍、電解的電鍍、無電的電鍍製程或是其它適當的金屬沉積製程的圖案化而形成在絕緣層300、絕緣層276、導電層132及導電層270之上，以形成個別的部分或區段310a-310d。導電層310可以是一或多個層的Al、Cu、Sn、Ni、Au、Ag或是其它合適的導電材料。在一實施例中，導電層310的厚度範圍是在3-12μm之間。導電層310的一部分係水平地沿著絕緣層300並且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至導電層132及270。導電層310係運作為一扇出RDL，其係提供橫向的重新分配給半導體晶粒124及IPD晶粒282的電氣信號。根據個別的半導體晶粒124及IPD晶粒282的連接性，該些導電層310a-310d之個別的部分可以是電氣共通的或是電氣隔離的。導電層310a的一部分係延伸穿過絕緣層300以將導電層310a電連接至半導體晶粒124的導電層132。導電層310b的一部分係延伸穿過絕緣層300以將導電層310b電連接至半導體晶粒124的導電層132以及IPD晶粒282的導電層270a。
導電層310c的一部分係延伸穿過絕緣層300及276以將導電層310c電連接至導電層270b及270d。導電層310c的一部分亦水平地沿著絕緣層300延伸，並且運作為一堆疊的電感器橋或導電橋，此係提供在導電層270b及270d之間的電互連。因此，導電層310c係電連接至電感器翼部270c-270e以及半導體晶粒144。在導電層310a-310d及導電層270a-270e的水平部分之間的距離或間隙D2可根據IPD晶粒282的設計及功能，藉由增加或減少絕緣層300的厚度而被控制或調整。尤其是在高電流的應用中，半導體封裝係易於在導電層或裝置之間有漏電流。藉由增加絕緣層300的厚度來增加該距離D2係提供降低在導電層310a-310d以及IPD 284、半導體晶粒144、及半導體晶粒124之間的漏電流之功能。
在圖9h中，一絕緣或保護層314係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在絕緣層300及導電層310之上。絕緣層314係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。絕緣層314的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層310。或者是，絕緣層314的一部分係藉由利用雷射316的LDA來加以移除，以露出導電層310。
圖9i係展示來自圖9a-9h的具有多個IPD晶粒282及半導體晶粒124之組件。一導電的凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落或網版印刷製程而沉積在露出的導電層310之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料係利用一適當的附接或接合的製程而被接合到導電層310。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊318。在某些應用中，凸塊318係被回焊第二次以改善至導電層310的電接觸。一UBM層可形成在凸塊318之下。凸塊318亦可被壓縮接合到導電層310。凸塊318係代表一種可形成在導電層310之上的互連結構之類型。該互連結構亦可以使用柱形凸塊、微凸塊或是其它的電互連。
絕緣層300及314、導電層310及凸塊318係共同地構成一積層的互連結構320。根據半導體裝置的設計及功能，在形成凸塊318之前，額外的導電層及絕緣層可形成在絕緣層314之上，以提供橫跨該封裝之額外的垂直及水平的電連接。來自圖9a-9i的組件係利用鋸刀或雷射切割工具322透過絕緣層314、絕緣層300及封裝材料292而被單粒化，以產生個別的半導體封裝或Fo-WLCSP 324。
圖10係展示在單粒化後的Fo-WLCSP 324。Fo-WLCSP 324係類似於圖6中所示的組件，但並無形成導電層186。導電層170、電阻層174、絕緣層178及導電層270a係構成一MIM電容器。導電層270b係電連接至導電層170。在沒有一例如是圖6中所示的導電層186b之介於中間的導電層之下，直接將導電層270b連接至導電層170係藉由避免對於在沉積一介於中間的導電層之前的離子銑或背向濺鍍製程的需要，而容許絕緣層178有較高程度的均勻度，並且降低電漿對絕緣層178造成的損壞，該絕緣層178係作用為電容器的介電材料。此外，藉由避免形成一例如是圖6中所示的導電層186之介於中間的導電層，製造成本及時間係被降低。以平面視圖觀之，導電層270c-270e之個別的區段可被纏繞或捲繞以產生或呈現一電感器所要的特徵。
導電層170及270、電阻層174以及絕緣層160、178、260及276係構成複數個形成在半導體晶粒144上的被動電路元件或IPD 284。半導體晶粒144係被單粒化以產生個別的IPD晶粒282。IPD晶粒282及半導體晶粒124係被安裝在一臨時的載體288之上。一封裝材料292係形成在半導體晶粒124、半導體晶粒144以及載體288之上。封裝材料292係在RDL及凸塊的形成期間提供結構的支撐及剛度。一絕緣層300係形成在封裝材料292、半導體晶粒124以及IPD晶粒282之上。絕緣層300的厚度可根據IPD晶粒282的設計及功能來加以調整。
一導電層310係形成在絕緣層300、IPD晶粒282以及半導體晶粒124之上。導電層310係運作為一扇出RDL，其係提供橫向的重新分配給半導體晶粒124及IPD晶粒282的電氣信號。根據個別的半導體晶粒124及IPD晶粒282的連接性，導電層310a-310d之個別的部分可以是電氣共通的或是電氣隔離的。導電層310a係電連接至半導體晶粒124的導電層132。導電層310b係電連接至半導體晶粒124的導電層132以及IPD晶粒282的導電層270a。導電層310c係電連接至導電層270b及270d。導電層310c的一部分係沿著絕緣層300水平地延伸，並且運作為一堆疊的電感器橋或導電橋，此係提供在導電層270b及270d之間的電互連。因此，導電層310c係電連接至電感器翼部270c-270e及半導體晶粒144。在導電層310a-310d及導電層270a-270e的水平部分之間的距離或間隙D2可根據IPD晶粒282的設計及功能，藉由增加或減少絕緣層300的厚度而被控制或調整。尤其是在高電流的應用中，半導體封裝係易於在導電層或裝置之間有漏電流。藉由增加絕緣層300的厚度來增加該距離D2係提供降低在導電層310a-310d以及IPD 284、半導體晶粒144及半導體晶粒124之間的漏電流之功能。
圖11a-11b係相關於圖1及2a-2c來描繪一種在IPD及半導體晶粒之上形成一臨時的平坦化層的製程。在圖11a中，從圖8b繼續，一臨時的平坦化層330係利用旋轉塗覆、噴霧塗覆、印刷、疊層、PVD、CVD、燒結或是熱氧化而形成在絕緣層276及導電層270之上。在一實施例中，平坦化層330係在沒有圖案化之下被施加在整個半導體晶圓140之上以作為一覆蓋層。該平坦化層330係包含一或多個層的SiO2、Si3N4、SiOn、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基介電質膜、有機聚合物膜或是其它具有類似絕緣或結構性質的材料。在一實施例中，平坦化層330具有1μm的厚度。在圖11b中，該組件係利用鋸刀或雷射切割工具332透過平坦化層330、絕緣層276、絕緣層260、絕緣層160以及切割道146而被單粒化，以產生具有形成在IPD晶粒340之上的平坦化層330之個別的IPD晶粒340。
在圖4c-4e、8a-8b及11a-11b中敘述的包含導電層170及270、電阻層174以及絕緣層160、178、260及276的結構係構成複數個形成在IPD晶粒340之內的被動電路元件或IPD 342。該些IPD 342係提供高頻應用所需的電氣特徵，例如，共振器、高通濾波器、低通濾波器、帶通濾波器、對稱的Hi-Q諧振變壓器以及調諧電容器。該些IPD 342可被利用作為前端無線RF構件，其可被設置在天線及收發器之間。該些電感器可以是運作在高達100十億赫的hi-Q平衡-不平衡轉換器、變壓器或線圈。在某些應用中，多個平衡-不平衡轉換器係形成在同一基板上，此係容許多頻帶的操作。例如，兩個或多個平衡-不平衡轉換器係被使用在行動電話或是其它GSM通訊的四頻中，每個平衡-不平衡轉換器係專用於該四頻裝置的一個操作頻帶。一典型的RF系統係需要以一或多個半導體封裝的多個IPD以及其它高頻電路來執行必要的電氣功能。
圖12a-12h係相關於圖1及2a-2c來描繪一種形成一具有以一垂直的偏置形成在IPD及半導體晶粒之上的導電橋及RDL的Fo-WLCSP的製程。在圖12a中，一基板或載體344係包含例如是矽、聚合物、鈹氧化物或是其它適當的低成本剛性材料的犧牲基底材料，以用於結構的支撐。一介面層或雙面帶346係形成在載體344之上以作為一臨時黏著的黏合膜或蝕刻停止層。以絕緣層276作為前端，來自圖11b的IPD晶粒340係利用一拾放動作而被設置在具有介面層346的載體344之上並且安裝到該載體344。以絕緣層134作為前端，來自圖3c的半導體晶粒124係利用一拾放動作而被設置在具有介面層346的載體344之上並且安裝到載體344。因為平坦化層330係形成在絕緣層276之上，絕緣層276係與絕緣層134垂直偏置一個等於平坦化層330的厚度的量。因此，絕緣層276及絕緣層134係非共平面的。此外，IPD晶粒340係與半導體晶粒124的絕緣層134垂直偏置一個等於平坦化層330的厚度的量。
圖12b係展示來自圖12a的組件，焦點是放在單一IPD晶粒340以及單一半導體晶粒124上。一封裝材料或模製化合物350係利用膏狀印刷、壓縮模製、轉移模製、液狀封裝材料模製、真空疊層、旋轉塗覆或其他合宜的施加器而沉積在IPD晶粒340、半導體124以及載體344之上。封裝材料350可以是聚合物合成材料，例如，具有充填物的環氧樹脂、具有充填物的環氧丙烯酸酯或是具有適當充填物的聚合物。封裝材料350是非導電的，並且環境地保護該半導體裝置免於外部元素和污染物。封裝材料350係具有高的體積電阻率(例如，大於E14歐姆-公分)、低的介電常數(例如，小於4.0)、以及低的損耗正切(例如，小於0.05)。
在圖12c中，載體344及介面層346係藉由化學品蝕刻、機械式剝離、CMP、機械式研磨、熱烘烤、UV光、雷射掃描或是濕式剝除而被移除，以露出封裝材料350、絕緣層134、導電層132以及平坦化層330的一表面。封裝材料350係在載體344的移除後提供結構的支撐給半導體晶粒124及IPD晶粒340。
在圖12d中，封裝材料350係利用一電漿製程、濕式化學品蝕刻或是光阻顯影製程而被蝕刻，以移除該封裝材料280的表面的一部分。或者是，封裝材料350的一部分係藉由利用雷射352的LDA來加以移除。在一實施例中，該封裝材料350的一部分，即支撐結構354，係維持覆蓋在絕緣層134的一側壁224上。支撐結構354亦維持覆蓋在IPD晶粒340的一側壁356上。封裝材料350亦具有一表面358是與絕緣層134及平坦化層330之一露出的表面垂直偏置的。
在圖12e中，平坦化層330係藉由利用一圖案化的光阻層之濕式化學品剝除製程或是一蝕刻製程而被移除，以露出絕緣層276及導電層270。一絕緣或保護層360係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在封裝材料350、半導體晶粒124及IPD晶粒340之上。絕緣層360係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。
絕緣層360的厚度可根據IPD晶粒340的設計及功能來加以調整。絕緣層360在一週邊區域中或是在IPD晶粒340的覆蓋區之外係具有一第一厚度T1。在一實施例中，絕緣層360的厚度T1係具有在5-25μm之間的範圍。絕緣層360在IPD晶粒340的覆蓋區之內係具有一第二厚度T2。厚度T2係大於厚度T1一個等於平坦化層330的厚度的量。根據半導體裝置的設計及功能，絕緣層360的厚度T2可以獨立於絕緣層360的厚度T1之外、或是除了絕緣層360的厚度T1之外，藉由增加或減少平坦化層330的厚度來加以調整。
絕緣層360的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層132及導電層270。或者是，絕緣層360的一部分係藉由利用雷射362的LDA來加以移除，以露出導電層132及導電層270。所產生的貫孔364可具有一直的、傾斜的、呈角度的或是階梯狀的側壁。
在圖12f中，一導電層366係利用PVD、CVD、濺鍍、電解的電鍍、無電的電鍍製程或是其它適當的金屬沉積製程的圖案化而形成在絕緣層360、絕緣層276、絕緣層134、導電層132及導電層270之上，以形成個別的部分或區段366a-366d。導電層366可以是一或多個層的Al、Cu、Sn、Ni、Au、Ag或是其它合適的導電材料。在一實施例中，導電層366的厚度範圍是在3-12μm之間。導電層366的一部分係水平地沿著絕緣層360並且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至導電層132及270。導電層366係運作為一扇出RDL，此係提供橫向的重新分配給半導體晶粒124及IPD晶粒340的電氣信號。根據個別的半導體晶粒124及IPD晶粒340的連接性，該些導電層366a-366d之個別的部分可以是電氣共通的或是電氣隔離的。導電層366a的一部分係延伸穿過絕緣層360以將導電層366a電連接至半導體晶粒124的導電層132。導電層366b的一部分係延伸穿過絕緣層360以將導電層366b電連接至半導體晶粒124的導電層132以及IPD晶粒340的導電層270a。
導電層366c的一部分係延伸穿過絕緣層360及276以將導電層366c電連接至導電層270b及270d。導電層366c的一部分亦水平地沿著絕緣層360延伸，並且運作為一堆疊的電感器橋或導電橋，此係提供在導電層270b及270d之間的電互連。因此，導電層366c係電連接至電感器翼部270c-270e以及半導體晶粒144。在導電層366a-366d及導電層270a-270e的水平部分之間的距離或間隙D3可根據IPD晶粒340的設計及功能，藉由增加或減少絕緣層360的厚度T1及T2而被控制或調整。尤其是在高電流的應用中，半導體封裝係易於在導電層或裝置之間有漏電流。藉由增加絕緣層360的厚度T1及T2來增加該距離D3係提供降低在導電層366a-366d以及IPD 342、半導體晶粒144、及半導體晶粒124之間的漏電流之功能。
在圖12g中，一絕緣或保護層368係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或疊層而形成在絕緣層360及導電層366之上。絕緣層368係包含一或多個層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或是其它具有類似的絕緣及結構性質的材料。絕緣層368的一部分係藉由一蝕刻製程以一圖案化的光阻層來加以移除，以露出導電層366的一部分。或者是，絕緣層368的一部分係藉由利用雷射370的LDA來加以移除，以露出導電層366的一部分。
圖12h係展示來自圖12a-12g的具有多個IPD晶粒340及半導體晶粒124之組件。一導電的凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落或網版印刷製程而沉積在導電層366之露出的部分之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料係利用一適當的附接或接合的製程而被接合到導電層366。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊374。在某些應用中，凸塊374係被回焊第二次以改善至導電層366的電接觸。一UBM層可形成在凸塊374之下。凸塊374亦可被壓縮接合到導電層366。凸塊374係代表一種可形成在導電層366之上的互連結構之類型。該互連結構亦可以使用柱形凸塊、微凸塊或是其它的電互連。
絕緣層360及368、導電層366及凸塊374係共同地構成一積層的互連結構376。根據半導體裝置的設計及功能，在形成凸塊374之前，額外的導電層及絕緣層可形成在絕緣層368之上，以提供橫跨該封裝之額外的垂直及水平的電連接。來自圖12h的組件係利用鋸刀或雷射切割工具378透過絕緣層368、絕緣層360及封裝材料350而被單粒化，以產生個別的半導體封裝或Fo-WLCSP 380。
圖13係展示在單粒化後的Fo-WLCSP 380。Fo-WLCSP 380係類似於圖10中所示的組件，其在IPD晶粒340以及半導體晶粒124之間具有一垂直的偏置。導電層170、電阻層174、絕緣層178及導電層270a係構成一MIM電容器。導電層270b係電連接至導電層170。在沒有一例如是圖6中所示的導電層186b之介於中間的導電層之下，直接將導電層270b連接至導電層170係避免對於在沉積該介於中間的導電層之前的離子銑或背向濺鍍製程的需要，此係容許絕緣層178有較高程度的均勻度。在沒有一例如是圖6中所示的導電層186b之介於中間的導電層之下，直接將導電層270b連接至導電層170亦降低電漿對絕緣層178造成的損壞，該絕緣層178係作用為電容器的介電材料。以平面視圖觀之，導電層270c-270e之個別的區段可被纏繞或捲繞以產生或呈現一電感器所要的特徵。
導電層170及270、電阻層174、以及絕緣層160、178、260及276係構成複數個形成在半導體晶粒144上的被動電路元件或IPD 342。一臨時的平坦化層330係形成在IPD 342之上。半導體晶粒144係被單粒化以產生個別的IPD晶粒340。IPD晶粒340及半導體晶粒124係被安裝在一臨時的載體344之上。一封裝材料350係形成在半導體晶粒124、半導體晶粒144以及載體344之上。IPD晶粒340係與半導體晶粒124的絕緣層134垂直偏置一個等於平坦化層330的厚度的量。封裝材料350係在RDL及凸塊的形成期間提供結構的支撐及剛度。一絕緣層360係形成在封裝材料350、半導體晶粒124以及IPD晶粒340之上。絕緣層360的厚度可根據IPD晶粒340的設計及功能來加以調整。
一導電層366係形成在絕緣層360、IPD晶粒340以及半導體晶粒124之上。導電層366係運作為一扇出RDL，其係提供橫向的重新分配給半導體晶粒124及IPD晶粒340的電氣信號。根據個別的半導體晶粒124及IPD晶粒340的連接性，導電層366a-366d之個別的部分可以是電氣共通的或是電氣隔離的。導電層366a係電連接至半導體晶粒124的導電層132。導電層366b係電連接至半導體晶粒124的導電層132以及IPD晶粒340的導電層270a。導電層366c係電連接至導電層270b及270d。導電層366c的一部分係沿著絕緣層360水平地延伸，並且運作為一堆疊的電感器橋或導電橋，此係提供在導電層270b及270d之間的電互連。因此，導電層366c係電連接至電感器翼部270c-270e及半導體晶粒144。
在導電層366a-366d及導電層270a-270e的水平部分之間的距離或間隙D3可根據IPD晶粒340的設計及功能，藉由增加或減少絕緣層360的厚度T1及T2而被控制或調整。尤其是在高電流的應用中，半導體封裝係易於在導電層或裝置之間有漏電流。藉由增加絕緣層360的厚度T1及T2來增加該距離D3係提供降低在導電層366a-366d以及IPD 342、半導體晶粒144、及半導體晶粒124之間的漏電流之功能。
總之，一種半導體裝置係具有一第一半導體晶粒(半導體晶粒144)。一第一電感器(底部電感器翼部186c-186d)係形成在該第一半導體晶粒(半導體晶粒144)之上。一第二電感器(頂端電感器翼部196c-196e)係形成在該第一電感器(底部電感器翼部186c-186d)之上並且與該第一電感器(底部電感器翼部186c-186d)對準。一絕緣層(絕緣層230)係形成在該第一半導體晶粒(半導體晶粒144)以及該第一及第二電感器(底部電感器翼部186c-186d；頂端電感器翼部196c-196e)之上。一導電橋(導電層240c)係形成在該絕緣層(絕緣層230)之上並且電連接在該第二電感器(頂端電感器翼部196c-196e)以及該第一半導體晶粒(半導體晶粒144)之間。該半導體裝置進一步包含一第二半導體晶粒(半導體晶粒124)。一導電層(導電層240b)係形成在該第一及第二半導體晶粒(半導體晶粒144；半導體晶粒124)之間。一電容器(導電層170、電阻層174、絕緣層178以及導電層186b)係形成在該第一半導體晶粒(半導體晶粒144)之上。該絕緣層(絕緣層290)在該第一半導體晶粒(半導體晶粒144)的覆蓋區之外可具有一第一厚度(厚度T1)，並且在該第一半導體晶粒(半導體晶粒144)的覆蓋區之上可具有一大於該第一厚度(厚度T1)的第二厚度(厚度T2)。該絕緣層(絕緣層230)的厚度範圍可以是在5到25μm之間。一封裝材料(封裝材料220)係形成在該第一半導體晶粒(半導體晶粒144)之上。
儘管本發明的一或多個實施例已經詳細地描述，但本領域技術人員將會體認到，可對該些實施例做成修改及調整，而不脫離如同在以下的申請專利範圍中闡述的本發明之範疇。
50．．．電子裝置
52．．．PCB
54．．．信號線路
56．．．引線接合封裝
58．．．覆晶
60．．．球狀柵格陣列(BGA)
62．．．凸塊晶片載體(BCC)
64．．．雙排型封裝(DIP)
66．．．平台柵格陣列(LGA)
68．．．多晶片模組(MCM)
70．．．四邊扁平無引腳封裝(QFN)
72．．．四邊扁平封裝
74．．．半導體晶粒
76．．．接觸墊
78．．．中間載體
80．．．導線
82．．．引線接合
84．．．封裝材料
88．．．半導體晶粒
90．．．載體
92．．．底膠填充(環氧樹脂黏著材料)
94．．．引線接合
96、98．．．接觸墊
100．．．模製化合物(封裝材料)
102．．．接觸墊
104．．．凸塊
106．．．中間載體
108．．．主動區域
110、112．．．凸塊
114．．．信號線
116．．．模製化合物(封裝材料)
120．．．半導體晶圓
122．．．主體基板材料
124．．．半導體晶粒(構件)
126．．．切割道
128．．．背表面
130．．．主動表面
132．．．導電層
134．．．絕緣層(保護層)
136．．．雷射
138．．．鋸刀(雷射切割工具)
140．．．半導體晶圓
142．．．主體基板材料
144．．．半導體晶粒(構件)
146．．．切割道
148．．．背表面
150．．．主動表面
152．．．導電層
160．．．絕緣層(保護層)
166．．．雷射
170．．．導電層
174．．．電阻層
178．．．絕緣層(介電層)
182．．．開口
186．．．導電層
186a-186b．．．導電層(部分或區段)
186c-186d．．．導電層(底部電感器翼部)
190．．．絕緣層(保護層)
192．．．雷射
196．．．導電層
196a-196b．．．導電層(部分或區段)
196c-196e．．．導電層(頂端電感器翼部)
200．．．絕緣層(保護層)
202．．．雷射
204．．．鋸刀(雷射切割工具)
210．．．半導體晶粒(IPD晶粒)
212．．．被動電路元件(IPD)
214．．．基板(載體)
216．．．介面層(雙面帶)
220．．．封裝材料(模製化合物)
221．．．雷射
222．．．支撐結構
224、226．．．側壁
228．．．表面
230．．．絕緣層(保護層)
232．．．雷射
234．．．貫孔
240．．．導電層
240a-240d．．．導電層(部分或區段)
244．．．絕緣層(保護層)
246．．．雷射
248．．．球(凸塊)
249．．．互連結構
250．．．鋸刀(雷射切割工具)
252．．．半導體封裝(Fo-WLCSP)
253．．．Fo-WLCSP
260．．．絕緣層
262．．．開口
264．．．雷射
266．．．開口
268．．．雷射
270．．．導電層
270a-270e．．．導電層
276．．．絕緣層(保護層)
278．．．雷射
280．．．鋸刀(雷射切割工具)
282．．．IPD晶粒
284．．．被動電路元件(IPD)
288．．．基板(載體)
290．．．介面層(雙面帶)
292．．．封裝材料
294．．．雷射
296．．．側壁
298．．．表面
300．．．絕緣層(保護層)
302．．．雷射
304．．．貫孔
310．．．導電層
310a-310d．．．導電層
314．．．絕緣層(保護層)
316．．．雷射
318．．．球(凸塊)
320．．．互連結構
322．．．鋸刀(雷射切割工具)
324．．．半導體封裝(Fo-WLCSP)
330．．．平坦化層
332．．．鋸刀(雷射切割工具)
340．．．IPD晶粒
342．．．被動電路元件(IPD)
344．．．基板(載體)
346．．．介面層(雙面帶)
350．．．封裝材料(模製化合物)
352．．．雷射
354．．．支撐結構
356．．．側壁
358．．．表面
360．．．絕緣層(保護層)
362．．．雷射
364．．．貫孔
366．．．導電層
366a-366d．．．導電層(部分或區段)
368．．．絕緣層(保護層)
370．．．雷射
374．．．球(凸塊)
376．．．互連結構
378．．．鋸刀(雷射切割工具)
380．．．半導體封裝(Fo-WLCSP)
圖1係描繪一具有不同類型的封裝安裝到其表面的印刷電路板(PCB)；
圖2a-2c係描繪安裝到該PCB之代表性的半導體封裝的進一步細節；
圖3a-3c係描繪一具有複數個藉由切割道分開的半導體晶粒之半導體晶圓；
圖4a-4l係描繪一種在一半導體晶粒之上形成IPD的製程；
圖5a-5i係描繪一種在半導體晶粒及IPD之上形成一導電橋以及一扇出重新分配層的製程；
圖6係描繪一種具有形成在半導體晶粒以及頂端及底部電感器翼部之上的一導電橋及一扇出重新分配層之半導體封裝；
圖7係描繪一種具有形成在IPD之上的一導電橋及一重新分配層之半導體封裝，其中一頂端電感器翼部係直接連接至一電容器；
圖8a-8c係描繪一種在一具有單一電感器的半導體晶粒之上形成IPD的製程；
圖9a-9i係描繪一種在具有單一電感器的半導體晶粒之上形成一導電橋及一扇出RDL的製程；
圖10係描繪一種在半導體晶粒以及單一電感器之上具有一導電橋及一扇出RDL的半導體封裝；
圖11a-11b係描繪一種在一IPD以及一半導體晶粒之上形成一臨時的平坦化層的製程；
圖12a-12h係描繪一種形成一具有以一垂直的偏置形成在IPD及半導體晶粒之上的一導電橋及一RDL的Fo-WLCSP的製程；以及
圖13係描繪一種在半導體晶粒之間具有一垂直的偏置之半導體封裝。
124．．．半導體晶粒(構件)
128．．．背表面
130．．．主動表面
132．．．導電層
134．．．絕緣層(保護層)
144．．．半導體晶粒(構件)
148．．．背表面
150．．．主動表面
152．．．導電層
160．．．絕緣層(保護層)
166．．．雷射
170．．．導電層
174．．．電阻層
178．．．絕緣層(介電層)
186a-186b．．．導電層(部分或區段)
186c-186d．．．導電層(底部電感器翼部)
190．．．絕緣層(保護層)
196a-196b．．．導電層(部分或區段)
196c-196e．．．導電層(頂端電感器翼部)
200．．．絕緣層(保護層)
210．．．半導體晶粒(IPD晶粒)
212．．．被動電路元件(IPD)
220．．．封裝材料(模製化合物)
222．．．支撐結構
224、226．．．側壁
228．．．表面
230．．．絕緣層(保護層)
240a-240d．．．導電層(部分或區段)
244．．．絕緣層(保護層)
248．．．球(凸塊)
249．．．互連結構
252．．．半導體封裝(Fo-WLCSP)

Claims (17)

  1. 一種製造一半導體裝置之方法，其包括：提供一第一半導體晶粒；在該第一半導體晶粒之上形成一第一電感器；在該第一半導體晶粒以及該第一電感器之上形成一第一絕緣層；在該第一絕緣層以及該第一電感器之上形成一第二電感器，該第二電感器與該第一電感器對準；在該第一絕緣層以及該第二電感器之上形成一第二絕緣層；在該第一半導體晶粒以及該第一絕緣層周圍沉積一封裝材料；以及在該第一半導體晶粒及該第二絕緣層之上形成一互連結構，其中該互連結構包含一導電橋，該導電橋係電連接在該第二電感器以及該第一半導體晶粒之間。
  2. 如申請專利範圍第1項之方法，其進一步包含：提供一第二半導體晶粒；以及在該第一及第二半導體晶粒之間的該互連結構之內形成一導電層。
  3. 如申請專利範圍第1項之方法，其中該第二絕緣層在該封裝材料之上具有一第一厚度，並且在該第一絕緣層之上具有一大於該第一厚度的第二厚度。
  4. 一種製造一半導體裝置之方法，其包括：提供一第一半導體晶粒； 在該第一半導體晶粒之上形成一第一電感器；在該第一半導體晶粒以及該第一電感器之上形成一第一絕緣層；在該第一絕緣層以及該第一電感器之上形成一第二電感器，該第二電感器與該第一電感器對準；以及在該第一半導體晶粒以及該第一絕緣層周圍沉積一封裝材料。
  5. 如申請專利範圍第4項之方法，其進一步包含：在該第一絕緣層以及該第二電感器之上形成一第二絕緣層；以及在該第二絕緣層之上形成一導電橋並且該導電橋係電連接在該第二電感器以及該第一半導體晶粒之間。
  6. 如申請專利範圍第5項之方法，其中該第二絕緣層在該封裝材料之上具有一第一厚度，並且在該第一絕緣層之上具有一大於該第一厚度的第二厚度。
  7. 如申請專利範圍第4項之方法，其進一步包含：提供一第二半導體晶粒；以及在該第一及第二半導體晶粒之間形成一導電層。
  8. 如申請專利範圍第4項之方法，其進一步包含：在該第一絕緣層以及該第二電感器之上形成一第二絕緣層；以及在該第一半導體晶粒以及該第二絕緣層之上形成一互連結構，其中該互連結構包含一導電橋，該導電橋係電連接在該第二電感器以及該第一半導體晶粒之間。
  9. 一種半導體裝置，其係包括：一第一半導體晶粒；一形成在該第一半導體晶粒之上的第一電感器；一形成在該第一半導體晶粒以及該第一電感器之上的第一絕緣層；一形成在該第一絕緣層以及該第一電感器之上的第二電感器，該第二電感器與該第一電感器對準；一形成在該第一絕緣層以及該第二電感器之上的第二絕緣層；一沉積在該第一半導體晶粒以及該第一絕緣層周圍的封裝材料；以及一形成在該第二絕緣層之上並且在該第二電感器以及該第一半導體晶粒之間耦合的導電橋。
  10. 如申請專利範圍第9項之半導體裝置，其進一步包含：一第二半導體晶粒；以及一形成在該第一及第二半導體晶粒之間的導電層。
  11. 如申請專利範圍第9項之半導體裝置，其中該第二絕緣層在該封裝材料之上具有一第一厚度，並且在該第一絕緣層之上具有一大於該第一厚度的第二厚度。
  12. 一種半導體裝置，其包括：一第一半導體晶粒；一第一導電層，其形成在該第一半導體晶粒之上；一第一絕緣層，其形成在該第一半導體晶粒以及該第 一導電層之上；一第二導電層，其形成在該第一導電層以及該第一絕緣層之上且被纏繞以形成一第一電感器；一封裝材料，其沉積在該第一半導體晶粒以及該第一絕緣層周圍；以及一互連結構，其形成在該第一半導體晶粒以及該第一電感器之上，其中該互連結構包含一導電橋，該導電橋係耦合在該第二電感器以及該第一半導體晶粒之間。
  13. 如申請專利範圍第12項之半導體裝置，其中該第二導電層的一部分在該封裝材料之上延伸。
  14. 如申請專利範圍第12項之半導體裝置，其進一步包含：一第二絕緣層，其形成在該第一絕緣層以及該第二導電層之上，其中該第二絕緣層在該封裝材料之上具有一第一厚度，並且在該第一絕緣層之上具有一大於該第一厚度的第二厚度。
  15. 如申請專利範圍第14項之半導體裝置，其進一步包含：一第二半導體晶粒；以及一第三傳導層，其形成在該第一及第二半導體晶粒之間的該互連結構之內。
  16. 如申請專利範圍第14項之半導體裝置，其中該第二導電層的一部分垂直延伸通過在該第一絕緣層中的一開口以接觸該第一導電層。
  17. 如申請專利範圍第12項之半導體裝置，其進一步包 含一形成在該第一電感器之上的第二電感器且該第二電感器與該第一電感器對準。
TW100146754A 2010-12-22 2011-12-16 利用導電橋和扇出重新分配層在半導體晶粒上形成積體被動裝置之半導體裝置和方法 TWI538594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201061426186P 2010-12-22 2010-12-22
US13/311,266 US8624353B2 (en) 2010-12-22 2011-12-05 Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer

Publications (2)

Publication Number Publication Date
TW201242467A TW201242467A (en) 2012-10-16
TWI538594B true TWI538594B (zh) 2016-06-11

Family

ID=46315622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146754A TWI538594B (zh) 2010-12-22 2011-12-16 利用導電橋和扇出重新分配層在半導體晶粒上形成積體被動裝置之半導體裝置和方法

Country Status (4)

Country Link
US (2) US8624353B2 (zh)
CN (1) CN102623391B (zh)
SG (1) SG182083A1 (zh)
TW (1) TWI538594B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
US9165887B2 (en) * 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US8890319B2 (en) * 2012-09-12 2014-11-18 Infineon Technologies Ag Chip to package interface
GB2537060B (en) * 2012-09-25 2017-02-15 Cambridge Silicon Radio Ltd Composite reconstituted wafer structures
US8896094B2 (en) * 2013-01-23 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for inductors and transformers in packages
US9263511B2 (en) * 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9818817B2 (en) 2013-02-12 2017-11-14 Qualcomm Incorporated Metal-insulator-metal capacitor over conductive layer
US9449945B2 (en) 2013-03-08 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Filter and capacitor using redistribution layer and micro bump layer
US8963622B2 (en) * 2013-03-10 2015-02-24 Microchip Technology Incorporated Method and apparatus for generating regulated isolation supply voltage
US9655253B2 (en) * 2013-07-25 2017-05-16 Cyntec Co., Ltd. Method of fabrication of encapsulated electronics devices mounted on a redistribution layer
US10418298B2 (en) 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US9324780B2 (en) * 2013-11-01 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure including redistribution layer
US9343418B2 (en) * 2013-11-05 2016-05-17 Xilinx, Inc. Solder bump arrangements for large area analog circuitry
US9941244B2 (en) 2013-12-09 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Protective layer for contact pads in fan-out interconnect structure and method of forming same
US9379041B2 (en) * 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US9209131B2 (en) * 2014-01-21 2015-12-08 Qualcomm Incorporated Toroid inductor in redistribution layers (RDL) of an integrated device
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US9888577B2 (en) * 2014-03-28 2018-02-06 Intel Corporation Passive electrical devices with a polymer carrier
US9418877B2 (en) * 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
US9402312B2 (en) 2014-05-12 2016-07-26 Invensas Corporation Circuit assemblies with multiple interposer substrates, and methods of fabrication
US9373604B2 (en) * 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9247647B1 (en) * 2014-09-11 2016-01-26 Qualcomm Incorporated High quality factor inductor and high quality factor filter in package substrate or printed circuit board (PCB)
US9425143B2 (en) * 2014-11-17 2016-08-23 Qualcomm Incorporated Integrated device package comprising an electromagnetic (EM) passive device in an encapsulation layer, and an EM shield
CN107658288B (zh) * 2014-11-21 2020-02-07 威锋电子股份有限公司 集成电路装置
US9704836B2 (en) * 2015-03-16 2017-07-11 Mediatek Inc. Semiconductor package assembly
WO2016148726A1 (en) * 2015-03-19 2016-09-22 Intel Corporation Radio die package with backside conductive plate
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
TWI621378B (zh) 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
US9842820B1 (en) * 2015-12-04 2017-12-12 Altera Corporation Wafer-level fan-out wirebond packages
CN105514071B (zh) * 2016-01-22 2019-01-25 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
US10269702B2 (en) * 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same
US9842815B2 (en) * 2016-02-26 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9824902B1 (en) * 2016-07-12 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10128182B2 (en) * 2016-09-14 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR20190013051A (ko) 2017-07-31 2019-02-11 삼성전기주식회사 팬-아웃 반도체 패키지
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10847470B2 (en) 2018-02-05 2020-11-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
KR102059814B1 (ko) 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
US11107801B2 (en) * 2018-08-29 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Multi fan-out package structure and method for forming the same
CN110400756B (zh) * 2019-04-29 2020-10-13 深超光电（深圳）有限公司 重布线路结构的制备方法
US11094620B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Integrated capacitor with extended head bump bond pillar
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
TWI780500B (zh) * 2020-10-12 2022-10-11 龍華科技大學 感應加熱應用於重佈線路的方法
CN116979232A (zh) * 2022-04-21 2023-10-31 华为技术有限公司 一种网络接口芯片、网络接口设备及以太网设备
FR3135348A1 (fr) * 2022-05-04 2023-11-10 X-Fab France SAS Inductances sur puce

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
US5656849A (en) * 1995-09-22 1997-08-12 International Business Machines Corporation Two-level spiral inductor structure having a high inductance to area ratio
US5915188A (en) * 1997-12-22 1999-06-22 Motorola, Inc. Integrated inductor and capacitor on a substrate and method for fabricating same
US6054359A (en) * 1999-06-14 2000-04-25 Taiwan Semiconductor Manufacturing Company Method for making high-sheet-resistance polysilicon resistors for integrated circuits
US6518642B2 (en) * 2001-06-06 2003-02-11 Samsung Electronics Co., Ltd. Integrated circuit having a passive device integrally formed therein
US6998696B2 (en) * 2001-09-21 2006-02-14 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
TWI234253B (en) 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US7535079B2 (en) * 2005-06-09 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device comprising passive components
US7382056B2 (en) * 2004-04-29 2008-06-03 Sychip Inc. Integrated passive devices
US7199016B2 (en) * 2004-08-13 2007-04-03 Raytheon Company Integrated circuit resistor
JP2006186034A (ja) * 2004-12-27 2006-07-13 Toshiba Corp 半導体装置
US7619296B2 (en) * 2005-02-03 2009-11-17 Nec Electronics Corporation Circuit board and semiconductor device
EP1691415A1 (en) * 2005-02-14 2006-08-16 Seiko Epson Corporation Semiconductor device with implanted passive elements
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
GB2440365A (en) * 2006-07-21 2008-01-30 X Fab Uk Ltd A semiconductor device
US8455350B2 (en) * 2006-08-18 2013-06-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing gate shield and/or ground shield
US8222714B2 (en) * 2007-02-05 2012-07-17 Rambus Inc. Semiconductor package with embedded spiral inductor
US7479698B2 (en) * 2007-05-24 2009-01-20 Faraday Technology Corp. Bonding pad structure disposed in semiconductor device and related method
US8237259B2 (en) 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US7863706B2 (en) * 2007-06-28 2011-01-04 Stats Chippac Ltd. Circuit system with circuit element
US7816792B2 (en) 2007-09-14 2010-10-19 Infineon Technologies Ag Semiconductor device with conductive interconnect
US7986023B2 (en) 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
JP5156324B2 (ja) * 2007-10-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
TWI349362B (en) * 2007-12-07 2011-09-21 Realtek Semiconductor Corp Integrated inductor
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
US7790503B2 (en) * 2007-12-18 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device module
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US7749814B2 (en) * 2008-03-13 2010-07-06 Stats Chippac, Ltd. Semiconductor device with integrated passive circuit and method of making the same using sacrificial substrate
JP2009302418A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 回路装置及びその製造方法
US8169050B2 (en) * 2008-06-26 2012-05-01 International Business Machines Corporation BEOL wiring structures that include an on-chip inductor and an on-chip capacitor, and design structures for a radiofrequency integrated circuit
US7811919B2 (en) * 2008-06-26 2010-10-12 International Business Machines Corporation Methods of fabricating a BEOL wiring structure containing an on-chip inductor and an on-chip capacitor
JP4977101B2 (ja) * 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
KR101090932B1 (ko) * 2008-12-24 2011-12-08 매그나칩 반도체 유한회사 캐패시터 및 그의 제조방법
CN101834178B (zh) * 2009-03-12 2012-08-08 日月光半导体制造股份有限公司 整合型无源元件及其制造方法
US20120062040A1 (en) 2009-06-04 2012-03-15 Shunichi Kaeriyama Semiconductor device and signal transmission method
US8766400B2 (en) * 2009-08-20 2014-07-01 Ching-Yu Ni Electronic device containing passive components and fabrication method thereof
JP5442358B2 (ja) * 2009-08-25 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置
US8164158B2 (en) 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8241952B2 (en) 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package
US8535989B2 (en) * 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer

Also Published As

Publication number Publication date
US8624353B2 (en) 2014-01-07
CN102623391B (zh) 2016-01-20
CN102623391A (zh) 2012-08-01
US9368563B2 (en) 2016-06-14
US20140084415A1 (en) 2014-03-27
TW201242467A (en) 2012-10-16
SG182083A1 (en) 2012-07-30
US20120161279A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
TWI538594B (zh) 利用導電橋和扇出重新分配層在半導體晶粒上形成積體被動裝置之半導體裝置和方法
US10211183B2 (en) Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
TWI567866B (zh) 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法
US10665534B2 (en) Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package
TWI520267B (zh) 在扇出晶圓級晶片尺寸封裝中形成ｉｐｄ的半導體裝置及方法
US7935570B2 (en) Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
TWI538131B (zh) 形成在半導體晶粒的接觸墊上的晶種層上方的互連結構而在互連結構下方無底切的晶種層之方法和半導體裝置
TWI571186B (zh) 形成整合被動元件的半導體裝置和方法
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
TWI606523B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
TWI579960B (zh) 形成具有絕緣環形圈的導電性直通矽晶穿孔（ｔｓｖ）之半導體裝置及方法
US10163744B2 (en) Semiconductor device and method of forming a low profile dual-purpose shield and heat-dissipation structure
TWI570820B (zh) 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
US9824923B2 (en) Semiconductor device and method of forming conductive pillar having an expanded base
TWI495038B (zh) 半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法
TW201327744A (zh) 半導體裝置和形成具有扇出互連結構以減少基板複雜性之擴大的半導體裝置之方法
TWI523128B (zh) 為了絕緣層的局部平坦化而在半導體晶粒附近形成保護結構之半導體元件及方法
TW201314804A (zh) 半導體裝置以及形成用於傳導互連結構之保護和支撐結構之方法
TWI610375B (zh) 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法
TWI498996B (zh) 半導體元件和在基板中絕緣材料填充溝渠上形成電感之方法
TWI524439B (zh) 半導體元件和使用凸塊形成垂直互連結構之方法
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法