CN1182654C - 电子元件及其制造方法 - Google Patents

电子元件及其制造方法 Download PDF

Info

Publication number
CN1182654C
CN1182654C CNB011172363A CN01117236A CN1182654C CN 1182654 C CN1182654 C CN 1182654C CN B011172363 A CNB011172363 A CN B011172363A CN 01117236 A CN01117236 A CN 01117236A CN 1182654 C CN1182654 C CN 1182654C
Authority
CN
China
Prior art keywords
electrode cable
cable district
photosensitivity
conductive paste
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011172363A
Other languages
English (en)
Other versions
CN1336725A (zh
Inventor
后藤真史
二
田代浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1336725A publication Critical patent/CN1336725A/zh
Application granted granted Critical
Publication of CN1182654C publication Critical patent/CN1182654C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/52—One-way transmission networks, i.e. unilines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种电子元件，不仅能提高图形印刷精度这个传统问题而且以与电子元件应用位置相适应的预定膜厚度形成图形和电极，进一步在有高纵横比的区域形成电极，且提供该电子元件的制造方法。在元件(10)的主表面上形成电极导线时，该方法包括形成由具有在主表面上经曝光和显影的光敏导电膏的导线分布图组成的电极导线区(13)的步骤和形成非光敏导电膏的电极导线区(11)的步骤，其中电极导线区都布置在元件(10)的表面上，使两者至少部分彼此接触或重叠。

Description

电子元件及其制造方法
技术领域
本发明涉及一种形成于一个元件上的具有由光敏导电膏和非光敏导电膏组成的电极导线的电子元件，以及该电子元件的制造方法，更具体地涉及一种包含适用于片状感应器(chp inductor)、LC滤波器、电介质滤波器和非可逆电路元件(循环器，单向器isolator)的电极导线的电子元件以及该电子元件的一种制造方法。
背景技术
电子元件的导电图要求很精细并且高度可靠。例如，近年来，携带式电话已发展到更高的频率，并且许多具有极好频率特性的无铅部件已被利用。特别是，对于电极部分，它需要精确到以微米为单位的很细的导电图被稳定地高产量地生产出。同时，承受包括高温、振动、湿度这些恶劣环境的能力必须高度可靠。
关于导电图的精度，由于传统所用的100μm到150μm的尺寸已不能满足目前更小尺寸和更高频率的要求，在片状感应器组件内，例如陶瓷片基、陶瓷多层片基或半导体，已经要求电极导线的图形精度、节距尺寸或者行一间距要小到30μm到50μm或更小。
由于微型化，安装图形或者安装部分的电极要求更强和更高度可靠。另外，目前无铅的趋势使得锡焊温度提高，因此需要耐热电极以承受这种高温。
由于真空沉积作用造成导线膜厚度很小以及很低的生产率，要在一表面上形成电极或导线分布图，通常使用一种利用导电膏的厚膜印刷方法。利用筛网和挤压器将银膏被印刷到陶瓷元件上，以形成导线分布图。其后，执行干燥过程，该导线分布图在从大约450℃到1000℃的温度下被烧结，这样电极导线就制成了。
用上面所述的丝网印刷方法来以高精度和稳定性形成细导电图，存在多种尺寸分散因素(dimensional dispersion factor)，包括(1)丝网的位置精确度、(2)模板的位置精度、(3)膏的渗出、(4)模糊的印刷、(5)丝网的退化和(6)挤压器的退化。由于这种影响，最终电特性(例如，片状电感的感应系数，或电介质滤波器的滤波特性)受到了影响。因此，不得不使用刻纹机(router)进行多个步骤以对该滤波器进行修整从而得到好的产品。
特别是，在片状元件或电介质滤波器的端面上布置有象电极这样的不规则部件或通孔的情况下，仅通过导电膏的丝网印刷是不可能解决这个问题的。作为一个特例，下面将描述一在电介质块内通孔的一侧形成的具有细导线分布图的电介质滤波器。
在图形印刷在与上边结构相同的电介质滤波器的电介质块上进行的情况下，考虑到生产率，将多个电介质块同时布置在一个模板上，接着用导电膏来进行丝网印刷。
图17A至17E显示出传统丝网印刷方法的图形印刷过程。图17A显示出将电介质块1布置在印刷模板2上的步骤。电介质块1布置在具有许多空腔3的模板2上。图17B显示出该模板2的横截面，其中具有空腔3的电介质块1以固定的间距布置。图17C显示出利用具有预定图形的印刷丝网5印刷导电膏4的步骤，其中通过挤压器6将导电膏4印刷在图形8内。
然而，如图17D所示，丝网5一开始没有变形，但是重复进行该操作时，如图17E所示，丝网5可能变形了。原因在于，在如图17C所示电介质块1被布置在模板2上的情况下，必须只能由印刷丝网5的与模板距离ΔW的两部分来承受印刷压力。因此，印刷丝网5被加载，并被拉伸，所以位置精度明显变差。
正相反，由于丝网印刷受到了精度的限制，近年来人们在用光敏导电膏(具有光敏性的导电膏)通过曝光和显影过程(光刻过程)来制得预定图形的电极导线方面进行了很多尝试。
在使用这种光敏导电膏的生产方法中，可以得到精细的导线分布图，但仍存在下述问题。
(1)特别地，丝网印刷有一缺点即网眼标记(mesh mark)产生气孔缺陷。对于这点，提高光敏导电膏的流动能力的方法在JP-A-10-112216中给出。
(2)如果厚膜一次成形，不仅需要相当长的时间来曝光，而且图形尺寸精度降低了。因此，很难一次获得电子元件的电极导线所需的膜厚度。例如，在焊接部分内的电极导线，如果导线是银，则熔进低共熔焊料中的导线量(厚度)在250℃为2.5μm，在280℃为5μm。另一方面，光敏导电膏通常以10到20μm的厚度涂抹以使处理的精度高并且使曝光时间可以提高生产率。这样，烧结后，导电膏的厚度约为5到10μm。因此，当银的厚度为5μm时，导线银在280℃下一秒钟内就被耗尽。
(3)很难使垂直光线的部分曝光，特别是，具有很大纵横比的通孔。形成该通孔是很难的。
(4)就导电率或膜厚度来说，目前可得到的光敏导电膏通常不如非光敏导电膏(不具有光敏性的导电膏)。因此，很难得到与非光敏导电膏相似的导电率和膜厚度的光敏导电膏或者更低的成本。
这样，在用光敏导电膏形成电极导线的情况下，仍然有很多没有解决的问题。
发明内容
本发明的一个目的是提供一种电子元件，该电子元件不仅能解决提高图形印刷精度这个传统问题而且能以与电子元件应用位置相适应的预定膜厚度形成图形和电极，并能进一步在具有高纵横比的部分形成电极，并且提供一种制造该电子元件的制造方法。
当阅读以下的实施例后，可明显看出本发明的其他目的和新特征。
根据本发明的第一个方面，提供一种电子元件，包括：
一个在与主表面相连的表面上用非光敏导电膏形成的电极导线区，在主表面侧的一个端部做成倾斜形状；和
一个在所述主表面上具有经曝光和显影的光敏导电膏的电极导线区；
其中，具有倾斜形状的所述用非光敏导电膏形成的电极导线区的端部至少与所述用光敏导电膏形成的电极导线区的一部分相重叠。
最好是，由非光敏导电膏形成的第一电极导线区在所述元件的端面或侧面上组成一个端面电极或一个侧面电极。
最好是，与所述主表面相连的表面具有一个倾斜连接表面，由所述光敏导电膏形成的第二电极导线从所述主表面延伸到所述倾斜连接表面并彼此重叠。
根据本发明的第二个方面，提供一种电子元件，包括：
一个在主表面上用非光敏导电膏形成的电极导线区；
一个在主表面上用非光敏导电膏形成的电极导线区；
一个具有经过曝光和显影的光敏导电膏的电极导线区，该用光敏导电膏形成的电极导线区至少部分地重叠在所述用非光敏导电膏形成的电极导线区上，
其中所述用非光敏导电膏形成的电极导线区与所述用光敏导电膏形成的电极导线区的重叠区域的外形相一致。
最好是，两个电极导线区在重叠区的外形可以一致并构成凸块。
根据本发明的第三个方面，提供一种电子元件，包括：使所述光敏导电膏曝光和显影的第一电极导线区，通过它限定了一个电极区；和一个由非光敏导电膏形成的第二电极导线区，该第二电极导线区在由所述第一电极导线区所限定的电极区内形成。
根据本发明的第四个方面，提供一种电子元件，包括：
一个电介质块；
一个在所述电介质块主表面上的具有经过曝光和显影的光敏导电膏的电极导线区；和
一个在贯通所述主表面而开的一通孔的内部周边表面上由非光敏导电膏形成的内部圆周电极导线区，
其中在所述主表面上的所述通孔的一个开口部附近，两个电极导线区至少部分地重叠以电导通而组成一个电介质滤波器。最好是，根据本发明，该由光敏导电膏形成的电极导线区和由非光敏导电膏形成的电极导线区彼此至少部分重叠并被烧结。
根据本发明的第五个方面，提供一种电子元件制造方法，包括以下步骤：
在与主表面相连的一个表面上形成一个非光敏导电图形的电极导线区，一个在主表面侧的端部被做成倾斜状以形成另一表面；
在所述主表面上形成一个具有经曝光和显影的光敏导电膏的电极导线区；
其中具有倾斜形状的非光敏导电图形的电极导线区的端部至少与光敏导电膏的电极导线区的一部分相重叠。
最好是，连接所述主表面的表面具有一倾斜连接表面，由所述光敏导电膏形成的第二电极导线从所述主表面延伸至所述倾斜连接表面以彼此重叠。
根据本发明的第六个方面，提供一种电子元件制造方法，包括以下步骤：
在一主表面上形成一个非光敏导电图形的电极导线区；
在所述主表面上形成具有经过曝光和显影的光敏导电膏的一电极导线区，该光敏导电膏的电极导线区至少部分地重叠在所述非光敏导电图形的电极导线区上；
用所述光敏导电膏的电极导线区作掩膜使该非光敏导电图形的所述电极导线区形成图形。
附图说明
图1A至1C是电子元件的第一实施例的解释图，该元件的光敏导电膏的电极导线区和非—光敏导电膏的电极导线区彼此相接触；
图1D是根据本发明制造电子元件的制造方法流程图；
图2A至图2D电子元件的第二实施例的解释图，该元件的光敏导电膏的电极导线区和非—光敏导电膏的电极导线区彼此相重叠；
图2E是根据本发明的制造电子元件的制造方法流程图；
图3A至图3C显示电子元件的第三实施例的解释图，该元件有一个通孔；
图3D是显示根据本发明的制造电子元件的制造方法流程图；
图4是显示电子元件的第四实施例的透视图，该元件有一个通孔；
图5是第四实施例中的通孔的纵断面视图；
图6是显示本发明第五实施例的透视图，其中通孔被分成两部分以制作电极端子；
图7A至7D是表示本发明第六实施例的透视图，其中有一个滤波器；
图8是表示本发明第七实施例的透视图，其中有静电电容电路图；
图9A至9D是表示本发明第八实施例的解释图，其中作为连接导线突出部分的凸起部分被制得；
图10A至10E是表示本发明第九实施例的解释图，其中光敏导电膏的电极导线区用来定位；
图11A至11B是表示本发明第十二实施例的解释图，其中光敏导电膏的电极导线区用来定位；
图12是表示本发明第十实施例的透视图，其被用在一个电介质滤波器；
图13是表示本发明第十一实施例的分解开的解释图，其被应用于非可逆电路元件；
图14是表示本发明第十二实施例的分解开的解释图，其被应用于非可逆电路元件：
图15A和15B是用于本发明第十三实施例中的电容器的平面图；
图16是表示本发明第十四实施例的透视图，其被应用于片状天线；
图17A至17E是用图解说明用传统的丝网印刷制作电路图的一个例子的解释图。
具体实施方式
下面将参照附图对根据本发明的电子元件及该电子元件的制造方法的最优
实施例进行描述。
                           第一实施例
图1A至1D显示出本发明的第一实施例，在该实施例中，在一个元件的主表面上应用光敏导电膏形成电极导线区的图形，在主表面上或其他平面上用非光敏导电膏形成电极导线区，这两个电极导线区至少部分接触以形成电连接。
在这种情况下，如图1A所示，在步骤#1涂布非光敏导电膏，该非光敏导电膏被涂布在一个诸如电介质或磁性物质这种组成电感器、电容器或滤波器的元件10上以形成一个电极导线区11，接着在干燥步骤#2在80℃下干燥十分钟。
如图1B所示，在步骤#3涂布光敏导电膏，光敏导电膏12被用在所述元件的主表面上，并与非光敏导电膏的电极导线区11相接触，并在干燥步骤#4中在80℃下干燥20分钟。
在光刻步骤#5，所述光敏导电膏12以预定的图形暴露在从200到800mJ/cm2的曝光光源来的光线下。接着，光敏导电膏的不需要部分通过显影过程被去掉。该显影过程通过在20℃到50℃的温度下，喷淋诸如碳酸钠、碳酸钾、氢氧化钙、氢氧化钠这样的碱性溶液或者浸渍在碱性溶液中而达到。具体地，它可以用带有传送机、喷淋型的显影机在30℃、在10到20psi(磅/平方英寸)的喷淋压力下喷淋0.4％的Na2O3来完成。如图1C所示，在上述显影过程中，形成一个具有已形成图形的光敏导电膏12的电极导线区13。曝光可以利用例如可见光、近紫外线、紫外线、电子束、X射线或激光束来进行。其中紫外线最可取。光源可以包括一个低压汞灯、一个高压汞灯、一个超高压汞灯和一个卤化钨杀菌灯。特别地，最好是超高压汞灯。选取不会对非光敏导电膏有任何影响的显影过程。
随后，在烧结步骤#6，非光敏导电膏的电极导线区11和光敏导电膏的电极导线区13在850℃下同时被烧结十分钟，以便使电极导线区11和电极导线区13彼此接触以形成一个在诸如电介质或磁性物质这样的元件10上导电的电极导线。
在第一实施例中，非光敏导电膏和光敏导电膏的涂布可由丝网印刷来完成。由于具有很大的膜厚度和极好的电导率的非光敏导电膏的电极导线区11可以相对较容易地获得，它也可被用来作为与外部连接的端电极部分或安装芯片部件的电极部分。
光敏导电膏的电极导线区13通过曝光和显影可以被做成很细的图形，可被用来作为电感器、电容器或滤波器的电极部分。
导电膏的金属材料可以包括金、银、铜、钯、铂、镍以及它们的混合物。有一点非常重要即：光敏材料可以包含一个碱性显影粘合剂单体(alkalinedeveloping binder monomer)、一个单体和一种引发剂，并且可通过烧结过程被挥发和分解，在图形中不留碳化物。
这样，第一实施例具有非—光敏导电膏的电极导线区和光敏导电膏的电极导线区的综合优点。因此，可以制造由这样的电极导线形成的电子元件，该电极导线不仅能提高线路图的精确度，而这是常见的问题，而且有预定的膜厚度和适合于工作位置的线路图。具体的效果引证如下。
(1)利用光敏导电膏的方法，不需要将导电膏准确地按电路图印刷，只需将导电膏用在要形成图案的整个表面。尽管在制作布线图案中，光敏导电膏也用掩膜来曝光，但不需要象传统的做法对印刷丝网施加很大的压力。因此，不必担心由于丝网的退化而引起线路图精确度的变坏。
(2)另外，由于曝光和显影过程，线路图本身的尺寸精度很高，线路图不会由于膏体的渗出而变形，并且在线路图宽度方向基本没有分散。因此，用来形成电感器或滤波器的导线线路图，能制造出在高频区具有较高Q值的电感器或滤波器。
(3)由于非光敏导电膏被用在与外部连接的端电极部分或安装芯片部件的电极部分，该线路图可由足够的膜厚度形成。即使利用无铅高温焊料进行焊接，也不会由于电极腐蚀而造成断开。
(4)在电感器部分，在片基上形成更多的布线图，因此电感值增加。线路图的渗出和在宽度方向的分散不但更少了，而且在该部分的侧表面尽可能地垂直。利用光敏导电膏，这样的导线分布图可被制成。另一方面，利用非光敏导电膏的丝网印刷方法，如果元件表面太粗糙了，图线的宽度是变化的。相反地，如果元件被做得很平，膏体可能渗出，使膏体的速度或粗糙度的控制很困难。
(5)在图形区，不需焊接。这样光敏导电膏可做得非常细，从而使线路图的精确度得到提高。
(6)最终膜厚度可通过电镀而增加。在这种情况下，由于电镀，将不可避免地增加成本，并且存在这样的问题，即电极的厚度更小了，在诸如电介质滤波器或混合集成电路(HIC)基底的端面电极这样的浮岛结构的电极里相对于其他部分将出现膜厚度的分散。另外，在细线路图的情况下，由于一种叫作电镀伸长的现象(即，在精细线路图或窄节距线路图中由于电镀的横向增长而引起的短路)而引起的短路事故增加。该实施例也能解决这种问题。
                       第二实施例
图2A至2E显示出本发明的第二实施例，在该实施例中，在一个元件的主表面上应用光敏导电膏形成电极导线区的图形，在主表面上或其他平面上用非光敏导电膏形成电极导线区，这两个电极导线区至少部分接触以形成一个电连接。
在这种情况下，如图2A所示，在使用非光敏导电膏的步骤#11，该非光敏导电膏被用在诸如一个构成电感器、电容器或滤波器的电介质或磁性物质这样的元件20的端部(即，端面及其与上表面和下表面相交的边)上以形成一电极导线区21，接着在干燥步骤#12中干燥。
如图2B所示，在使用光敏导电膏的步骤#13，光敏导电膏22被用在所述元件20的主表面上(在这里是上表面)，并与非光敏导电膏的电极导线区21部分重叠，并在干燥步骤#14中干燥。
在光刻步骤#15，所述光敏导电膏22以预定的图形被曝光。接着，如图2C所示，光敏导电膏的不需要部分通过显影过程被去掉，从而形成具有已成图形的光敏导电膏22的电极导线区23。此时，在重叠的早期阶段，通过选取适当的非光敏导电膏的粘度可使电极导线区21、23的重叠部分形成一个斜面。因此可减轻上表面电极导线区23切边或在下表面膏沿着电极导线区21的拐角部分渗出的影响。
随后，在烧结步骤#16，非—光敏导电膏的电极导线区21和光敏导电膏的电极导线区23同时被烧结，以便使电极导线区21和电极导线区23彼此重叠以组成一个在诸如电介质或磁性物质这样的元件20上电导通的电极导线。干燥、曝光和显影的条件与第一实施例相同。
在第二实施例中，由于具有很大的膜厚度和极好的电导率的非光敏导电膏的电极导线区21可以较容易地获得，它也可被用来作为与外部连接的端电极部分或用来焊接的电极部分。
光敏导电膏的电极导线区23通过曝光和显影可以被做成很细的线路图，可被用来作为电感器、电容器或滤波器的电极部分，并因此使得Q值增加。
这样，第二实施例可以带来与第一实施例相同的效果。通过综合光敏导电膏的电极导线区和光敏导电膏的电极导线区的优点，在可以保持诸如普通片状部件这样的端电极的厚度和高可靠性的同时，可以在表面上形成精确的导电线路分布图。因此，不仅能提高线路图的精确度，而这是常见的问题，而且能制造出由具有预定的膜厚度和适合于服务场地的线路图的电极导线形成的电子元件。
                        第三实施例
图3A至3D显示出本发明的第三实施例，在该实施例中，形成于一个元件的一个通孔内表面上的非光敏导电膏的电极导线区与形成于该元件主表面上的光敏导电膏的电极导线区彼此相连。
在这种情况下，如图3A所示，在涂布非光敏导电膏的步骤#21，在诸如电介质或磁性物质这样的元件30的通孔31内部周边部分由该非光敏导电膏形成电极导线区32以构成一个电感器、一个电容器或一个滤波器，并在干燥步骤#22中干燥。此时调整非光敏导电膏的粘度以使形成于通孔31内部周边部分的电极导线区32的端部呈倾斜形。
接着，如图3B所示，在涂布光敏导电膏的步骤#23，一个光敏导电膏33被涂布在所述元件30的主表面上(在这里是上表面)，并在干燥步骤#24中干燥。此时通孔内表面上的非—光敏导电膏的上端部和光敏导电膏至少一部分彼此相互接触或重叠(即，光敏导电膏在重力的作用下或多或少地流入通孔内)。
在光刻步骤#25，所述光敏导电膏33以预定的图形被曝光。接着，如图3C所示，光敏导电膏的不需要部分通过显影过程被去掉，从而由已定好图形的光敏导电膏33形成电极导线区34。
随后，在烧结步骤#26，非光敏导电膏的电极导线区32和光敏导电膏的电极导线区34同时被烧结，以便使电极导线区32和电极导线区34彼此接触或重叠以组成一个在诸如电介质这样的元件30上电导通的电极导线。
干燥、曝光和显影的条件与第一实施例的相同。
在第三实施例中，由于非光敏导电膏设置在很难被曝光的通孔内表面上，所以电极导线区32也可以以很大的纵横比形成于通孔部分内，从而可制造出具有与主表面上的光敏导电膏的电极导线区34电连接的电极导线的电子元件。此时由于由于通孔端部形成倾斜形，使用于曝光的紫外线可以在深度方向上从通孔的端面传播一定深度，所以光敏导电膏在通孔的入口附近变硬，从而通孔的内部不仅由有足够膜厚度的电极导线区覆盖，而且通孔边缘部分的膜厚度在某种程度上可以得到保证，因此具有很高的连接可靠性(两种膏体在边缘部分都存在)。
另外，由于非光敏导电膏设置在很难被曝光的通孔内表面上，所以通孔部分没有被变软，并且电极导线区32的膜厚度可以得到足够的保证，因此即使无铅高温焊料被用来焊接也不会出现由于电极腐蚀而断路的现象。
在如图3所示的第三实施例中，很显然光敏导电膏布置在非光敏导电膏上，但反过来，光敏导电膏可以被布置在下面。在这种情况下，可以首先制作布线图然后涂布非光敏导电膏。因此，该非导电膏可以不被浸泡在显影溶液(例如，Na2CO3溶液)中。
非光敏导电膏和光敏导电膏在端面上相接触。在这种情况下，厚度没有因为重叠而增加，或者任一导电膏可以被用作边界(坝)来阻止该流动。
                        第四实施例
图4和图5显示出本发明的第四实施例，在该实施例中，形成于一个元件的一个通孔内表面上的非光敏导电膏的电极导线区与形成于该元件主表面上的光敏导电膏的电极导线区彼此相连。
在这种情况下，通孔31在所述元件30主表面(上表面)侧的端部形成一个倾斜连接表面31a。该连接表面相对于主表面的角度最好从大约45度到60度，但必须是倾斜的。非光敏导电膏涂布在包括倾斜连接表面31a的通孔31内表面，并被干燥以形成一个电极导线区32。这时光敏导电膏33被涂布在该元件的主表面和倾斜连接表面31a上，并被干燥。此时，如图5所示，倾斜连接表面31的非光敏导电膏与光敏导电膏在通孔的端部彼此重叠。此后，光敏导电膏33以预定的图案被曝光，光敏导电膏的不需要部分通过显影过程被去掉，从而形成一个具有已做好图形的光敏导电膏33的电极导线区34。随后，非光敏导电膏的电极导线区32和光敏导电膏的电极导线区34同时被烧结，以便使电极导线区32和电极导线区34彼此重叠以组成一个在诸如电介质这样的元件30上电导通的电极导线。干燥、曝光和显影的条件与第一实施例的相同。
在第四实施例中，由于倾斜连接表面31a设置在很难被曝光的通孔31的内表面上，非光敏导电膏和光敏导电膏在很宽的区域内重叠，因此不会有象切口边这样的缺陷。尽管用来曝光的紫外线直线传播，在将通孔的端部倾斜成从大约45度到60度而形成的倾斜连接表面31a的地方，光敏导电膏将被可靠地硬化。
应指出的是倾斜连接表面可以以固定的倾斜角度倾斜或者象R表面或U表面一样逐渐倾斜。
                           第五实施例
图6显示出本发明的第五实施例，在该实施例中，根据第三或第四实施例，在所述元件30内，由电极导线形成的通孔被分成两部分以组成一个与外部连接的电极端部(即，表面安装端子)37。在第五实施例中，相同或相似的部件用与在第三或第四实施例中相同的数字来表示，此处不再描述。
在第五实施例中，圆周凹表面38的内表面即通孔的一半不仅被非光敏导电膏的电极导线区32完全覆盖，而且是够量的导线被布置在边缘部分(即，非光敏导电膏和光敏导电膏都能存在于该边缘部分)，因此，其可被用作具有高可靠性的电极端子，即使被用作电极端子也不用担心焊料腐蚀或断开。
                        第六实施例
图7A至7D显示出本发明的第六实施例，在该实施例中，图解说明了一个滤波器，该滤波器在片状电容器作为一片状元件而被附加上(焊接上)的区域使用很大膜厚度的非光敏导电膏。
首先，如图7A所示，非光敏导电膏41通过丝网印刷被涂在在诸如绝缘体或电介质这样的元件40的主表面上，并在80℃下干燥十分钟以组成一对预定形状，例如正方形的电极导线区42。该由非光敏导电膏制成的电极导线区42具有足够的膜厚度以在后续程序中焊接芯片部件。
然后，如图7B所示，光敏导电膏43被涂在包括电极导线区42在内的整个表面，并在80℃下干燥20分钟。并且如图7C所示，光敏导电膏43被曝光并被显影从而形成作为导电分布图的电极导线区44。这时，在需要相互连接的区域上，光敏导电膏43被布置在非光敏导电膏41上并形成图形。其后，该元件的片基在80℃下干燥五分钟并在900℃烧结一小时，因此该电极导线区42、44同时被烧结。因此，通过两个电极导线区的重叠部分而电连接的电极导线就被制造出来了。这时，如图7D所示，片状电容45作为一片状元件的通过焊接被安装到作为片状连接电极的电极导线区42上。这样，可制成滤波器。
该非光敏导电膏41可以用导线分布图的掩膜来制成图形，其中，光敏导电膏43至少在非—光敏导电膏41的顶层上部分重叠，并被曝光和显影，因此为焊接片状电容器45的该片状连接电极可被制成一种双层结构(即，电极导线区42是下层，电极导线区44是上层)。
此外，该非光敏导电膏41可以被涂在该元件的整个主表面上，并且该非光敏导电膏41利用具有经过曝光和显影的光敏导电膏43的导线分布图作为掩膜来制成图形，借此该导线分布图以及该片状连接电极可制成种双层结构(即，电极导线区42是下层，电极导线区44是上层)。在这种情况下，可提高电流容量。这种结构允许该导线分布图的电极很厚以增加电阻抗，并适合于更多电流流过的部分。
尽管电极导线区42、44被同时烧结，实际上，每个电极导线区42、44可以在单独的过程中分别烧结。曝光可以利用例如可见光、近紫外线、紫外线、电子束、X射线或激光束来进行。其中紫外线最适用。光源可以包括一个低压汞灯、一个高压汞灯、一个超高压汞灯和一个卤化钨杀菌灯。具体说，超高压汞灯最为适用。进行200到800mJ的曝光。曝光后的光敏导电膏的显影过程通过在从20℃到50℃的温度下喷淋诸如碳酸钠、碳酸钾、氢氧化钙、氢氧化钠这样的碱性溶液或者浸渍在碱性溶液中来进行。
在该第六实施例中，由非光敏导电膏41形成的具有很大膜厚度和极好电导率的电极导线区42可以相对容易地获得，因此适于用来焊接片状电容器45。也就是说，在电极表面上形成一个具有很大膜厚度的基座来安装该片状电容器45，借此可以解决电极的焊料腐蚀问题。通过曝光和显影过程，由光敏导电膏形成的电极导线区44可以以很高的精度被做成很细的电路图，并用作电极部分，借此在一很小的面积上可制得纤细的电路图。
另外，利用一个具有经过曝光和显影的光敏导电膏43的导线分布图作为掩膜来将非光敏导电膏41制成图形的方法，可将导线分布图制成一种双层结构(即，下层是电极导线区42，上层是电极导线区44)。因此，可制成具有提高了电阻抗，并有更多电流流过的部件，如电感器。
                         第七实施例
图8显示出第七实施例，在该实施例中，在诸如电介质或磁性物质这样的元件50的一主表面上形成静电电容线路图。通过对光敏导电膏进行曝光和显影形成一个具有所需线路图精度的作为静电电容线路图的电极导线区，而利用非光敏导电膏进行丝网印刷形成一个用作焊接或与外部连接电极端子52的电极导线区，或者形成该非光敏导电膏和光敏导电膏的层状结构。此处，图8显示出后面形成光敏导电膏的静电电容线路图51的一个例子。干燥、曝光和显影的条件与第六实施例中的相同。另外，光敏导电膏的导线分布图可以被用来作为掩膜以形成非光敏导电膏的线路图。
在该第七实施例中，成为精确线路图的静电电容线路图51可以通过对光敏导电膏的曝光和显影而制得，需要足够膜厚度的电极端子52由非光敏导电膏形成，或者可以制成非光敏导电膏和光敏导电膏的两层结构。因此，可以获得所需的每个电极的特性。
                        第八实施例
图9显示出本发明的第八实施例，在该实施例中，在光敏导电膏被曝光和显影之后，用该光敏导电膏作掩膜将非光敏导电膏制得线路图，从而制成了一个具有光敏导电膏和非光敏导电膏的作为结合导线凸出部的凸块。
作为制作方法，首先，如图9A所示，将非光敏导电膏61涂在元件60的一个主表面的整个表面上，然后干燥。如图9B所示，光敏导电膏62涂在整个表面上。干燥后，进行曝光，然后利用由紫外线处理好的精确凸块线路图63作为掩膜进行显影。接着除了掩膜形成部分以外的光敏导电膏和非光敏导电膏被去掉，接着进行烧结，以制得具有相对大厚度和极好精确度的一凸块64，如图9C所示。图9D显示出一个例子，在该例中凸块64在一个绝缘组件65的底部表面形成以用来安装各种芯片。
在该第八实施例中，烧结后的非光敏导电膏的厚度为15μm，烧结后的光敏导电膏的厚度为7μm，从而可形成总厚度为22μm的凸块。
在应用上述过程的情况下，非光敏导电膏可使用能在碱性溶液中显影的结合剂或单体，象光敏导电膏的非光敏部分或者如果使用一种水溶结合剂，这种显影过程通常是可以进行的。
这样得到的该凸块64的形状比单由光敏导电膏形成的厚22μm的凸块具有更高的精确度并且轮廓更清晰。
在光敏导电膏在碱性溶液中被显影以后，该非光敏导电膏可以用有机溶剂来蚀刻。在这种情况下，由于光敏导电膏的感光部分产生膨胀，并且更象是剥落，因此很自然就使用更易溶解于该有机溶剂的该非光敏导电膏，考虑到喷淋压力和喷淋时间，它在使蚀刻过程在尽可能短的时间内进行以减轻膏上的负载方面更令人满意。并且，对原料来说，提高聚合度、提高附着力、并更进一步提高光敏导电膏曝光后的耐溶剂性是非常重要的。
至于用光敏导电膏形成凸块的方法，如JP-A-6-151438中所描述，当膜厚度增加(例如，25μm或更大)或做成窄节距(例如50μm)时，JP-A-6-151438中所描述的方法很难利用。
如JP-A-10-116558中所述，两种光敏导电膏被再次应用，下层膏体是非光敏导电膏，并且利用该光敏导电膏作为掩膜来进行曝光和显影，这样可制得具有更好图形精度的电极。
                           第九实施例
图10A至10E显示本发明的第九实施例，在该实施例中光敏导电膏被用来定位。在这种情况下，如图12A所示，光敏导电膏81被涂在元件80的主表面上，并被干燥，借此通过曝光和显影，可以很高的精度按所需的图形(即，在图示例子中的钩形)形成一个电极导线区82。接着如图12B所示，用丝网印刷将非光敏导电膏83涂在光敏导电膏的电极导线区82的内部，并被干燥，以形成一个电极导线区84。此时，由于外部边缘部分(外部框架部分)用光敏导电膏81以很高的精度形成，因此，涂在内部的非光敏导电膏83就相对于光敏导电膏81的电极导线区82被定位。并且两种膏体都被烧结，具有很高位置精度的电极导线作为一个整体在元件80上形成了，在该元件上，非光敏导电膏83的电极导线区84相对于光敏导电膏81的电极导线区82被定位。
在第九实施例中，如图10C、10D或10E所示，具有很高流动能力的非光敏导电膏83用在内侧，或者具有极好导电率的非光敏导电膏83以很大的厚度涂在内侧，另外当用光敏导电膏81的电极导线区82将外部边缘部分(外部框架部分)精确地形成图形时，可有效地利用诸如金、金—铂或银—钯这样的非光敏导电膏。
                       第十实施例
图13A和13B显示出本发明的第十实施例，在该实施例中光敏导电膏被用来定位，并且在其内侧的一个焊球(即，一种球形焊锡膏)作为非光敏导电膏被用来制成一个焊锡凸块。在这种情况下，如图13A所示，非光敏导电膏86被印刷并被以预定的图案涂在元件80的一个主表面上，并被干燥，并且光敏导电膏87涂在其上，并被干燥。这时通过曝光和显影过程以高精度形成所需图案(例如，正方形或圆形框架)的电极导线区88。这些导线区被烧结，并且用分配器将焊球89放在电极导线区88内。它们在回流炉中(reflow furnace)被回流加热(reflow heated)，并且当焊球89熔化时，与电极导线区88的内侧相结合以作为一电极导线区(焊锡凸块)85。该光敏导电膏87的电极导线区88被当作一边界(坝)来阻止该流动，借此具有焊锡凸块的电极导线作为一个整体以阻止熔融焊锡比所需要的宽，从而以高精度形成在元件80上。
                      第十一实施例
图12表示本发明的第十一实施例，其被应用到电介质滤波器。在该图中，作为一个元件的电介质块100具有许多并排的通孔101。冲压(打开)贯通该主表面而成的通孔101的内部周边表面，一个内侧圆周电极导线区103被非光敏导电膏102覆盖以组成一个谐振器，并且在不包括电介质块100的通孔101所贯通的开口端面104的该电介质块100的外部表面上，具有一个由非光敏导电膏形成的外部电极导线区105以形成一个与外部电极导线区105相隔离并绝缘的输入和输出电极导线区106。另一方面，在作为该电介质块主表面的开口端面104上，通过对光敏导电膏110的曝光和显影形成耦合电极导线区111、112(组成耦合电容)。耦合电极导线区111通过在主表面上通孔的开口部分附近与内侧圆周电极导线区103相接触或相重叠而连接。耦合电极导线区112通过与输入和输出电极导线区106相接触或相重叠而连接。耦合电极导线区111与内侧圆周电极导线区103之间的连接也可以用与图3至图5中所示的通孔所用的方法相同的方法来实现。类似地，耦合电极导线区112和输入和输出电极导线区106可以用与如图3至图5所示的通孔所用的方法相同的方法来实现。即，通过调整非光敏导电膏102的粘度使导线区106的上端部倾斜。
应指出的是，光敏导电膏和非光敏导电膏可以以任意顺序涂抹，并且两种导电膏可以同时或分别被烧结。
在第十一实施例中，通过对光敏导电膏的曝光和显影过程形成耦合电极导线区111、112。因此，该图案本身的尺寸精度高，并且当膏体渗出时该图案不会引起变形，并且在图案宽度方向上的有更小的分散。另外，电介质滤波器的耦合电极导线区的特性取决于传导部件从电介质表面起是否达到约5μm的距离。因此，图案的渗出和宽度方向的分散不仅更小，而且该侧面尽可能地与横截面相垂直。并且耦合电极导线区111、112需要有通孔的位置精度和输入和输出电极端子在侧面上的位置精度。这部分对电介质滤波器的特性有很大的影响。通过对光敏导电膏的曝光和显影过程，耦合电极导线区111、112形成图案，因此这些要求可以被满足。通过降低滤波器特性的分散程度，可省去调节完成产品的特性的调节操作(例如，切齐操作)。
除上述制造方法外，还有另一种方法即用电镀形成图案。用该方法，原始表面必须被弄粗糙以增加电镀的附着力，结果表面的粗糙度可能降低滤波器的特性。如果用光敏导电膏，形成的图案具有满意的附着力，而不用考虑对原始表面粗糙度的依赖。因此，通过抛光得到最适于产品特性的粗糙度，从而可以获得稳定的特性。正相反，用丝网印刷，如果原始表面太粗糙，线的宽度将变化，或者相反地如果太平，膏体将流出，因此很难控制膏体的粘度或粗糙度。
应指出的是，通过对光敏导电膏的曝光和显影过程，在作出输入和输出电极端子的表面上可以做成图案。这与在敞开端表面104图案的形成有相同的效果。特别是，如果耦合电极导线区或者输入和输出电极导线区106或通孔的的位置精度很好，可以省去诸如修整这样的调节过程。
在第十一实施例中，耦合电极导线区布置在电介质块的开口端表面。然而，在该开口端表面还有其他调节该滤波器特性的电极导线区时也可通过对光敏导电膏进行曝光和显影以形成细的线路图从而达到相同的效果。
这样，当应用到电介质滤波器时，导线分布图的位置精度、线宽度的精度、及线路图的形状可被稳定，最终产品的滤波特性的分散将被消除，并且诸如修整这样在传统操作中进行的调节过程可被省去，因此，具有很好可靠性的产品可以以较低的成本制造出来。
                      第十二实施例
图13显示出本发明的第十二实施例，在该实施例中，可制出诸如循环器、单向器这样的非可逆电路元件。在这个附图中，该非可逆电路元件包括一个由中间导线形成的作为元件的多层片基120、布置在一侧附近的铁素体(ferite)130，布置在该多层片基120另一侧附近的永磁体131和具有铁素体放置于其中的孔部分33的接线板134。
在该由中间导线组成的多层片基120中，例如，在第一层上包含中间导线122的电极导线在第一层的绝缘片基121的上表面上形成电路图。而且在该片基121的下表面上，在第二层上包含中间导线123的电极导线区形成电路图。而且，在第二层的该绝缘片基125的下表面上，在第三层上包含中间导线124的电极导线形成电路图。在每个中间导线122、123、124形成电路图以后，在第一层和第二层的该绝缘片基121、125被粘在一起以制成该多层片基120。在该多层片基120(绝缘片基121、125)内，一个通孔126被形成以引出每个中间导线的一个端部。烧结多层片基120以制成具有所需的电极导线的片基。
在接线板134上，对光敏导电膏进行丝网印刷以形成电极端子135a、135b、135c和接地电极136a、136b、136c，接着被烧结以制得电极导线。在侧面和要进行焊接的部分上的电极端子135a、135b、135c和接地端子136a、136b、136c分别地(在图中用斜线来表示)用对非—光敏导电膏进行丝网印刷而得到，并进行烧结以形成电极导线。
多层片基120上具有的中间电极122、123和124的一个端部通过一个通孔126与电极端子135a、135b、135c相连，然后引出，而中间导线122、123、124的另一端部通过通孔126与接地端子136a、136b、136c相连。
在第十五实施例中，诸如要以很高精度保持电容量的循环器或单向器这样的电极端子和接地端子可以通过光敏导电膏以很高的精度来制成电路图，焊接所需的部分可以通过对光敏导电膏和非光敏导电膏进行丝网印刷而得到足够的厚度。
                       第十三实施例
图14现实出本发明的第十三实施例，在该实施例中，制成如循环器或单向器这样的非可逆电路元件。在该图中，非可逆电路元件包括具有中间电极141的铁素体140、电容器片基150、在其上的永磁体160及具有铁素体140并安装于期间的通孔175的接线板。
如图15所示，在该电容器片基150内，通过曝光和显影过程，电容电极导线区152、153在作为元件的一电介质片基151的上表面和下表面上形成电路图。电介质片基151形成并具有一通孔154以通过电极导线区152将中间电极141的一个端部引出到接线板170上的一个输入/输出端子171，并且通孔154被涂上非光敏导电膏。电极导线区152、153隔着电介质片基彼此相对以提供一个静电电容。电极导线区153与接线板170的接地电极172相连。
另外，在第十六实施例中的接线板170可由与第十四实施例的接线板134相同的方式组成。
在该第十六实施例中，通过对光敏导电膏进行曝光和显影，电容器片基150的诸如循环器或单向器这样的电容电极导线区152、153被形成电路图。因此可减小在静电电容器中的分散程度，并可省略静电电容的微调。
应指出的是电容电极导线区和通孔之间的连接可象图3到5里的一样起作用。
                        第十四实施例
图16显示出本发明的第十四实施例，该实施例中制成用作汽车导航(GPS全球定位系统)天线、便携式电话、或个人计算机用无线局域网天线的片状天线(patch antenna)。在该图中，在作为元件的电介质片基180的主表面(上表面)上，一个天线电极导线区181(实际上可具有比该图更复杂的形状)及以一个预定的间隙布置的一个间隙形电极导线区182形成图形。而且，在电介质板180的下表面和一侧面上，通过印刷和涂布非光敏导电膏形成一个接地电极导线区183和一个与此连接的带状连接电极导线区184。连接电极导线区184被设置成与该间隙形电极导线区182相接触或部分重叠以达到电导通。接地电极导线区183布置在电介质板180的整个下表面上。这些电极导线区的光敏导电膏和非光敏导电膏可被分别或同时烧结。
在该第十七实施例中，天线电极导线区181和该间隙形电极导线区182可通过对光敏导电膏的曝光和显影过程以高精度形成图形，在此，电介质板180的位置或间隙非常重要。这样可以获得具有很好特性的片状天线。
尽管上面描述了本发明的实施例，但对于本领域技术人员来说，显然本发明并不局限于这些实施例，并且可以在本发明权利要求所确定的范围内进行各种变化或改进。
如上所述，根据本发明光敏导电膏的电极导线区和非光敏导电膏的电极导线区至少部分彼此相接触或重叠以形成一个电导通的电极导线。因此，不仅能以更高精度制成导线分布图，而且该图形和该电极可做成与该电子元件应用位置相适应的预定膜厚度。具有高纵横比的部分如以前很难进行曝光的通孔内表面，可以被制成能导电的，并且通孔的内表面和表面图形可以相互连接。另外，通过对光敏导电膏的曝光和显影过程形成图案的部分与通过丝网印刷而形成图案的部分相比，由于丝网的退化而偏离原来位置的情况更小，结果图案的位置精度提高了。因此，产品特性偏离的影响可极大地减小。另外，光敏导电膏在非光敏导电膏上再涂抹一遍，并且该光敏导电膏被用作掩膜，这样可以形成具有很大膜厚度的电极或图案。并且可以高精度和窄节距来形成图形，因此可解决焊料腐蚀问题并提高导电率。

Claims (10)

1、一种电子元件，包括：
一个在与主表面相连的表面上用非光敏导电膏形成的电极导线区(11)，在主表面侧的一个端部做成倾斜形状；和
一个在所述主表面上具有经曝光和显影的光敏导电膏的电极导线区(13)；
其中，具有倾斜形状的所述用非光敏导电膏形成的电极导线区(11)的端部至少与所述用光敏导电膏形成的电极导线区(13)的一部分相重叠。
2、如权利要求1所述的电子元件，其特征在于：
所述用非光敏导电膏形成的电极导线区在所述元件的端面或侧面上组成端面电极或侧面电极。
3、如权利要求1所述的电子元件，其特征在于：
与所述主表面相连的所述表面具有一个倾斜连接表面，所述用光敏导电膏形成的电极导线区从所述主表面延伸到所述倾斜连接表面并彼此重叠。
4、一种电子元件，包括：
一个在主表面上用非光敏导电膏形成的电极导线区；
一个具有经过曝光和显影的光敏导电膏的电极导线区，该用光敏导电膏形成的电极导线区至少部分地重叠在所述用非光敏导电膏形成的电极导线区上，
其中所述用非光敏导电膏形成的电极导线区与所述用光敏导电膏形成的电极导线区的重叠区域的外形相一致。
5、如权利要求4所述的电子元件，其特征在于：
两个电极导线区的重叠区的外形的一致并构成凸块。
6、一种电子元件，包括：
一个电介质块；
一个在所述电介质块主表面上的具有经过曝光和显影的光敏导电膏的电极导线区(111)；和
一个在贯通所述主表面而开的一通孔的内部周边表面上由非光敏导电膏形成的内部圆周电极导线区(103)，
其中在所述主表面上的所述通孔的一个开口部附近，两个电极导线区至少部分地重叠以电导通以组成一个电介质滤波器。
7、如权利要求1到6任意一项权利要求所述的电子元件，其特征在于：
该由光敏导电膏形成的电极导线区和由非光敏导电膏形成的电极导线区至少彼此部分重叠并被烧结。
8、一种电子元件制造方法，包括以下步骤：
在与主表面相连的一个表面上形成一个非光敏导电图形的电极导线区(32)，一个在主表面侧的端部被做成倾斜状以形成另一表面；
在所述主表面上形成一个具有经曝光和显影的光敏导电膏的电极导线区(34)；
其中具有倾斜形状的非光敏导电图形的电极导线区(32)的端部至少与光敏导电膏的电极导线区(34)的一部分相重叠。
9、如权利要求8所述的电子元件制造方法，其特征在于与所述主表面相连的所述表面具有一个倾斜连接表面(31a)，由所述光敏导电膏形成的电极导线区从所述主表面延伸至所述倾斜连接表面以彼此重叠。
10、一种电子元件制造方法，包括以下步骤：
在一主表面上形成一个非光敏导电图形的电极导线区(42)；
在所述主表面上形成具有经过曝光和显影的光敏导电膏的一电极导线区(44)，该光敏导电膏的电极导线区(44)至少部分地重叠在所述非光敏导电图形的电极导线区(42)上；
用所述光敏导电膏的电极导线区(44)作掩膜使该非光敏导电图形的所述电极导线区(42)形成图形。
CNB011172363A 2000-01-26 2001-01-26 电子元件及其制造方法 Expired - Fee Related CN1182654C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16835/2000 2000-01-26
JP2000016835A JP4502090B2 (ja) 2000-01-26 2000-01-26 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
CN1336725A CN1336725A (zh) 2002-02-20
CN1182654C true CN1182654C (zh) 2004-12-29

Family

ID=18543916

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011172363A Expired - Fee Related CN1182654C (zh) 2000-01-26 2001-01-26 电子元件及其制造方法

Country Status (4)

Country Link
US (2) US6548758B2 (zh)
EP (1) EP1120796A3 (zh)
JP (1) JP4502090B2 (zh)
CN (1) CN1182654C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930929B (zh) * 2009-06-26 2012-07-18 日月光半导体（上海）股份有限公司 具有侧表面线路的封装用基板制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649162B2 (ja) * 2001-07-06 2005-05-18 株式会社村田製作所 中心電極組立体、非可逆回路素子、通信装置及び中心電極組立体の製造方法
JP2003332138A (ja) * 2002-05-14 2003-11-21 Jfe Chemical Corp 平面磁気素子
KR20060069350A (ko) * 2003-09-17 2006-06-21 로무 가부시키가이샤 칩 저항기와 그 제조방법
JP3864974B2 (ja) * 2005-01-18 2007-01-10 株式会社村田製作所 誘電体フィルタ、誘電体デュプレクサおよび通信装置
US8786510B2 (en) 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
CN101341628A (zh) * 2006-08-02 2009-01-07 株式会社村田制作所 芯片元件
FI121592B (fi) * 2008-03-26 2011-01-31 Tecnomar Oy Piirilevylaminaatin, erityisesti rfid-antennilaminaatin valmistusmenetelmä ja piirilevylaminaatti
DE102008036837A1 (de) 2008-08-07 2010-02-18 Epcos Ag Sensorvorrichtung und Verfahren zur Herstellung
EP2580715B1 (en) 2010-06-14 2019-05-22 Avery Dennison Corporation Method, system and apparatus for making short run radio frequency identification tags and labels
KR101558074B1 (ko) * 2014-01-27 2015-10-06 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102016486B1 (ko) * 2014-07-11 2019-09-02 삼성전기주식회사 복합 전자부품 및 그 실장 기판
JP6766649B2 (ja) * 2015-08-20 2020-10-14 東レ株式会社 アンテナ基板の製造方法、配線と電極付きアンテナ基板の製造方法およびｒｆｉｄ素子の製造方法
JP6609221B2 (ja) * 2016-06-01 2019-11-20 太陽誘電株式会社 電子部品
KR20180013068A (ko) * 2016-07-28 2018-02-07 삼성전기주식회사 전자 부품
US11114994B2 (en) * 2018-12-20 2021-09-07 Avx Corporation Multilayer filter including a low inductance via assembly

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9009753D0 (en) * 1990-05-01 1990-06-20 Bt & D Technologies Ltd Photo detectors
JPH06151438A (ja) * 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
JPH08330170A (ja) * 1995-05-31 1996-12-13 Toko Inc 高周波インダクタの製造方法
JPH08335780A (ja) * 1995-06-06 1996-12-17 Sumitomo Kinzoku Electro Device:Kk 多層セラミック配線基板の製造方法
JPH08339934A (ja) * 1995-06-09 1996-12-24 Toko Inc 積層インダクタの製造方法
JPH10112216A (ja) 1996-08-09 1998-04-28 Toray Ind Inc 感光性導電ペースト、それを用いた電極およびその製造方法
JPH11121264A (ja) * 1997-10-17 1999-04-30 Toko Inc チップ型ｌｃフィルタの製造方法
JP3250503B2 (ja) * 1997-11-11 2002-01-28 株式会社村田製作所 可変インダクタ素子
JPH11154417A (ja) * 1997-11-21 1999-06-08 Dainippon Printing Co Ltd 電極形成用銀ペースト
US5994997A (en) * 1997-11-24 1999-11-30 Motorola, Inc. Thick-film resistor having concentric terminals and method therefor
JP3473891B2 (ja) * 1998-01-07 2003-12-08 株式会社村田製作所 高周波インダクタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930929B (zh) * 2009-06-26 2012-07-18 日月光半导体（上海）股份有限公司 具有侧表面线路的封装用基板制造方法

Also Published As

Publication number Publication date
US20010037895A1 (en) 2001-11-08
JP2001210541A (ja) 2001-08-03
US6548758B2 (en) 2003-04-15
EP1120796A2 (en) 2001-08-01
US20030147196A1 (en) 2003-08-07
JP4502090B2 (ja) 2010-07-14
EP1120796A3 (en) 2004-02-04
CN1336725A (zh) 2002-02-20
US6642449B2 (en) 2003-11-04

Similar Documents

Publication Publication Date Title
CN1182654C (zh) 电子元件及其制造方法
CN1290389C (zh) 有内构电子元件的电路板及其制造方法
CN1251560C (zh) 零件内藏模块及其制造方法
CN101065842A (zh) 电子元器件及其制造方法
CN1076872C (zh) 载片及其制造方法和安装方法
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1237854C (zh) 使用含氟聚合物复合衬底来制造微波多功能模块的方法
CN1204789C (zh) 绝缘片和多层布线基板及其制造方法
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
CN1512525A (zh) 电容器和电容器内置电路基板及其制造方法
CN1199531C (zh) 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法
CN1339243A (zh) 布线基板、半导体装置及其制造、检测和安装方法、电路基板和电子装置
CN1214545A (zh) 半导体封装及其制造方法
CN1270417A (zh) 半导体器件及其制造方法
CN1348205A (zh) 电路装置的制造方法
CN1233205C (zh) 电路装置的制造方法
CN1750738A (zh) 布线电路基板
CN1630068A (zh) 布线电路板
CN1942047A (zh) 印刷线路板及印刷线路板的制造方法
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1191619C (zh) 电路装置及其制造方法
CN1256007C (zh) 层叠型陶瓷电子元器件及其制造方法
CN1333562A (zh) 半导体模块及其制造方法
CN1763933A (zh) 印刷电路板与引入其的电路单元

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041229

Termination date: 20130126