CN101930929B - 具有侧表面线路的封装用基板制造方法 - Google Patents

具有侧表面线路的封装用基板制造方法 Download PDF

Info

Publication number
CN101930929B
CN101930929B CN 200910053948 CN200910053948A CN101930929B CN 101930929 B CN101930929 B CN 101930929B CN 200910053948 CN200910053948 CN 200910053948 CN 200910053948 A CN200910053948 A CN 200910053948A CN 101930929 B CN101930929 B CN 101930929B
Authority
CN
China
Prior art keywords
line layer
base plate
circuit
surface line
substrate strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910053948
Other languages
English (en)
Other versions
CN101930929A (zh
Inventor
任金虎
高洪涛
罗光淋
方仁广
林聪志
孙骐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Shanghai Inc
Original Assignee
Advanced Semiconductor Engineering Shanghai Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Shanghai Inc filed Critical Advanced Semiconductor Engineering Shanghai Inc
Priority to CN 200910053948 priority Critical patent/CN101930929B/zh
Publication of CN101930929A publication Critical patent/CN101930929A/zh
Application granted granted Critical
Publication of CN101930929B publication Critical patent/CN101930929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开一种具有侧表面线路的封装用基板制造方法，其包含步骤：提供一基板条，其定义有数个基板单元；在所述基板条的基板单元的数侧切割形成数个开槽，以裸露所述基板单元的数个侧表面，各二相邻所述基板单元的侧表面共用同一所述开槽；在所述基板单元的各侧表面上形成一导电镀层；将所述导电镀层加工形成一侧表面线路层；以及，在加工形成所述侧表面线路层后，切割所述基板条，以分离所述至少一基板单元。

Description

具有侧表面线路的封装用基板制造方法
【技术领域】
本发明是有关于一种具有侧表面线路的封装用基板制造方法，特别是有关于一种利用基板条的开槽使基板单元的侧表面形成侧表面线路的封装用基板制造方法。
【背景技术】
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中常见具有基板(substrate)的封装构造包含球栅阵列封装构造(ball grid array，BGA)、针脚阵列封装构造(pin grid array，PGA)、接点阵列封装构造(land grid array，LGA)或基板上芯片封装构造(board onchip，BOC)等。在上述封装构造中，所述基板的一上表面承载有至少一芯片，并通过打线(wire bonding)或凸块(bumping)制造过程将芯片的数个接垫电性连接至所述基板的上表面的数个焊垫。同时，所述基板的一下表面亦必需提供大量的焊垫，以焊接数个输出端。所述基板可为单层或多层的印刷电路板，其除了在上、下表面提供表面线路(trace)层以形成所需焊垫之外，其内部亦具有至少一内线路层及数个导通孔(via)，以重新安排上、下表面的焊垫的连接关系。再者，为了满足各种小型化高密度封装的需求，因此如何制造表面线路布局密度更高的封装用基板，亦为封装产业的一重要关键技术。
更详细的说，目前要在半导体集成电路(IC)封装用的基板上形成表面线路(trace)层，其制作方法通常是先准备一基板条(substrate strip)，基板条本身预先通过机械或激光钻出微孔后，接着在微孔内电镀上导电层，以形成导通孔(via)或镀通孔(plating through hole)。接着，使用图案化的光刻胶膜(photo-resist layer)搭配酸性蚀刻法将基板条的表面不需要的铜箔层蚀刻去除，使留下的图案化铜箔层部分形成所需的表面线路层。而且，基板条的上表面及下表面可分别形成一表面线路层，上、下表面的表面线路层及内部线路层则可利用导通孔或镀通孔相互连接。最后，再把基板条切割成数个基板单元。
然而，由于未来对基板尺寸小型化，线路布局日益密集化的需求，使得在基板表面做高密集化的线路成为一大挑战。但是，现有基板单元可用以设置表面线路的面积尺寸却相对有限，这些有限的表面积必需适当布局表面线路(trace)、焊垫(pad)及输入/输出端(input/output terminal or finger)的位置，且表面线路又必需适当的与内部的导通孔或镀通孔相互连接，上述所有连接点位置都必需适当排列及错开。因此，在无法减少导通孔或镀通孔数量的前题下，现有基板单元难以在相同面积尺寸进一步增加表面线路布局密度，也不利于基板尺寸的小型化发展。
另一方面，已知存在一种基板制造方法的改良技术，其是在基板条各基板单元之间的切割线上预先形成镀通孔，在基板单元形成表面线路后，将基板条切割成为数个基板单元，如此每一基板单元的侧表面将形成半圆柱形的半镀通孔，半镀通孔使用原来基板单元未使用的侧表面空间，因此相对的增加了基板单元的线路布局密度。然而，此改良技术的问题在于：当基板单元日益小型化时，其镀通孔的孔径也变得很小，要将镀通孔精确的切割成二个对称的半镀通孔并不容易，因此整个制造过程的良品率(yield)难以提高，且会导致制造成本居高不下。
故，有必要提供一种具有侧表面线路的封装用基板制造方法，以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种具有侧表面线路的封装用基板制造方法，其利用基板条的开槽裸露基板单元的各侧表面，以便在各侧表面分别额外形成侧表面线路，因此可利用侧表面线路取代一部分原有导通孔或镀通孔，而使基板单元的表面线路能布局更多的表面线路，进而增加表面线路布局密度，并有利于基板尺寸的小型化发展。
本发明的次要目的在于提供一种具有侧表面线路的封装用基板制造方法，其利用基板条的开槽裸露基板单元的各侧表面，以便通过电镀及激光加工(或蚀刻等加工)形成侧表面线路，上述加工程序容易控制加工精确度，因此可确保侧表面线路的制造良品率(yield)，且亦有利于制做高布局密度的侧表面线路。
为达成本发明的前述目的，本发明提供一种具有侧表面线路的封装用基板制造方法，其特征在于：所述制造方法包含步骤：提供一基板条，其定义有数个基板单元；在所述基板条的基板单元的数侧切割形成数个开槽，以裸露所述基板单元的数个侧表面，其中各二相邻所述基板单元的侧表面共用同一所述开槽；在所述基板单元的各侧表面上形成一导电镀层；以及，在加工形成所述侧表面线路层后，将所述导电镀层加工形成一侧表面线路层。
在本发明的一实施例中，在提供所述基板条时，所述基板条至少具有一上表面线路层、一绝缘层及一下表面线路层。
在本发明的一实施例中，在加工形成所述侧表面线路层时，利用激光处理所述导电镀层，以加工形成所述侧表面线路层。
在本发明的一实施例中，在加工形成所述侧表面线路层时，利用图案化光刻胶膜与蚀刻液处理所述导电镀层，以加工形成所述侧表面线路层。
在本发明的一实施例中，在加工形成所述侧表面线路层时，利用刀具切割处理所述导电镀层，以加工形成所述侧表面线路层。
在本发明的一实施例中，在加工形成所述侧表面线路层时，利用高压水刀切割处理所述导电镀层，以加工形成所述侧表面线路层。
在本发明的一实施例中，在形成所述导电镀层及加工形成所述侧表面线路层时，所述基板条同时形成一上表面线路层及一下表面线路层。
在本发明的一实施例中，所述侧表面线路层的一端连接所述上表面线路层及/或所述下表面线路层。
在本发明的一实施例中，所述基板条另包含至少一内线路层。
在本发明的一实施例中，所述侧表面线路层连接所述内线路层。
在本发明的一实施例中，所述侧表面线路层形成至少一线路(trace)、至少一焊垫(pad)或至少一输入/输出端(input/output terminal or finger)。
在本发明的一实施例中，在提供所述基板条后，另包含：将至少二所述基板条暂时相互堆叠结合，以便对所述至少二基板条一起进行切割及加工所述至少二基板条。
【附图说明】
图1A、1B、1C、1D及1E是本发明第一实施例具有侧表面线路的封装用基板制造方法的流程示意图。
图2是本发明第二实施例具有侧表面线路的封装用基板的示意图。
图3是本发明第三实施例具有侧表面线路的封装用基板的示意图。
图4是本发明第四实施例具有侧表面线路的封装用基板的示意图。
图5A、5B、5C、5D及5E是本发明第五实施例具有侧表面线路的封装用基板制造方法的流程示意图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
本发明第一实施例的具有侧表面线路的封装用基板制造方法主要用以制造半导体封装用的单层或多层电路基板，并可进一步用于构装具有基板(substrate)的各种封装构造，例如球栅阵列封装构造(BGA)、针脚阵列封装构造(PGA)、接点阵列封装构造(LGA)或基板上芯片封装构造(BOC)等，但并不限于此。本发明将于下文配合图1A至1E逐一详细说明第一实施例各步骤的具体技术内容。
请参照图1A所示，本发明第一实施例的具有侧表面线路的封装用基板制造方法的第一步骤为：提供一基板条100，其定义有至少一基板单元10。在本步骤中，所述基板条100是一单层或多层电路基板的条状板体。在本实施例中，所述基板条100具有一上表面线路层101、一绝缘层102及一下表面线路层103，以构成最简单的电路基板构造，但本发明并不限于此。所述基板单元10是指最终步骤切割后剩余的有效基板区域，所述基板单元10的数量及尺寸并不加以限制。所述上表面线路层101及下表面线路层103的材质较佳为铜、铝或其他等效金属或合金，所述上表面线路层101及下表面线路层103延伸于所述基板单元10上，并已预先形成所需线路布局设计，例如所述上表面线路层101(或下表面线路层103)可能包含单纯的线路(trace)部分，或可能在其一端形成圆形的焊垫(pad)或矩形的输入/输出端(input/outputterminal or finger，未绘示)等线路型态。再者，所述基板条100的内部可能预先形成有相对少量的导通孔或镀通孔(未绘示)，以便相互连接所述上表面线路层101及下表面线路层103。所述绝缘层102的材质通常是环氧树脂与玻璃纤维布，或亦可能为陶瓷材料，但并不限于此。所述绝缘层102用以适当支撑及阻隔所述上表面线路层101及下表面线路层103。
请参照图1B所示，本发明第一实施例的具有侧表面线路的封装用基板制造方法的第二步骤为：在所述基板条100的基板单元10的至少一侧切割形成至少一开槽104，以裸露所述基板单元10的至少一侧表面11。在本步骤中，本发明是利用成型刀具冲压切割所述基板条100，但亦可能选用高压水刀或激光(laser)来切割所述基板条100。在本实施例中，本发明是在所述基板单元10的四侧皆分别切割形成至少一开槽104，以裸露所述基板单元10的四个侧表面11。但是，亦可能依产品需求选择仅裸露所述基板单元10的单一侧、二侧或三侧的侧表面11。所述基板条100能利用所述开槽104提供一开放的加工空间，以便后续步骤对所述基板单元10的侧表面11进行加工。再者，各二相邻所述基板单元10的侧表面11可共用同一所述开槽104。本发明并未限制所述开槽104的尺寸及形状，但其尺寸及形状必需适当控制，以裸露具足够面积的所述基板单元10的侧表面11，同时保持所述基板条100剩余未切割的部分具有足够结构强度，以支撑所述基板条100上的所有基板单元10。
请参照图1C所示，本发明第一实施例的具有侧表面线路的封装用基板制造方法的第三步骤为：在所述基板单元10的侧表面11上形成一导电镀层12。在本步骤中，为了避免在所述基板条100的上表面线路层101及下表面线路层103镀上不必要的金属层，本发明优选至少在所述上表面线路层101及下表面线路层103上预先形成一光刻胶膜(photo-resist layer)或一具粘性的保护层(例如贴纸)，接着再将所述基板条100浸入一电镀液中进行电镀程序，以在所述基板单元10的侧表面11上形成一导电镀层12，所述导电镀层12的材质可选自铜、铝或其他等效金属或合金。再者，针对所述基板条100的外侧表面或所述开槽104的其他内表面，由于上述部位在后续步骤将被切除，因此在电镀之前这些部位可选择直接裸露，或者用光刻胶膜加以覆盖，其皆为可能的处理实施方式。
请参照图1D所示，本发明第一实施例的具有侧表面线路的封装用基板制造方法的第四步骤为：将所述导电镀层12加工形成一侧表面线路层13。在本步骤中，本发明可选择使用下列加工程序的任一种，例如：利用激光(laser)处理所述导电镀层12，将所述基板单元10的侧表面11上不需要的导电镀层12部分加以蚀刻去除，使留下的图案化导电镀层12部分加工形成所需的侧表面线路层13；选择使用图案化的光刻胶膜及蚀刻液处理所述导电镀层12，以加工形成所述侧表面线路层13；或者，选择利用刀具冲压切割或高压水刀切割处理所述导电镀层12，以加工形成所述侧表面线路层12。本发明优选使用激光(laser)来进行加工，以便提供较佳的加工效率及良品率。当使用激光(laser)时，所述激光优选为紫外光(UV)激光或二氧化碳(CO2)激光。再者，当使用激光、刀具或高压水刀等进行物理性加工时，可能会在所述侧表面线路层13的各二相邻线路之间形成数个切割浅槽(未绘示)，但其并不影响所述侧表面线路层13的功能性。在本实施例中，本步骤完成的侧表面线路层13是单纯的线路(trace)型态，所述侧表面线路层13的一端用以连接所述上表面线路层101，及其另一端用以连接所述下表面线路层103。另外，必要时，亦可选择涂布一防焊层(solder mask，未绘示)于所述侧表面线路层13上，以保护线路及避免线路氧化。在其他实施例中，本发明亦可能先准备一不具表面电路的基板条100，接着才在第三步骤利用电镀液进行电镀程序，以同步在所述基板条100的上、下表面另形成导电镀层，以便在第四步骤利用上述加工方式的其中一种来同步形成所述上表面线路层101、下表面线路层103及侧表面线路层13。其中，侧表面线路层13的宽度和厚度优选等于与其连接的其它线路的宽度和厚度，或者为满足某种电性需求而设计成与原基板线路相匹配的某种形状或宽度和厚度。
请参照图1E所示，本发明第一实施例的具有侧表面线路的封装用基板制造方法的第五步骤为：在加工形成所述侧表面线路层13后，切割所述基板条100，以分离所述至少一基板单元10。在本步骤中，本发明同样可选择利用成型刀具冲压切割所述基板条100，或者选用高压水刀或激光(laser)来切割所述基板条100，以分离所述至少一基板单元10。在切割分离后，所述基板单元10的各个侧表面11分别具有所述侧表面线路层13，因此可用来取代所述基板单元10的一部分原有内部导通孔或镀通孔(未绘示)，而使在相同的面积尺寸下，所述基板单元10的上、下表面线路层101、103能将省下的空间用来布局更多的线路(trace)，进而增加表面线路布局密度。另一方面，本发明只需更小面积尺寸的基板单元10即可提供与原基板设计相同的线路数量，故亦有利于基板尺寸的小型化发展。再者，本发明利用所述基板条100的开槽104裸露所述基板单元10的各侧表面11，以便通过电镀及激光加工(或蚀刻、高压水刀等加工)形成所述侧表面线路层13，上述加工程序容易控制加工精确度，因此可确保所述侧表面线路的制造良品率(yield)，且亦有利于制做高布局密度的侧表面线路。
请参照图2、3及4所示，本发明第二、第三及第四实施例的具有侧表面线路的封装用基板是利用本发明第一实施例的制造方法加以制作，其基板构造相似于本发明第一实施例，并大致沿用相同图号，但第二、第三及第四实施例的差异特征在于：如图2所示，所述第二实施例的基板单元10(及原本的基板条100)为多层电路基板，其包含所述上表面线路层101、至少二所述绝缘层102、所述下表面线路层103及至少一内线路层104，所述内线路层104夹设在各二所述绝缘层102之间，在本实施例中，所述内线路层104的数量为2层，所述绝缘层102的数量为3层，但并不限于此。所述侧表面线路层13的一端可连接所述内线路层104裸露在外侧的部分；或者，所述侧表面线路层13的中段可通过所述内线路层104裸露在外侧的部分；又或者，所述侧表面线路层13的二端可能分别用以连接二层不同的所述内线路层104。如图3所示，所述第三实施例的基板单元10(及原本的基板条100)可为图1E或图2所示的电路基板10，但所述侧表面11上的侧表面线路层13形成至少一输入/输出端(input/output terminal or finger)，所述侧表面线路层13的输入/输出端通常呈矩形，但并不限于此，其可用以电性接触外部电子装置的各式插槽，以取代原本可能形成在上、下表面的输入/输出端。如图4所示，所述第四实施例的基板单元10(及原本的基板条100)可为图1E或图2所示的电路基板10，但所述侧表面11上的侧表面线路层13形成至少一焊垫(pad)，所述侧表面线路层13的焊垫通常呈圆形，但并不限于此，其可供打线(wire bonding)或结合凸块(bump)，以取代原本可能形成在上、下表面的焊垫。再者，在图3或4中，所述侧表面线路层13的输入/输出端或焊垫等裸露的金属表面亦可选择进一步镀上镍(Ni)/金(Au)层，以避免氧化或增加与导线或凸块的结合强度。
请参照图5A、5B、5C、5D及5E所示，本发明第五实施例的具有侧表面线路的封装用基板制造方法相似于本发明第一实施例的制造方法，其大致沿用相同图号，但第五实施例的差异特征在于：所述第五实施例的制造方法在提供所述基板条100后，另包含：将至少二所述基板条100暂时相互堆叠结合，以便对所述至少二基板条100一起进行切割及加工所述至少二基板条100，并在切割后，再逐一分离各所述基板条100切割形成的基板单元10。暂时相互堆叠结合的方式可选择使用夹具来定位所述至少二基板条100，或使用紫外线固化树脂层来媒介结合所述至少二基板条100。在最后分离所述基板单元10时，则通过移除夹具或以紫外线照射去除黏性来达到分离目的。再者，本实施例亦可在所述基板条100周边形成较大长度的开槽104，使每一所述开槽104能同时裸露至少二所述基板单元10的侧表面11，以便后续形成所述导电镀层12，以同时形成在所述至少二基板单元10的侧表面11上。接着，即可利用激光等方式将所述导电镀层12加工成所述侧表面线路层13。如此，本发明可以进一步提高批次量产所述基板单元10的效率，并降低量产成本。
如上所述，相较于现有基板单元必需在有限的表面积布局线路、焊垫及输入/输出端的位置，且线路又必需与内部导通孔或镀通孔相互连接，因此难以在相同面积尺寸进一步增加线路布局密度，也不利于基板尺寸的小型化发展。相较之下，图1A至5E的本发明利用所述基板条100的开槽104裸露所述基板单元10的各侧表面11，以便在各侧表面11分别形成所述侧表面线路层13，因此可利用所述侧表面线路层13来取代一部分原有导通孔或镀通孔，而使所述基板单元10的上、下表面线路层101、103能布局更多的线路，而所述侧表面线路层13亦可选择形成焊垫或输入/输出端，因而能增加表面线路布局密度，并有利于基板尺寸的小型化发展。再者，本发明利用所述基板条100的开槽104裸露所述基板单元10的各侧表面11，以便通过电镀及激光加工(或蚀刻等加工)形成所述侧表面线路层13。在微观上，本发明的侧表面线路层13的侧表面线路是额外凸出形成在所述基板单元10的各侧表面11上，而非埋设形成在所述基板单元10的各侧表面11内部。由于上述加工程序容易控制加工精确度，因此可确保侧表面线路的制造良品率(yield)，且亦有利于制做高布局密度的侧表面线路。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (9)

1.一种具有侧表面线路的封装用基板制造方法，其特征在于：所述制造方法包含步骤：
提供一基板条，其定义有数个基板单元；
在所述基板条的基板单元的数侧切割形成数个开槽，以裸露所述基板单元的数个侧表面，其中各二相邻所述基板单元的侧表面共用同一所述开槽；在所述基板单元的各侧表面上形成一导电镀层；
将所述导电镀层加工形成一侧表面线路层；以及
在加工形成所述侧表面线路层后，切割所述基板条，以分离所述基板单元。
2.如权利要求1所述的具有侧表面线路的封装用基板制造方法，其特征在于：在提供所述基板条时，所述基板条至少具有一上表面线路层、一绝缘层及一下表面线路层。
3.如权利要求1所述的具有侧表面线路的封装用基板制造方法，其特征在于：在加工形成所述侧表面线路层时，选择利用激光、光刻胶膜与蚀刻液、刀具切割或高压水刀切割，来处理所述导电镀层，以加工形成所述侧表面线路层。
4.如权利要求1所述的具有侧表面线路的封装用基板制造方法，其特征在于：在形成所述导电镀层及加工形成所述侧表面线路层时，所述基板条同时形成一上表面线路层及一下表面线路层。
5.如权利要求2或4所述的具有侧表面线路的封装用基板制造方法，其特征在于：所述侧表面线路层的一端连接所述上表面线路层及/或所述下表面线路层。
6.如权利要求2或4所述的具有侧表面线路的封装用基板制造方法，其特征在于：所述基板条另包含至少一内线路层。
7.如权利要求6所述的具有侧表面线路的封装用基板制造方法，其特征在于：所述侧表面线路层连接所述内线路层。
8.如权利要求1所述的具有侧表面线路的封装用基板制造方法，其特征在于：所述侧表面线路层形成至少一线路、至少一焊垫或至少一输入/输出端。
9.如权利要求1所述的具有侧表面线路的封装用基板制造方法，其特征在于：在提供所述基板条后，另包含：将至少二所述基板条暂时相互堆叠结合，以便对所述至少二基板条一起进行切割及加工所述至少二基板条。
CN 200910053948 2009-06-26 2009-06-26 具有侧表面线路的封装用基板制造方法 Active CN101930929B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910053948 CN101930929B (zh) 2009-06-26 2009-06-26 具有侧表面线路的封装用基板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910053948 CN101930929B (zh) 2009-06-26 2009-06-26 具有侧表面线路的封装用基板制造方法

Publications (2)

Publication Number Publication Date
CN101930929A CN101930929A (zh) 2010-12-29
CN101930929B true CN101930929B (zh) 2012-07-18

Family

ID=43370011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910053948 Active CN101930929B (zh) 2009-06-26 2009-06-26 具有侧表面线路的封装用基板制造方法

Country Status (1)

Country Link
CN (1) CN101930929B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347575B (zh) * 2013-08-07 2017-03-01 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527656A (zh) * 2003-09-19 2004-09-08 波 曹 利用磁控溅射制作印刷线路板的方法
CN1182654C (zh) * 2000-01-26 2004-12-29 Tdk株式会社 电子元件及其制造方法
CN1652663A (zh) * 2004-02-02 2005-08-10 松下电器产业株式会社 立体电子电路装置及其中继基板和中继框
TW200703589A (en) * 2005-04-26 2007-01-16 Kyushu Inst Technology Semiconductor package and method for manufacturing the same
CN1311719C (zh) * 2003-11-14 2007-04-18 日立化成工业株式会社 印刷线路板及其制造方法
CN101001504A (zh) * 2006-01-09 2007-07-18 群光电子股份有限公司 电路基板侧面接点制造方法
CN101071805A (zh) * 2006-05-12 2007-11-14 环隆电气股份有限公司 系统级封装模块及其制法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1182654C (zh) * 2000-01-26 2004-12-29 Tdk株式会社 电子元件及其制造方法
CN1527656A (zh) * 2003-09-19 2004-09-08 波 曹 利用磁控溅射制作印刷线路板的方法
CN1311719C (zh) * 2003-11-14 2007-04-18 日立化成工业株式会社 印刷线路板及其制造方法
CN1652663A (zh) * 2004-02-02 2005-08-10 松下电器产业株式会社 立体电子电路装置及其中继基板和中继框
TW200703589A (en) * 2005-04-26 2007-01-16 Kyushu Inst Technology Semiconductor package and method for manufacturing the same
CN101001504A (zh) * 2006-01-09 2007-07-18 群光电子股份有限公司 电路基板侧面接点制造方法
CN101071805A (zh) * 2006-05-12 2007-11-14 环隆电气股份有限公司 系统级封装模块及其制法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2004-303884A 2004.10.28

Also Published As

Publication number Publication date
CN101930929A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US8859420B2 (en) Structure and method of making interconnect element, and multilayer wiring board including the interconnect element
KR19990035858A (ko) 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법
CN102197478A (zh) 具有用键合层接合到其上的金属柱的微电子衬底
CN103733740B (zh) 布线基板
WO2008112318A2 (en) Fine pitch microcontacts and method for forming thereof
EP1280204A2 (en) Wiring substrate having position problem
US20130122216A1 (en) Structure of embedded-trace substrate and method of manufacturing the same
US7384566B2 (en) Fabrication method for printed circuit board
US8461675B2 (en) Substrate panel with plating bar structured to allow minimum kerf width
CN101364586B (zh) 封装基板结构
CN101388374A (zh) 芯片封装载板及其凸块焊盘结构
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US8637972B2 (en) Two-sided substrate lead connection for minimizing kerf width on a semiconductor substrate panel
US20130020699A1 (en) Package structure and method for fabricating the same
CN102446772B (zh) 制造半导体封装的方法
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
CN101930929B (zh) 具有侧表面线路的封装用基板制造方法
CN101373748B (zh) 晶圆级封装结构及其制作方法
US7663223B2 (en) Coupling substrate for semiconductor components and method for producing the same
CN201247771Y (zh) 芯片封装载板及其凸块焊盘结构
US7611927B2 (en) Method of minimizing kerf width on a semiconductor substrate panel
CN101373749B (zh) 晶圆级封装结构及其制作方法
US20030159282A1 (en) Wiring board and method of fabricating the same, semiconductor device, and electronic instrument
CN103390598A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD.

Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC.

CP01 Change in the name or title of a patent holder

Address after: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 669

Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 669

Patentee before: Advanced Semiconductor (Shanghai), Inc.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 669

Patentee before: Advanced Semiconductor (Shanghai) Co., Ltd.