CN101071805A - 系统级封装模块及其制法 - Google Patents
系统级封装模块及其制法 Download PDFInfo
- Publication number
- CN101071805A CN101071805A CN 200610078218 CN200610078218A CN101071805A CN 101071805 A CN101071805 A CN 101071805A CN 200610078218 CN200610078218 CN 200610078218 CN 200610078218 A CN200610078218 A CN 200610078218A CN 101071805 A CN101071805 A CN 101071805A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- circuit
- circuits
- weld pads
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
一种系统级封装模块,是包含有一第一电路板、至少一第二电路板以及一第三电路板自上至下叠合在一起而形成一组合体;其中,第一电路板顶面设有至少一电子组件以及若干线路,第二电路板顶面设有若干焊垫位于周缘以及若干线路,第三电路板底面设有若干焊垫位于周缘以及若干线路,组合体具有若干镀通孔与组合体的第一、二、三电路板上的线路连接,使得第一电路板的电子组件与第二、三电路板的焊垫电性连接,由此,本发明的系统级封装模块易于进行焊接与检测。
Description
技术领域
本发明是与电路板有关,特别是指一种系统级封装模块,易于进行焊接与检测。
背景技术
如图1、图2所示,已知系统级封装模块1是由多层电路板2压合而成,顶层电路板3的顶面设有若干电子组件4如IC,以及若干线路5与该等电子组件4连接,底层电路板6的底面则设有若干焊垫7,以及若干线路8与该等焊垫7连接,顶层电路板3的线路5则由若干镀通孔9与底层电路板6的线路8电性连接。该系统级封装模块1可利用焊垫7与一主电路板91焊接在一起,如图3所示。
由于多层电路板2可能因热胀冷缩而翘曲,造成部分焊垫7无法与主电路板91焊接在一起,影响产品的良率,且由于焊垫7是位于底层电路板6的底面,因此,品管人员难以由外观检视焊锡是否与焊垫良好焊接在一起,必须透过电性测试始能检测产品的好坏,检测作业相当耗时费事。
发明内容
本发明的一目的在于提供一种系统级封装模块,易于进行焊接且良率高。
本发明的另一目的在于提供一种系统级封装模块,容易进行检测。
为达成前揭目的,本发明所提供的一种系统级封装模块,其特征在于,包含有:
一第一电路板、至少一第二电路板以及一第三电路板自上至下叠合在一起而形成一组合体;
其中,该第一电路板顶面设有至少一电子组件,以及若干线路与该电子组件连接;
该第二电路板顶面设有若干焊垫位于该第二电路板周缘,以及若干线路与该等焊垫连接;
该第三电路板底面设有若干焊垫位于第三电路板周缘与该第二电路板的焊垫位置对应,以及若干线路与该等焊垫连接;
该组合体具有若干镀通孔与该组合体的第一、二、三电路板上的线路电性连接。
其中该第一电路板顶面还设有若干焊垫与该第二电路板的焊垫位置对应,且该第一电路板的焊垫是与该第一电路板的线路连接。
本发明一种系统级封装模块的制法,其特征在于,包含有以下步骤:
(a)制备形状对应的一第一电路板、至少一第二电路板以及一第三电路板,该第一电路板顶面具有若干第一分隔线将该第一电路板分成若干单元,各单元分别具有至少一电子组件,以及若干线路与该电子组件连接;该第二电路板具有若干第二分隔线与该第一电路板的第一分隔线位置对应,若干焊垫位于该第二电路板顶面且横跨该等第二分隔线,以及若干线路与该等焊垫连接;该第三电路板底面设有若干焊垫其位置对应于该第二电路板的焊垫,以及若干线路与该等焊垫连接;
(b)于该第一电路板、该第二电路板及该第三电路板钻设位置对应的若干第一通孔、第二通孔及第三通孔;
(c)将该第一、二、三电路板压合在一起形成一组合体,使该等第一、二、三通孔分别连通而形成若干联合通孔;
(d)于该组合体的联合通孔内缘镀上一金属层而形成一镀通孔,该镀通孔并与该第一、二、三电路板的线路电性连接;以及
(e)沿该第一电路板的第一分隔线分割该组合体。
其中于步骤(a)中,该第一电路板顶面设有若干焊垫其位置对应该第二电路板的焊垫,且该第一电路板的焊垫是与该第一电路板的线路连接。
本发明一种系统级封装模块,其特征在于,包含有:
一第一电路板以及一第三电路板自上至下叠合在一起而形成一组合体;
其中,该第一电路板顶面设有至少一电子组件,若干线路与该电子组件连接,以及若干焊垫位于该第一电路板周缘且与该等线路连接;
该第三电路板底面设有若干焊垫位于该第三电路板周缘且与该第一电路板的焊垫位置对应,以及若干线路与该等焊垫连接;
该组合体并具有若干镀通孔与该组合体的第一、三电路板的线路连接。
本发明一种系统级封装模块的制法,其特征在于,包含有以下步骤:
(a)制备形状对应的一第一电路板以及一第三电路板,该第一电路板顶面具有若干第一分隔线将该第一电路板分成若干单元,各单元分别具有至少一电子组件,若干线路与该电子组件连接,以及若干焊垫横跨该第一分隔线且与该等线路连接;该第三电路板底面设有若干焊垫其位置对应于该第一电路板的焊垫,以及若干线路与该等焊垫连接;
(b)于该第一电路板及该第三电路板钻设位置对应的若干第一通孔及第三通孔;
(c)将该第一、三电路板压合在一起形成一组合体,使该等第一、三通孔分别连通而形成若干联合通孔;
(d)于该组合体的联合通孔内缘镀上一金属层而形成一镀通孔,该镀通孔并与该第一、三电路板的线路电性连接;以及
(e)沿该第一电路板的第一分隔线分割该组合体。
附图说明
为了详细说明本发明的构造及特点所在,以下结合三较佳实施例并配合附图说明如后,其中:
图1是已知系统级封装模块的立体图;
图2是已知系统级封装模块的底视图;
图3是已知系统级封装模块设于一主电路板的示意图;
图4是本发明第一较佳实施例的立体图;
图5是本发明第一较佳实施例的底视图;
图6是本发明第一较佳实施例的分解立体图;
图7是本发明第一较佳实施例系统级封装模块设于一主电路板的示意图;
图8是本发明第一较佳实施例制造方法的示意图(一);
图9是本发明第一较佳实施例制造方法的示意图(二);
图10是本发明第一较佳实施例制造方法的示意图(三);
图11是本发明第一较佳实施例制造方法的示意图(四);
图12是本发明第一较佳实施例制造方法的示意图(五);
图13是本发明第二较佳实施例的分解立体图;
图14是本发明第三较佳实施例的立体图;
图15是本发明第三较佳实施例的分解立体图。
具体实施方式
请参阅图4至图6,本发明第一较佳实施例所提供的系统级封装模块10是包含有一第一电路板20、二第二电路板30以及一第三电路板40自上至下叠合在一起而形成一组合体50。
该第一电路板20顶面设有多个电子组件22,以及若干线路24与该等电子组件22连接;该二第二电路板30分别于其顶面设有若干焊垫32位于该等第二电路板30周缘,以及若干线路34与该等焊垫32连接,其中该等焊垫32周缘是与该第二电路板30的周缘切齐;该第三电路板40底面设有若干焊垫42位于该第三电路板40周缘与该第二电路板30的焊垫32位置对应,以及若干线路44与该等焊垫42连接,该等焊垫42周缘并与该第三电路板40的周缘切齐;该组合体50则设有若干镀通孔52与该组合体50的第一、二、三电路板20、30、40上的线路24、34、44电性连接,由此,该第一电路板20的电子组件22可与第二、三电路板30、40的焊垫32、42电性连接。
如图7所示,将该系统级封装模块10焊接于一主电路板12时,由于该二第二电路板30的焊垫32是显露于该组合体50的侧面,因此,焊锡14除可与该第三电路板40的焊垫42(位于该组合体50底面)接触外,更可与该等第二电路板30的焊垫32(位于该组合体50侧面)接触,焊接时的接触点多,焊接作业较易进行,且由于同一位置各焊垫32、42是由该等镀通孔52而互相导通,焊锡14只要与其中一焊垫接触即可,产品良率因此可大为提升;再者,由于该等第二电路板30的焊垫32是位于该组合体50的侧面,品管人员可由直接以目视检查焊锡14是否与焊垫32良好接触,使检测作业更容易进行,可改善已知结构不易焊接及检测的缺失,从而达成本发明的目的。
实际制造时,如图8所示,是先制备形状对应的一第一电路板20’、二第二电路板30’以及一第三电路板40’,该第一电路板20’顶面具有若干第一分隔线25将该第一电路板20’分成四单元26,各单元26分别具有若干电子组件22,以及若干线路24与该电子组件22连接;该等第二电路板30’分别具有若干第二分隔线35与该第一电路板20’的第一分隔线25位置对应,若干焊垫32’位于该第二电路板30’顶面且横跨该等第二分隔线35,以及若干线路34与该等焊垫32’连接;该第三电路板40’底面设有若干焊垫42’其位置对应于该第二电路板30’的焊垫32’,以及若干线路44与该等焊垫42’连接。
接着,如图9所示,于该第一电路板20’、该二第二电路板30’及该第三电路板40’钻设位置对应的若干第一通孔27、第二通孔37及第三通孔47;然后,如图10所示,将该第一、二、三电路板压合在一起形成一组合体50,使该等第一、二、三通孔分别连通而形成若干联合通孔51;再如图11所示,于该组合体50的联合通孔51内缘镀上一金属层53而形成一镀通孔52,该镀通孔52并与该第一、二、三电路板的线路24,34,44电性连接。
最后,如图12所示,沿该第一电路板20’的第一分隔线25分割该组合体50,即形成四个系统级封装模块10。由于该二第二电路板30’的焊垫32’是横跨该等第二分隔线35,且第三电路板40’的焊垫42’其位置与该第二电路板30’的焊垫32’对应,因此,分割该组合体50时恰好可将该等焊垫32’、42’切成两半,如此可确保该等焊垫32’、42’的切面将暴露于系统级封装模块10的侧面,供焊锡接触之用。
根据本发明的精神,系统级封装模块的结构可有多种变化,例如:第一电路板顶面周缘亦可设置焊垫,第二电路板的数目可依需要而变化,从一片至多片均可,甚至亦可不设,该组合体的镀通孔亦可直接与各焊垫连接,凡是此等易于思及的结构变化,均应为本发明申请专利范围所涵盖。
如图13所示,是本发明第二较佳实施例所提供的系统级封装模块60,该系统级封装模块60具有一第一电路板62、一第二电路板66以及一第三电路板70自上至下叠合在一起而形成一组合体74,该第二电路板66与该第三电路板70的结构与前述第一实施例皆同,容不赘述,该第一电路板62则于其顶面设有若干电子组件63、若干焊垫64位于该第一电路板62周缘,以及若干线路65与该等电子组件63及该等焊垫64连接,该组合体7 4则设有若干镀通孔75与该组合体74的电路板62、 66、70的线路65、67、71连接,由于该第一电路板62的焊垫64是位于该第二、三电路板66、70的焊垫68、72的对应位置,因此,焊锡亦可与该第一电路板62的焊垫64接触,本实施例所提供的系统级封装模块60同样具有易于焊接及检测的优点。
本实施例的制造方法与第一实施例大致相同,所不同者仅在于:第一电路板顶面设有若干焊垫其位置对应该第二电路板的焊垫,且该第一电路板的焊垫是与该第一电路板的线路连接,其余步骤包括钻孔、压合、形成镀通孔与分割皆与前述实施例相同,容不赘述。
另如图14、图15所示,是本发明第三较佳实施例所提供的系统级封装模块80,该系统级封装模块80具有一第一电路板82以及一第三电路板86叠合而形成一组合体90,该第一电路板82顶面设有若干电子组件83、若干焊垫84位于该第一电路板82周缘,以及若干线路85与该等电子组件83及该等焊垫84连接,该第三电路板86底面设有若干焊垫87以及若干线路88与该等焊垫87连接,该组合体90则设有若干镀通孔92与该组合体90的电路板82、86的线路85、88连接,该第一电路板82的焊垫84亦可作为焊锡的接触点,因此,本实施例亦可达成本发明的目的。
本实施例的制造方法与第二实施例大致相同,所不同者仅在于本实施例不具第二电路板:组合体仅由一第一电路板与一第三电路板组合而成,其余步骤包括钻孔、压合、形成镀通孔与分割皆与前述实施例相同,容不赘述。
Claims (6)
1.一种系统级封装模块,其特征在于,包含有:
一第一电路板、至少一第二电路板以及一第三电路板自上至下叠合在一起而形成一组合体;
其中,该第一电路板顶面设有至少一电子组件,以及若干线路与该电子组件连接;
该第二电路板顶面设有若干焊垫位于该第二电路板周缘,以及若干线路与该等焊垫连接;
该第三电路板底面设有若干焊垫位于第三电路板周缘与该第二电路板的焊垫位置对应,以及若干线路与该等焊垫连接;
该组合体具有若干镀通孔与该组合体的第一、二、三电路板上的线路电性连接。
2.如权利要求1所述的系统级封装模块,其特征在于,其中该第一电路板顶面还设有若干焊垫与该第二电路板的焊垫位置对应,且该第一电路板的焊垫是与该第一电路板的线路连接。
3.一种系统级封装模块的制法,其特征在于,包含有以下步骤:
(a)制备形状对应的一第一电路板、至少一第二电路板以及一第三电路板,该第一电路板顶面具有若干第一分隔线将该第一电路板分成若干单元,各单元分别具有至少一电子组件,以及若干线路与该电子组件连接;该第二电路板具有若干第二分隔线与该第一电路板的第一分隔线位置对应,若干焊垫位于该第二电路板顶面且横跨该等第二分隔线,以及若干线路与该等焊垫连接;该第三电路板底面设有若干焊垫其位置对应于该第二电路板的焊垫,以及若干线路与该等焊垫连接;
(b)于该第一电路板、该第二电路板及该第三电路板钻设位置对应的若干第一通孔、第二通孔及第三通孔;
(c)将该第一、二、三电路板压合在一起形成一组合体,使该等第一、二、三通孔分别连通而形成若干联合通孔;
(d)于该组合体的联合通孔内缘镀上一金属层而形成一镀通孔,该镀通孔并与该第一、二、三电路板的线路电性连接;以及
(e)沿该第一电路板的第一分隔线分割该组合体。
4.如权利要求3所述系统级封装模块的制法,其特征在于,于步骤(a)中,该第一电路板顶面设有若干焊垫其位置对应该第二电路板的焊垫,且该第一电路板的焊垫是与该第一电路板的线路连接。
5.一种系统级封装模块,其特征在于,包含有:
一第一电路板以及一第三电路板自上至下叠合在一起而形成一组合体;
其中,该第一电路板顶面设有至少一电子组件,若干线路与该电子组件连接,以及若干焊垫位于该第一电路板周缘且与该等线路连接;
该第三电路板底面设有若干焊垫位于该第三电路板周缘且与该第一电路板的焊垫位置对应,以及若干线路与该等焊垫连接;
该组合体并具有若干镀通孔与该组合体的第一、三电路板的线路连接。
6.一种系统级封装模块的制法,其特征在于,包含有以下步骤:
(a)制备形状对应的一第一电路板以及一第三电路板,该第一电路板顶面具有若干第一分隔线将该第一电路板分成若干单元,各单元分别具有至少一电子组件,若干线路与该电子组件连接,以及若干焊垫横跨该第一分隔线且与该等线路连接;该第三电路板底面设有若干焊垫其位置对应于该第一电路板的焊垫,以及若干线路与该等焊垫连接;
(b)于该第一电路板及该第三电路板钻设位置对应的若干第一通孔及第三通孔;
(c)将该第一、三电路板压合在一起形成一组合体,使该等第一、三通孔分别连通而形成若干联合通孔;
(d)于该组合体的联合通孔内缘镀上一金属层而形成一镀通孔,该镀通孔并与该第一、三电路板的线路电性连接;以及
(e)沿该第一电路板的第一分隔线分割该组合体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610078218 CN101071805A (zh) | 2006-05-12 | 2006-05-12 | 系统级封装模块及其制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610078218 CN101071805A (zh) | 2006-05-12 | 2006-05-12 | 系统级封装模块及其制法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101071805A true CN101071805A (zh) | 2007-11-14 |
Family
ID=38898887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610078218 Pending CN101071805A (zh) | 2006-05-12 | 2006-05-12 | 系统级封装模块及其制法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101071805A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101930929B (zh) * | 2009-06-26 | 2012-07-18 | 日月光半导体(上海)股份有限公司 | 具有侧表面线路的封装用基板制造方法 |
CN108987354A (zh) * | 2017-05-31 | 2018-12-11 | 乐金电子研发中心(上海)有限公司 | 一种宽禁带功率半导体模块封装结构 |
-
2006
- 2006-05-12 CN CN 200610078218 patent/CN101071805A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101930929B (zh) * | 2009-06-26 | 2012-07-18 | 日月光半导体(上海)股份有限公司 | 具有侧表面线路的封装用基板制造方法 |
CN108987354A (zh) * | 2017-05-31 | 2018-12-11 | 乐金电子研发中心(上海)有限公司 | 一种宽禁带功率半导体模块封装结构 |
CN108987354B (zh) * | 2017-05-31 | 2020-07-24 | 乐金电子研发中心(上海)有限公司 | 一种宽禁带功率半导体模块封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101128091B (zh) | 元件嵌入式多层印刷线路板及其制造方法 | |
KR101161971B1 (ko) | 다층 회로 기판 및 다층 회로 기판의 제조 방법 | |
JP2003309292A (ja) | 表面実装型発光ダイオードのメタルコア基板及びその製造方法 | |
CN101052273B (zh) | Pcb板连接结构及连接方法 | |
CN103260350B (zh) | 盲埋孔板压合方法 | |
EP1265467A2 (en) | Multilayer board having precise perforations and circuit substrate having precise through-holes | |
CN103079364A (zh) | 一种局部压合铜块高散热金属基电路板的制作工艺 | |
CN103533748A (zh) | 一种高密度互连印刷电路板镭射对准度测试结构与方法 | |
KR101321190B1 (ko) | Mosfet bga용 절곡 프레임 캐리어 | |
CN116471742A (zh) | 电路板组件、电子设备以及框架板的制造方法 | |
CN101071805A (zh) | 系统级封装模块及其制法 | |
CN104254202B (zh) | 具有内埋电子元件的电路板及其制作方法 | |
JP7398561B2 (ja) | 一体化された小型溶接板構造およびその製造方法 | |
CN1964618A (zh) | 其上装配有微电子元件的电路板和制造该电路板的方法 | |
CN110678013A (zh) | 嵌入式铜块印制板的加工方法及印制板 | |
CN101257767B (zh) | 印刷电路板及其制造方法 | |
CN108055767B (zh) | 一种pcb及其制造方法 | |
CN210245495U (zh) | 微组装固体功率器件 | |
CN112055478B (zh) | 一种fpc产品加工方法 | |
CN112469191B (zh) | 多层预制基板及其压合工艺 | |
CN215956724U (zh) | 芯片载板 | |
JP2870351B2 (ja) | キャビティ付セラミック多層回路基板の製造方法 | |
CN214429772U (zh) | 一种多层沉金线路板 | |
CN215871951U (zh) | 电路板组件 | |
CN213662051U (zh) | 一种新型pcb板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |