CN215956724U - 芯片载板 - Google Patents

芯片载板 Download PDF

Info

Publication number
CN215956724U
CN215956724U CN202121630843.1U CN202121630843U CN215956724U CN 215956724 U CN215956724 U CN 215956724U CN 202121630843 U CN202121630843 U CN 202121630843U CN 215956724 U CN215956724 U CN 215956724U
Authority
CN
China
Prior art keywords
copper
pillar
copper pillar
chip carrier
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121630843.1U
Other languages
English (en)
Inventor
李凯
蒋有平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Haixun Soft Multilayer Prototypes Co ltd
Original Assignee
Zhuhai Haixun Soft Multilayer Prototypes Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Haixun Soft Multilayer Prototypes Co ltd filed Critical Zhuhai Haixun Soft Multilayer Prototypes Co ltd
Priority to CN202121630843.1U priority Critical patent/CN215956724U/zh
Application granted granted Critical
Publication of CN215956724U publication Critical patent/CN215956724U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本实用新型公开了一种芯片载板,涉及线路板技术领域,其中芯片载板包括基板、第一铜层和第二铜层;第一铜层设置在基板的第一表面,第一铜层上设置有第一铜柱、连接铜块和第二铜柱,第一铜柱和第二铜柱的厚度相同且与连接铜块的厚度按比例设置,第一铜柱和第二铜柱均设置在第一铜层上并分别位于连接铜块的第一侧和第二侧;第二铜层设置在基板的第二表面,第二铜层上设置有第一连接部、第二连接部和第三连接部,第一连接部、第二连接部和第三连接部分别对应于第一铜柱、连接铜块和第二铜柱并通过不同的电镀盲孔连接,第一连接部和第二连接部以及第二连接部和第三连接部均以第一间距排列。本实用新型能够满足目前对芯片载板的需求。

Description

芯片载板
技术领域
本实用新型涉及线路板技术领域,特别涉及一种芯片载板。
背景技术
目前,应用于微电子行业并作为芯片载板的特殊工艺制备的线路板的需求越来越大,但该线路板于传统的载板存在较大区别,按照传统的制备工艺难以达到要求,市面上该线路板产品较少,难以满足目前对线路板的日益提升的需求,为此,急需一种能够满足作为芯片载板要求的线路板设计。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。为此,本实用新型提出一种芯片载板,提供一种新的芯片载板设计,满足目前对芯片载板的需求。
根据本实用新型的实施例的芯片载板,包括基板、第一铜层和第二铜层;所述基板设置有多个电镀盲孔;第一铜层设置在所述基板的第一表面,所述第一铜层上设置有第一铜柱、连接铜块和第二铜柱,所述第一铜柱和所述第二铜柱的厚度相同且与所述连接铜块的厚度按比例设置,所述第一铜柱和所述第二铜柱均设置在所述第一铜层上并分别位于所述连接铜块的第一侧和第二侧;第二铜层设置在所述基板的第二表面,所述第二铜层上设置有第一连接部、第二连接部和第三连接部,所述第一连接部、所述第二连接部和所述第三连接部分别对应于所述第一铜柱、所述连接铜块和所述第二铜柱并通过不同的所述电镀盲孔连接,所述第一连接部和所述第二连接部以及所述第二连接部和第三连接部均以第一间距排列。
根据本实用新型实施例的芯片载板,至少具有如下有益效果:通过提供一种新的线路板的结构,以满足对芯片载板日益提升的需求,而且铜柱和连接铜块的厚度按比例设置能够使其适配芯片的设计,得到更加广泛地应用。
根据本实用新型的一些实施例,所述连接铜块的两端分别设置有避让凹位,且所述连接铜块两端的所述避让凹位分别朝向所述第一铜柱和所述第二铜柱。
根据本实用新型的一些实施例,所述连接铜块通过多个沿第一方向排列的所述电镀盲孔连接所述第二连接部,所述第一铜柱和所述第二铜柱均分别通过不同的所述电镀盲孔连接所述第一连接部和所述第三连接部。
根据本实用新型的一些实施例,所述第一铜柱和所述第二铜柱厚度与所述连接铜块的厚度按20:1的比例设置。
根据本实用新型的一些实施例,所述第一铜柱和所述第二铜柱的厚度为0.2±0.02mm,所述连接铜块的厚度为0.01±0.02mm。
根据本实用新型的一些实施例,所述第一铜柱和所述第二铜柱均为矩形铜柱。
根据本实用新型的一些实施例,所述第一铜柱和所述第二铜柱均为0.3±0.02mmX0.3±0.02mm规格的矩形铜柱。
根据本实用新型的一些实施例,所述基板上设置有切割标识。
本实用新型的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本实用新型实施例的芯片载板的第一表面的示意图;
图2为图1圈示位置A的放大示意图;
图3为图2所示位置的剖视图;
图4为本实用新型实施例的芯片载板的第二表面的示意图;
图5为图4圈示位置B的放大示意图。
附图标记:
基板110、连通镀层111、第一铜层120、第一连接单元121、第一铜柱1211、连接铜块1212、第二铜柱1213、第二铜层130、第二连接单元131、第一连接部1311、第二连接部1312、第三连接部1313、切割标识140。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,若干的含义是一个或者多个,多个的含义是两个及两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本实用新型的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。
下面结合附图对本实用新型实施例做进一步阐述。
参照图1至图5,在本实用新型一些实施例中,芯片载板的基板110的表面均设置有铜层,如基板110的第一表面设置第一铜层120,基板110的第二表面设置有第二铜层130,其中第一表面和第二表面分别为基板110的上表面和下表面。在基板110内设置有电镀盲孔,电镀盲孔则为在基板110内开设的盲孔且盲孔内设有连通镀层111,如通过电镀的方式将铜镀入盲孔中形成连通镀层111,应当想到的是,盲孔贯穿第一铜层120和基板110。
第一铜层120上设置有第一铜柱1211、连接铜块1212和第二铜柱1213,而且第一铜柱1211和第二铜柱1213分别设置在连接铜块1212的第一侧和第二侧,需要说明的是,连接铜块1212的第一侧和第二侧为连接铜块1212相对的两侧,如前侧和后侧。其中,第一铜柱1211和第二铜柱1213的厚度是相同的,且第一铜柱1211与连接铜块1212的厚度是成比例的,即第一铜柱1211的厚度、第二铜柱1213的厚度均与连接铜块1212的厚度按比例设置,例如,第一铜柱1211和第二铜柱1213的厚度与连接铜块1212的厚度按照20:1的比例设置,第一铜柱1211和第二铜柱1213的厚度为0.2±0.02mm,则连接铜块1212的厚度为0.01±0.02mm,其中,0.02mm为尺寸精度误差。
第二铜层130上设置有第一连接部1311、第二连接部1312和第三连接部1313,其中,第一连接部1311对应于第一铜柱1211,第二连接部1312对应于连接铜块1212,第三连接部1313对应于第二铜柱1213,可以理解的是,第一连接部1311、第二连接部1312和第三连接部1313均通过连通镀层111分别连接第一铜柱1211、连接铜块1212和第二铜柱1213。第一连接部1311和第二连接部1312以及第二连接部1312和第三连接部1313均以第一间距排列,第一间距是根据连通镀层111的间距决定的,如根据第一连接部1311和第二连接部1312所对应的连通镀层111决定第一间距。
将第一铜柱1211、连接铜块1212和第二铜柱1213组合为第一连接单元121,则在第一铜层上设置有多个第一连接单元121,多个第一连接单元121呈阵列排布的,可以理解的是,多个第一连接单元121形成的矩阵形式的阵列布局,但同一方向的排列的第一连接单元121是依次连接的,如在第一方向和第二方向上,第一连接单元121是依次连接的;将第一连接部1311、第二连接部1312和第三连接部1313组合为第二连接单元131,第二铜层130上设置有多个第二连接单元131,而每一第二连接单元131均对应一第一连接单元121,可以理解的是第二连接单元131也是阵列排布的,且第二连接单元131是通过第二铜层130和连通镀层111连接第一连接单元121的。
在第一方向上,如芯片载板的横向方向上,一第一连接单元121的连接铜块1212与相邻的第一连接单元121的连接铜块1212连接,可以理解的是,在横向方向上,连接铜块1212是依次连接的,但值得注意的是,第一连接单元121上的第一铜柱1211与相邻的第一连接单元121的第一铜柱1211是不连接的,同样的,第一连接单元121上的第一铜柱1211与相邻的第一连接单元121的第一铜柱1211也是不连接的。第二连接单元131的第二连接部1312与相邻的第二连接单元131的第二连接部1312是相连接的,即在横向方向上,相邻的两个第二连接单元131通过第二连接部1312连接,而相邻的两个第二连接单元131上的第一连接部1311互不连接,同样的,相邻的两个第二连接单元131上的第三连接部1313也互不连接。
而在第二方向上,如芯片载板的纵向方向上,一第一连接单元121的第二铜柱1213与相邻的第一连接单元121的第一铜柱1211相连接,可以理解的是,在芯片载板上,纵向排布的第一连接单元121的第二铜柱1213与相邻的第一连接单元121的第一铜柱1211的位置是相邻的并相互连接。第二连接单元131的第三连接部1313与相邻的第二连接部1312的第一连接部1311连接,即在纵向方向上,相邻的两个第二连接单元131通过第三连接部1313和第一连接部1311连接。第二连接单元131对应于第一连接单元121,第二连接单元131通过连通镀层111与第一连接单元121连接,第二连接部1312用于连接下一级的模块。
需要说明的是,第一方向和第二方向分别指的是横向方向和纵向方向,如横向方向在附图中指示的是左右方向,上述方向均是基于附图所示,以便于更好地解释本实用新型的实施例,并不能理解为对本实用新型的限制。
参照图2,在本实用新型一些实施例中,连接铜块1212的两端分别设置有避让凹位,即在连接铜块1212的两端各设置有一避让凹位,且分别对应于设置在连接铜块1212两侧的第一铜柱1211和第二铜柱1213,即两个避让凹位是分别朝向第一铜柱1211和第二铜柱1213的,可以理解的是,避让凹位可以是向连接铜块1212内凹陷的圆弧凹陷,也可以是矩形凹陷,则避让凹位的朝向为与凹陷方向相反的方向。避让凹位可以为电镀第一铜柱1211和第二铜柱1213提供便利。
参照图3,在本实用新型一些实施例中,在设置有连接铜块1212的第一铜层120内设置电镀盲孔,则在连接铜块1212镀在第一铜层120上后,连接铜块1212则通过连通镀层111连接第二连接部1312,其中,连接铜块1212上通过多个连通镀层111连接第二连接部1312,例如,在设置有连接铜块1212的第一铜层120内设置3个电镀盲孔,则连接铜块1212可以通过3个连通镀层111连接第二连接部1312,使线路的连接得到保障。进一步地,还可以通过分割第二连接单元131,使得连接铜块1212可以实现一对多连接。同样的,第一铜柱1211和第二铜柱1213也通过连通镀层111分别连接第一连接部1311和第三连接部1313。
参照图1和图2,在本实用新型一些实施例中,第一铜柱1211和第二铜柱1213均为矩形铜柱,如0.3±0.02mmX0.3±0.02mm的矩形铜柱,则第一铜柱1211和第二铜柱1213连接形成0.3±0.02mmX0.6±0.02mm的规格,其中,0.02mm为尺寸精度误差。应当想到的是,第一铜柱1211和第二铜柱1213还可以是圆柱形、棱柱形等。
参照图1、图4和图5,在本实用新型一些实施例中,在基板110上设置有切割标识140,应当想到的是,第一连接单元121和第二连接单元131分别设置在基板110两个表面且相互对应,可以通过切割,将第一连接单元121和第二连接单元131分割出来,则相邻的两个第一连接单元121的连接处即为切割位置,同样的,相邻的两个第二连接单元131的连接处也是切割位置,而切割标识140用于指示切割位置。例如,在基板110的第一表面上,沿切割标识140的中间线(如图5所示虚线)切割可分离相连接的第一铜柱1211和第二铜柱1213。切割标识140有助于进行切割识别,避免出现错误切割的情况。
上面结合附图对本实用新型实施例作了详细说明,但是本实用新型不限于上述实施例,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本实用新型宗旨的前提下作出各种变化。

Claims (8)

1.一种芯片载板,其特征在于,包括:
基板(110),所述基板(110)设置有多个电镀盲孔;
第一铜层(120),设置在所述基板(110)的第一表面,所述第一铜层(120)上设置有第一铜柱(1211)、连接铜块(1212)和第二铜柱(1213),所述第一铜柱(1211)和所述第二铜柱(1213)的厚度相同且与所述连接铜块(1212)的厚度按比例设置,所述第一铜柱(1211)和所述第二铜柱(1213)均设置在所述第一铜层(120)上并分别位于所述连接铜块(1212)的第一侧和第二侧;
第二铜层(130),设置在所述基板(110)的第二表面,所述第二铜层上设置有第一连接部(1311)、第二连接部(1312)和第三连接部(1313),所述第一连接部(1311)、所述第二连接部(1312)和所述第三连接部(1313)分别对应于所述第一铜柱(1211)、所述连接铜块(1212)和所述第二铜柱(1213)并通过不同的所述电镀盲孔连接,所述第一连接部(1311)和所述第二连接部(1312)以及所述第二连接部(1312)和第三连接部(1313)均以第一间距排列。
2.根据权利要求1所述的芯片载板,其特征在于,所述连接铜块(1212)的两端分别设置有避让凹位,且所述连接铜块(1212)两端的所述避让凹位分别朝向所述第一铜柱(1211)和所述第二铜柱(1213)。
3.根据权利要求1所述的芯片载板,其特征在于,所述连接铜块(1212)通过多个沿第一方向排列的所述电镀盲孔连接所述第二连接部(1312),所述第一铜柱(1211)和所述第二铜柱(1213)均分别通过不同的所述电镀盲孔连接所述第一连接部(1311)和所述第三连接部(1313)。
4.根据权利要求1所述的芯片载板,其特征在于,所述第一铜柱(1211)和所述第二铜柱厚度与所述连接铜块(1212)的厚度按20:1的比例设置。
5.根据权利要求4所述的芯片载板,其特征在于,所述第一铜柱(1211)和所述第二铜柱(1213)的厚度为0.2±0.02mm,所述连接铜块(1212)的厚度为0.01±0.02mm。
6.根据权利要求1所述的芯片载板,其特征在于,所述第一铜柱(1211)和所述第二铜柱(1213)均为矩形铜柱。
7.根据权利要求6所述的芯片载板,其特征在于,所述第一铜柱(1211)和所述第二铜柱(1213)均为0.3±0.02mmX0.3±0.02mm规格的矩形铜柱。
8.根据权利要求1所述的芯片载板,其特征在于,所述基板(110)上设置有切割标识(140)。
CN202121630843.1U 2021-07-16 2021-07-16 芯片载板 Active CN215956724U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121630843.1U CN215956724U (zh) 2021-07-16 2021-07-16 芯片载板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121630843.1U CN215956724U (zh) 2021-07-16 2021-07-16 芯片载板

Publications (1)

Publication Number Publication Date
CN215956724U true CN215956724U (zh) 2022-03-04

Family

ID=80437512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121630843.1U Active CN215956724U (zh) 2021-07-16 2021-07-16 芯片载板

Country Status (1)

Country Link
CN (1) CN215956724U (zh)

Similar Documents

Publication Publication Date Title
CN111405781A (zh) 一种多层电路板定位压合方法
CN103327756A (zh) 具有局部混合结构的多层电路板及其制作方法
CN215956724U (zh) 芯片载板
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
CN110708873A (zh) 一种实现埋入式铜块定位的制作方法
CN211429638U (zh) 一种多层电路板双面铆合结构
CN106525114B (zh) 一种正片工艺中生产线制孔能力的测试方法
CN107734859B (zh) 一种pcb的制造方法及pcb
CN214507478U (zh) 一种交叉盲槽线路板
CN112504183A (zh) 一种孔偏检测方法
CN219740719U (zh) 一种带侧壁挖槽的金属包边pcb板
CN101071805A (zh) 系统级封装模块及其制法
CN114340168B (zh) 金属化盲槽的加工方法及印制电路板
CN112469191B (zh) 多层预制基板及其压合工艺
CN210725474U (zh) 多叠层印制电路板
CN219514299U (zh) 一种内层电路板的流胶口结构
CN210102342U (zh) 一种pcb板周转架
CN113507791B (zh) 一种阶梯结构金手指的制作方法
CN211531419U (zh) 一种线路板
CN212060483U (zh) 新型线针测试仪器
CN219697983U (zh) 线路板
CN112954889A (zh) 一种沉铜工艺测试板及其制作方法
CN220292257U (zh) 一种便于组装的子母印制线路板结构
CN213847114U (zh) 一种防偏位的多层电路板
US20020187334A1 (en) Two-metal tab tape, double-sided csp tape, bga tape and method for manufacturing the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant