CN1630068A - 布线电路板 - Google Patents

布线电路板 Download PDF

Info

Publication number
CN1630068A
CN1630068A CNA2004101011508A CN200410101150A CN1630068A CN 1630068 A CN1630068 A CN 1630068A CN A2004101011508 A CNA2004101011508 A CN A2004101011508A CN 200410101150 A CN200410101150 A CN 200410101150A CN 1630068 A CN1630068 A CN 1630068A
Authority
CN
China
Prior art keywords
electrode
wiring circuit
belt
conductor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101011508A
Other languages
English (en)
Other versions
CN100397624C (zh
Inventor
石丸康人
西贤介
山崎博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1630068A publication Critical patent/CN1630068A/zh
Application granted granted Critical
Publication of CN100397624C publication Critical patent/CN100397624C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

用于安装的布线电路板的带式导体(2)的特定部分(A)的宽度降低，其中带式导体暴露，以形成带式图案，从而使独立的导体可以连接至电子器件的电极E。特定部分(A)是具有长端的带式导体纵向方向上的一段，该段包括与下述电极重叠的区域，即该电极连接至短端并在带宽度方向上平行平移到具有长端的所述带式导体之上的位置。由于这种组成，即便电子器件具有形成为高密度和锯齿结构图案的电极，为布线电路板提供一种能够抑制电极和布线图案之间的短路的结构，该结构包括叠置电极的区域。

Description

布线电路板
技术领域
本发明涉及一种布线电路板，该电路板具有直接连接到诸如半导体元件等电子器件的电极的端子，从而安装电子器件。
背景技术
诸如IC等半导体元件通常大量形成在晶片上，被分成独立的芯片，并连接至各种备用的电路板。通过进一步大规模集成IC，日益增大了形成在一个芯片的连接表面上的电极数量，而且由此使每一独立电极变得更小，电极的布置变得稠密。
近年来，为解决电极数量剧增的问题，如图7(a)所示，随锯齿峰值的交替结构图案中，芯片100的连接表面的外周上形成电极。
“随锯齿峰值的交替结构图案”是指这样的图案，即如图7(b)所示，独立电极E(E1，E2)设置在由虚线所示的锯齿线(锯齿波线)J的每一顶点J1，J2处。如图7(a)所示，这种布置图案总体上表示为两行的方格图案。
下面，还把这种结构图案称为“锯齿结构图案”。
考虑到电极的大小确定锯齿结构图案中的锯齿线幅值t2(图7(a))，这样，例如如图7(b)所示，即便在附图所示的x方向进行改变时，设置在一个顶点J1的电极E1不与设置在另一顶点J2上的电极E2接触。
锯齿线的周期(间距)他t1可以是短周期，这样如果上述锯齿线的幅值确定为具有足够的距离，位于顶点J1的电极E1和位于另一顶顶电极J2的电极E2在图中的Y方向上改变时进行接触。锯齿结构图案的优点是允许设置很短的周期。
电极的锯齿结构图案与将在后面所述的布线电路板条形图案一起使用，并且允许细小间距结构的电极并连接至外部(例如JP-A-2003-249592)。
另一方面，作为直接安装半导体器件的技术，布线电路板的导体部分形成为与芯片电极的位置相对应的图案，以提供芯片与布线电路板直接安装(裸芯片安装)。
将被用于裸芯片安装的布线电路板具有图8所示的、作为总体上放大实施例的结构，其中带式导体图案101形成在绝缘基地100上。在该布线电路板中，带式导体101暴露形成，以在设置芯片时，在与电极E相对应并涉及到与电极电连接的区域中制作带式图案，从而允许导体与各自的电极(虚线)E连接。在此带式图案中，独立带式导体101在与电极E的锯齿结构图案的前进方向(附图中箭头x所示的方向)大致垂直的方向(附图中箭头y所示的方向)上延伸。
每一带式导体101在与各自得电极E相对应的位置变成端部，由此带式图案的端部包含交替地设置在其内的长端101L和短端101S(例如JP-A-2003-249592的附图1和2等)。
如图8所示，每一带式导体的端部边缘通常终止于稍微从将被连接的电极E延伸。
但是，本发明的发明人细致地研究了形成在上述锯齿机构图案中的电极和形成在带式图案中的带式导体之间的连接情况，并发现，如图9(a)所示，如果芯片安装位置即便是偏离一点点，由于电极E1桥接以将两个带式导体102和103短路，用于安装的位置、以及各个部件的尺寸，如电极宽度、导体宽度等都需要高度精确，由此制造困难。
另外，已经发现，当包括分散在基础材料中的导电颗粒的各向异性导体被用于将芯片与布线电路板连接时，如图9(b)所示，如附图中的m所示，导电颗粒Q可以是电极E1和带式导体103之间的短路路径。
发明内容
因此，本发明的目的是提供一种具有能够解决上述问题的结构的布线电路板，而且提出一种具有如下结构的布线电路板，该结构即便在电子器件具有形成为高密度和锯齿结构图案的电极的情况下，也能够抑制在电极和布线结构之间发生短路。
本发明具有下列特征。
(1)一种用于安装电子器件的布线电路板，其特征在于：
将被安装的电子器件包括多个电极，所述电极随锯齿峰以交替的结构图案形成在其连接表面上；
所述布线电路板包括以暴露方式形成并在大致垂直于所述锯齿的前进方向的方向上延伸的呈带式图案的带式导体，从而使单个导体可被连接至电子器件的每个电极；
每一带式导体在与每一电极相对应的位置形成端部，这样由交替布置的长端和短端形成带式图案的端部；而且
具有长端部分的带式导体包括下述部分(A)，该部分(A)的宽度小于与部分(A)的两个端部相邻的部分的宽度：
(A)为在具有长端的带式导体的纵向方向上的一段，该段包括与下述电极重叠的区域，即该电极连接至短端并在带宽度方向上平行平移到具有长端的所述带式导体之上的位置。
(2)上述布线电路板(1)，其中所述部分(A)对于整体而言具有相同的宽度，而且所述宽度在部分(A)和相邻部分之间的边界处变得较小，以形成台阶。
(3)上述布线电路板(1)，其中所述部分(A)包括从两个端部向中心宽度逐渐减小的部分。
(4)上述布线电路板(3)，其中所述部分(A)的宽度从两个端部向中心逐渐减小，并在中心成为最小，从而使侧部边缘的轮廓形成弯曲的圆弧。
(5)上述布线电路板(1)，其中将被安装的电子器件是呈长方形的半导体器件的裸芯片，而且电极在所述裸芯片的连接表面的外周边区域上随锯齿峰形成为交替的结构图案。
(6)上述布线电路板(5)，其中当裸芯片安装在所述布线电路板上时，在由所述裸芯片被占用的区域的外部形成带式导体图案，而且每一带式导体的端部进入所述被占用区域且面向所述被占用区域的中心终止。
(7)上述布线电路板(5)，其中当裸芯片安装在所述布线电路板上时，在由所述裸芯片被占用的区域中心形成带式导体图案，而且每一带式导体面向所述区域的外部终止于所述被占用区域的周边。
(8)上述布线电路板(1)，其中形成为制作带式图案的每一带式导体具有5微米至70微米的带宽度和20微米至100微米的间距。
附图说明
图1是所涉及部分的放大示意图，简要表示本发明所述布线电路板的一种实施例；
图2简要示出本发明布线电路板的一种实施例，示出了比图1更宽的范围，其中图2(a)示出基底平面，而图2(b)是沿图2(a)的线X-X剖开的截面示意图；
图3解释本发明的(A)；
图4的简要示意图示出本发明所述布线电路板的另一实施例；
图5示出在本发明的实例中制作的布线电路板的每一部分；
图6解释相对于芯片安装中的带式导体芯片在宽度方向的偏离值；
图7解释芯片连接表面中的电极的结构图案；
图8示出传统布线电路板的锯齿结构图案中与电极相对应的带式结构；
图9示出芯片安装时电极和带式导体之间的短路情况；
在每幅附图中，附图标记表示如下：
1：绝缘基底；2：带式导体；L：长端；S：短端；E：芯片电极；W1：上文的宽度(A)。
具体实施方式
如附图1所示的实施例，用于进行安装的本发明的布线电路板具有长端部分L和短端部分S组成的交替图案，其特征在于上述部分(A)的宽度比该部分的两端的相邻部分的宽度小。
为避免芯片安装期间由于位置的偏离使电极(特别是，将连接至短端部分的电极)与相邻的带式导体接触，如果带式导体的宽度简单制作地窄于其整个长度，带式导体之间的间隙加宽，而带式导体和电极之间的接触面积变小，这样降低了连接可靠性。特别是，当各向异性导电膜设置在带式导体和电极之间而且带式导体的宽度较窄时，能够参与电连接的导电通路和导电颗粒的数量降低，这样依次导致连接可靠性的显著降低。
另外，当带式导体的宽度在整个长度上简单地减少数，带式导体很容易从绝缘基底脱落。例如，在布线电路板制作步骤中进行喷注冲洗可能使带式导体脱落。本发明人对带式导体的脱落进行了实验，并发现很容易从带式导体的尖端部发生脱落，还发现如JP-A-2003-249592的实施例、图1和2所述，只在尖端部加宽成具有长而窄的延伸部，会导致尖端部和中部都容易脱落。
在本发明中，由于带式导体的宽度只在部分(A)的中部变窄，可以抑制由于芯片安装期间发生偏离、而引起的由于电极(特别是连接短端部分的电极)和具有长端的相邻带式导体的接触而发生短路。
另外，由于带式导体和电极之间的接触部分具有原来的宽度，维持料连接的可靠性。而且，部分(A)的整个与电极的尺寸大约同样短、并在该部分(A)的两端被原来宽度的带式导体支持，不会在部分(A)轻易发生脱落。
下面参照具体结构详细解释本发明所述的布线电路板。
如图1所示，布线电路板结构的一种实例具有基础结构，该基础结构具有形成在绝缘衬底1上的带式导体2。这种基础结构与参照图8的上述“背景技术”的结构相同。将被安装在所述布线电路板上的电子器件与图7所示相同，而且具有多个在其连接表面上形成为锯齿结构图案的电极。
布线电路板包括暴露的带式导体2，该导体2在大致垂直于上述锯齿的前进方向的方向上延伸，以形成带式图案，从而使独立导体连接至每一电极E。每一带式导体2形成与每一电极E相对应的位置的端部，这样使长端L和短端S交替布置，形成带式图案。
与上述布线电路板的基础结构相对照，部分(A)的宽度W1在纵向方向上小于相邻带式导体的宽度W2，W3，如图1所示。在图1所示的实施例中，部分(A)的宽度W1制作地较小，以在部分(A)和相邻部分之间边界处形成阶梯。
由于部分(A)宽度减小的这种构成，上述发明提供的效果在于，安装期间的位置稍微偏离不会允许连接至短端S的电极E1与具有长端部分L的带式导体2轻易接触。
作为安装在布线电路板上的电子器件，可以适当的具有布置成小间距、高密度而且呈锯齿结构图案的电极。其代表性实例包括诸如IC、LSI等集成电路的裸芯片。
典型的裸芯片通常呈用于芯片外周边的长方形，而且一侧的尺寸通常为大约0.5至30毫米，但并不局限于此。
如图7所示，形成在裸芯片上的电极为在芯片连接表面外围形成为锯齿结构图案的外部端子，而且单个电极E外形为长方形(正方形或者矩形)。虽然单个电极(图3中的W4)一侧的尺寸并不受限制，但在其中所述布线电路板有用的高密度结构中，一侧的尺寸通常为大约15微米至100微米。
如图7所示的高密度布置的电极的间距t1大约为20微米至100微米，特别是大约30微米至100微米，更特别是大约30微米至60微米，而且锯齿结构图案的幅值t2通常大约为50微米至200微米。
如果需要，单个电极具有通过镀金等形成的隆起(bump)或者平垫。
虽然将作为用于形成导体图案的基底的绝缘衬底的材料和厚度随所述布线电路板的实施例而变化，但是绝缘衬底的材料包括，例如聚酰亚胺树脂、聚酯树脂、环氧树脂、聚氨酯树脂、聚苯乙烯树脂、聚乙烯树脂、聚酰胺树脂、丙烯腈-丁二烯-苯乙烯(ABS)共聚物树脂、聚碳酸酯树脂、硅树脂、氟树脂等，而且厚度大约为10微米至100微米。
如图1所示，形成为组成带式图案的每一带式导体的带宽度和间距(中心之间的距离)随将为连接目标的电极的尺寸和间距而变化。在上述电极尺寸的情况下，带式导体有用的带宽度W2通常大约为5微米至70微米，特别是10微米至30微米，而且有用的间距P1通常为20微米至100微米，特别是30微米至100微米，更特别是30微米至60微米。
要说明的是，相邻部分(A)的端部带宽度W2和基底侧(参见图1)的带宽度W3可以相同或者不同。
带式导体相对于电极的带宽度和间距可以遵循传统技术中的宽度和间距。
形成带式导体图案的材料、单层和多层的组成以及方法可以遵循传统布线电路板。
根据所述布线电路板的结构，带式图案终止的方向可以是下述(i)和(ii)：
(i)一种实施例，其中当安装芯片时，带式导体的图案形成在由所述芯片占用的区域的外部，端部进入所述占用区域而且图案面对该区域(中心)内部终止。
(ii)一种实施例，其中当安装芯片时，带式导体的图案形成在被所述芯片占用的区域中心，带式导体面向被占用区域的外部终止于被占用区域的周边。
布线电路板的基底材料组成的一种实例如图2所示，其中由铜制成的带式导体2的图案形成在由聚酰亚胺制成的薄膜衬底1上，而且将被连接至电极的端部上的所述带式导体被诸如金、镍、锡等连接金属(未示出)覆盖。另外，不是整个区域的部分优选被由聚酰亚胺等制成的覆盖层4覆盖，在该整个区域带式导体为带式图案的端部。
包括部分(A)的、宽度通常减小的形成带式导体图案的方法可以是添加形成方法或者减除形成方法，该添加形成方法包含在形成图案的同时向衬底平面增加导体材料，减除形成方法包含在衬底平面上形成均匀的导体金属层并清除不是必须图案的区域。
图3的示意简图示出了部分(A)尺寸和位置，图中具有长端的带式导体的部分(A)画成阴影。
上述(A)定义的术语“包括”、以及“包含用于与连接至短端并沿平行于带宽度方向平移到具有长端的上述带式导体上的位置的电极重叠的区域”也指相同的意思。
如图3所示，根据纵向方向上的电极E的尺寸L2确定部分(A)在纵向方向(带式导体延伸的方向)上的尺寸L1，电极E连接至短端S，其中L1≥L2。特别是为抑制短路，优选L1＞L2。图3示出的实施例中，L1＞L2。
另外，如图3所示，当电极E连接至相邻短端S而且电极在带式导体的带宽度方向滑动时，部分(A)的位置是与电极E相对应的那种位置。于是，有效地抑制了短路。
考虑到芯片安装期间的定位不一致，电极尺寸的制作误差、纵向方向上的部分(A)的尺寸的生产误差、各项异性导电粘合剂等的导电颗粒的尺寸、纵向方向上的部分(A)的尺寸L1优选设计为只大于L2 0.1微米至100微米，特别是20微米至50微米。
部分(A)的中心可以是任意的，只要将其设置在将被连接至相邻短端S的电极E的中心在宽度方向上滑向带式导体即可。可供选择地，在不对其他电极产生不利影响而且允许实现本发明目的的范围内，可以存在误差。
如图3所示，考虑到带式导体的原始宽度W2、间距P1、电极的宽度W2(与带式导体宽度相同方向的上的尺寸)、以及安装期间等的偏离值，部分(A)的宽度W1可以降低到阻止与电极短路并且确保带式导体导电通路功能的值上。
例如，正如上面实例性示出的，当电极宽度方向上的尺寸W4大约为15微米至100微米，而且带式导体的带宽度大约为5微米至70微米、间距为20微米至100微米时，部分(A)的宽度W1相对于原始带宽度W2的比例为20％至95％，特别优选40％至80％。
如上所述，在图1的实施例中，整个部分(A)的宽度相同，而且该宽度制作地较小，以在部分(A)和相邻部分之间的边界处形成阶梯。
这种实施例的优点在于，部分(A)的长度容易设计成相对于长方形的电极最短，由此防止了带式导体轻易发生脱落。
而且，在图4所示的实施例中，部分(A)的宽度从两端向中心逐渐减小。
在图4(a)中，在相邻部分和带式导体之间的边界f1和f2处，侧部边缘的轮廓形成圆弧，以明显地小于带宽度，这样在宽度为W1的中心移入平行带部分。
在图4(b)中，部分(A)的侧部边缘的轮廓形成显著内弯的圆弧，从而使带宽度在中心变得最小。
在图4(c)中，对4(b)的实施例进行倒角f3，从而使带式导体侧部边缘的线性轮廓和部分(A)的圆弧中的侧部边缘的轮廓可以平滑地连接在这两个角部。
由于侧部边缘轮廓包括圆弧，由此图4(a)-(c)中所示的这些实施例不易发生由于应力集中而引起的带式导体的脱落
实例
在此实例中，实际上制得图1所示实施例的布线电路板、并与其中的部分(A)的宽度没有变窄(和传统产品相同)的比较实例的产品一起评估与芯片等相连的性能，而且比较实例的产品中的部分(A)的宽度还有带式导体的整个长度作为参照。
(芯片规格)
将连接至目标的芯片是通过在硅晶片上形成集成电路并切割成元件而获得的LSI芯片，其厚度为550微米，而且是具有2毫米×18毫米外形的矩形。
如图7(a)所示，电极E高度密集地布置在呈交替结构图案的芯片连接表面的外围。电极的现状为40微米×63微米的矩形，在连接表面的中心方向较长，具有形成在表面上的Au隆起焊盘。较长侧(63微米)的方向与布线电路板的带式导体的纵向方向相对应。
电极的锯齿结构图案的间距t1为40微米，而锯齿结构图案的幅值t2为93微米。
(布线电路板的形成)
通过根据半添加方法进行溅射，在厚度为25微米的聚酰亚胺膜衬底上形成金属薄膜，并在金属薄膜上形成用于外部连接的导体图案(图案总厚度为12微米)和涉及连接区域的带图案(图案总厚度为12微米)。之后，利用厚度为10微米的盖层整体覆盖不涉及连接区域的区域，该区域由聚酰亚胺等制成。之后，将Ni(下层)/Au(上层)形成为金属镀层，该镀层用于在将通过非电镀方法连接至芯片电极的每一端部进行连接。
图5示出该实例的产品带式图案各个部分的尺寸。
具有长端的带式导体21和具有短端的带式导体22都具有宽度W2为20微米的基础带，而且带式导体中心之间的间距为40微米。
带式导体21和22之间长度差L2为100微米。具有长端带式导体21的部分(A)是从距离顶部的位置L3(＝95微米)至长度L1(＝90微米)的段，而且部分(A)的宽度为15微米。
(比较实例1)
除部分(A)的宽度没有减少而且如图8所示贯穿整个长度都相同之外，采用与上述实例相同的方式，制作布线电路板，并将其用作比较实例产品(即传统的产品)。
(比较实例2)
除带式导体的宽度贯穿整个长度均匀地很窄之外，采用与上述实例相同的方式，而且宽度为15微米，该宽度与上述实例的部分(A)的宽度W1相同，以相同的间距制作如上述实例的布线电路板，并将其用作作为参照的比较实例产品。这种比较实例产品就象比较实例1那样具有贯穿整个长度的相同宽度，但是宽度较窄。
(带式导体的质量评估)
在上述实例中制作的布线电路板的带式导体、以及比较实例1和2中制作的布线电路板都利用光学显微镜观察并检查出现从衬底平面脱落的情况。由于带式导体的脱落导致与粘合部分相比颜色退化，因此根据从聚酰亚胺膜衬底穿过衬底(透明)观察颜色退化情况，而评估聚酰亚胺膜衬底和带式导体的粘合和脱落。
作为观察的结果，实例中制作的布线电路板没有显示在包含部分(A)的带式导体的任何部分产生脱落。
另外，比较实例证制作的布线电路板没有脱落，这是由于就象传统产品那样，在带式导体的任何部分没有窄部分。
但是，在比较实例2中制作的布线电路板中，当从聚酰亚胺衬底的背部观察时，由于带式导体的宽度在整个长度上较窄，带式导体在于其顶部相对应的之间部分和与部分(A)相对应的中部之间显示出不同的颜色退化，因此确定发生脱落。
综上所述，已经发现只有部分(A)的特定部分通常很窄的本发明的
实施例阻止了脱落。
(安装评估)
实例和比较实例1、2中制作的布线电路板都准备好(每种100个)。对每个安装芯片，并检查相对于带式导体在宽度方向上的芯片偏离、以及电极和相邻带式导体之间短路故障发生率的情况。
如图6所示，相对于带式导体在宽度方向上的偏离是指带式导体2宽度的中心和电极E的宽度(和宽度相同方向中的带式导体的尺寸)之间x方向上的偏差d，该偏差主要是定位偏差，但也包括图案和制作电极本身的小位置性偏差。
为了安装，把各向异型导电膜(Hitachi Chemical Co.，Ltd.，厚度40微米，包含分散在该膜中的平均颗粒直径为3-5微米的导电颗粒)设置在芯片和布线电路板之间。
作为安装装置，使用倒装晶片粘合器(FB30T，Kyushu MatsushitaElectric Co.，Ltd.，2002型号)，而且粘合工具温度设定为280℃(设定值)，粘合时间设定为15秒，每一芯片的粘合负载设定为30千克，而且将分级温度设定为60℃。
当具有上述形状和尺寸的芯片使用采用传统技术的上述倒装晶片粘合器进行安装时，2微米的偏离值意味着几乎没有偏离，而且安装件上的定位可以评估成非常细，5微米的偏离值意味着稍微偏离但很少短路故障发生率，而8微米的偏离值意味着确定发生偏离而且极有可能发生短路故障。
根据安装样本，可以选择具有2微米、5微米或者8微米偏离值的这些样本。结果，偏离值和短路故障发生率之间的关系表示在下表1中。
表1
带式导体的特征 偏离值(微米)和短路发生率(％)
    2微米     5微米     8微米
    实例     部分(A)窄     0％     0％     0％
    比较实例1     没有窄部分     0％     30％     80％
    比较实例2     整体上窄     0％     0％     0％
从表1所示的结果可以清楚地发现，具有传统结构的比较实例的布线电路板在5微米的偏离值时具有30％的短路故障发生率，但是实例产品不发生短路故障，而且即便在8微米的偏离值下，实例的产品也不发生短路故障。
发现实例2的布线电路板由于整个带式导体窄而不发生短路故障，但是如上所述，导体的每一部分显示出从衬底平面脱落，而且在通过各向异型导电膜与电极连接时发生连接故障。
综上所述，使用本发明的布线电路板即便在芯片配备形成为细间距、高密度和锯齿结构图案的情况下，也能够抑制短路故障。
本申请基于在日本递交的专利申请No.2003-418161，其内容在此一并作为参考。

Claims (8)

1、一种用于安装电子器件的布线电路板，其特征在于：
将被安装的电子器件包括多个电极，所述电极随锯齿峰以交替的结构图案形成在其连接表面上；
所述布线电路板包括以暴露方式形成并在大致垂直于所述锯齿的前进方向的方向上延伸的呈带式图案的带式导体，从而使单个导体可被连接至电子器件的每个电极；
每一带式导体在与每一电极相对应的位置形成端部，这样由交替布置的长端和短端形成带式图案的端部；而且
具有长端部分的带式导体包括下述部分(A)，该部分(A)的宽度小于与部分(A)的两个端部相邻的部分的宽度：
(A)为在具有长端的带式导体的纵向方向上的一段，该段包括与下述电极重叠的区域，即该电极连接至短端并在带宽度方向上平行平移到具有长端的所述带式导体之上的位置。
2、如权利要求1所述的布线电路板，其中所述部分(A)对于整体而言具有相同的宽度，而且所述宽度在部分(A)和相邻部分之间的边界处变得较小，以形成台阶。
3、如权利要求1所述的布线电路板，其中所述部分(A)包括从两个端部向中心宽度逐渐减小的部分。
4、如权利要求3所述的布线电路板，其中所述部分(A)的宽度从两个端部向中心逐渐减小，并在中心成为最小，从而使侧部边缘的轮廓形成弯曲的圆弧。
5、如权利要求1所述的布线电路板，其中将被安装的电子器件是呈长方形的半导体器件的裸芯片，而且电极在所述裸芯片的连接表面的外周边区域上随锯齿峰形成为交替的结构图案。
6、如权利要求5所述的布线电路板，其中当裸芯片安装在所述布线电路板上时，在由所述裸芯片被占用的区域的外部形成带式导体图案，而且每一带式导体的端部进入所述被占用区域且面向所述被占用区域的中心终止。
7、如权利要求5所述的布线电路板，其中当裸芯片安装在所述布线电路板上时，在由所述裸芯片被占用的区域中心形成带式导体图案，而且每一带式导体面向所述区域的外部终止于所述被占用区域的周边。
8、如权利要求1所述的布线电路板，其中形成为带式图案的每一带式导体具有5微米至70微米的带宽度和20微米至100微米的间距。
CNB2004101011508A 2003-12-16 2004-12-16 布线电路板 Active CN100397624C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003418161 2003-12-16
JP2003418161A JP4133786B2 (ja) 2003-12-16 2003-12-16 配線回路基板

Publications (2)

Publication Number Publication Date
CN1630068A true CN1630068A (zh) 2005-06-22
CN100397624C CN100397624C (zh) 2008-06-25

Family

ID=34510619

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101011508A Active CN100397624C (zh) 2003-12-16 2004-12-16 布线电路板

Country Status (7)

Country Link
US (1) US7087844B2 (zh)
EP (1) EP1545170B1 (zh)
JP (1) JP4133786B2 (zh)
KR (1) KR101088330B1 (zh)
CN (1) CN100397624C (zh)
DE (1) DE602004028794D1 (zh)
TW (1) TWI346378B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339935B (zh) * 2007-07-02 2011-09-14 日东电工株式会社 配线电路基板与电子部件的连接结构
CN101160016B (zh) * 2006-10-02 2012-09-26 日东电工株式会社 布线电路基板
CN101820725B (zh) * 2009-02-26 2013-03-20 富士通株式会社 软性印制板
CN109068967A (zh) * 2016-05-10 2018-12-21 奥林巴斯株式会社 电子电路单元、摄像单元、摄像模块以及内窥镜
CN109216455A (zh) * 2017-06-29 2019-01-15 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN113692114A (zh) * 2021-08-31 2021-11-23 联想(北京)有限公司 电路板及其制作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4399337B2 (ja) * 2004-09-13 2010-01-13 株式会社フューチャービジョン 平面パターンを有する基板およびそれを用いた表示装置
JP4284544B2 (ja) * 2005-06-29 2009-06-24 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
KR100726458B1 (ko) * 2006-01-16 2007-06-11 삼성전자주식회사 기판조립체
US7394164B2 (en) * 2006-07-28 2008-07-01 Ultra Chip, Inc. Semiconductor device having bumps in a same row for staggered probing
US7732930B2 (en) * 2006-09-06 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device, relay chip, and method for producing relay chip
CN101536617B (zh) * 2006-11-15 2011-11-09 松下电器产业株式会社 电路板连接结构和电路板
JP4352279B2 (ja) * 2007-08-21 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2009094361A (ja) 2007-10-10 2009-04-30 Nitto Denko Corp Ｃｏｆ基板
DE102008020306A1 (de) 2008-04-23 2009-10-29 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Durchgangselement
JP2011203061A (ja) * 2010-03-25 2011-10-13 Toshiba Corp パターン計測方法およびパターン計測装置
TWI431740B (zh) * 2010-10-21 2014-03-21 E Ink Holdings Inc 電極陣列
KR102051122B1 (ko) 2013-06-18 2019-12-02 삼성전자주식회사 표시 장치
US10320099B2 (en) 2016-06-10 2019-06-11 Te Connectivity Corporation Connector with asymmetric base section
US10263352B2 (en) 2016-06-10 2019-04-16 Te Connectivity Corporation Electrical contact pad for electrically contacting a connector
US10128597B2 (en) * 2016-06-10 2018-11-13 Te Connectivity Corporation Electrical contact pad for electrically contacting a connector
US9997868B1 (en) 2017-07-24 2018-06-12 Te Connectivity Corporation Electrical connector with improved impedance characteristics
CN107918581A (zh) * 2017-11-09 2018-04-17 郑州云海信息技术有限公司 一种针对高速信号连接器优化分析方法与系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199228A (en) * 1981-06-02 1982-12-07 Toshiba Corp Wire bonding pad device
JPS5980957A (ja) * 1982-10-29 1984-05-10 Matsushita Electronics Corp 半導体装置
JPS6334997A (ja) * 1986-07-29 1988-02-15 三菱電機株式会社 外部取出し端子パタ−ン
JPH0242737A (ja) * 1989-06-08 1990-02-13 Toshiba Corp ワイヤボンディングパッド装置
JPH04243156A (ja) * 1991-01-17 1992-08-31 Nec Corp プラスチックｐｇａパッケージ
JP2822996B2 (ja) * 1996-10-17 1998-11-11 日本電気株式会社 半導体装置
JPH10199930A (ja) * 1996-12-28 1998-07-31 Casio Comput Co Ltd 電子部品の接続構造および接続方法
JPH11297759A (ja) * 1998-04-08 1999-10-29 Seiko Epson Corp 半導体チップの実装構造および液晶表示装置
US6259608B1 (en) * 1999-04-05 2001-07-10 Delphi Technologies, Inc. Conductor pattern for surface mount devices and method therefor
JP2001319992A (ja) * 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2005183464A (ja) * 2003-12-16 2005-07-07 Nitto Denko Corp 配線回路基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160016B (zh) * 2006-10-02 2012-09-26 日东电工株式会社 布线电路基板
CN101339935B (zh) * 2007-07-02 2011-09-14 日东电工株式会社 配线电路基板与电子部件的连接结构
CN101820725B (zh) * 2009-02-26 2013-03-20 富士通株式会社 软性印制板
CN109068967A (zh) * 2016-05-10 2018-12-21 奥林巴斯株式会社 电子电路单元、摄像单元、摄像模块以及内窥镜
CN109216455A (zh) * 2017-06-29 2019-01-15 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN109216455B (zh) * 2017-06-29 2023-06-16 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN113692114A (zh) * 2021-08-31 2021-11-23 联想(北京)有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
DE602004028794D1 (de) 2010-10-07
JP4133786B2 (ja) 2008-08-13
TWI346378B (en) 2011-08-01
TW200525710A (en) 2005-08-01
CN100397624C (zh) 2008-06-25
US7087844B2 (en) 2006-08-08
KR101088330B1 (ko) 2011-11-30
US20050139371A1 (en) 2005-06-30
EP1545170B1 (en) 2010-08-25
JP2005183465A (ja) 2005-07-07
KR20050061342A (ko) 2005-06-22
EP1545170A1 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
CN1630068A (zh) 布线电路板
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1183593C (zh) 半导体装置
CN1499595A (zh) 半导体装置及其制造方法
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1199268C (zh) 半导体装置及其制造方法
CN1700843A (zh) 基板接合构件和采用其的三维连接结构体
CN1291628C (zh) 布线板
CN101080958A (zh) 部件内置模块及其制造方法
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1745502A (zh) 用于印刷电路板的互连装置、制造该装置的方法及具有该装置的互连组件
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1929123A (zh) 多层配线基板及其制造方法
CN1604293A (zh) 半导体装置的制造方法及半导体装置
CN1855477A (zh) 电路装置
CN1630067A (zh) 布线电路板
CN1182654C (zh) 电子元件及其制造方法
CN1296716C (zh) 探针装置及其制造方法
CN101043793A (zh) 连接装置
CN1146976C (zh) 半导体装置及其制造方法
CN1491077A (zh) 用于装配电子零件的薄膜承载带及用于涂覆阻焊剂的印网掩模
CN1805136A (zh) 电路装置及携带设备
CN1489202A (zh) 电子器件模块
CN1822357A (zh) 半导体器件封装及其制造方法和半导体器件
CN1461181A (zh) 配线基板和使用它的电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant