CN1630067A - 布线电路板 - Google Patents

布线电路板 Download PDF

Info

Publication number
CN1630067A
CN1630067A CNA2004101011495A CN200410101149A CN1630067A CN 1630067 A CN1630067 A CN 1630067A CN A2004101011495 A CNA2004101011495 A CN A2004101011495A CN 200410101149 A CN200410101149 A CN 200410101149A CN 1630067 A CN1630067 A CN 1630067A
Authority
CN
China
Prior art keywords
electrode
belt
wiring circuit
conductor
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004101011495A
Other languages
English (en)
Inventor
西贤介
石丸康人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1630067A publication Critical patent/CN1630067A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

用于安装的布线电路板的带式导体(2)的至少一个特定部分被阻焊剂(3)覆盖，其中带式导体暴露，以形成带式图案，从而使独立的导体可以连接至电子器件的电极(E)。特定部分是具有长端的带式导体纵向方向上的间隔部分，该部分包括与下述电极重叠的区域，所述电极连接至短端并在带宽度方向上平行平移到具有长端的所述带式导体之上的位置。因此，即便电子器件具有形成为高密度和锯齿结构图案的电极，能够抑制电极和布线图案之间的短路的结构可被提供至布线电路板，该结构包括叠置电极的区域。

Description

布线电路板
技术领域
本发明涉及一种布线电路板，该电路板具有直接连接到诸如半导体元件等电子器件的电极的端子，从而安装电子器件。
背景技术
诸如IC等半导体元件通常大量形成在晶片上，被分成独立的芯片，并连接至各种备用的电路板。通过进一步大规模集成IC，日益增大了形成在一个芯片的连接表面上的电极数量，而且由此使每一独立电极变得更小，电极的布置变得稠密。
近年来，为解决电极数量剧增的问题，如图6(a)所示，随锯齿峰的交替结构图案中，芯片100的连接表面的外周边上形成电极。
“随锯齿峰值的交替结构图案”是指这样的图案，即如图6(b)所示，独立电极E(E1，E2)设置在由虚线所示的锯齿线(锯齿波线)J的每一顶点J1，J2处。如图6(a)所示，这种布置图案总体上表示为两行的方格图案。
下面，还把这种布置图案称为“锯齿结构图案”。
考虑到电极的尺寸确定锯齿结构图案中的锯齿线幅值t2(图7(a))，这样，例如如图6(b)所示，即便在附图所示的x方向进行改变时，设置在一个顶点J1的电极E1不与设置在另一顶点J2上的电极E2接触。
锯齿线的周期(间距)t1可以是短周期，这样如果上述锯齿线的幅值确定为具有足够的距离，位于顶点J1的电极E1和位于另一顶点J2的电极E2在图中的Y方向上改变时进行接触。锯齿结构图案的优点是允许设置很短的周期。
电极的锯齿结构图案与将在后面所述的布线电路板条形图案一起使用，并且允许细小间距结构的电极并连接至外部(例如JP-A-2003-249592)。
另一方面，作为直接安装半导体器件的技术，布线电路板的导体部分形成为与芯片电极的位置相对应的图案，以提供芯片与布线电路板直接安装(裸芯片安装)。
将被用于裸芯片安装的布线电路板具有图7所示的、作为总体上放大实施例的结构，其中带式导体图案101形成在绝缘衬垫100上。在该布线电路板中，带式导体101暴露形成，以在设置芯片时，在与电极E相对应并涉及到与电极电连接的区域中制作带式图案，从而允许导体与各自的电极(虚线)E连接。在此带式图案中，独立带式导体101在与电极E的锯齿结构图案的前进方向(附图中箭头x所示的方向)大致垂直的方向(附图中箭头y所示的方向)上延伸。
每一带式导体101在与各自的电极E相对应的位置变成端部，由此带式图案的端部包含交替地设置在其内的长端101L和短端101S(例如JP-A-2003-249592的附图1和2等)。
如图7所示，每一带式导体的端部边缘通常终止于稍微从将被连接的电极E延伸。
但是，本发明的发明人细致地研究了形成在上述锯齿结构图案中的电极和形成在带式图案中的带式导体之间的连接情况，并发现，如图8(a)所示，如果芯片安装位置即便是偏离一点点，由于电极E1桥接以将两个带式导体102和103短路，用于安装的位置、以及各个部件的尺寸，如电极宽度、导体宽度等都需要高度精确，由此制造困难。
另外，已经发现，当包括分散在基础材料中的导电颗粒的各向异性导体被用于将芯片与布线电路板连接时，如图8(b)所示，如附图中的m所示，导电颗粒Q可以是电极E1和带式导体103之间的短路路径。
发明内容
因此，本发明的目的是提供一种具有能够解决上述问题的结构的布线电路板，而且提出一种具有如下结构的布线电路板，该结构即便在电子器件具有形成为高密度和锯齿结构图案的电极的情况下，也能够抑制在电极和布线图案之间发生短路。
本发明具有下列特征。
(1)一种用于安装电子器件的布线电路板，其特征在于：
将被安装的电子器件包括多个电极，所述电极随锯齿峰以交替的结构图案形成在其连接表面上；
所述布线电路板包括以暴露方式形成并在大致垂直于所述锯齿的前进方向的方向上延伸的呈带式图案的带式导体，从而使单个导体可被连接至电子器件的每个电极；
每一带式导体在与每一电极相对应的位置形成端部，这样由交替布置的长端和短端形成带式图案的端部；而且
至少下述部分(A)被阻焊剂覆盖：
(A)为在具有长端的带式导体的纵向方向上的间隔部分，该部分包括与下述电极重叠的区域，所述电极连接至短端并在带宽度方向上平行平移到具有长端的所述带式导体之上的位置。
(2)上述布线电路板(1)，其中每一带式导体除涉及连接的端部之外都被阻焊剂覆盖。
(3)上述布线电路板(1)，其中每一带式导体和环绕所述导体的衬底平面除涉及连接的端部之外都被阻焊剂覆盖。
(4)上述布线电路板(1)，其中将被安装的电子器件是呈长方形的半导体器件的裸芯片，而且电极在所述裸芯片的连接表面的外周边区域上随锯齿峰形成为交替的结构图案。
(5)上述布线电路板(4)，其中当裸芯片安装在所述布线电路板上时，在由所述裸芯片被占用的区域的外部形成带式导体图案，而且每一带式导体的端部进入所述被占用区域且面向所述被占用区域的中心终止。
(6)上述布线电路板(4)，其中当裸芯片安装在所述布线电路板上时，在由所述裸芯片被占用的区域的中心形成带式导体图案，而且每一带式导体面向所述区域的外部终止于所述被占用区域的周边。
(7)上述布线电路板(1)，其中形成为制作带式图案的每一带式导体具有5微米至70微米的带宽度和20微米至100微米的间距。
附图说明
图1是所涉及部分的放大示意图，简要表示本发明所述布线电路板的一种实施例；
图2简要示出本发明布线电路板的一种实施例，示出了比图1更宽的范围，其中图2(a)示出衬底平面，而图2(b)是沿图2(a)的线A-A剖开的截面示意图；
图3解释本发明的(A)；
图4的简要示意图示出本发明所述布线电路板的另一实施例；
图5解释相对于芯片安装中的带式导体的芯片在宽度方向的偏离值；
图6解释芯片连接表面中的电极的结构图案；
图7示出传统布线电路板的锯齿结构图案中与电极相对应的带式结构；
图8示出芯片安装时电极和带式导体之间的短路情况；
在每幅附图中，附图标记表示如下：
1：绝缘衬底；2：带式导体；3：阻焊剂；L：长端；S：短端；E：芯片电极。
具体实施方式
如附图1实例性示出的，阻焊剂3至少覆盖由长端部分L和短端部分S组成的交替图案中的上述(A)。
下面，在本发明的说明书中，上述(A)也称作“部分(A)”。
下面参照具体结构详细解释本发明所述的布线电路板。
如图1所示，布线电路板结构的一种实施例具有基础结构，该基础结构具有形成在绝缘衬底1上的带式导体2。这种基础结构与参照图7的上述“背景技术”的结构相同。将被安装在所述布线电路板上的电子器件与图6所示相同，而且具有多个在其连接表面上形成为锯齿结构图案的电极。
布线电路板包括暴露的带式导体2，该导体2在大致垂直于上述锯齿的前进方向的方向上延伸，以形成带式图案，从而使独立导体连接至每一电极E。每一带式导体2形成与每一电极E相对应的位置的端部，这样使长端L和短端S交替布置，形成带式图案。
本发明的特征在于，利用阻焊剂3至少覆盖布线电路板的基础结构的部分(A)。在图1所示的实施例中，阻焊剂覆盖部分(A)和沿其两侧的衬底平面的较小区域。
通过利用阻焊剂至少覆盖部分(A)，即便芯片安装期间发生偏离，也可抑制连接至短端S的电极E1与具有长端部分L的带式导体2相连接。
作为安装在布线电路板上的电子器件，可以适当地具有布置成小间距、高密度而且呈锯齿结构图案的电极。其代表性实例包括诸如IC、LSI等集成电路的裸芯片。
典型的裸芯片通常呈用于芯片外周边的长方形，而且一侧的尺寸通常为大约0.5毫米至30毫米，但并不局限于此。
如图6所示，形成在裸芯片上的电极为在芯片连接表面外围形成为锯齿结构图案的外部端子，而且单个电极E的外形为长方形(正方形或者矩形)。虽然单个电极(图1中的W3)一侧的尺寸并不受限制，但在其中所述布线电路板有用的高密度结构中，一侧的尺寸通常为大约15微米至100微米。
如图6所示的高密度布置的电极的间距t1大约为20微米至100微米，特别是大约30微米至100微米，更特别是大约30微米至60微米，而且锯齿结构图案的幅值t2通常大约为50微米至200微米。
如果需要，单个电极具有通过镀金等形成的隆起焊盘(bump)或者平焊盘。
虽然将作为用于形成导体图案的基底的绝缘衬底的材料和厚度随所述布线电路板的实施例而变化，但是绝缘衬底的材料包括，例如聚酰亚胺树脂、聚酯树脂、环氧树脂、聚氨酯树脂、聚苯乙烯树脂、聚乙烯树脂、聚酰胺树脂、丙烯腈-丁二烯-苯乙烯(ABS)共聚物树脂、聚碳酸酯树脂、硅树脂、氟树脂等，而且厚度大约为10微米至100微米。
如图1(b)所示，形成为组成带式图案的每一带式导体的带宽度和间距随将为连接目标的电极的尺寸和间距而变化。在上述电极尺寸的情况下，有用的带宽度W2通常大约为5微米至70微米，特别是10微米至30微米，而且有用的间距P1通常为20微米至100微米，特别是30微米至100微米，更特别是30微米至60微米。
带式导体相对于电极的带宽度和间距可以遵循传统技术中的宽度和间距。
形成带式导体图案的材料、单层和多层的组成以及方法可以遵循传统布线电路板。
根据所述布线电路板的结构，带式图案终止的方向可以是下述(i)和(ii)：
(i)一种实施例，其中当安装芯片时，带式导体的图案形成在由所述芯片占用的区域的外部，端部进入所述占用区域而且图案面对该区域(中心)内部终止。
(ii)一种实施例，其中当安装芯片时，带式导体的图案形成在被所述芯片占用的区域中心，带式导体面向占用区域的外部终止于占用区域的周边。
布线电路板的基底材料组成的一种实例如图2所示，其中由铜制成的带式导体2的图案形成在由聚酰亚胺制成的薄膜衬底1上，而且将被连接至电极的端部上的所述带式导体被诸如金、镍、锡等连接金属(未示出)覆盖。另外，不是整个区域的部分优选被由聚酰亚胺等制成的覆盖层4覆盖，在该整个区域带式导体为带式图案的端部。
形成带式导体图案的方法可以是添加形成方法或者减除形成方法，该添加形成方法包含在形成图案的同时向衬底平面增加导体材料，减除形成方法包含在衬底平面上形成均匀的导体金属层并清除不是必须图案的区域。
本发明中使用的阻焊剂是形成为覆盖不是IC安装部分和电极的区域，从而覆盖诸如带式导体等布线图案，以保护布线图案。
阻焊剂的材料可以是传统的材料，例如硅树脂、环氧树脂、聚酰亚胺树脂等。
阻焊剂的平均膜厚度根据膜形成工艺而改变。为避免短路，优选为5微米至30微米，特别是10微米至20微米。
作为形成作为涂覆预定部分的涂层的阻焊剂的方法，可以提及的有向预定部分施加流体式抗蚀剂的方法、把独立形成的膜式薄片粘合到预定部分等。
如上所述，在图1的实施例中，部分(A)和衬底平面的小区域沿其两侧被阻焊剂覆盖，而这种阻焊剂的局部(topical)应用提供了传统布线电路板中不存在的外观。
图3的示意简图示出了部分(A)尺寸和位置，图中具有长端的带式导体的部分(A)画成阴影。
上述(A)定义的术语“包括”、以及“包含用于与连接至短端并沿平行于带宽度方向平移到具有长端的上述带式导体上的位置的电极重叠的区域”也指相同的意思。
如图3所示，根据纵向方向上的电极E的尺寸L2确定部分(A)在纵向方向(带式导体延伸的方向)上的尺寸L1，电极E连接至短端S，其中L1≥L2，优选L1＞L2。
另外，如图3所示，当电极E连接至相邻短端S而且电极在带式导体的带宽度方向滑动时，部分(A)的位置是与电极E相对应的那种位置。于是，有效地抑制了短路。
考虑到芯片安装期间的定位不一致，电极尺寸的制作误差、电极连接至长端时不整齐等，纵向方向上的部分(A)的尺寸L1优选只大于L2 0.1微米至50微米，特别是5微米至20微米。
部分(A)的中心可以是任意的，只要将其设置在将被连接至相邻短端S的电极E的中心在宽度方向上滑向带式导体即可。可供选择地，在不对其他电极产生不利影响而且允许实现本发明目的的范围内，可以存在误差。
如图1所示，部分(A)和衬底平面的小区域沿其两侧被阻焊剂覆盖。考虑到带式导体的宽度W1、带的间距P1、以及电极E的宽度W3，适当地确定阻焊剂的宽度(与带式导体的宽度相同的方向)W2，从而不能阻止短端S和电极E之间的连接。
在本发明中，不是部分(A)的区域可以被自由覆盖，只要不是涉及与电极连接的端子即可。
在图4(a)所示的实施例中，只有涉及到与电极E连接的端部被暴露，而不是涉及到与电极E连接的带式导体2被阻焊剂覆盖。如图4(a)所示，衬底平面上的阻焊剂的边界线为矩形波形，并提供了传统布线电路板中不能看到的外观，就象图1中的实施例。
在该附图中，也如图2(a)、(b)所示，附图标记4所示的层是覆盖层，以覆盖不是涉及到连接的带的带式导体。图4(a)的实施例中的阻焊剂3覆盖覆盖层4的端部。
在图4(a)的实施例中，用于覆盖具有长端的带式导体21的阻焊剂3的宽度(凸凹图案中凸部分的宽度)W4、以及用于覆盖具有短端的带式导体22的阻焊剂3的宽度(凸凹图案中凹部分的宽度)W5都可以遵循图1的实施例中阻焊剂3的宽度W2，而且将被考虑的、用于确定该值的项目相同。
在图4(b)的实施例中，带式导体、衬底平面(除被覆盖层4覆盖的区域)被阻焊剂3覆盖，从而只有涉及与电极E连接的端部从视窗开口5暴露。
图4(b)的实施例中的开口5的尺寸优选是外周边加上考虑中的将被连接的电极尺寸、误差和定位误差的余量得到的尺寸。每一开口5的宽度(与带式导体的宽度相同的方向)W6、W7都可以遵循图4(a)实施例中阻焊剂3的宽度W4、W5。
实例
在该实例中，实际上制得图4(a)所示实施例的布线电路板，而且与不带有阻焊剂的比较实例一起评估与芯片的连接情况。
(芯片规格)
将连接至目标的芯片是通过在硅晶片上形成集成电路并切割成元件而获得的LSI芯片，其厚度为550微米，而且是具有2毫米*18毫米外形的矩形。
如图6(a)所示，电极E高度密集地在芯片连接表面外围上布置成锯齿结构图案。电极的形状为40微米*63微米的矩形，在连接表面的中心方向较长，并具有形成在表面上的Au隆起焊盘。
电极的锯齿结构图案的间距t1为40微米，而锯齿结构图案的幅值t2为93微米。
(布线电路板的形成)
通过根据半添加方法进行溅射，在厚度为25微米的聚酰亚胺膜衬底上形成金属薄膜，并在金属薄膜上形成用于外部连接的导体图案(图案总厚度为12微米)和涉及连接区域的带图案(图案总厚度为12微米)。之后，利用厚度为10微米的盖层整体覆盖不涉及连接区域的区域，该区域由聚酰亚胺等制成。之后，将Ni(下层)/Au(上层)形成为金属镀层，该镀层用于在将通过非电镀方法连接至芯片电极的每一端部进行连接。
(涂覆阻焊剂)
如图4(a)所示，在用于形成矩形波边界线的图案中，以15微米的厚度，把阻焊剂涂覆在具有长端和短端的带式导体的带式图案，并从覆盖层暴露，这样每一带式导体具有80微米的凸起，从而获得本发明的布线电路板(实例产品)。
(形成阻焊剂的工艺过程)
首先，利用将被安装芯片的区域的开口，使环氧树脂阻焊剂被丝网印刷、干燥、暴露、显影、并在150度的温度下凝固30分钟，从而形成目标图案的阻焊剂。
(比较实例产品)
在除没有形成阻焊剂之外采用与上述实例相同的方式中，制得布线电路板，并用作比较实例产品(即传统的产品)。
(安装评估)
实例产品和比较实例产品都准备好(每种100个)。对每个安装芯片，并检查相对于带式导体在宽度方向上的芯片偏离、以及电极和相邻带式导体之间短路故障发生率的情况。
如图5所示，相对于带式导体在宽度方向上的偏离是指带式导体2宽度的中心和电极E的宽度(和宽度相同方向中的带式导体的尺寸)之间x方向上的偏差d，该偏差主要是定位偏差，但也包括图案和制作电极本身的小位置性偏差。
为了安装，把各向异型导电膜(Hitachi Chemical Co.，Ltd.，厚度40微米，包含分散在该膜中的平均颗粒直径为3-5微米的导电颗粒)设置在芯片和布线电路板之间。
作为安装装置，使用倒装晶片粘合器(FB30T，Kyushu MatsushitaElectric Co.，Ltd.，2002型号)，而且粘合工具温度设定为280℃(设定值)，粘合时间设定为15秒，每一芯片的粘合负载设定为30千克，而且将分级温度设定为60℃。
当具有上述形状和尺寸的芯片使用采用传统技术的上述倒装晶片粘合器进行安装时，2微米的偏离值意味着几乎没有偏离，而且安装件上的定位可以评估成非常细，5微米的偏离值意味着稍微偏离但较小的短路故障发生率，而8微米的偏离值意味着确定发生偏离而且极有可能发生短路故障。
根据安装样本，可以选择具有2微米、5微米或者8微米偏离值的这些样本。结果，偏离值和短路故障发生率之间的关系表示在下表1中。
表1
    偏离值(微米)和短路发生率(％)
    2微米     5微米     8微米
    实例     0％     0％     0％
    比较实例     0％     30％     70％
从表1所示的结果可以清楚地发现，具有传统结构的比较实例的产品在5微米的偏离值时具有30％的短路故障发生率，但是实例产品不发生短路故障，而且即便在8微米的偏离值下，实例的产品也不发生短路故障。
从上述结果中明显看出，即便相当高的偏离值下，也可避免短路故障。
综上所述，即便以小间距、高密度、以及锯齿结构图案形成配备有电极的芯片的情况下，使用本发明所述的布线电路板显著降低了短路故障发生率。
本申请基于在日本递交的专利申请No.2003-418157，其内容在此一并作为参考。

Claims (7)

1、一种用于安装电子器件的布线电路板，其特征在于：
将被安装的电子器件包括多个电极，所述电极随锯齿峰以交替的结构图案形成在其连接表面上；
所述布线电路板包括以暴露方式形成并在大致垂直于所述锯齿的前进方向的方向上延伸的呈带式图案的带式导体，从而使单个导体可被连接至电子器件的每个电极；
每一带式导体在与每一电极相对应的位置形成端部，这样由交替布置的长端和短端形成带式图案的端部；而且
至少下述部分(A)被阻焊剂覆盖：
(A)为在具有长端的带式导体的纵向方向上的一段，该段包括与下述电极重叠的区域，所述电极连接至短端并在带宽度方向上平行平移到具有长端的所述带式导体之上的位置。
2、如权利要求1所述的布线电路板，其中每一带式导体除涉及连接的端部之外都被阻焊剂覆盖。
3、如权利要求1所述的布线电路板，其中每一带式导体和环绕所述导体的衬底平面除涉及连接的端部之外都被阻焊剂覆盖。
4、如权利要求1所述的布线电路板，其中将被安装的电子器件是呈长方形的半导体器件的裸芯片，而且电极在所述裸芯片的连接表面的外周边区域上随锯齿峰形成为交替的结构图案。
5、如权利要求4所述的布线电路板，其中当裸芯片安装在所述布线电路板上时，在由所述裸芯片被占用的区域的外部形成带式导体图案，而且每一带式导体的端部进入所述被占用区域且面向所述被占用区域的中心终止。
6、如权利要求4所述的布线电路板，其中当裸芯片安装在所述布线电路板上时，在由所述裸芯片被占用的区域的中心形成带式导体图案，而且每一带式导体面向所述区域的外部终止于所述被占用区域的周边。
7、如权利要求1所述的布线电路板，其中形成为带式图案的每一带式导体具有5微米至70微米的带宽度和20微米至100微米的间距。
CNA2004101011495A 2003-12-16 2004-12-16 布线电路板 Pending CN1630067A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003418157 2003-12-16
JP2003418157A JP2005183464A (ja) 2003-12-16 2003-12-16 配線回路基板

Publications (1)

Publication Number Publication Date
CN1630067A true CN1630067A (zh) 2005-06-22

Family

ID=34510618

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004101011495A Pending CN1630067A (zh) 2003-12-16 2004-12-16 布线电路板

Country Status (6)

Country Link
US (1) US7075017B2 (zh)
EP (1) EP1545173A1 (zh)
JP (1) JP2005183464A (zh)
KR (1) KR20050061343A (zh)
CN (1) CN1630067A (zh)
TW (1) TW200525711A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662655A (zh) * 2012-09-21 2015-05-27 日本特殊陶业株式会社 布线基板及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4133786B2 (ja) * 2003-12-16 2008-08-13 日東電工株式会社 配線回路基板
US7394164B2 (en) * 2006-07-28 2008-07-01 Ultra Chip, Inc. Semiconductor device having bumps in a same row for staggered probing
JP5050583B2 (ja) * 2007-03-12 2012-10-17 富士通セミコンダクター株式会社 配線基板及び電子部品の実装構造
JP5242070B2 (ja) * 2007-03-29 2013-07-24 株式会社フジクラ 貫通配線基板
US20110205716A1 (en) * 2008-11-19 2011-08-25 Hiroyuki Moriwaki Circuit substrate, display panel and display device
KR101414056B1 (ko) * 2011-12-29 2014-07-04 (주)멜파스 배선 기판 및 배선 기판 제조 방법
KR102051122B1 (ko) * 2013-06-18 2019-12-02 삼성전자주식회사 표시 장치
JP6215812B2 (ja) * 2014-11-10 2017-10-18 日本特殊陶業株式会社 配線基板
KR102582066B1 (ko) * 2018-04-17 2023-09-25 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
US20240121891A1 (en) * 2021-06-09 2024-04-11 Mitsubishi Electric Corporation Flexible printed board

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260596A (ja) * 1989-03-31 1990-10-23 Sharp Corp 集積回路素子の実装方法
JPH0414892A (ja) * 1990-05-08 1992-01-20 Seiko Epson Corp プリント配線基板のハンダレジスト開口部の構造
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
JPH09305278A (ja) * 1996-05-15 1997-11-28 Alps Electric Co Ltd 回路基板及びそれを用いたキーボード装置
US6281450B1 (en) * 1997-06-26 2001-08-28 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
US6169253B1 (en) * 1998-06-08 2001-01-02 Visteon Global Technologies, Inc. Solder resist window configurations for solder paste overprinting
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
US6489573B2 (en) * 2000-06-16 2002-12-03 Acer Display Technology Electrode bonding structure for reducing the thermal expansion of the flexible printed circuit board during the bonding process
JP2002204055A (ja) * 2000-12-28 2002-07-19 Airex Inc プリント基板製造方法
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP2002290021A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 回路基板、回路基板モジュール、及び電子機器
JP2002299512A (ja) * 2001-03-30 2002-10-11 Nec Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662655A (zh) * 2012-09-21 2015-05-27 日本特殊陶业株式会社 布线基板及其制造方法
CN104662655B (zh) * 2012-09-21 2017-07-11 日本特殊陶业株式会社 布线基板及其制造方法

Also Published As

Publication number Publication date
TW200525711A (en) 2005-08-01
KR20050061343A (ko) 2005-06-22
JP2005183464A (ja) 2005-07-07
US7075017B2 (en) 2006-07-11
US20050139387A1 (en) 2005-06-30
EP1545173A1 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
CN1630068A (zh) 布线电路板
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1148795C (zh) 半导体器件的制造方法
CN101080958A (zh) 部件内置模块及其制造方法
CN1118088C (zh) 半导体装置及其制造方法
CN1146977C (zh) 安装倒装片的结构和防止倒装片键合区起伏的图案
CN1700431A (zh) 电路装置及其制造方法、板状体
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1244258C (zh) 电路装置及其制造方法
CN1295746C (zh) 半导体器件及其制造方法和半导体器件的测试方法
CN1929123A (zh) 多层配线基板及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1499595A (zh) 半导体装置及其制造方法
US20140182912A1 (en) Packaging substrate
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1805657A (zh) 配线电路基板
CN1956627A (zh) 印刷电路板、其制造方法以及电子装置
CN1630067A (zh) 布线电路板
CN1747630A (zh) 基板制造方法和电路板
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1333562A (zh) 半导体模块及其制造方法
CN1146976C (zh) 半导体装置及其制造方法
CN1805136A (zh) 电路装置及携带设备
CN1491077A (zh) 用于装配电子零件的薄膜承载带及用于涂覆阻焊剂的印网掩模

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication