CN102137541A - 刚挠性电路板及其制造方法 - Google Patents

刚挠性电路板及其制造方法 Download PDF

Info

Publication number
CN102137541A
CN102137541A CN2011100207658A CN201110020765A CN102137541A CN 102137541 A CN102137541 A CN 102137541A CN 2011100207658 A CN2011100207658 A CN 2011100207658A CN 201110020765 A CN201110020765 A CN 201110020765A CN 102137541 A CN102137541 A CN 102137541A
Authority
CN
China
Prior art keywords
mentioned
conductor
insulating barrier
electric circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100207658A
Other languages
English (en)
Other versions
CN102137541B (zh
Inventor
长沼伸幸
高桥通昌
青山雅一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102137541A publication Critical patent/CN102137541A/zh
Application granted granted Critical
Publication of CN102137541B publication Critical patent/CN102137541B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种刚挠性电路板以及其制造方法，刚挠性电路板(100)具有：挠性电路板(130)；第一绝缘层(20a)，配置于挠性电路板的侧方；第二绝缘层(10a)，层叠在挠性电路板的端部以及第一绝缘层的第一面侧；第三绝缘层(30a)，层叠在挠性电路板的端部以及第一绝缘层的第二面侧；第一导体(21)，将导电性糊剂填充到贯穿第一绝缘层(20a)的第一孔(21a)内而构成；第二导体(13)，将导体填充到贯穿第二绝缘层的第二孔(13a)内而构成；以及第三导体(33)，将导体填充到贯穿第三绝缘层的第三孔(33a)内而构成。并且，第一导体、第二导体以及第三导体被配置在同轴线(L1、L2)上，相互导通。

Description

刚挠性电路板及其制造方法
技术领域
本发明涉及一种具有相互连接的挠性部和刚性部的刚挠性电路板以及其制造方法。
背景技术
在专利文献1中公开了一种刚挠性电路板，该刚挠性电路板的挠性部的表面和背面的布线图案通过形成于通孔内的导体而相连接。
在专利文献2中公开了一种可弯曲的多层印刷电路板。通过重叠绝缘基板、预浸料(prepreg)、铜箔来制造该多层印刷电路板。预浸料是将液状树脂浸渍到芳族聚酰胺无纺布而得到的。
在专利文献3中公开的布线板的芯部具有两个电路基板隔着粘接材料而成的结构。粘接材料具有填充有导电性糊剂的贯穿孔。
在专利文献4中公开的布线板的芯部具有层叠两个以上的基板而成的结构，该两个以上的基板具有填充有导电性糊剂的贯穿孔。
专利文献1：日本国专利第4021472号公报
专利文献2：日本国专利申请公开平10-200258号公报
专利文献3：日本国专利申请公开平7-147464号公报
专利文献4：日本国专利申请公开平7-263828号公报
在专利文献1中公开的刚挠性电路板中，刚性部的表面和背面的布线图案通过形成于通孔内的导体相连接。在这种结构 中通过通孔进行层间连接。因而，在连接多个层间的情况下，占有连接所不需要的空间，因此认为不利于形成高密度布线。
在专利文献2中公开的多层印刷电路板中，整层由将树脂浸渍到芳族聚酰胺无纺布中而得到的绝缘层构成。因此，认为挠性部不容易弯曲。
在专利文献3中记载的布线板的结构没有考虑布线空间。具体地说，形成于各层的孔内的导体(层间连接导体等)没有形成叠层(stack)结构，因此认为布线空间被压缩而不利于形成高密度布线。
另一方面，在专利文献4中记载的布线板在整层的孔内填充有导电性糊剂，因此认为导通电阻变高。
发明内容
本发明是鉴于这种情形而完成的，目的在于提供一种具有良好的电特性的刚挠性电路板以及用于容易地制造该刚挠性电路板的制造方法。
本发明的第一技术方案所涉及的刚挠性电路板将表面和背面中的一面设为第一面、另一面设为第二面，其特征在于，具有：挠性电路板；第一绝缘层，其配置在上述挠性电路板的侧方；第二绝缘层，其层叠在上述挠性电路板的端部以及上述第一绝缘层的、上述第一面侧上；第三绝缘层，其层叠在上述挠性电路板的端部以及上述第一绝缘层的、上述第二面侧上；第一导体，其是将导电性糊剂填充到贯穿上述第一绝缘层的第一孔内而构成；第二导体，其是将导体填充到贯穿上述第二绝缘层的第二孔内而构成；以及第三导体，其是将导体填充到贯穿上述第三绝缘层的第三孔内而构成，其中，上述第一导体、 上述第二导体以及上述第三导体被配置在同轴线上，相互导通。
本发明的第二技术方案所涉及的刚挠性电路板的制造方法包括以下工序：准备挠性电路板；准备第一绝缘层，该第一绝缘层具有将导电性糊剂填充到贯穿孔内而构成的第一导体；准备第二绝缘层，该第二绝缘层具有将镀层填充到贯穿孔内而构成的第二导体；准备第三绝缘层，该第三绝缘层具有将镀层填充到贯穿孔内而构成的第三导体；以上述第一导体、上述第二导体以及上述第三导体被配置在同轴线上的方式，利用上述第二绝缘层与上述第三绝缘层来夹持上述第一绝缘层和上述挠性电路板的端部而形成层叠体；以及对上述层叠体进行加压和加热，使上述第一导体、上述第二导体以及上述第三导体相互导通。
此外，“准备”除了包括购买材料、部件来自己制造以外还包括购买成品来使用等。
另外，“加压和加热”可以同时进行，也可以分开进行。
根据本发明，能够提供一种具有良好的电特性的刚挠性电路板以及用于容易地制造该刚挠性电路板的制造方法。
附图说明
图1是本发明的实施方式1所涉及的刚挠性电路板的剖视图。
图2A是表示填充叠层的第一配置的俯视图。
图2B是表示填充叠层的第二配置的俯视图。
图3是挠性电路板的剖视图。
图4是放大表示图1中的一部分区域的剖视图。
图5是用于说明填充叠层的尺寸、形状的俯视图。
图6是表示本发明的实施方式1所涉及的刚挠性电路板的制造方法的流程图。
图7A是用于说明第二基板的制造方法的第一工序的图。
图7B是用于说明图7A的工序之后的第二工序的图。
图7C是用于说明图7B的工序之后的第三工序的图。
图8是用于说明图7C的工序之后的第四工序的图。
图9A是用于说明第一基板的中间基板以及第三基板的中间基板的制造方法的第一工序的图。
图9B是用于说明图9A的工序之后的第二工序的图。
图9C是用于说明图9B的工序之后的第三工序的图。
图10A是表示第一基板的中间基板的制造方法的图。
图10B是表示第三基板的中间基板的制造方法的图。
图11A是用于说明刚挠性电路板的制造方法的第一工序的图。
图11B是用于说明图11A的工序之后的第二工序的图。
图11C是用于说明图11B的工序之后的第三工序的图。
图11D是用于说明图11C的工序之后的第四工序的图。
图11E是用于说明图11D的工序之后的第五工序的图。
图12是用于说明形成层叠体(芯部)的第一工序的图。
图13是用于说明图12的工序之后的第二工序的图。
图14是用于说明图13的工序之后的第三工序的图。
图15是用于说明图14的工序之后的第四工序的图。
图16是用于说明图15的工序之后的第五工序的图。
图17是用于说明图16的工序之后的第六工序的图。
图18是用于说明图17的工序之后的第七工序的图。
图19是用于说明形成层叠体(芯部)的积层的第一工序的 图。
图20是用于说明图19的工序之后的第二工序的图。
图21是用于说明图20的工序之后的第三工序的图。
图22是用于说明图21的工序之后的第四工序的图。
图23是用于说明图22的工序之后的第五工序的图。
图24是用于说明图23的工序之后的第六工序的图。
图25是用于说明图24的工序之后的第七工序的图。
图26是用于说明图25的工序之后的第八工序的图。
图27是用于说明形成挠性部的工序的图。
图28是本发明的实施方式2所涉及的刚挠性电路板的剖视图。
图29是表示本发明的实施方式2所涉及的刚挠性电路板的制造方法的流程图。
图30A是用于说明准备第二基板、第四基板以及第五基板的工序的图。
图30B是用于说明准备第一基板和第三基板的工序的图。
图30C是用于说明准备挠性电路板的工序的图。
图31是用于说明形成层叠体(芯部)的工序的图。
图32A是表示变更填充叠层的配置的第一其它例的图。
图32B是表示变更填充叠层的配置的第二其它例的图。
图33A是表示变更填充叠层的数量的第一其它例的图。
图33B是表示变更填充叠层的数量的第二其它例的图。
图33C是表示变更填充叠层的数量的第三其它例的图。
图34A是表示层间连接的填充导体与挠性电路板的连接导体进行电绝缘的示例的剖视图。
图34B是表示层间连接的填充导体与挠性电路板的连接导 体通过中继导体进行电连接的示例的剖视图。
图35是表示没有配置成同心圆状的全栈结构的剖视图。
图36是表示不是全栈结构的布线板的剖视图。
图37是表示变更填充叠层的尺寸的其它例的俯视图。
图38A是表示填充导体等的横截面的形状的第一其它例的图。
图38B是表示填充导体等的横截面的形状的第二其它例的图。
图38C是表示填充导体等的横截面的形状的第三其它例的图。
图39是对填充导体以及其连接盘的不相似的图形进行组合的示例的图。
图40是表示填充导体等的纵截面的形状的第一其它例的图。
图41是表示填充导体等的纵截面的形状的第二其它例的图。
图42是表示刚性部具有从与挠性部之间的交界面突出的凸部的示例的图。
图43是用于说明图42示出的凸部的效果的图。
图44是表示凸部的形态的第一其它例的图。
图45A是表示凸部的形态的第二其它例的图。
图45B是表示凸部的形态的第三其它例的图。
图46A是表示刚性部具有层数相互不同的多个区域的示例的图。
图46B是图46A的A-A剖视图。
图47A是表示刚性部具有层数相互不同的三个区域的示例 的图。
图47B是表示两个刚性部分别具有层数相互不同的多个区域的示例的图。
图48是表示内置电子零件的刚挠性电路板的一例的图。
图49是表示表面安装有电子零件的刚挠性电路板的一例的图。
图50是表示具有两组与挠性电路板相连接的芯部的刚挠性电路板的一例的图。
图51是表示具有结合的两个单面挠性电路板的刚挠性电路板的一例的图。
图52A是用于说明对两个单面挠性电路板进行结合的第一方法的第一工序的图。
图52B是用于说明图52A的工序之后的第二工序的图。
图53A是用于说明对两个单面挠性电路板进行结合的第二方法的第一工序的图。
图53B是用于说明图53A的工序之后的第二工序的图。
图54A是表示两个单面挠性电路板的结合体的一例的图。
图54B是表示设置在两个挠性电路板之间的空间填充有填充材料的示例的图。
图55是表示将两个挠性电路板中的一个挠性电路板的导体图案设为整面导体图案的示例的图。
图56A是表示设置在两个挠性电路板之间的空间的配置的一例的图。
图56B是表示对设置在两个挠性电路板之间的空间的数量进行变更的第一其它例的图。
图56C是表示对设置在两个挠性电路板之间的空间的数量 进行变更的第二其它例的图。
图57是表示悬臂结构的一例的图。
图58是表示将与挠性电路板的导体图案相连接的连接导体设为保形(conformal)导体的示例的图。
图59是表示与挠性电路板的导体图案相连接的连接导体由导电性糊剂构成的示例的图。
图60A是表示与挠性电路板的导体图案相连接的连接导体为通孔内的导体的第一例的图。
图60B是表示与挠性电路板的导体图案相连接的连接导体为通孔内的导体的第二例的图。
图61A是表示形成于挠性电路板的两面上的布线层中的仅一个布线层与刚性部的导体图案进行电连接的第一例的图。
图61B是表示形成于挠性电路板的两面上的布线层中的仅一个布线层与刚性部的导体图案进行电连接的第二例的图。
图62是表示在挠性基板上形成有通孔的挠性电路板的一例的图。
图63A是放大图62中的一部分区域的图。
图63B是表示形成于挠性基板上的通孔内的导体为保形导体的示例的图。
图63C是表示形成于挠性基板上的通孔内的导体仅由电解镀层构成的示例的图。
图64A是表示形成于挠性基板上的通孔的配置的第一例的图。
图64B是表示形成于挠性基板上的通孔的配置的第二例的图。
图65是表示形成于挠性基板上的通孔内的导体的数量为多 个的示例的图。
图66A是用于说明图62以及图63A示出的挠性电路板的制造方法的第一工序的图。
图66B是用于说明图66A的工序之后的第二工序的图。
图66C是用于说明图66B的工序之后的第三工序的图。
图67A是表示局部放大挠性电路板的宽度的第一例的图。
图67B是表示局部放大挠性电路板的宽度的第二例的图。
图67C是表示局部放大挠性电路板的宽度的第三例的图。
图68A是表示F-R连接部中的布线层的形态为直列(straight)的示例的图。
图68B是表示布线层在F-R连接部中呈扇状散开的示例的图。
图69是用于说明刚挠性电路板的制造方法的其它例的第一工序的图。
图70是用于说明图69的工序之后的第二工序的图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。此外，在图中，箭头Z1、Z2分别指相当于布线板的主面(表面和背面)的法线方向(或者芯基板的厚度方向)的布线板的层叠方向。另一方面，箭头X1、X2以及Y1、Y2分别指与层叠方向正交的方向(与布线板的主面平行的方向)。布线板的主面形成X-Y平面。另外，布线板的侧面形成X-Z平面或者Y-Z平面。
将填充导体或者其孔的与Z方向正交的截面(X-Y平面)称为横截面。另外，将与Z方向平行的截面(X-Z平面或者Y-Z平面)称为纵截面。
在本实施方式中，将朝向相反的法线方向的两个主面称为第一面(Z1侧的面)、第二面(Z2侧的面)。即，第一面的相反侧的主面为第二面，第二面的相反侧的主面为第一面。在层叠方向上将接近芯一侧称为下层(或者内层侧)，将远离芯一侧称为上层(或者外层侧)。
除了包括能够作为电路等布线(还包括接地端)而发挥功能的导体图案的层以外，也将仅由密布图案(没有空隙的图案)构成的层称为布线层。将形成于孔内的导体中的形成在孔的内表面(侧面和底面)上的导体膜称为保形导体，将填充到孔内的导体称为填充导体。在布线层中除了包括上述导体图案以外有时也包括填充导体的连接盘等。
镀层是指在金属、树脂等的表面上层状地使导体(例如金属)沉积的情况和沉积而成的导体层(例如金属层)。镀层除了包括电解镀层等湿式镀层以外还包括PVD(Physical VaporDeposition：物理气相沉积)、CVD(Chemical Vapor Deposition：化学气相沉积)等干式镀层。
孔或者柱体(突起)的“宽度”如果没有特别指定，则在圆的情况下指直径，在圆以外的情况下指 在孔或者柱体(突起)呈锥形的情况下，将对应位置的值、平均值或者最大值等进行比较，来能够判断两个以上的孔或者突起的“宽度”的一致或者不一致。关于形成于面上的线状图案，将与线正交的方向中的与形成面平行的方向的尺寸称为“宽度”，将与形成面正交的方向的尺寸称为“高度”或者“厚度”。另外，将从线的一端至另一端为止的尺寸称为“长度”。但是，在明确记载指其它尺寸的情况下，并不限于此。
(实施方式1)
本实施方式的刚挠性电路板100是挠性电路板。如图1所示，刚挠性电路板100具有刚性部110和120以及挠性电路板130。刚性部110与刚性部120通过挠性电路板130而相连接。即，刚性部110与刚性部120隔着挠性电路板130而相对。具体地说，挠性电路板130的两端部进入刚性部110和120中。并且，刚性部110和120以及挠性电路板130在该进入部分中相连接。在图中，交界面F1是相当于刚性部110与挠性部R100的交界的面，交界面F2是相当于刚性部120与挠性部R100的交界的面。另外，挠性部R100是被夹持在刚性部110与刚性部120之间的具有挠性的部分、即在交界面F1与交界面F2之间暴露的挠性电路板130的一部分。
刚性部110和120具备第一基板10、第二基板20、第三基板30、绝缘层40a、50a、60a、70a、80a、90a、布线层41、51、61、71、81、91、填充导体42、52、62、72、保形导体82、92以及阻焊层83、93。第一基板10、第二基板20以及第三基板30相当于芯部。其中，将第二基板20配置在挠性电路板130的侧方(X方向)上。在挠性电路板130与第二基板20之间可以存在间隙，也可以不存在间隙。但是，不存在间隙更容易进行定位。芯部上层的绝缘层等相当于积层部。
在刚性部110和120中，将芯部(第一基板10、第二基板20以及第三基板30)的填充导体、积层部的填充导体42、52、62、72以及保形导体82、92配置在同轴线上(轴线L1上、轴线L2上)，由此沿着Z方向延伸设置填充叠层S1、S2。填充叠层S1和S2分别对刚性部110和120的两面的导体图案、即第一面上的布线层81与第二面上的布线层91相互进行电连接。填充叠层S1和S2的配置、数量是任意的。例如图2A所示，可以在挠性电路板130 的侧方(X方向)上逐一配置填充叠层S1和S2，例如图2B所示，也可以在挠性电路板130的四个角部上逐一配置填充叠层S1和S2。填充叠层的数量也可以是一个(详细参照后述的图32A～图33C)。
第一基板10具有绝缘层10a(第二绝缘层)、布线层11、12、填充导体13(第二导体)以及填充导体14。在绝缘层10a上形成有贯穿绝缘层10a的孔13a(第二孔)。填充导体13是将镀层填充到孔13a内而构成。填充导体13的第一面侧与连接盘13b相连接，填充导体13的第二面侧与连接盘13c相连接。连接盘13b被包括在布线层11内，连接盘13c被包括在布线层12内。后述填充导体14(参照图4)。
绝缘层10a例如由环氧树脂构成。优选环氧树脂例如通过树脂浸渍处理而含加强材料，该加强材料由玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)等无机材料构成。加强材料是热膨胀率小于主材料(在本实施方式中环氧树脂)的材料。
布线层11、12例如由铜箔和铜镀层构成。另外，填充导体13例如由铜镀层构成。后述填充导体13的尺寸、形状等(参照图4)。
第三基板30具有绝缘层30a(第三绝缘层)、布线层31、32、填充导体33(第三导体)以及填充导体34。在绝缘层30a上形成有贯穿绝缘层30a的孔33a(第三孔)。填充导体33是将镀层填充到孔33a内而构成。填充导体33的第一面侧与连接盘33b相连接，填充导体33的第二面侧与连接盘33c相连接。连接盘33b被包括在布线层31内，连接盘33c被包括在布线层32内。后述填充导体34(参照图4)。
绝缘层30a例如由环氧树脂构成。优选环氧树脂例如通过树脂浸渍处理而含加强材料，该加强材料由玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)等无机材料构成。加强材料是热膨胀率小于主材料(在本实施方式中环氧树脂)的材料。
布线层31、32例如由铜箔和铜镀层构成。另外，填充导体33例如由铜镀层构成。后述填充导体33的尺寸、形状等(参照图4)。
在本实施方式中，填充导体13和33两者均由镀层构成。但是并不限于此，例如也可以是填充导体13和33中的仅一个填充导体由镀层形成。
第二基板20具有绝缘层20a(第一绝缘层)以及填充导体21(第一导体)。在绝缘层20a上形成有贯穿绝缘层20a的孔21a(第一孔)。填充导体21的第一面侧与连接盘13c相连接，填充导体21的第二面侧与连接盘33b相连接。
填充导体21是将导电性糊剂填充到孔21a内而构成。导电性糊剂是指将具有导电性的微粒子以规定浓度混合到具有粘性的粘合剂中而得到的糊剂。粘合剂是指连接粒子之间的树脂等。导电性糊剂与镀层不同。
绝缘层20a例如由环氧树脂构成。优选环氧树脂例如通过树脂浸渍处理而含加强材料，该加强材料由玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)等无机材料构成。加强材料是热膨胀率小于主材料(在本实施方式中环氧树脂)的材料。
填充导体21的导电性糊剂例如为铜糊剂。后述填充导体21的尺寸、形状等(参照图4)。
例如图3所示，挠性电路板130具有挠性基板131(芯基板)、布线层132和133、内侧覆盖层134和135、屏蔽层136和137以及外侧覆盖层138和139。挠性电路板130的端部的厚度T31例如为100μm。挠性电路板130的中央部的厚度T32例如为150μm左右。
挠性基板131例如由绝缘性的聚酰亚胺或者液晶聚合物构成。挠性基板131的厚度例如为20～50μm，优选25μm左右。
布线层132形成于挠性基板131的第一面上，布线层133形成于挠性基板131的第二面上。布线层132和133例如包括条状的布线，该条状的布线将刚性部110的布线与刚性部120的布线相连接。布线层132和布线层133例如由铜构成。
内侧覆盖层134和135形成于挠性基板131上。内侧覆盖层134、135分别覆盖布线层132、133，使这些布线层132、133与外部绝缘。内侧覆盖层134和135例如由聚酰亚胺构成。内侧覆盖层134、135的厚度例如为5～30μm左右。
屏蔽层136形成于内侧覆盖层134上，屏蔽层137形成于内侧覆盖层135上。屏蔽层136和137屏蔽从外部向布线层132和133的电磁噪声(noise)以及从布线层132、133向外部的电磁噪声。屏蔽层136和137例如由导电性糊剂构成。屏蔽层136和137的厚度例如为10～30μm左右。另外，也可以仅在一面上设置屏蔽层136或者137。
屏蔽层136和137的导电性糊剂例如含有银的微粒子。导电性糊剂优选含有银、金、铜、碳中的至少一种。特别是，银的导电率较高，因此有效降低噪声。但是，并不限于此，屏蔽层136和137的材料是任意的。
挠性基板131具有填充导体131b。详细地说，在挠性基板131上形成孔131a。填充导体131b是将镀层填充到孔131a内而构 成。布线层132与布线层133通过填充导体131b进行电连接。
另外，内侧覆盖层135具有填充导体135b。详细地说，在内侧覆盖层135上形成孔135a。填充导体131b是将导电性糊剂填充到孔135a内而构成。屏蔽层137与布线层133通过填充导体135b进行电连接。
外侧覆盖层138形成于内侧覆盖层134上，外侧覆盖层139形成于内侧覆盖层135上。外侧覆盖层138覆盖屏蔽层136，外侧覆盖层139覆盖屏蔽层137。外侧覆盖层138和139使挠性电路板130整体与外部绝缘并且进行保护。外侧覆盖层138和139例如由聚酰亚胺构成。外侧覆盖层138和139的厚度例如为5～30μm左右。
绝缘层10a层叠在挠性电路板130的端部以及绝缘层20a的、第一面侧上。详细地说，在挠性电路板130的X1侧端部的第一面侧上层叠刚性部110的绝缘层10a，在挠性电路板130的X2侧端部的第一面侧上层叠刚性部120的绝缘层10a。另外，绝缘层30a层叠在挠性电路板130的端部以及绝缘层20a的、第二面侧上。详细地说，在挠性电路板130的X1侧端部的第二面侧上层叠刚性部110的绝缘层30a，在挠性电路板130的X2侧端部的第二面侧上层叠刚性部120的绝缘层30a。将挠性电路板130配置在绝缘层20a的侧方(X方向)上。详细地说，将挠性电路板130配置在刚性部110的绝缘层20a与刚性部120的绝缘层20a之间。
在图4中放大示出图1中的区域R(刚性部110与挠性电路板130的连接部)。此外，刚性部120与挠性电路板130的连接部的结构与刚性部110与挠性电路板130的连接部的结构相同。下面，将挠性电路板130与刚性部110、120的连接部称为F-R连接部。
如图4所示，绝缘层20a的厚度与挠性电路板130的厚度大致 相同。在由挠性电路板130和绝缘层10a、20a、30a分割的空间(这些部件之间的空隙)中填充树脂20b。树脂20b例如通过加压而从周围的绝缘层(绝缘层20a等)流出，与周围的绝缘层一体地固化。绝缘层10a与绝缘层30a隔着挠性电路板130的端部，在区域R10内与外侧覆盖层138和139重叠而进行结合。
如上所述，在绝缘层10a中形成填充导体14(第一连接导体)，在绝缘层30a中形成填充导体34(第二连接导体)。填充导体14、34是将镀层分别填充到孔14a、34a内而构成。填充导体14与布线层132(第一导体图案)和布线层11两者相连接，填充导体34与布线层133(第二导体图案)和布线层32两者相连接。填充导体14通过布线层11所包含的导体图案而与填充导体13的连接盘13b进行电连接。另外，填充导体34通过布线层32所包含的导体图案而与填充导体33的连接盘33c进行电连接。
在本实施方式的刚挠性电路板100中，刚性部110和120与挠性电路板130不通过连接器而进行电连接。因此认为即使由于落下等而受到冲击的情况下也不会连接器脱落而产生接触不良。
挠性电路板130的端部分别进入到(被埋入到)刚性部110、120，由此刚性部110与刚性部120在该进入部分(被埋入部分)上相互进行电连接。由此，认为两者的连接变得牢固。
如图1所示，在绝缘层10a的第一面侧上层叠绝缘层40a，在绝缘层30a的第二面侧上层叠绝缘层50a。在绝缘层40a的第一面上形成布线层41，在绝缘层50a的第二面上形成布线层51。在绝缘层40a的第一面侧上层叠绝缘层60a，在绝缘层50a的第二面侧上层叠绝缘层70a。在绝缘层60a的第一面上形成布线层61，在绝缘层70a的第二面上形成布线层71。在绝缘层60a的第一面侧 上层叠绝缘层80a，在绝缘层70a的第二面侧上层叠绝缘层90a。在绝缘层80a的第一面上形成布线层81，在绝缘层90a的第二面上形成布线层91。
绝缘层40a、50a、60a、70a、80a、90a相当于层间绝缘层。在这些绝缘层40a～90a上形成有分别贯穿绝缘层的孔42a、52a、62a、72a、82a、92a。绝缘层40a～90a分别具有填充导体42、52、62、72以及保形导体82、92。填充导体42～72是将镀层分别填充到孔内而构成。保形导体82、92是将镀层分别填充到孔的内表面而构成。
布线层41～91例如由铜箔和铜镀层构成。另外，绝缘层40a～90a的材料例如能够使用将环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等树脂浸渍到玻璃纤维或者芳族聚酰胺纤维等基材中而得到的材料。
填充导体42～72以及保形导体82、92例如由铜镀层构成。填充导体42～47(以及孔42a～72a)的形状以及形成保形导体82、92的孔82a、92a的形状例如分别为锥圆柱(圆台)形状。
保形导体82、填充导体62、42、填充导体13、填充导体21、填充导体33、填充导体52、72以及保形导体92在轴线L1上以及轴线L2上从第一面侧向第二面侧依次进行层叠。相邻的填充导体之间进行密合(接触)，相互导通。在轴线L1上形成填充叠层S1，在轴线L2上形成填充叠层S2。填充叠层S1和S2分别具有整层的填充导体或者保形导体被配置在同轴线上的结构、所谓全栈结构。因此，容易确保布线空间，布线图案的设计自由度提高。另外，能够省略X方向或者Y方向的布线，因此能够实现缩短层间连接的布线长度。此外，全栈结构不是必须的结构(参 照后述的图36)。
本实施方式的刚挠性电路板100具有作为芯部的中间层的第二基板20。并且，第二基板20的填充导体21由导电性糊剂构成。因此，认为挠性电路板130的弯曲性提高。另外，认为能够缓和弯曲时相对于F-R连接部的应力的集中。
并且，填充到填充导体21的材料不仅是金属，因此认为刚挠性电路板100耐落下冲击、耐热冲击性强。
另一方面，配置于第二基板20的两侧(第一面侧、第二面侧)的第一基板10、第三基板30分别具有由镀层构成的填充导体13、33。一般镀层的电阻低于导电性糊剂的电阻。因此，认为与整层具有导电性糊剂的布线板相比，本实施方式的刚挠性电路板100的电阻较小。因而，能够期望提高能量效率等。
下面，参照图4(剖视图)以及图5(图4的俯视图)，说明填充导体13、21、33的尺寸、形状。
在图4中，绝缘层10a的厚度T11例如为100～200μm，绝缘层20a的厚度T12例如为100～200μm，绝缘层30a的厚度T13例如为100～200μm。另外，绝缘层40a的厚度T21例如为60μm，绝缘层50a的厚度T22例如为60μm。在本实施方式中，绝缘层60a、80a(图1)的厚度与绝缘层40a同样地为T21，绝缘层70a、90a(图1)的厚度与绝缘层50a同样地为T22。
在本实施方式的刚挠性电路板100中，绝缘层10a的厚度T11、绝缘层20a的厚度T12以及绝缘层30a的厚度T13中的任一个都大于绝缘层40a的厚度T21以及绝缘层50a的厚度T22。另外，布线层11的厚度T2、布线层12的厚度T3、布线层31的厚度T4以及布线层32的厚度T5中的任一个都大于布线层41的厚度T1以及布线层51的厚度T6。此外，在本实施方式中，布线层61、 81(图1)的厚度与布线层41同样地为T1，布线层71、91(图1)的厚度与布线层51同样地为T6。当设为这种尺寸时，有利于阻抗控制。下面，说明这种情况。
在印刷电路板中，要求与固定的阻抗值匹配，需要对其进行测量和管理。在测量实际的阻抗值时，在内层形成带状线(stripline)、微带线(microstrip)来进行。在带状线、微带线中，绝缘体(绝缘层)的厚度越大阻抗越大，传输线路(布线层)的宽度、厚度越大阻抗越小，因此当使用较薄绝缘层来进行阻抗控制时，与此相应地要求以细线形成成为测量对象的传输线路。当传输线路成为细线时，其形成变的较难，因此阻抗在允许范围外的风险增加，由此担心成品率降低。为了避免这些，还可以考虑将没有布线层的空白区域设置在正上方的绝缘层上，使用两层绝缘层来模拟进行阻抗控制。但是，在这种方法中，包括空白区域在内阻抗控制所占有的布线板上的空间增加，因此有可能明显阻碍高密度布线设计。这一点，在本实施方式的刚挠性电路板100中，绝缘层10a、20a、30a的厚度T11～T13较大。如果厚度T11～T13较大，则与此相应地能够扩大成为测量对象的传输线路的宽度、厚度。其结果，容易地进行阻抗控制。并且，形成于这些绝缘层上的布线层的厚度、即厚度T2～T5较大，因此芯部的布线层变得容易形成。
此外，如果绝缘层10a的厚度T11、绝缘层20a的厚度T12以及绝缘层30a的厚度T13中的至少一个大于绝缘层40a的厚度T21以及绝缘层50a的厚度T22，则认为能够得到与上述效果相同的效果。但是，在这种情况下，认为效果不明显。另外，如果布线层11的厚度T2、布线层12的厚度T3、布线层31的厚度T4以及布线层32的厚度T5中的至少一个大于布线层41的厚度T1 以及布线层51的厚度T6，则认为能够得到与上述效果相同的效果。但是，在这种情况下，认为效果不明显。
如图4以及图5所示，填充导体13(或者孔13a)以及填充导体33(或者孔33a)的形状呈圆柱形状。因此，填充导体13、填充导体33的宽度分别成为均匀的宽度D2、D7。因而，孔13a的第二面侧的开口13d的宽度也成为D2，孔33a的第一面侧的开口33d的宽度也成为D7。另一方面，填充导体21(或者孔21a)的形状呈以从第一面侧向第二面侧去而扩大的方式形成锥形的锥形圆柱(圆台)形状。因而，孔21a的第二面侧的开口212的宽度D5大于孔21a的第一面侧的开口211的宽度D4。此外，并不限于此，填充导体13等的形状是任意的(参照后述的图38A～图41)。
示出宽度D1～D8的一例。连接盘13b的宽度D1例如为250μm，填充导体13的宽度D2例如为75μm，连接盘13c的宽度D3例如为350μm，孔21a的第一面侧的开口211的宽度D4例如为130μm，孔21a的第二面侧的开口212的宽度D5例如为200μm，连接盘33b的宽度D6例如为350μm，填充导体33的宽度D7例如为75μm，连接盘33c的宽度D8例如为250μm。
孔21a的第一面侧的开口211的宽度D4大于孔13a的第二面侧的开口13d的宽度D2(D4＞D2)，并且孔21a的第二面侧的开口212的宽度D5大于孔33a的第一面侧的开口33d的宽度D7(D5＞D7)。这样，通过扩大需要两面对准的填充导体21的宽度，容易地对填充导体13、填充导体21以及填充导体33进行定位。此外，这些关系(D4＞D2)以及(D5＞D7)不是必须成立的。例如即使仅成立其中的一个的情况下，也能够得到与上述效果相同的效果。但是，当两者都成立时，效果成倍地增加。
连接盘13c的宽度D3大于连接盘13b的宽度D1(D3＞D1)，连接盘33b的宽度D6大于连接盘33c的宽度D8(D6＞D8)。填充导体21侧的连接盘的宽度、即连接盘13c的宽度D3以及连接盘33b的宽度D6较大，因此认为在后述的加压工序(图14)中容易地确保与填充导体21之间的连接面积。认为也容易地对填充导体13、填充导体21以及填充导体33进行定位。另外，连接盘13b的宽度D1以及连接盘33c的宽度D8较小，因此认为容易地确保布线空间，布线图案的设计自由度提高。此外，这些关系(D3＞D1)以及(D6＞D8)不是必须成立的。例如即使仅成立其中的一个的情况下，也能够得到与上述效果相同的效果。但是，当两者都成立时，认为效果成倍地增加。
在利用镀层来形成填充导体的情况下，在填充导体的表面上容易产生凹处。因此，在本实施方式中，说明形成这种凹处的情况。即，如图4所示，在填充导体13的第一面侧端面(连接盘13b的表面)的中央部形成凹处13e，在填充导体13的第二面侧端面(连接盘13c的表面)的中央部形成凹处13f。在填充导体33的第一面侧端面(连接盘33b的表面)的中央部形成凹处33e，在填充导体33的第二面侧端面(连接盘33c的表面)的中央部形成凹处33f。这种凹处13e等被认为是容易引起产生空隙的原因。然而，刚挠性电路板100的芯部的填充导体21由流动性较高的导电性糊剂构成。并且，填充导体21的导电性糊剂进入到凹处13f和33e。由此，填充导体21与填充导体13、33的间隙(特别是凹处13f和33e)被导电性材料(导电性糊剂)填充。其结果，认为连接可靠性提高。
如图5所示，在本实施方式中，连接盘13b、填充导体13、连接盘13c、填充导体21(开口211、开口212)、连接盘33b、填 充导体33以及连接盘33c被配置成同心圆状。由此，实现接触面积增加、布线长度缩短。其结果，得到良好的电特性。但是，它们的中心不一定对齐(参照后述的图35、图36)。
例如以图6所示那样的过程来制造上述刚挠性电路板100。
在步骤S11中，准备第二基板20、第一基板10的中间基板101(图10A)、第三基板30的中间基板102(图10B)以及挠性电路板130。
在图7A～图8中示出第二基板20的制造方法。
如图7A所示，首先准备绝缘层20a(初始材料)。在该阶段中绝缘层20a为预浸料(半固化状态的粘接片)。如上所述，绝缘层20a的材料例如为带加强材料的环氧树脂。
如图7B所示，接着利用激光在绝缘层20a上形成孔21a。孔21a贯穿绝缘层20a。之后，根据需要进行去沾污处理、软蚀刻处理。
如图7C所示，接着使用刮板2001在绝缘层20a上印刷导电性糊剂。由此，将导电性糊剂填充到孔21a中而形成填充导体21。其结果，如图8所示，完成第二基板20。此外，也可以在绝缘层20a的两面(第一面和第二面)上粘贴离型膜或者在两面形成粘接剂层或者利用低粘度的导电性糊剂来填充孔21a，从其上方追加高粘度的导电性糊剂等，导电性糊剂从绝缘层20a的两面突出。
在图9A～图10B中示出第一基板10的中间基板101(图10A)以及第三基板30的中间基板102(图10B)的制造方法。
如图9A所示，首先准备双面覆铜层叠板1000(初始材料)。双面覆铜层叠板1000具有绝缘层1000a以及铜箔1001和1002。在绝缘层1000a的第一面上形成铜箔1001，在绝缘层1000a的第二 面上形成铜箔1002。绝缘层1000a的材料例如为带加强材料的环氧树脂。
如图9B所示，接着利用激光在双面覆铜层叠板1000上形成孔1003。孔1003贯穿双面覆铜层叠板1000。之后，根据需要进行去沾污处理、软蚀刻处理。
如图9C所示，接着通过铜板面镀处理(通孔镀处理和整体表面镀处理)将镀层1004填充到孔1003中。镀层1004例如由无电解镀层和电解镀层构成。但是，不一定为双层结构。例如如果得到与绝缘层1000a之间的密合性，则也可以省略无电解镀层。另外，未图示，但是在形成上述凹处13e、13f、33e、33f的情况下，此时形成于镀层1004的表面(特别是孔1003的中央部)。
在制造第一基板10以及第三基板30中的任一个的中间基板的情况下，到目前为止的制造工序也是相同的。在此，绝缘层1000a相当于绝缘层10a和30a。填充到孔1003中的镀层1004相当于填充导体13或者33。
如图10A或者图10B所示，接着，例如通过光刻技术，对于各个第一基板10的中间基板101以及第三基板30的中间基板102，对绝缘层1000a(绝缘层10a或者30a)的两面的导体层进行图案形成。各图案形成为满足上述尺寸等(参照图4以及图5)。由此，在绝缘层10a的第一面、第二面上形成布线层11、12，在绝缘层30a的第一面、第二面上形成布线层31、32。其结果，完成第一基板10的中间基板101以及第三基板30的中间基板102。
在图11A～图11E中示出挠性电路板130的制造方法。此外，在本实施方式中，在一个制造面板上同时制造多个挠性电路板130，在图11E的工序中分离其一个。但是，并不限于此，也可 以在一个制造面板上形成一个挠性电路板130。
如图11A所示，首先准备双面覆铜层叠板(初始材料)。该双面覆铜层叠板具有挠性基板131以及铜箔3001和3002。在挠性基板131的第一面上形成铜箔3001，在挠性基板131的第二面上形成铜箔3002。挠性基板131的材料例如为绝缘性的聚酰亚胺或者液晶聚合物。铜箔3001和3002的厚度例如为18μm。
如图11B所示，接着形成布线层132、133以及填充导体131b。
具体地说，首先例如利用激光在挠性基板131上形成孔131a。孔131a贯穿挠性基板131而到达铜箔3001。之后，根据需要进行去沾污处理、软蚀刻处理。
接着，通过铜板面镀处理(孔131a的镀处理和整体表面镀处理)将镀层(例如无电解镀层和电解镀层)填充到孔131a中。由此，形成填充导体131b。
接着，通过光刻技术对挠性基板131的两面的导体层进行图案形成。由此，在挠性基板131的第一面形成布线层132，在挠性基板131的第二面形成布线层133。并且，之后，根据需要进行水平粗糙化处理。
如图11C所示，接着，例如通过加压，在挠性基板131的第一面侧安装内侧覆盖层134，在挠性基板131的第二面侧安装内侧覆盖层135。由此，布线层132、133分别被内侧覆盖层134、135覆盖。
如图11D所示，接着形成屏蔽层136、137。具体地说，例如利用激光在内侧覆盖层135上形成孔135a。接着，在内侧覆盖层134、135的表面印刷导电性糊剂(例如银糊剂)。由此，在内侧覆盖层134上形成屏蔽层136，在内侧覆盖层135上形成屏蔽层 137。另外，在内侧覆盖层135上形成填充导体135b。
如图11E所示，接着，例如通过加压，在内侧覆盖层134的第一面侧安装外侧覆盖层138，在内侧覆盖层135的第二面侧安装外侧覆盖层139。由此，屏蔽层136、137分别被外侧覆盖层138和139覆盖。其结果，制造出多个挠性电路板130。之后，根据需要，形成夹具孔，形成电解镀金，形成撕膜片(strip mask)等，例如利用模具，取出一个挠性电路板130。这样，得到上述图3示出的挠性电路板130。此外，分离挠性电路板130的方法并不限于模具，而是任意的。例如也可以利用激光、钻头等来分离挠性电路板130。
接着，在图6的步骤S12中形成第一基板10、第二基板20以及第三基板30的层叠体100a(参照后述的图18)。
具体地说，首先对第二基板20(图8)、挠性电路板130(图3)、第一基板10的中间基板101(图10A)以及第三基板30的中间基板102(图10B)进行定位，例如图12所示那样进行配置。由此，将填充导体13、21、33配置在同轴线(轴线L1以及轴线L2)上(参照图1)。将第二基板20配置在挠性电路板130的侧方(X方向)。挠性电路板130的两端部分别被中间基板101、102夹持。挠性电路板130的端部的厚度T31(图3)比绝缘层20a的厚度(加压之前)薄。
如图13所示，接着在挠性电路板130的第一面侧上配置第一隔板4001，在挠性电路板130的第二面侧上配置第一隔板4002。并且，在第一隔板4001的第一面侧上配置第二隔板4003，在第一隔板4002的第二面侧上配置第二隔板4004。
示出该阶段中的各结构部件的热膨胀率的一例。填充导体13的热膨胀率例如为17ppm/℃，填充导体21的热膨胀率例如为 30～40ppm/℃，填充导体33的热膨胀率例如为17ppm/℃。绝缘层10a和绝缘层30a的热膨胀率例如为12～14ppm/℃，绝缘层20a的热膨胀率例如为11～13ppm/℃。
例如图14所示，接着利用加压用的夹具4005a和4005b来夹持所定位的上述部件，集中进行加热加压。即，同时进行加压和加热处理。此时，利用销4006对夹具4005a和4005b进行定位。由此，相对于主面大致垂直地进行加压。此外，为了防止夹具4005a和4005b与部件由于加压而粘接而两者无法分离，优选在加压之前在夹具4005a和4005b与部件之间夹持薄膜4007a和4007b。薄膜4007a和4007b例如由PET(PolyEthyleneTerephthalate：聚对苯二甲酸乙二醇酯)构成。
如图15所示，通过上述加压，从周围的绝缘层(绝缘层10a、绝缘层20a或者绝缘层30a)挤出树脂20b，树脂20b被填充到绝缘层20a与挠性电路板130之间的空隙内。另外，通过上述加热，使预浸料(绝缘层20a)固化，附着到相邻的部件上。相邻的填充导体之间密合(接触)，填充导体13、21、33相互导通。填充导体21的导电性糊剂进入到凹处13f和33e中。另外，利用刚性较高的连接盘33b和连接盘13c，填充导体21从两侧(Z1侧以及Z2侧)被压缩。由此，对绝缘层10a和30a与挠性电路板130进行接合。此外，也可以分多次来进行上述加压和加热处理。另外，可以分开进行加热处理和加压，但是同时进行效率更好。在进行加热加压之后，也可以另外进行用于一体化的加热处理。
如图16所示，接着，例如利用激光，在绝缘层10a上形成孔14a，在绝缘层30a上形成孔34a。孔14a到达布线层132，孔34a到达布线层133。之后，根据需要，进行去沾污处理、软蚀刻处理。
如图17所示，接着，形成干膜并对该干膜进行图案形成，由此在第一面、第二面上分别形成抗镀层4008a、4008b。抗镀层4008a、4008b分别具有与布线层11、32的导体图案相应的开口部4008c、4008d。
如图18所示，接着，例如进行铜镀处理(电解镀处理或者无电解镀处理或者其两者)，在抗镀层4008a、4008b的开口部4008c、4008d内形成镀层。由此，布线层11、32变厚。另外，在孔14a和34a内填充镀层。其结果，形成填充导体14和34。填充导体14与布线层132相接合，填充导体34与布线层133相接合。之后，利用抗蚀剂剥离液来去除抗镀层4008a和4008b。
由此，形成第一基板10、第二基板20以及第三基板30的层叠体100a。绝缘层20a被夹持在绝缘层10a与绝缘层30a之间。
接着，在图6的步骤S13中，对层叠体100a进行积层。
如图19所示，具体地说，首先将铜箔4011、绝缘层40a、层叠体100a、绝缘层50a以及铜箔4012以该顺序进行层叠的方式对它们进行配置。由此，层叠体100a被绝缘层40a与绝缘层50a夹持。在该阶段中，绝缘层40a和50a为预浸料(半固化状态的粘接片)。但是，代替预浸料还能够使用RCF(Resin Coated copperFoil：涂树脂铜箔)等。
示出该阶段中的各结构部件的热膨胀率的一例。绝缘层40a和50a的热膨胀率例如为12～14ppm/℃。此外，在使用RCF的情况下，绝缘层40a和50a的热膨胀率例如为60～80ppm/℃。
接着，进行加热加压。由此，使预浸料(绝缘层40a和50a)固化，铜箔4011、绝缘层40a、层叠体100a、绝缘层50a以及铜箔4012被一体化。
如图20所示，接着，例如利用激光，在绝缘层40a上形成孔 42a，在绝缘层50a上形成孔52a。之后，根据需要，进行去沾污处理、软蚀刻处理。
如图21所示，接着例如通过铜板面镀处理(例如无电解镀处理或者电解镀处理或者其两者)将镀层4013填充到孔42a，将镀层4014填充到孔52a。由此，形成填充导体42和52。将填充导体42和52配置在与填充导体13、21、33相同轴线(轴线L1和轴线L2)上(参照图1)。
并且，接着，例如通过光刻技术，对两面的导体层进行图案形成。由此，如图22所示，在绝缘层40a上形成布线层41，在绝缘层50a上形成布线层51。
之后，与上述图19～图22的工序同样地形成绝缘层60a、70a、布线层61、71以及填充导体62、72。接着，如图23所示，在绝缘层60a的第一面侧配置绝缘层80a和铜箔4021，在绝缘层70a的第二面侧配置绝缘层90a和铜箔4022。然后，进行加热加压。由此，使预浸料(绝缘层80a和90a)固化，从而上述部件被一体化。
如图24所示，接着，例如利用激光来形成孔82a、92a以及切割线4031～4034。孔82a形成于绝缘层80a上，孔92a形成于绝缘层90a上。切割线4031和4032形成于绝缘层40a、60a、80a上，切割线4033和4034形成于绝缘层50a、70a、90a上。之后，根据需要，进行去沾污处理、软蚀刻处理。
如图25所示，接着，例如通过铜板面镀处理(例如无电解镀处理或者电解镀处理或者其两者)在孔82a的内表面形成镀层，在孔92a的内表面形成镀层。由此，形成保形导体82和92。接着，例如通过光刻技术，对两面的导体层进行图案形成。由此，在绝缘层80a上形成布线层81，在绝缘层90a上形成布线层 91。
如图26所示，接着，例如通过丝网印刷或者层压等，在两面形成阻焊层83和93。之后，例如通过加热使阻焊层83和93固化。另外，根据需要，进行图案形成、打孔以及外形加工。
接着，在图6的步骤S14中，在挠性电路板130的中央部两侧(第一面侧和第二面侧)形成空间。由此，形成挠性部R100(图1)。
如图27所示，具体地说，以从挠性电路板130的两面剥下的方式去除被切割线4031～4034分割的区域R1和R2的部分。此时，由于配置有第一隔板4001和4002，因此容易地进行分离。去除区域R1和R2的部分，由此挠性电路板130的中央部暴露，在挠性电路板130的表面和背面(绝缘层的长度方向)上形成挠性电路板130所翘曲(弯曲)的空间。其结果，完成刚挠性电路板100(图1)。
之后，根据需要，例如利用抗蚀剂掩模来去除残留的导体。另外，通过焊锡膏的印刷、回流焊等，在阻焊层83和93的开口部形成外部连接端子(焊锡凸块)。由此，通过其外部连接端子，能够将刚挠性电路板100与其它布线板进行连接或者在刚挠性电路板100上安装电子零件。另外，根据需要，进行外形加工、翘曲矫正、通电检查、外观检查以及最终检查等。
此外，各种导体图案的形成方法是任意的。例如也可以通过板面镀处理法、图形电镀(pattern plating)法、全添加法、半添加(SAP)法、减去法以及压凹法中的任一个或者任意组合它们中的两个以上的方法来形成导体图案。
在本实施方式的刚挠性电路板100的制造方法中，通过加压来形成多层芯部(第一基板10、第二基板20、第三基板30) (参照图14)。因此，能够容易地制造多层芯部。
另外，加热加压之前的绝缘层20a由预浸料构成，因此与绝缘层10a、绝缘层30a之间的连接性较高。
(实施方式2)
以与上述实施方式1的不同点为中心来说明本发明的实施方式2。此外，在此，对与上述图1等示出的要素相同的要素分别附加相同附图标记，方便起见，省略已经说明的相同部分、即重复说明的部分的说明。
如图28所示，本实施方式的刚挠性电路板100在第二基板20的第一面侧具有第四基板22，在第二基板20的第二面侧具有第五基板23。第一基板10、第二基板20、第三基板30、第四基板22以及第五基板23相当于芯部。
第四基板22具有绝缘层22a(第二绝缘层)、填充导体22b(第二导体)以及填充导体22d(连接导体)。在绝缘层22a上形成孔22c(第二孔)以及孔22e。填充导体22b是将导电性糊剂填充到孔22c内而构成，填充导体22d是将导电性糊剂填充到孔22e内而构成。
第五基板23具有绝缘层23a(第三绝缘层)、填充导体23b(第三导体)以及填充导体23d(连接导体)。在绝缘层23a上形成孔23c(第三孔)以及孔23e。填充导体23b是将导电性糊剂填充到孔23c内而构成，填充导体23d是将导电性糊剂填充到孔23e内而构成。
第一基板10、第四基板22、第二基板20、第五基板23以及第三基板30从第一面侧向第二面侧层叠，由此在绝缘层22a的第一面侧层叠绝缘层10a(第四绝缘层)，在绝缘层23a的第二面侧层叠绝缘层30a(第五绝缘层)。并且，将孔13a(第四孔)内的 填充导体13(第四导体)、孔22c(第二孔)内的填充导体22b(第二导体)、孔21a(第一孔)内的填充导体21(第一导体)、孔23c(第三孔)内的填充导体23b(第三导体)以及孔33a(第五孔)内的填充导体33(第五导体)配置在同轴线上(轴线L1、L2)上，相互导通。
此外，在本实施方式中，填充导体22b和23b两者由导电性糊剂构成。但是，并不限于此，例如也可以是填充导体22b、23b中的仅一个由导电性糊剂形成。另外，在本实施方式中，填充导体13和33两者由镀层构成。但是，并不限于此，例如也可以是填充导体13、33中的仅一个由镀层构成。
在将刚挠性电路板100设为单面布线板的情况下等，也可以仅在绝缘层22a的第一面侧或者仅在绝缘层23a的第二面侧上层叠绝缘层10a或者30a。但是，在填充导体22b由导电性糊剂构成的情况下，优选在绝缘层22a的第一面侧设置绝缘层10a，将至少相互导通的填充导体23b、21、22b、13配置在同轴线上。另外，在填充导体23b由导电性糊剂构成的情况下，优选在绝缘层23a的第二面侧设置绝缘层30a，将至少相互导通的填充导体22b、21、23b、33配置在同轴线上。通过这些结构，容易地使刚挠性电路板100多层化。
将绝缘层20a(第一绝缘层)配置在挠性电路板130的侧方(X方向)上。将挠性电路板130配置在刚性部110的绝缘层20a与刚性部120的绝缘层20a之间。将绝缘层22a层叠在挠性电路板130的两端部以及绝缘层20a的、第一面侧上。将绝缘层23a层叠在挠性电路板130的两端部以及绝缘层20a的、第二面侧上。
挠性电路板130的导体图案(布线层132、133)在挠性电路板130的端部上暴露。并且，布线层132与刚性部110、120的 导体图案(布线层12)通过填充导体22d进行电连接。布线层133与刚性部110、120的导体图案(布线层31)通过填充导体23d进行电连接。
相当于绝缘层22a的厚度、绝缘层20a的厚度、绝缘层23a的厚度合计的厚度T42例如为100μm。另外，绝缘层10a的厚度T41以及绝缘层30a的厚度T43分别例如为100μm。在本实施方式中，厚度T42、厚度T41、厚度T43大致相等。绝缘层20a的第一面侧与第二面侧对称、即绝缘层20a的两侧的绝缘层的厚度相等。因此，认为能够抵消应力。其结果，认为抑制刚挠性电路板100的翘曲。
例如通过图29示出的过程来制造本实施方式的刚挠性电路板100。
在步骤S21中，准备第一基板10、第二基板20、第三基板30、挠性电路板130以及积层层(积层部的最下层的绝缘层40a、50a)。
如图30A所示，首先例如通过与图7A～图8的工序相同的工序来制造第二基板20、第四基板22以及第五基板23。在该阶段中，绝缘层23a、20a、22a为预浸料(半固化状态的粘接片)。另外，如图30B所示，例如通过与图9A～图9C的工序相同的工序来制造第二基板10以及第五基板30。另外，如图30C所示，例如通过与图11A～图11E的工序相同的工序来制造挠性电路板130。如上所述，在本实施方式的挠性电路板130中，内侧覆盖层134和135、屏蔽层136和137以及外侧覆盖层138和139没有形成到端部，布线层132、133在端部上暴露。并且，如图31所示，准备铜箔4011、绝缘层40a、绝缘层50a以及铜箔4012。在该阶段中，绝缘层40a和50a为预浸料(半固化状态的粘接片)。但是， 代替预浸料还能够使用RCF(Resin Coated copper Foil：涂树脂铜箔)等。
接着，在图29的步骤S22中，形成铜箔4011、绝缘层40a、第一基板10、第四基板22、第二基板20、第五基板23、第三基板30、绝缘层50a以及铜箔4012的层叠体101a。
如图31所示，具体地说，层叠铜箔4011、绝缘层40a、绝缘层10a、绝缘层22a、第二基板20、挠性电路板130、绝缘层23a、绝缘层30a、绝缘层50a以及铜箔4012。在挠性电路板130的第一面侧配置第一隔板4001，在挠性电路板130的第二面侧配置第一隔板4002。与实施方式1同样地，还可以配置第二隔板4003、4004，但是在本实施方式中，省略第二隔板4003、4004。由此，绝缘层20a被绝缘层22a与绝缘层23a夹持。另外，这些绝缘层22a、20a、23a被绝缘层10a与绝缘层30a夹持，并且，这些绝缘层22a、20a、23a被绝缘层40a与50a夹持。将填充导体13、22b、21、23b、33配置在同轴线(轴线L1、L2)上。其结果，形成层叠体101a。该阶段(加压之前)中的各结构部件的材料、固化状态、热膨胀率等例如与实施方式1相同。填充导体22b、22d、23b、23d的形状例如为以越接近芯(第二基板20)越窄的方式形成锥形的锥圆柱(圆台)形状。但是，并不限于该形状。
接着，对上述层叠体101a集中进行加热加压。即，同时进行加压和加热处理。通过加压和加热，来使预浸料(绝缘层40a、22a、20a、23a、50a)固化，附着到相邻的部件。其结果，层叠体101a被一体化。相邻的填充导体之间密合(接触)，填充导体13、22b、21、23b、33相互导通。并且，布线层132与填充导体22d相互导通，布线层133与填充导体23d相互导通。通过加压，导电性糊剂(填充导体22d、22b、21、23b、23d)内的导电性 物质被致密化而低电阻化。另外，在这种情况下，从周围的绝缘层(绝缘层22a、绝缘层20a或者绝缘层23a)挤出树脂，在绝缘层20a与挠性电路板130之间的空隙内填充树脂。此外，也可以分多次来进行上述加压和加热处理。另外，可以分开进行加热处理和加压，但是同时进行效率更好。
接着，在图29的步骤S23中，例如通过与图20～图22的工序相同的工序，对于积层层(绝缘层40a、50a)，形成导体图案(布线层41、51)以及层间连接的填充导体(填充导体42、52)。
接着，在图29的步骤S24中，例如通过与图23～图26的工序相同的工序，进一步积层、形成切割线。
接着，在图29的步骤S25中，例如通过与图27的工序相同的工序，在挠性电路板130的中央部的两侧(第一面侧和第二面侧)形成空间。由此，形成挠性部R100(图28)。其结果，完成本实施方式的刚挠性电路板100(图28)。
在该制造方法中，对芯部(第一基板10、第二基板20、第三基板30、第四基板22以及第五基板23)与积层部的最下层的绝缘层(绝缘层40a、50a)一起进行加压，因此能够以较少加压次数制造刚挠性电路板100。
以上，说明了本发明的实施方式所涉及的刚挠性电路板以及其制造方法，但是本发明并不限于上述实施方式。
填充叠层的配置是任意的。例如图32A所示，也可以隔着挠性电路板130而在对角配置填充叠层S。另外，如图32B所示，也可以将填充叠层S配置在挠性电路板130附近(Y方向)。
例如图33A～图33C所示，填充叠层S的数量可以是一个。例如能够保留图2A、图32A、图32B示出的多个填充叠层中的一个而省略其它填充叠层。图33A示出关于图2A的配置保留一个 填充叠层S的示例。图33B示出关于图32A的配置保留一个填充叠层S的示例。图33C示出关于图32B的配置保留一个填充叠层S的示例。
如图34A所示，填充导体14与填充导体13、填充导体34与填充导体33的各组(对)也可以电绝缘。另外，也可以是这些组中的仅一个电绝缘。填充导体14与填充导体13的距离(或者填充导体34与填充导体33的距离)D11也是任意的。也可以以从Z轴上偏离的方式(例如在X方向或者Y方向上偏移)配置填充导体14与填充导体34。
如图34B所示，在填充导体14的连接盘与填充导体13的连接盘13b之间以及填充导体34的连接盘与填充导体33的连接盘33c之间例如配置由焊锡等构成的中继导体11a、31a，由此也可以对各组(对)进行电连接。
如图35所示，即使不将连接盘13b、填充导体13、连接盘13c、填充导体21(开口211、开口212)、连接盘33b、填充导体33以及连接盘33c配置成同心圆状，也能够使刚挠性电路板100成为全栈结构。
全栈结构不是必须的结构。例如图36所示，只要至少填充导体13、21、33被配置在同轴线上，就能够得到上述布线长度缩短等效果。但是，全栈结构效果更大。
连接盘13b的宽度D1与连接盘33c的宽度D8、填充导体13的宽度D2与填充导体33的宽度D7、连接盘13c的宽度D3与连接盘33b的宽度D6的各组(对)不一定是相同尺寸。如图37所示，也可以将这些组设为不同尺寸。
填充导体、保形导体或者其连接盘的横截面(X-Y平面)的形状并不限于圆(正圆)而是任意的。这些面的形状例如图 38A所示那样可以是正方形，并且也可以是正六边形、正八边形等其它正多边形。此外，多边形的角的形状是任意的，例如可以是直角、锐角、钝角、带有圆角。但是，考虑防止热应力的集中，优选角带有圆角。
另外，上述横截面的形状可以是椭圆形，也可以是长方形、三角形等。
上述圆、椭圆、正多边形具有容易与孔的形状相似这种优点。
另外，如图38B或者图38C所示，十字形或者正多角星形等从中心起放射状地画直线的形状(放射状地配置多个叶片的形状)作为上述横截面的形状也是有效的。
作为填充导体、保形导体以及其连接盘的形状，也可以任意地组合上述形状而采用。例如图39所示，对于填充导体以及其连接盘，也可以组合不相似的图形。
填充导体的纵截面的形状也是任意的。例如图40所示，也可以将填充导体13和填充导体33的形状设为锥圆柱(圆台)形状。另外，也可以将填充导体21的形状设为圆柱形状。并且，如图41所示，也可以将填充导体13和33的形状设为鼓形形状。在该形状中，第一面侧和第二面侧的开口13d和13g(或者开口33d和33g)的宽度大于位于它们之间(例如厚度方向大致中间)的中间部13h(或者中间部33h)的宽度。因此认为提高了镀层的填充性。另外，其结果，认为填充导体13和33的表面的平坦性提高。另外，填充导体13、33在中间部13h、33h具有截面面积最小的部分，因此认为绝缘层10a与填充导体13或者绝缘层30a与填充导体33的连接面积变大，并且它们的连接强度提高。另外，在中间部13h、33h容易产生应力，因此认为可缓和应力 (特别是横方向(X方向或者Y方向)的应力)向开口13d和13g(或者开口33d和33g)附近集中。因此，认为能够抑制填充导体13、33的剥离。另外，其结果，认为填充导体13和33的连接可靠性提高。
如图42所示，刚性部110、120也可以具有从与挠性部R100的交界面F1、F2(也参照图1)突出的凸部P11、P12。在图42的示例中，刚性部110具有两个凸部P11，刚性部120具有两个凸部P 12。凸部P11被配置在挠性电路板130的Y 1侧和Y2侧上，从刚性部110与挠性部R100的交界面F1向X2侧突出。另一方面，凸部P12被配置在挠性电路板130的Y1侧和Y2侧上，从刚性部120与挠性部R100的交界面F2向X1侧突出。凸部P11、P12的平面形状(X-Y平面的形状)例如为矩形形状。通过设置这种凸部P11、P12，能够抑制在F-R连接部中产生过大的应力。下面，参照图43来说明这种情况。
考虑例如按照图42中的线L0来对折刚挠性电路板100，容纳到便携式电话机等的壳体5001中。通过对折，在挠性电路板130的线L0附近形成弯曲部P13。在这种情况下，有时刚挠性电路板100由于振动、摇动等而被壳体5001按压。
此时，当没有凸部P11、P12时，如图43的箭头X10所示，壳体5001与交界面F1或者F2抵接之前能够自由地移动。在这种状态下，当由于振动等而向X2侧的力被施加到壳体5001时，认为挠性电路板130的弯曲部P13被壳体5001向X2侧按压。并且，当挠性电路板130的弯曲部P13进一步被按压到交界面F1或者F2附近时，在F-R连接部中产生较大应力，由此可能会产生断线等。
另一方面，当存在凸部P11、P12时，如图43的箭头X11所 示，壳体5001的移动被凸部P11的顶面F11或者凸部P12的顶面F12限制。因此，壳体5001不会进一步按压挠性电路板130的弯曲部P13。因而，在F-R连接部不容易产生应力。其结果，认为能够抑制F-R连接部的断线等。
凸部P11、P12的突出量D21例如为1mm左右。挠性电路板130的弯曲部P13的突出量D22例如为2～3mm左右。即，在本例中，D22大于D21(D21＜D22)。但是，并不限于此，例如图44所示，也可以D22小于D21(D22＜D21)。由此，壳体5001也不容易与挠性电路板130的弯曲部P13接触。
凸部P11、P12的数量、形状以及配置等是任意的。例如图45A所示，也可以在刚性部110和120中的一个、例如仅在刚性部120上形成一个凸部P12。另外，例如图45B所示，凸部P11和P12的平面形状也可以是梯形形状。如图45B的示例所示，也可以在挠性电路板130的Y1侧形成凸部P11，在挠性电路板130的Y2侧形成凸部P12。
刚性部110和120也可以具有层数相互不同的多个区域。例如图46A、图46B(图46A的A-A剖视图)所示，刚性部110也可以具有九层的区域R101和六层的区域R102。关于层数少于区域R101的区域R102，例如进行遮掩等而使其无法层叠规定层数以上，由此能够形成上述规定层数。但是，并不限于此，也可以在层叠后切削不需要的层来调整层数。
刚性部110和120中的至少一个也可以具有三个以上的层数相互不同的区域。例如图47A所示，刚性部110也可以具有层数相互不同的三个区域R101～R103。
刚性部110和120两者也可以具有层数相互不同的多个区域。例如图47B所示，刚性部110也可以具有层数相互不同的三 个区域R101～R103，刚性部120也可以具有层数相互不同的两个区域R104和R105。
此外，在图46A～图47B中，区域R101～R105分别具有与其它区域不同的层数。当从层数较多的区域起排列区域R101～R105时，例如成为区域R101、区域R102、区域R103、区域R104、区域R105(区域R101＞区域R102＞区域R103＞区域R104＞区域R105)。
刚挠性电路板100具有电子零件，也可以形成电子器件。
例如图48所示，也可以在刚性部110中内置电子零件5002，在刚性部120中内置电子零件5003。在图48的示例中内置有两个电子零件5002、5003，但是电子零件的数量是任意的。例如，刚性部110和120也可以内置两个以上的电子零件。另外，也可以在刚性部110、120中的仅一个中内置电子零件。根据内置电子零件的刚挠性电路板100，能够实现电子器件的高功能化。
另外，例如图49所示，也可以在刚性部110的表面安装电子零件5002，在刚性部120的表面安装电子零件5003。在图49的示例中安装有两个电子零件5002、5003，但是电子零件的数量是任意的。例如也可以在刚性部110和120上安装两个以上的电子零件。另外，也可以在刚性部110、120中的仅一个上安装电子零件。
挠性电路板130的数量是任意的。如图50或者图51所示，例如为了提高挠性部R100的弯曲性，在绝缘层10a、20a、30a的层叠方向(Z方向)上分离地配置多个挠性电路板是有效的。
在图50的示例中，刚挠性电路板100具有两组与挠性电路板130相连接的芯部(第一基板10、第二基板20以及第三基板30)。两组芯部通过连接层5004相连接。并且，在层叠方向(Z 方向)上分离地配置多个挠性电路板130。连接层5004的材料例如与上述层间绝缘层(绝缘层40a等)相同。例如通过使预浸料固化来形成连接层5004。
另外，例如图51所示，也可以是具有两个单面挠性电路板、挠性电路板5005(第一挠性电路板)以及挠性电路板5006(第二挠性电路板)的刚挠性电路板100。挠性电路板5005具有挠性基板5005a、布线层5005b、内侧覆盖层5005c、屏蔽层5005d以及外侧覆盖层5005e。挠性电路板5006具有挠性基板5006a、布线层5006b、内侧覆盖层5006c、屏蔽层5006d以及外侧覆盖层5006e。各结构部件的材料等例如与图3示出的挠性电路板130相同。
在图51的示例中，挠性电路板5005在第一面侧具有布线层5005b，挠性电路板5006在第二面侧具有布线层5006b。并且，挠性电路板5005的第二面侧与挠性电路板5006的第一面侧隔着接合片5007而进行物理连接。在挠性电路板5005与挠性电路板5006之间形成被接合片5007密封的空间R11。空间R11的形状例如为长方体。但是，并不限于此，空间R11的形状、数量、配置等是任意的(参照后述的图56A～图56C)。
下面，说明图51示出的刚挠性电路板100的制造方法。首先，示出对挠性电路板5005与挠性电路板5006进行结合的方法的两个示例。
如图52A所示，在第一示例中，准备挠性电路板5005和5006。例如能够通过与图11A～图11E的工序相同的工序来制造这些挠性电路板5005和5006。
如图52B所示，接着利用接合片5007来连接挠性电路板5005与挠性电路板5006。在接合片5007上预先形成与空间R11 的形状对应的孔。
另一方面，如图53A所示，在第二示例中，准备挠性基板5005a和5006a以及接合片5007，如图53B所示，利用接合片5007来结合挠性基板5005a与挠性基板5006a。之后，例如通过与图11A～图11E的工序相同的工序来制造挠性电路板5005和5006。
如图54A所示，也能够通过上述第一示例和第二示例中的任一方法来制造挠性电路板5005与挠性电路板5006的结合体。之后，例如进行与图12～图27的工序相同的工序。由此，在挠性电路板5005、5006的两端部，填充导体14与布线层5005b相连接，填充导体34与布线层5006b相连接。另外，形成积层、挠性部R100等。其结果，完成图51示出的刚挠性电路板100。
在挠性电路板5005与挠性电路板5006之间配置空间R11，由此认为提高挠性部R100的弯曲性。并且，图51的示例中的挠性部R100由两个单面布线板(挠性电路板5005和5006)构成。因而，即使在结合双面布线板的情况下，挠性部R100也变薄。其结果，认为提高挠性部R100的弯曲性。
优选空间R11的高度D30在2mm以下以提高弯曲性。空间R11的高度D30与接合片5007的厚度对应。
例如能够将空气等气体封入到空间R11内。但是，在制造工序等中存在热循环的情况下，空间R11的气体反复膨胀和收缩，因此有可能产生刚挠性电路板100的性能变差。因此，例如优选通过减压来排出空间R11的空气。另外，如图54B所示，通过将填充材料5008(例如凝胶等)填充到空间R11，也可以排出空间R11的空气。
也可以将挠性电路板5005和5006中的一个的导体图案、例如图55所示那样将挠性电路板5005的布线层5005b设为整体导 体图案(例如整面铜图案)，省略屏蔽层5005d和外侧覆盖层5005e。由此认为挠性部进一步变薄，进一步提高挠性部R100的弯曲性。
在图53A、图53B示出的制造方法中，仅在单面形成布线图案的情况下，在两面形成导体层之后，利用抗蚀剂对布线层5005b侧的导体层整个面进行遮掩，例如通过光刻技术对布线层5006b侧的导体层进行图案形成。由此，将布线层5006b作为布线图案，能够将布线层5005b设为整体导体图案。
例如图56A所示，优选将空间R11配置在挠性部R100的整个区域。但是，并不限于此，也可以根据应力分析等，集中到需要的位置来设置空间R11。空间R11的数量并不限于一个，也可以是多个。即，例如图56B所示，可以形成两个空间R11，例如图56C所示，也可以形成多个空间R11。空间R11的形状并不限于长方体，例如图56C所示，也可以是圆柱等形状。空间R11的形状、数量、配置等基本上是任意的。
如图57所示，也可以在挠性电路板130的仅一端(仅单端)与刚性部110相连接而另一端不进行连接的结构、所谓悬臂结构中应用本发明。在悬臂结构中挠性电路板130从刚性部110呈尾翼状地突出。
如图58所示，与挠性电路板130的导体图案(布线层132、133)相连接的连接导体并不限于填充导体14、34，也可以是保形导体14b、34b。在这种情况下，例如将树脂14c填充到孔14a内，将树脂34c填充到孔34a内。
如图59所示，用于对挠性电路板130的导体图案(布线层132、133)与刚性部110或者120的导体图案进行电连接的连接导体也可以是由导电性糊剂构成的连接导体14d、34d。连接导 体14d、34d可以是填充导体，也可以是保形导体。
如图60A、图60B所示，挠性电路板130的导体图案(布线层132、133)与刚性部110、120的导体图案(布线层11、32)也可以通过贯穿绝缘层30a、挠性电路板130以及绝缘层10a的通孔130a内的导体130b、130d来相互进行电连接。图60A示出的导体130b是保形导体。即，导体130b形成于通孔130a内表面，将树脂130c填充到其内侧。另一方面，图60B示出的导体130d是填充导体。即，将导体130d填充到通孔130a中。在这些示例中，布线层11、32、132、133通过导体130b、130d来进行电连接。如果是这种连接方式，则简单地制造刚挠性电路板100。此外，通孔130a也可以贯穿刚性部110或者120。
如图61A、图61B所示，也可以是布线层132、133中的仅一个与刚性部110、120的导体图案(布线层11、32)进行电连接。在图61A的示例中，布线层132与布线层11通过填充导体14进行连接。在图61B的示例中，布线层133与布线层32通过填充导体34进行连接。
如图62所示，也可以在挠性基板131上形成通孔131c。通孔131c贯穿挠性基板131。在图63A中放大示出图62中的区域R3。
在图63A的示例中，将导体131d填充到通孔131c中。在挠性基板131的第一面和第二面上分别从下层向上层依次层叠铜箔3001或者3002、无电解镀层3003以及电解镀层3004。由此，布线层132由铜箔3001、无电解镀层3003以及电解镀层3004构成。另外，布线层133由铜箔3002、无电解镀层3003以及电解镀层3004构成。并且，导体131d由无电解镀层3003以及电解镀层3004构成。挠性基板131例如由聚酰亚胺构成。无电解镀层3003和电解镀层3004例如由铜构成。
布线层132、通孔131c内的导体131d以及布线层133从挠性基板131的第一面侧至第二面侧连续。布线层132与布线层133通过导体131d连接。由此，在挠性基板131内形成对布线层132与布线层133进行连接的柱(导体131d)。布线层132、133通过该柱的钉扎效应(pinning effect)而被固定，由此认为形成于具有挠性的挠性基板131的表面和背面的布线层132、133的稳定性提高。另外，其结果，认为F-R连接部的位置稳定性以及连接可靠性提高。
如图63B所示，代替填充导体(导体131d)而也可以使用保形导体(导体131e)来实现与上述相同的结构。在图63B的示例中，在通孔131c内表面形成导体131e。导体131e由无电解镀层3003和电解镀层3004构成。在这种情况下，例如将树脂131f填充到导体131e内侧。例如通过内侧覆盖层134或者135的材料流入到通孔131c中来填充树脂131f。
如图63C所示，如果得到电解镀层3004与挠性基板131的密合性，则也可以省略无电解镀层3003。另外，同样地，如果不需要，则也可以省略铜箔3001、3002。
例如图64A所示，优选将导体131d或者131e配置在刚性部110与刚性部120中间。但是，如图64B所示，也可以靠近刚性部110、120中的任一个来配置。如图64A、图64B所示，优选将导体131d或者131e配置在挠性部R100中。但是，并不限于此，也可以将导体131d或者131e配置在交界面F1的刚性部110侧或者交界面F2的刚性部120侧上。
导体131d或者131e的数量是任意的。例如图65所示，也可以是具有多个(例如两个)导体131d的挠性电路板130。另外，同样地，也可以是具有多个(例如两个)导体131e的挠性电路 板130。
下面，说明图62以及图63A示出的挠性电路板130的制造方法。
首先，与上述图11A示出的工序同样地，准备双面覆铜层叠板(初始材料)。然后，如图66A所示，例如利用激光，在双面覆铜层叠板上形成通孔131c。
如图66B所示，接着例如通过铜板面镀处理来形成镀层3005。详细地说，依次进行无电解镀处理和电解镀处理来形成由无电解镀层3003和电解镀层3004(参照图63A)构成的镀层3005。此时，为了提高镀层的密合性，根据需要也可以进行表面处理等。
此外，在制造图63B示出的挠性电路板130的情况下，通过无电解镀处理和电解镀处理，仅在通孔131c内表面形成镀层3005。另外，在制造图63C示出的挠性电路板130的情况下，通过电解镀处理来形成由电解镀层3004构成的镀层3005。
如图66C所示，接着，例如通过光刻技术来对挠性基板131的两面的导体层进行图案形成。由此，形成布线层132和133。
之后，例如通过与上述图11C～图11E的工序相同的工序来形成内侧覆盖层134、135、屏蔽层136、137以及外侧覆盖层138、139。由此，完成挠性电路板130。
挠性电路板130的形态基本上是任意的。例如图67A～图67C所示，也可以局部扩大挠性电路板130的宽度。
在图67A中，用刚性部110或者120与挠性部R100的交界(交界面F1或者F2)将挠性电路板130的区域分成两个区域时，刚性部110或者120侧的区域(挠性电路板130进入到刚性部110或者120的部分)的宽度D41大于挠性部R100侧的区域的宽度D42 (D41＞D42)。由此，挠性电路板130与刚性部110或者120的结合面积变大。其结果，认为F-R连接部的连接可靠性提高。此外，在宽度D41或者D42不固定的情况下(例如参照图67B、图67C)，能够通过比较两者的平均值来判断哪个更大。
另外，如图67B所示，挠性电路板130的宽度也可以在刚性部110或者120与挠性电路板130重叠结合而成的区域R10(也参照图4)内扩大。在本例中，区域R10的宽度D43大于挠性部R100的宽度D42(D43＞D42)。在这种结构中，也与图67A的示例同样地，认为F-R连接部的连接可靠性提高。
另外，如图67C所示，挠性电路板130的宽度也可以在刚性部110或者120与挠性部R100的交界(交界面F1或者F2)附近扩大。在本例中，在交界附近，挠性电路板130的宽度从D44向D45扩大(D45＞D44)。在这种结构中，也与图67A的示例同样地，认为F-R连接部的连接可靠性提高。
挠性电路板130的导体图案(布线层132、133)的形态基本上是任意的。因而，如图68A所示，F-R连接部的布线层132、133的形态也可以是直列(直线状平行排列)。但是，例如图68B所示，为了提高F-R连接部的连接可靠性，优选布线层132、133在F-R连接部中呈扇状散开(fanout)、即端子间距扇状地扩大。由此，确保相邻的布线之间的距离，抑制布线之间的干扰。因而，能够扩大填充导体14、34的宽度。当填充导体14、34的宽度扩大时，挠性电路板130与刚性部110或者120的结合面积增加。其结果，认为F-R连接部的连接可靠性提高。
关于其它点，也能够在不脱离本发明的宗旨的范围内对刚性部110、120和挠性电路板130等的结构以及其结构要素的种类、性能、尺寸、材质、形状、层数或者配置等任意地进行变 更。
刚性部110、120以及挠性电路板130的层数是任意的。例如为了实现高功能化，也可以设为更多层的布线板。或者也可以设为更少层(例如仅第一基板10、第二基板20以及第三基板30)的布线板。另外，芯部的各面(第一面、第二面)的层数也可以不同。并且，也可以仅在芯部的单面上形成(层叠)层(布线层、绝缘层)。
各布线层的材料并不限于上述材料，能够根据用途等来变更。例如布线层的材料也可以使用铜以外的金属。另外，各绝缘层的材料也是任意的。但是，构成绝缘层的树脂优选热固性树脂或者热塑性树脂。作为热固性树脂除了使用上述环氧树脂以外例如还能够使用酰亚胺树脂(聚酰亚胺)、BT树脂、烯丙基化苯醚树脂(A-PPE树脂)以及芳族聚酰胺树脂等。另外，作为热塑性树脂例如能够使用液晶聚合物(LCP)、PEEK树脂以及PTFE树脂(氟树脂)等。例如基于绝缘性、介电特性、耐热性或者机械特性等观点，期望根据需要来选择这些材料。另外，作为添加剂，能够在上述树脂中含有固化剂、稳定剂、填料等。另外，各布线层和各绝缘层也可以由多层构成，该多层由异种材料构成。
挠性电路板130也可以仅在单面具有导体图案(布线层132或者133)。
在积层部中在孔内形成的导体可以是填充导体，也可以是保形导体。但是，优选使用填充导体以确保布线空间。
也可以不形成凹处13e、13f、33e以及33f。
上述实施方式的工序并不限于图6或者图29的流程图示出的顺序、内容，在不脱离本发明的宗旨的范围内能够任意地变 更顺序、内容。另外，根据用途等，也可以省略不需要的工序。
例如在用于使填充导体之间导通的加热加压(例如图14的工序)之前形成连接导体(填充导体14、34)，由此能够对绝缘层40a、第一基板10、第二基板20、第三基板30以及绝缘层50a集中进行加压。
例如在加热加压之前，准备图69示出的部件。挠性电路板130的布线层132、133在挠性电路板130的端部上暴露。另外，在绝缘层10a上形成填充导体14，在绝缘层30a上形成填充导体34。这些填充导体14和34例如在图9B以及图9C的工序中与填充导体13或者33同时形成。填充导体14、34的形状例如为圆柱形状。但是，并不限于该形状。
如图69所示，使用这种第一基板10、第三基板30以及挠性电路板130等，以将填充导体13、21、33配置在同轴线(轴线L)上的方式层叠铜箔4011、绝缘层40a、第一基板10、第二基板20、挠性电路板130、第三基板30、绝缘层50a以及铜箔4012。绝缘层20a被绝缘层10a与绝缘层30a夹持，并且该绝缘层10a与绝缘层30a被绝缘层40a与50a夹持。由此，形成层叠体102a。该阶段(加压之前)中的各结构部件的材料、固化状态、热膨胀率等例如与上述实施方式1相同。
如图70所示，接着，对上述层叠体102a集中进行加热加压。即，同时进行加压和加热处理。根据需要，优选预先在填充导体14的前端(布线层12)以及填充导体34的前端(布线层31)上涂敷导电性糊剂或者进行焊锡镀处理。由此，认为填充导体14或者34以及布线层132或者133的连接可靠性提高。
通过该加压和加热处理，预浸料(绝缘层20a等)固化，附着于相邻的部件。其结果，层叠体102a被一体化。相邻的填充 导体之间密合(接触)，填充导体13、21、33相互导通。并且，布线层132与填充导体14相互导通，布线层133与填充导体34相互导通。导电性糊剂(填充导体21)内的导电性物质被致密化而低电阻化。并且，从周围的绝缘层(绝缘层10a、绝缘层20a或者绝缘层30a)挤出树脂20b，在绝缘层20a与挠性电路板130之间的空隙内填充树脂20b。此外，也可以分多次来进行上述加压和加热处理。另外，也可以分开进行加热处理和加压，但是同时进行效率更好。
在该制造方法中，对芯部(第一基板10、第二基板20以及第三基板30)与积层部的最下层的绝缘层(绝缘层40a、50a)一起进行加压，因此能够以较少加压次数制造刷挠性电路板100。
能够组合上述实施方式、其变形例等。
以上，说明了本发明的实施方式，但是应该理解为由于设计上的需要或者其它原因所需的各种修改、组合被包括在“权利要求”所记载的技术特征、与“发明的实施方式”所记载的具体例对应的发明的范围内。
产业上的可利用性
本发明所涉及的刚挠性电路板适合于电子器件的电路基板。另外，本发明所涉及的刚挠性电路板的制造方法适合于电子器件的电路基板的制造。

Claims (32)

1.一种刚挠性电路板，将表面和背面中的一面设为第一面、另一面设为第二面，其特征在于，具有：
挠性电路板；
第一绝缘层，其配置于上述挠性电路板的侧方；
第二绝缘层，其层叠在上述挠性电路板的端部以及上述第一绝缘层的、上述第一面侧上；
第三绝缘层，其层叠在上述挠性电路板的端部以及上述第一绝缘层的、上述第二面侧上；
第一导体，其是将导电性糊剂填充到贯穿上述第一绝缘层的第一孔内而构成；
第二导体，其是将导体填充到贯穿上述第二绝缘层的第二孔内而构成；以及
第三导体，其是将导体填充到贯穿上述第三绝缘层的第三孔内而构成，
其中，上述第一导体、上述第二导体以及上述第三导体被配置在同轴线上，相互导通。
2.根据权利要求1所述的刚挠性电路板，其特征在于，
上述第二导体是将镀层填充到上述第二孔内而构成或者/并且上述第三导体是将镀层填充到上述第三孔内而构成。
3.根据权利要求1所述的刚挠性电路板，其特征在于，
上述第二导体是将导电性糊剂填充到上述第二孔内而构成或者/并且上述第三导体是将导电性糊剂填充到上述第三孔内而构成。
4.根据权利要求3所述的刚挠性电路板，其特征在于，
上述第二导体是将导电性糊剂填充到上述第二孔内而构成，
上述刚挠性电路板具有：
第四绝缘层，其层叠在上述第二绝缘层的上述第一面侧上；以及
第四导体，其是将导体填充到贯穿上述第四绝缘层的第四孔内而构成，
其中，上述第一导体、上述第二导体、上述第三导体以及上述第四导体被配置在同轴线上，相互导通。
5.根据权利要求3所述的刚挠性电路板，其特征在于，
上述第三导体是将导电性糊剂填充到上述第三孔内而构成，
上述刚挠性电路板具有：
第五绝缘层，其层叠在上述第三绝缘层的上述第二面侧上；以及
第五导体，其是将导体填充到贯穿上述第五绝缘层的第五孔内而构成，
其中，上述第一导体、上述第二导体、上述第三导体以及上述第五导体被配置在同轴线上，相互导通。
6.根据权利要求3所述的刚挠性电路板，其特征在于，
上述第二导体是将导电性糊剂填充到上述第二孔内而构成，
上述第三导体是将导电性糊剂填充到上述第三孔内而构成，
上述刚挠性电路板具有：
第四绝缘层，其层叠在上述第二绝缘层的上述第一面侧上；
第五绝缘层，其层叠在上述第三绝缘层的上述第二面侧上；
第四导体，其是将导体填充到贯穿上述第四绝缘层的第四孔内而构成，
第五导体，其是将导体填充到贯穿上述第五绝缘层的第五孔内而构成，
上述第一导体、上述第二导体、上述第三导体、上述第四导体以及上述第五导体被配置在同轴线上，相互导通。
7.根据权利要求6所述的刚挠性电路板，其特征在于，
上述第四导体是将镀层填充到上述第四孔内而构成或者/并且上述第五导体是将镀层填充到上述第五孔内而构成。
8.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
在上述第二绝缘层的上述第一面侧以及上述第三绝缘层的上述第二面侧中的至少一侧上层叠层间绝缘层，
上述第一绝缘层的厚度、上述第二绝缘层的厚度以及上述第三绝缘层的厚度中的至少一个厚度大于上述层间绝缘层的厚度。
9.根据权利要求8所述的刚挠性电路板，其特征在于，
形成在上述第一绝缘层上的布线层的厚度、形成在上述第二绝缘层上的布线层的厚度以及形成在上述第三绝缘层上的布线层的厚度中的至少一个厚度大于形成在上述层间绝缘层上的布线层的厚度。
10.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
连接在上述第一导体的上述第一面侧上的连接盘的宽度大于连接在上述第二导体的上述第一面侧上的连接盘的宽度或者/并且连接在上述第一导体的上述第二面侧上的连接盘的宽度大于连接在上述第三导体的上述第二面侧上的连接盘的宽度。
11.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
上述第一孔的上述第一面侧的开口宽度大于上述第二孔的上述第二面侧的开口宽度或者/并且上述第一孔的上述第二面侧的开口宽度大于上述第三孔的上述第一面侧的开口宽度。
12.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
在上述第二导体的上述第二面侧端面以及上述第三导体的上述第一面侧端面中的至少一端面的中央部形成凹处，上述第一导体的上述导电性糊剂进入到该凹处。
13.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
在上述第二绝缘层的上述第一面侧以及上述第三绝缘层的上述第二面侧中的至少一面上层叠具有第四导体的层间绝缘层，
上述第四导体与上述第一至第三导体被配置在同轴线上，并且与上述第一至第三导体导通。
14.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
上述挠性电路板在上述第一面侧上具有第一导体图案，在上述第二绝缘层中形成与上述第一导体图案相连接的第一连接导体或者/并且上述挠性电路板在上述第二面侧上具有第二导体图案，在上述第三绝缘层中形成与上述第二导体图案相连接的第二连接导体。
15.根据权利要求14所述的刚挠性电路板，其特征在于，
上述第一连接导体与上述第二导体进行电连接，上述第二连接导体与上述第三导体进行电连接。
16.根据权利要求14所述的刚挠性电路板，其特征在于，
上述第一连接导体和上述第二连接导体中的至少一方由导电性糊剂构成。
17.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
以贯穿上述第二绝缘层、上述挠性电路板以及上述第三绝缘层的方式形成通孔，
形成在上述第二绝缘层上的导体图案以及形成在上述第三绝缘层上的导体图案中的至少一方与上述挠性电路板的导体图案通过上述通孔内的导体相连接。
18.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
由上述第一至第三绝缘层构成的刚性部具有凸部，该凸部从由上述挠性电路板构成的挠性部与上述刚性部的交界面突出。
19.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
具有多个挠性电路板，
将上述多个挠性电路板配置成在上述第一至第三绝缘层的层叠方向上相互分开。
20.根据权利要求19所述的刚挠性电路板，其特征在于，
上述多个挠性电路板是仅单面具有导体图案的第一挠性电路板以及第二挠性电路板，
上述第一挠性电路板与上述第二挠性电路板以上述第一挠性电路板在上述第一面侧上具有导体图案而上述第二挠性电路板在上述第二面侧上具有导体图案的方式相连接。
21.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
由上述第一至第三绝缘层构成的刚性部具有层数相互不同的多个区域。
22.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
仅上述挠性电路板的一端与由上述第一至第三绝缘层构成的刚性部相连接。
23.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
上述挠性电路板具有：
挠性基板；
第一导体图案，其形成在上述挠性基板的上述第一面侧上；以及
第二导体图案，其形成在上述挠性基板的上述第二面侧上，
在上述挠性基板上形成通孔，
上述第一导体图案、上述通孔内的导体以及上述第二导体图案从上述挠性基板的上述第一面侧至上述第二面侧连续。
24.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
上述挠性电路板的宽度在由上述第一至第三绝缘层构成的刚性部与由上述挠性电路板构成的挠性部的交界附近扩大。
25.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
上述挠性电路板的宽度在由上述第一至第三绝缘层构成的刚性部与上述挠性电路板进行重叠并结合的区域中扩大。
26.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
在用由上述第一至第三绝缘层构成的刚性部与由上述挠性电路板构成的挠性部的交界将上述挠性电路板的区域分为两个区域时，上述刚性部侧的区域的宽度大于上述挠性部侧的区域的宽度。
27.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
上述挠性电路板的导体图案在由上述第一至第三绝缘层构成的刚性部与上述挠性电路板的连接部呈扇状散开。
28.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
上述刚挠性电路板内置电子零件而形成电子器件。
29.根据权利要求1～7中的任一项所述的刚挠性电路板，其特征在于，
上述刚挠性电路板在其表面上安装有电子零件而形成电子器件。
30.一种刚挠性电路板的制造方法，包括以下工序：
准备挠性电路板的工序；
准备第一绝缘层的工序，该第一绝缘层具有将导电性糊剂填充到贯穿孔内而构成的第一导体；
准备第二绝缘层的工序，该第二绝缘层具有将镀层填充到贯穿孔内而构成的第二导体；
准备第三绝缘层的工序，该第三绝缘层具有将镀层填充到贯穿孔内而构成的第三导体；
以上述第一导体、上述第二导体以及上述第三导体被配置在同轴线上的方式，利用上述第二绝缘层与上述第三绝缘层来夹持上述第一绝缘层和上述挠性电路板的端部而形成层叠体的工序；以及
对上述层叠体进行加压和加热，使上述第一导体、上述第二导体以及上述第三导体相互导通的工序。
31.根据权利要求30所述的刚挠性电路板的制造方法，其特征在于，
上述加热之前的上述第一绝缘层由预浸料构成。
32.根据权利要求30或者31所述的刚挠性电路板的制造方法，其特征在于，
还包括以下工序：
在上述加压和加热之前，在上述层叠体的两面或者单面上配置层间绝缘层的工序；以及
在上述层间绝缘层上形成导体图案的工序，
通过上述加压对上述第一至第三导体和上述层间绝缘层集中进行加压。
CN201110020765.8A 2010-01-22 2011-01-11 刚挠性电路板及其制造方法 Expired - Fee Related CN102137541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29740410P 2010-01-22 2010-01-22
US61/297,404 2010-01-22

Publications (2)

Publication Number Publication Date
CN102137541A true CN102137541A (zh) 2011-07-27
CN102137541B CN102137541B (zh) 2013-09-25

Family

ID=44297171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110020765.8A Expired - Fee Related CN102137541B (zh) 2010-01-22 2011-01-11 刚挠性电路板及其制造方法

Country Status (4)

Country Link
US (1) US8658904B2 (zh)
KR (1) KR101168514B1 (zh)
CN (1) CN102137541B (zh)
TW (1) TW201127228A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104284529A (zh) * 2013-07-05 2015-01-14 富葵精密组件(深圳)有限公司 软硬结合电路板及其制作方法
CN104735923A (zh) * 2015-03-12 2015-06-24 广州杰赛科技股份有限公司 一种刚挠结合板的制作方法
CN105722342A (zh) * 2014-12-17 2016-06-29 三星电机株式会社 柔性印刷电路板及其制造方法
TWI581681B (zh) * 2014-02-21 2017-05-01 三星電機股份有限公司 印刷電路板及其製造方法
US20210151845A1 (en) * 2014-12-01 2021-05-20 Murata Manufacturing Co., Ltd. Electronic apparatus and electrical element
CN112996223A (zh) * 2019-12-16 2021-06-18 三星电机株式会社 印刷电路板

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120325524A1 (en) * 2011-06-23 2012-12-27 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
CN103281859B (zh) * 2013-06-07 2016-01-20 厦门弘信电子科技股份有限公司 一种软硬结合线路板及其制作方法
JP5900664B2 (ja) * 2013-07-30 2016-04-06 株式会社村田製作所 多層基板および多層基板の製造方法
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
CN103578804B (zh) * 2013-11-01 2015-11-18 电子科技大学 一种刚挠结合印制电路板的制备方法
US10153519B2 (en) 2013-12-27 2018-12-11 Arizona Board Of Regents On Behalf Of Arizona State University Deformable origami batteries
CN104768318B (zh) * 2014-01-06 2017-08-22 富葵精密组件(深圳)有限公司 软硬结合电路板及其制作方法
CN103957665A (zh) * 2014-04-29 2014-07-30 吉安市华阳电子有限公司 一种高频微波印制电路板
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
US9681558B2 (en) * 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
JP2016048722A (ja) * 2014-08-27 2016-04-07 イビデン株式会社 フレックスリジッド配線板及び半導体モジュール
WO2016049444A1 (en) 2014-09-26 2016-03-31 Arizona Board Of Regents On Behalf Of Arizona State University Stretchable batteries
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
WO2016109652A1 (en) 2015-01-02 2016-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Archimedean spiral design for deformable electronics
US10502991B2 (en) * 2015-02-05 2019-12-10 The Arizona Board Of Regents On Behalf Of Arizona State University Origami displays and methods for their manufacture
JP6538372B2 (ja) * 2015-02-26 2019-07-03 東芝ディーエムエス株式会社 多層リジッドフレキシブル基板の製造方法
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US10466118B1 (en) 2015-08-28 2019-11-05 Multek Technologies, Ltd. Stretchable flexible durable pressure sensor
CN209517682U (zh) * 2016-05-19 2019-10-18 株式会社村田制作所 多层基板
US10390698B2 (en) 2016-06-16 2019-08-27 Arizona Board Of Regents On Behalf Of Arizona State University Conductive and stretchable polymer composite
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
CN108538799B (zh) * 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
WO2018186654A1 (ko) * 2017-04-05 2018-10-11 주식회사 아모센스 인쇄회로기판 및 이의 제조 방법
US10426029B1 (en) 2018-01-18 2019-09-24 Flex Ltd. Micro-pad array to thread flexible attachment
US10687421B1 (en) 2018-04-04 2020-06-16 Flex Ltd. Fabric with woven wire braid
US10575381B1 (en) 2018-06-01 2020-02-25 Flex Ltd. Electroluminescent display on smart textile and interconnect methods
KR102426308B1 (ko) * 2018-12-04 2022-07-28 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
TWI701982B (zh) 2019-05-14 2020-08-11 欣興電子股份有限公司 電路板結構及其製造方法
WO2021020701A1 (ko) * 2019-07-30 2021-02-04 삼성전자 주식회사 경연성 인쇄 회로 기판 및 이를 포함하는 전자 장치
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
CN113645748B (zh) * 2020-05-11 2022-12-20 鹏鼎控股(深圳)股份有限公司 可弯折电路板及其制作方法
CN113141731A (zh) * 2021-04-22 2021-07-20 上达电子（深圳）股份有限公司 一种含有bga结构的fpc产品制作方法及线路板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616888A (en) * 1995-09-29 1997-04-01 Allen-Bradley Company, Inc. Rigid-flex circuit board having a window for an insulated mounting area
JPH10200258A (ja) * 1997-01-08 1998-07-31 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
US20020016018A1 (en) * 2000-07-07 2002-02-07 Seiji Oka Method of manufacturing multi-layer printed wiring board
JP2005159043A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 配線基板およびその製造方法
CN1806474A (zh) * 2004-06-11 2006-07-19 揖斐电株式会社 刚挠性电路板及其制造方法
CN101002511A (zh) * 2004-06-10 2007-07-18 揖斐电株式会社 刚挠性电路板及其制造方法
US20070281505A1 (en) * 2004-04-09 2007-12-06 Atsushi Kobayashi Rigid-Flexible Board and Method for Manufacturing the Same
US20080093118A1 (en) * 2006-10-23 2008-04-24 Ibiden Co., Ltd Flex-rigid wiring board and method of manufacturing the same
WO2009113202A1 (ja) * 2008-03-10 2009-09-17 イビデン株式会社 フレキシブル配線板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2587596B2 (ja) 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
JP3207663B2 (ja) 1994-03-22 2001-09-10 松下電器産業株式会社 プリント配線基板及びその製造方法
JP2004214393A (ja) 2002-12-27 2004-07-29 Clover Denshi Kogyo Kk 多層配線基板の製造方法
KR20070017577A (ko) 2004-06-10 2007-02-12 이비덴 가부시키가이샤 플렉스 리지드 배선판 및 그 제조 방법
WO2008050399A1 (fr) 2006-10-24 2008-05-02 Ibiden Co., Ltd. Tableau de connexions rigide et flexible et son procédé de fabrication
JP2008218618A (ja) 2007-03-02 2008-09-18 Matsushita Electric Ind Co Ltd プリント配線板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616888A (en) * 1995-09-29 1997-04-01 Allen-Bradley Company, Inc. Rigid-flex circuit board having a window for an insulated mounting area
JPH10200258A (ja) * 1997-01-08 1998-07-31 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
US20020016018A1 (en) * 2000-07-07 2002-02-07 Seiji Oka Method of manufacturing multi-layer printed wiring board
JP2005159043A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 配線基板およびその製造方法
US20070281505A1 (en) * 2004-04-09 2007-12-06 Atsushi Kobayashi Rigid-Flexible Board and Method for Manufacturing the Same
CN101002511A (zh) * 2004-06-10 2007-07-18 揖斐电株式会社 刚挠性电路板及其制造方法
CN1806474A (zh) * 2004-06-11 2006-07-19 揖斐电株式会社 刚挠性电路板及其制造方法
US20080093118A1 (en) * 2006-10-23 2008-04-24 Ibiden Co., Ltd Flex-rigid wiring board and method of manufacturing the same
WO2009113202A1 (ja) * 2008-03-10 2009-09-17 イビデン株式会社 フレキシブル配線板及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104284529A (zh) * 2013-07-05 2015-01-14 富葵精密组件(深圳)有限公司 软硬结合电路板及其制作方法
CN104284529B (zh) * 2013-07-05 2017-08-25 鹏鼎控股(深圳)股份有限公司 软硬结合电路板及其制作方法
TWI581681B (zh) * 2014-02-21 2017-05-01 三星電機股份有限公司 印刷電路板及其製造方法
US20210151845A1 (en) * 2014-12-01 2021-05-20 Murata Manufacturing Co., Ltd. Electronic apparatus and electrical element
US11605869B2 (en) * 2014-12-01 2023-03-14 Murata Manufacturing Co., Ltd. Electronic apparatus and electrical element
CN105722342A (zh) * 2014-12-17 2016-06-29 三星电机株式会社 柔性印刷电路板及其制造方法
CN105722342B (zh) * 2014-12-17 2019-08-09 三星电机株式会社 柔性印刷电路板及其制造方法
CN104735923A (zh) * 2015-03-12 2015-06-24 广州杰赛科技股份有限公司 一种刚挠结合板的制作方法
CN104735923B (zh) * 2015-03-12 2017-12-01 广州杰赛科技股份有限公司 一种刚挠结合板的制作方法
CN112996223A (zh) * 2019-12-16 2021-06-18 三星电机株式会社 印刷电路板

Also Published As

Publication number Publication date
US20110180306A1 (en) 2011-07-28
KR101168514B1 (ko) 2012-07-30
US8658904B2 (en) 2014-02-25
CN102137541B (zh) 2013-09-25
TW201127228A (en) 2011-08-01
KR20110086489A (ko) 2011-07-28

Similar Documents

Publication Publication Date Title
CN102137541B (zh) 刚挠性电路板及其制造方法
CN102137543B (zh) 刚挠性电路板及其制造方法
CN102149251B (zh) 刚挠性电路板及其制造方法
CN103167727B (zh) 电路板及其制造方法
CN102159026B (zh) 刚挠性电路板及其制造方法
CN102159021A (zh) 刚挠性电路板及其制造方法
CN102164452A (zh) 刚挠性电路板及其制造方法
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
CN102742372B (zh) 电路板及其制造方法
US8238109B2 (en) Flex-rigid wiring board and electronic device
US8934262B2 (en) Wiring board and method for manufacturing the same
CN102845141B (zh) 电路板以及电路板的制造方法
US20140153205A1 (en) Wiring board and method for manufacturing the same
KR101161971B1 (ko) 다층 회로 기판 및 다층 회로 기판의 제조 방법
US20100051326A1 (en) Flex-rigid wiring board and electronic device
US20170256497A1 (en) Electronic component built-in substrate and method for manufacturing the same
US9859221B2 (en) Multilayer wiring board with built-in electronic component
CN104219878A (zh) 布线基板
JP2006100699A (ja) プリント配線板、情報処理装置、及びプリント配線板の製造方法
JP2019145766A (ja) プリント回路基板
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2006344631A (ja) 部品内蔵基板
JP2003008219A (ja) 配線基板
JP2000004081A (ja) 多層プリント配線板
JP2003008235A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130925

Termination date: 20190111

CF01 Termination of patent right due to non-payment of annual fee