KR100529405B1 - 인쇄배선기판 및 그의 제조방법 - Google Patents

인쇄배선기판 및 그의 제조방법 Download PDF

Info

Publication number
KR100529405B1
KR100529405B1 KR10-2001-0084241A KR20010084241A KR100529405B1 KR 100529405 B1 KR100529405 B1 KR 100529405B1 KR 20010084241 A KR20010084241 A KR 20010084241A KR 100529405 B1 KR100529405 B1 KR 100529405B1
Authority
KR
South Korea
Prior art keywords
metal
conductive composition
wiring board
printed wiring
via hole
Prior art date
Application number
KR10-2001-0084241A
Other languages
English (en)
Other versions
KR20020053002A (ko
Inventor
야자키요시타로우
요코치도모히로
곤도고지
하라다도시카즈
시라이시요시히코
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20020053002A publication Critical patent/KR20020053002A/ko
Application granted granted Critical
Publication of KR100529405B1 publication Critical patent/KR100529405B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863Concave hole or via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명에 따르면, 주석 입자(61)들과 은 입자(62)들을 포함하는 도전성 페이스트는 도체 패턴(22) 사이에 개재되는 열가소성 수지 필름(23)에 형성된 대략 원통형 비아 홀내에 충전되고, 양측에서 고온 가압된다. 상기 도전성 페이스트(50)에 포함된 금속 입자는 일체화된 도전성 조성물(51)을 형성하도록 소결되며, 상기 도전성 페이스트(50)의 체적은 감소된다. 이와 동시에, 상기 비아 홀(23) 주위의 수지 필름(23)은 비아 홀(24)로 돌출한다. 따라서, 상기 도전성 조성물(51)의 측벽 단면 형태는 아치 형태로 제공되고, 상기 도체 패턴(22)과 접촉하는 도전성 조성물(51)의 접속부와 인접하는 측벽은 경사지게 형성된다. 따라서, 기판의 변형으로 인한 응력 집중을 방지할 수 있다.

Description

인쇄배선기판 및 그의 제조방법{Printed wiring board and method for manufacturing printed wiring board}
본 발명은, 인쇄 배선 기판 및 그의 제조방법에 관한 것으로, 특히 전기적으로 상호 접속된 다수의 도체 패턴층을 갖는 양면 인쇄 배선 기판과 다층 인쇄 배선기판 및 그의 제조방법에 관한 것이다.
인쇄 배선 기판에 있어, 절연 기판은 그에 형성된 비아 홀내에 도전성 조성물에 의하여 상호 접속된 다수의 도체 패턴을 포함하는 인쇄 배선 기판이 제안된 바 있다. 이와 같은 인쇄 배선 기판의 제조 방법으로서, 도12a 에 도시된 방법이 제안되었다. 이러한 방법에 있어, 대략 원통형 비아 홀(124)은 미경화 열가소성 수지를 갖는 유리 섬유(glass cloth)와 같은 코아재(core material)를 포화시킴으로써 이루어진 B 스테이지(stage) 상태에서의 프리프레그(prepreg)로 이루어진 절연 기판(123)에 형성된다. 금속 입자들로 이루어진 층간 접속재 및 미경화 열가소성 수지로 이루어진 바인더(binder) 수지로 구성된 도전성 페이스트(150)는 상기 비아 홀(124)에 충전된다. 그 결과, 상기 기판 및 도체 패턴을 형성하는 도전막(122)이 적층된다.
도 12b 에 도시한 바와 같이, 상기 적층체를 고온 가압함으로써, 상기 도전성 페이스트(150)는 상기 바인더 수지의 경화에 의해 일체화된 도전성 조성물(151)로 되고, 도체 패턴을 형성하는 도전막(122)은 대략 원통형 비아 홀(124)에 형성된 대략 원통형 도전성 조성물(151)에 의해 상호 접속된다.
이와 같은 종래 기술에 있어, 도체 패턴을 형성하는 도전막(122) 사이의 상호 접속은 대략 원통형 도전성 조성물(151)에 의하여 이루어진다. 따라서, 벤딩(bending)과 같은 변형이 발생할 경우, 상기 도전성 조성물(151)은 도체 패턴(도전막(122))을 갖는 접속부(151b) 부근에서 응력 집중을 초래한다. 상기 접속부(151b) 부근에서 반복 또는 큰 응력이 발생할 경우, 층간 접속의 신뢰성이 저하되는 문제점이 있다.
따라서, 본 발명은 상기의 제반 문제점을 해결하기 위하여 안출된 것으로서, 확실한 층간 접속을 갖는 인쇄 배선 기판 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기 본 발명의 목적을 달성하기 위하여, 인쇄 배선 기판은 비아 홀 내에 일체화된 도전성 조성물을 구비한다. 상기 조성물은 도체 패턴과 접촉하는 영역에 인접하는 측벽을 구비한다. 상기 측벽은, 도체 패턴으로부터 멀어질수록 상기 비아 홀의 중심축으로 더 가까워지는 형태로, 상기 도체 패턴에 대하여 경사를 갖고 있다.
상기 도전성 조성물은, 보다 바람직하게, 상기 비아 홀의 중심축을 통과하는 단면이 아치 형태로 제공된다.
본 발명에 의하면, 벤딩과 같은 변형으로 인하여 응력이 인쇄 배선 기판으로 가해지더라도, 상기 도전성 조성물의 접합부 부근에 응력이 집중되는 것을 방지할 수 있다. 따라서, 상호 접속의 신뢰성이 떨어지는 것을 피할 수 있다. 상기 필름은 열가소성 수지로 이루어진다. 따라서, 경사를 갖는 측벽을 구비한 도전성 조성물이 형성될 경우, 상기 절연 필름은 용이하게 소성(塑性) 변형되고, 상기 비아 홀은 도전성 조성물의 형태에 합치되는 형태로 형성된다.
또한, 상기 조성물은 금속 입자를 소결(燒結)에 의해 형성할 경우, 외관상의 체적이 감소된다. 따라서, 상기 도전성 조성물은 경사 측벽을 갖고 용이하게 형성된다.
상기 도전성 패턴은 금속으로 이루어진다. 상기 다층 접속재는 제1 및 제2 금속 입자들을 포함한다. 상기 제1 금속 입자들은 상기 도체 패턴을 형성하는 금속과 제1 합금을 형성할 수 있다. 상기 제2 금속 입자들은 층간 접속을 위한 가열 온도보다 높은 융해점을 가지며, 상기 제1 금속 입자들로 이루어지는 금속과 제2 합금을 형성할 수 있다. 상기 일체화된 도전성 조성물은 다수의 도체 패턴 사이의 비아 홀내의 층간 접속재를 고온 가압함으로써 형성된다. 따라서, 상기 도체 패턴은 도전성 조성물과 전기적으로 상호 접속되고, 상기 도체 패턴으로 이루어지는 금속과 도전성 조성물 내의 제1 금속 사이에 상호 고체상(solid phase) 확산에 의해 형성된 고체 확산층이 형성된다.
즉, 상기 도체 패턴 사이의 전기적 상호 접속은 기계적 접촉에 의해 이루어지지 않아 층간 접속 저항이 거의 변화되지 않는다. 그러므로, 상호 접속의 신뢰성 저하를 확실하게 방지할 수 있다.
본 발명의 다른 목적들 및 특징들은 첨부 도면을 참조하여 다음의 바람직한 실시예로부터 더 명료하게 이해될 수 있다.
이하, 본 발명의 실시예를 참조 도면을 참조하여 설명한다.
(제1 실시예)
도 1a 는, 수지 필름(23)의 일면에 부착된 구리막(본 실시예에서는 18㎛ 두께를 갖는 구리막)의 에칭에 의하여 형성된 다수의 도체 패턴(22)를 구비하는 일면 도체 패턴 필름(21)을 도시한 것이다. 본 실시예에 있어, 65 - 35%의 폴리에테르에테르케톤(polyetheretherketone) 수지 및 35 - 65%의 폴리에테르이미드(polyetherimide) 수지로 이루어진 25 - 75㎛두께의 열가소성 수지가 상기 수지 필름(23)으로서 이용된다.
상기 도체 패턴(22)이 형성된 후, 상기 도체 패턴(22)을 바닥으로 갖는 대략 원통형 비아 홀(via-hole)(24)은 탄산가스 레이져(carbon dioxide laser)로 수지 필름(23)을 노출시킴으로써 형성된다. 상기 비아 홀(24)이 형성되는 동안, 탄산가스 레이져의 출력 및 조사 시간을 조절함으로써 상기 도체 패턴(22)에 홀이 형성되는 것을 방지한다.
상기 탄산 가스 레이져 이외, 엑시머(excimer) 레이져등이 비아 홀(24) 형성을 위하여 이용될 수 있다. 상기 레이져 대신에, 드릴링과 같은 다른 비아 홀 형성 수단을 이용할 수 있다. 그러나, 레이저 빔으로 가공된 홀은 도체 패턴(22)의 손상을 최소화하면서 미세한 홀 가공이 가능하기 때문에 가장 바람직하다.
도1b 에 도시한 바와 같이, 상기 비아 홀(24)을 형성한 다음, 층간 접속재인 도전성 페이스트(paste)(50)를 도 1c 에 도시한 바와 같이 비아 홀(24)내에 충전한다. 상기 도전성 페이스트는 다음에서 설명하는 단계에 의해 준비된다. 유기 용제인 테르피넬(terpineol) 60g을 평균입자 크기 5㎛, 비표면적 0.5m2/g를 갖는 주석 입자(61)(도2a 에 도시된 제1 금속 입자)300g과, 평균입자 크기 1㎛, 비표면적 1.2m2/g를 갖는 은 입자(62)(도 2a 에 도시된 제1 금속 입자)300g에 첨가한다. 이 혼합물은 믹서에 의해 페이스트화 된다.
상기 도전성 페이스트(50)는 메탈 마스크(metal mask)를 갖는 스크린 인쇄 장치에 의해 일면 도체 패턴 필름(21)의 비아 홀(24)내에 프린트 충전된 다음, 상기 테르피넬을 140 - 160℃에서 30분 동안 건조시킨다. 본 실시예에 있어, 상기 스크린 인쇄 장치는 상기 비아 홀(24)내에 도전성 페이스트(50)를 충전하기 위하여 이용된다. 그러나, 확실한 충전이 이루어질 수 있다면, 디스펜서(dispensor)등을 이용한 다른 방법도 이용 가능하다.
페이스트를 형성하기 위한 유기 용제로서 테르피넬 이외의 유기용제가 적용될 수 있다. 그러나, 150 - 300℃의 비등점을 갖는 유기 용제를 사용하는 것이 바람직하다. 150℃ 이하의 비등점을 갖는 유기 용제는 상기 도전성 페이스트(50)의 점도의 시간 의존 변화(time-dependent variation)가 증가하기 쉽다. 한편, 300℃ 이상의 비등점을 갖는 유기 용제는 건조 시간이 길어지기 때문에 적합하지 않다.
본 실시예에 있어, 평균입자 크기 5㎛, 비표면적 0.5m2/g를 갖는 주석 입자들과 평균입자 크기 1㎛, 비표면적 1.2m2/g를 갖는 은 입자들은 상기 도전성 페이스트로서 이용된다. 상기 금속 입자들은 평균 입자 크기 0.5 - 20㎛, 비표면적 0.1 - 1.5m2/g를 갖는 것이 바람직하다.
상기 금속 입자의 평균 입자 크기가 0.5㎛보다 작거나 비표면적이 1.5m2/g보다 클 경우, 상기 비아 홀 충전을 위한 적당한 점도로 페이스트를 조절하기 위하여 다량의 유기 용제를 필요로 한다. 다량의 유기 용제를 포함한 도전성 페이스트는 장시간의 건조를 필요로 하고, 건조가 불충분 할 경우, 상호 접속시간 동안 가열에 의해 다량의 가스가 발생된다. 따라서, 비아 홀(24)내에 공백이 발생하기 쉽고, 상호 접속의 신뢰성은 저하된다.
한편, 상기 금속 입자의 평균 입자 크기가 20㎛보다 크거나 비표면적이 0.1m2/g보다 작을 경우, 비아 홀(24)내에 페이스트를 충전하기 어렵게 된다. 또한, 상기 금속 입자는 불균일하게 배분되기 쉬어, 가열 이후 균일한 합금으로 이루어진 도전성 조성물(51)을 제공하기 어렵다.
상기 도전성 페이스트(50)를 비아 홀(24)에 충전하기 이전에, 상기 비아 홀(24)에 대향하는 도체 패턴(24) 면이 얇게 에칭되거나 환원될 수 있다. 이에 따라, 후술하는 고체상 확산(solid phase diffusion)이 바람직하게 이루어진다.
상기 비아 홀(24)에 도전성 페이스트(50)의 충전 및 건조가 완료되면, 다수의 일면 도체 패턴 필름(21)(본 실시예에서는 4개의 필름)은 도 1d 에 도시한 바와 같이 적층된다. 하부측의 한 쌍의 일면 도체 패턴 필름(21)은 도체 패턴(22)를 구비하는 면이 하부측을 향하도록 적층된다. 상부측의 다른 한 쌍의 일면 도체 패턴 필름(21)은 도체 패턴(22)이 구비되는 면이 상부측을 향하도록 적층된다.
최상층의 도체 패턴(22)을 피복하는 레지스트 필름(resist film)인 피복층(36a)과, 바닥층의 도체 패턴(22)을 피복하는 다른 레지스트 필름인 피복층(36b)이 다수층으로 구비된 상기 적층된 일면 도체 패턴 필름(21)에 각각 적층된다.
상기 피복층(36a)은 최상층 도체 패턴(22)의 소정 위치에 전극이 노출되는 홀을 제공하도록 가공되고, 상기 피복층(36b)은 바닥층의 도체 패턴(22)의 소정 위치에 전극이 노출되는 홀을 제공하도록 가공된다. 본 실시예에 있어, 상기 수지 필름(23)과 동일한 필름으로서, 65 내지 35 중량%의 폴리에테르에테르케톤 수지와 35 내지 65 중량%의 폴리에테르이미드 수지의 혼합물로 이루어지고, 25 내지 75㎛두께를 갖는 열가소성 수지가 상기 피복층(36a)(36b)으로서 이용된다.
도 1d 에 도시한 바와 같이, 상기 일면 도체 패턴 필름(21) 및 피복층(36a)(36b)을 적층한 후, 상기 적층된 유닛은 진공 고온 프레스 장치에 의해 그의 상부 및 바닥면으로부터 고온 가압된다. 본 실시예에 있어, 상기 적층된 유닛은 2 - 10MPa 압력과 240 - 350℃의 가열 온도하에서 10 - 20분 동안 가압된다.
이에 따라, 도 1e 에 도시한 바와 같이, 각 일면 도체 패턴 필름(21) 및 피복층(36a)(36b)은 서로 접착된다. 상기 수지 필름(23) 및 피복층(36a)(36b)이 일체화되도록 서로 열융합되는 동안, 상기 비아 홀(24)내의 도전성 페이스트(50)에 인접한 도체 패턴(22)은 상호 접속되고, 일면 및 타면에 전극(32)(37)을 갖는 다층 인쇄 배선 기판(100)이 제공된다.
이하, 상호 접속 메커니즘을 도 2a 및 도 2b 를 참조하여 설명한다. 페이스트(50)가 240 - 350℃에서 가열될 경우, 주석 입자들의 융해점과 은 입자들의 융해점은 각각 232℃와 961℃이기 때문에, 주석 입자(61)들은 용해되고, 상기 은 입자(61)들의 표면에 고착된다. 이러한 상태에서 가열이 계속적으로 진행되면, 용해된 주석은 은 입자들의 표면으로부터 확산되기 시작하고, 주석 및 은의 합금(융해점 480℃)이 형성된다.
또한, 상기 도전성 조성물(51)이 비아 홀(24)내에 형성되는 동안, 이 압입된 도전성 조성물(51)은 비아 홀(24)의 바닥면으로 가압된다. 이에 따라, 상기 도전성 조성물(51)에 포함된 주석 및 도체 패턴(22)을 형성하는 구리막에 포함된 구리는 서로 확산되고, 고체상 확산층(52)이 도전성 조성물(51)과 도체 패턴(22) 사이의 계면에 형성된다.
비록 도 2a 및 도 2b에는 도시되어 있지 않지만, 상기 고체상 확산층(52)은 비아 홀(24) 하부측의 도체 패턴(22)과 도전성 조성물(51) 사이의 계면에도 형성된다. 따라서, 비아 홀(24)의 상부 및 바닥에서의 양측 도체 패턴(22)은 일체화된 도전성 조성물(51)과 고체상 확산층(52)에 의해 전기적으로 상호 접속된다. 이런 방식으로, 진공 고온 가압 프레스의 고온 가압에 의해 상기 도체 패턴(22)이 상호 접속되는 동안, 상기 고체상 확산층(52)이 형성된 이후에도, 상기 도체 패턴(22)의 소결은 계속적으로 진행되고, 상기 도전성 조성물(51)은 수축된다. 본 실시에에 있어, 상기 도전성 조성물(51)은 도전성 페이스트(50)보다 체적이 10 - 20% 작다.
상기 절연 수지 필름(23)은 진공 고온 가압 장치에 의해 고온 가압되기 때문에, 상기 수지 필름(23)은 연장가능한 방향으로 변형되고, 상기 비아 홀(24)에 인접한 수지 필름(23)은 비아 홀(24)내로 돌출되도록 변형된다. 상기 수지 필름의 탄성률은 진공 고온 가압 장치에 의해 고온 가압되는 동안 약 5 - 40MPa로 저하된다. 저하된 탄성률을 갖는 상기 수지 필름을 가압할 경우, 대체로 균일한 압력(정수압(hydrostatic pressure))이 상기 절연 수지 필름(23)에서 발생된다.
대체로 균일한 압력이 상기 수지 필름(23)으로 계속적으로 가해지고, 비아 홀(24)에 인접한 수지 필름(23)은 그 비아 홀(24)내로 돌출되도록 소성 변형된다. 상기 수지 필름의 돌출량은 도체 패턴(22)에 접속된 단부(비아 홀(24) 중심축 방향의 단부)보다 비아 홀(24)의 중앙부(비아 홀(24) 중심축 방향의 중앙부)에서 더 크게 된다.
즉, 도 3 에 도시한 바와 같이, 고온 가압 되기 전 대략 원통형인 비아 홀(24)의 측벽은 비아 홀(24)의 중심축을 통과하는 단면상의 측벽 형태가 상기한 바와 같이 수지 필름(23)을 비아 홀(24)로 돌출시킨 아치 형태로 제공되도록 변형된다.
이 때, 상기 조성물(51)의 외관상 체적은 소결 진행에 따라 감소된다. 소결되는 동안, 상기 조성물(51)은 그 단면 형태가 아치 형태로 제공되도록 돌출하는 수지 필름(23)에 의해 밀린다. 따라서, 상기 비아 홀(24)로의 돌출방향에 있어서의 수지 필름(23)의 변형은, 비아 홀의 측벽이 도전성 조성물(51)과 항상 접촉되도록, 도전성 조성물(51)의 소결과 함께 동시에 진행된다. 그 결과, 도 3 에 도시한 바와 같이, 상기 도전성 조성물(51)의 측벽은 비아 홀(24)의 중심축을 통과하는 아치 형태의 단면을 제공하도록 형성된다.
즉, 상기 도전성 조성물(51)은, 도체 패턴(22)으로부터 멀어질수록 비아 홀(24)의 중심축으로 가까워지는 형태로, 도체 패턴(22)에 대하여 경사를 갖고 형성된다.
고온 가압 공정 동안의 수지 필름(23)의 탄성률은 1- 1000MPa로 하는 것이 바람직하다. 상기 탄성률이 1000MPa보다 클 경우, 수지 필름(23)내에 균일한 내부 압력을 제공하기 어렵고, 열융합에 의해 수지 필름(23)을 서로 접착하기가 어렵다. 한편, 상기 탄성률이 1MPa보다 작을 경우, 상기 수지 필름이 쉽게 흐르게 되어 인쇄 기판(100) 형태를 유지하지 못한다.
상기 도체 페이스트(50)에 대한 도전성 조성물(51)의 체적 감소율은 5% 이상으로 하는 것이 바람직하다. 상기 체적 감소율이 5%보다 작을 경우, 도체 패턴(22)에 대하여 충분히 큰 경사를 갖는 도전성 조성물(51)의 측벽(51a)을 형성하기 어렵다.
본 발명의 제1 실시예에 있어서의 구성 및 제조 방법에 의하면, 벤딩과 같은 변형으로 인하여 응력이 인쇄 배선 기판(100)으로 가해지는 경우라도, 도전성 조성물(51)의 측벽(51a)이 경사를 갖고 형성되기 때문에, 도 3 에 도시한 접속부(51b)에서 응력이 집중되는 것을 방지할 수 있다. 또한, 상기 도전성 조성물(51)의 어떠한 다른 부분도, 도전성 조성물(51)의 측벽이 비아 홀(24)의 중심축을 통과하는 아치 형태의 단면을 제공하도록 형성되기 때문에, 보다 작은 응력 집중을 가져오게 된다. 따라서, 상호 접속 신뢰성이 저하되는 것을 방지할 수 있다.
인쇄 배선 기판(100)의 다수의 도체 패턴(22)은 소결에 의한 주석-은 합금과, 도전성 조성물(51)내의 주석 및 도체 패턴(22)을 구성하는 구리로 형성된 고체 상 확산층(52)을 포함하는 양측 도전성 조성물(51)로 전기적으로 상호 접속된다. 따라서, 상기 도체 패턴(22)의 전기적 접속은 기계적 접촉에 의해 이루어지지 않아 층간 접촉 저항은 거의 변화되지 않는다. 그러므로, 상호 접속 신뢰성 저하를 보다 확실하게 방지한다.
또한, 일면 도체 패턴 필름(21) 및 피복층(36a)(36b)의 적층 일체화와, 상기 도체 패턴(22)의 상호 접속은 고온 가압에 의해 동시에 실행된다. 따라서, 인쇄 배선 기판(100)의 제조 공정수 및 기판의 제조 비용을 절감할 수 있다.
본 실시예에 있어, 도전성 페이스트의 금속 성분은 50 중량%의 주석과 50 중량%의 은이다. 상기 금속 성분중 주석 함유율은 20 - 80%로 하는 것이 바람직하다.
도 4 는 도전성 페이스트(50)의 주석 대 은의 비율을 변화시킬 경우, 도체 패턴(22)을 형성하는 구리막과 도전성 조성물 사이의 부착 변화를 도시한 것이다. 부착 평가는 다음과 같이 실행되었다. 본 실시예에 있어 도전성 페이스트(50)로 이용되는 것과 같은 동일 주석 입자들 및 은 입자들이 금속 성분으로서 이용된다. 테르피넬은 금속 성분의 10 중량%에 대응하는 양으로서 금속 성분에 첨가되고, 이 혼합물은 페이스트화 된다. 상기 페이스트는 구리막의 광택면에 프린트되고, 전술의 건조 조건에서 건조된다. 이후, 건조된 페이스트에 구리막의 비광택면이 상기 페이스트와 접촉하도록 다른 구리막을 적층한다. 그 사이에 도전성 조성물이 위치된 상기 두 구리막은 전술한 조건에서 고온 가압에 의해 접착된다.
인쇄 배선 기판의 제조에서, 각 필름이 동일 방향으로 향하도록 일면 도체 패턴 필름을 적층할 경우, 비아 홀내에 도전성 조성물로 충전된 비아는 그들 양면 사이에 형성되기 때문에, 상기 하나의 구리막의 광택면과 다른 하나의 구리막의 비광택면이 접착된다. 상기 접착된 두 구리막은 10mm/min의 속도로 필링(peeling)되고, 필링 강도는 그들 사이의 접착 강도로서 규정된다.
주석 함유율이 20 - 80%일 경우, 절연체와 구리막 사이의 접착인 1.0N/mm보다 큰 양호한 접착을 제공할 수 있음을 알 수 있다. 즉, 주석 함유율이 20 - 80%에서의 필링에 있어, 파쇄 모드는 구리막과 도전성 조성물 사이에서의 계면 필링이 아닌 도전성 조성물의 내부 파쇄이다. 이것은 도전성 조성물보다 강한 고체상 확산층이 구리막과 도전성 조성물 사이에 형성된다는 것을 의미한다.
도5 는 비아 홀(24)내에 충전된 도전성 페이스트(50)내의 주석 대 은의 비율이 변화될 경우, 비아 초기 연결 저항에 대한 인쇄 배선 기판(100)의 리플로우-솔더링(reflow-soldering) 공정 이후, 비아 연결 저항의 변화율을 나타낸 것이다.
평가는 다음과 같이 실행되었다. 본 실시예에 있어 상기한 도전성 페이스트(50)에 사용된 것과 같은 동일 주석 입자들과 은 입자들이 금속 성분으로서 이용되었다. 금속 성분의 10 중량%과 동일한 양의 테르피넬을 금속 성분에 첨가하고, 그 혼합물은 페이스트화되어 제공된다. 상기 페이스트(50)는 일면 도체 패턴 필름의 비아 홀(24)내에 충전되고, 전술한 건조 상태에서 건조된다. 상기 일면 도체 패턴 필름의 절연체측 면에 구리막을 적층한다. 이런 방법으로, 비아 연결 저항을 측정하기 위한 도체 패턴을 갖는 양면 기판이 준비된다.
이후, 상기 양면 기판의 비아 연결 저항은 제조된 상태와 상기 기판을 250℃에서 5분간의 리플로우 공정을 통해 통과시킨 후의 상태에서 측정된다, 그들 사이의 저항 변화율은 측정된 값으로부터 산출된다.
주석 함유율이 20 - 80% 일 경우, 리플로우 공정 이후 저항 변화율은, 일반적으로 양호한 신뢰성을 제공하는 최대 값인 20%이하를 확보할 수 있는 것을 알 수 있다. 따라서, 전술한 바와 같이, 층간 접속재로서 금속 성분에 20 - 80%의 주석 함유율을 갖는 도전성 페이스트(50)를 이용하여 회로 배선 기판을 제조할 경우, 뛰어난 접속 신뢰성을 갖는 인쇄 배선 기판을 제공할 수 있다.
본 실시예에 있어, 상기 도전성 페이스트(50)는 주석 입자(61)들과 은 입자(62)들을 포함하고, 도전성 페이스트(50)은 두 금속들을 합금 및 소결시켜 형성된다. 그러나, 상기 도전성 페이스트(50)는 금속 입자가 소결된 재료로 형성될 필요가 없다. 그 일예로, 상기 도전성 페이스트(50)는 금속 입자와 바인더 수지로서 미경화상태의 열경화성 수지를 포함하는 금속일 수 있고, 열경화성 수지를 경화에 의하여 금속 입자를 유지하는 도전성 조성물로 된다.
열경화성 수지의 수축으로 인하여, 도전성 조성물의 체적이 도전성 페이스트의 체적에 비하여 감소(바람직하게는 5%이상 감소)되는 동안, 도체 패턴으로부터 멀어질수록 비아 홀의 중심축으로 가까워지는 형태로, 도체 패턴에 대하여 경사를 갖는 도전성 조성물의 측벽을 형성할 수 있다. 이 경우 뿐만 아니라, 도체 조성물과 도체 패턴 사이의 접속부의 부근에서 응력이 집중되는 것을 방지할 수 있다. 그러나, 이 경우, 상호 접속이 접속 전도를 기초로 하여 신뢰성의 견지에서 상기한 실시예가 보다 바람직하다.
본 실시예에 있어, 은 입자들은 제2 금속 입자로서 사용된다. 그러나, 층간 접속 기간동안 용해되지 않고, 제1 금속 입자인 주석과 합금을 형성하는 금속 입자라면, 어떠한 다른 금속 입자들도 이용될 수 있다. 적용가능한 금속으로서는, 구리(융해점 1083℃), 금(융해점 1063℃), 플래티늄(platinum)(융해점 1769℃), 팔라듐(palladium)(융해점 1552℃), 니켈(융해점 1453℃), 아연(융해점 419℃) 등이다. 제2 금속 입자로서는, 이것을 단독으로 이용하거나 경우에 따라 혼합하여 이용할 수 있다.
본 실시예에 있어, 상기 도전성 페이스트(50)에 포함된 금속 입자는 주석 입자(61)와 은 입자(62)이다. 그러나, 상기 도전성 페이스트의 형상 유지 능력을 향상시키기 위하여, 낮은 융해점을 갖는 금속 입자(예를 들면, 이리듐 입자) 또는 약 1 - 100nm 입자크기(예를 들면, 은)를 갖는 금속 입자들을 페이스트(50)에 첨가할 수 있다. 그 결과, 층간 접속 공정까지 상기 도전성 페이스트(50)의 형태 유지 능력을 보다 유지할 수 있다.
또한, 주석과 합금을 형성하지 않는 다른 금속 입자는 절연 수지 필름(23)의 열팽창계수에 가까운 도전성 조성물(51)의 열팽창계수를 조절하기 위하여 첨가될 수 있다. 금속 입자 이외, 비도전성 유기 용제등이 첨가될 수 있다. 그러나, 도전성 조성물(51)의 일체화를 방해할 정도로 다량을 첨가하는 것은 바람직하지 못하다.
본 실시예에 있어, 상기 도전성 페이스트(50)는 금속 입자(61)(62) 및 유기 용제로 구성된다. 상기 도전성 페이스트(50)의 총 고체 성분의 0.01 - 0.05중량%과 동일 양으로 도전성 페이스트(50)에 분산재를 첨가할 수 있다. 이것은 상기 도전성 페이스트(50)내의 금속 입자의 균일한 분산을 용이하게 한다. 분산재의 함유량이 0.01중량% 이하일 경우, 분산 효과를 거의 제공할 수 없고, 분산재의 함유량이 1.5중량%이상일 경우, 소결에 의한 상기 도전성 조성물(51)의 일체화를 방해한다.
본 실시예에 있어, 상기 도전성 페이스트(50)의 페이스티(pasty) 재료 대신에, 비아 홀(24)내에 충전될 수 있는 재료라면, 입자형태의 재료도 적용될 수 있다.
(제2 실시예)
제1 금속 입자로 형성된 제1 금속과 제2 금속 입자로 형성된 제2 금속로 구성된 합금 입자를 포함하는 도전성 페이스트가 이용될 수 있다. 그 일예로, 도 6a 에 도시한 바와 같이, 유기 용제 및 50중량%의 주석과 50중량%의 은을 포함하는 합금 입자(162)로 구성된 도전성 페이스트(150)는 일면 도체 패턴 필름(21)의 비아 홀(24)내에 충전된 다음 건조된다. 이후, 상기 일면 도체 패턴 필름(21)은 적층되고, 상기 적층된 유닛은 상기 비아 홀(24)내의 합금 입자를 소결함으로써 일체화된 도전성 조성물(51)을 형성하기 위하여 그의 양면을 고온 가압한다.
상기 도전성 조성물(51)은 비아 홀(24)내에서 가압되는 동안, 상기 도전성 조성물(51)은 비아 홀(24)의 바닥을 형성하는 도체 패턴(22)의 면으로 가압되도록 가압된다. 그 결과, 도전성 조성물내에 포함된 주석과 도체 패턴(22)을 형성하는 구리막의 구리는 상기 도전성 조성물(51)과 도체 패턴(22) 사이의 계면에서 고체 상 확산층(52)을 형성하도록 서로 확산된다.
상기 합금(162)의 소결이 전술한 바와 같이 진행될 경우, 도전성 조성물(51)의 체적이 감소됨에 따라 수지 필름(23)은 비아 홀(24)내로 돌출되도록 변형된다. 따라서, 제1 실시예에서와 같은 동일 효과가 제공된다.
이 때, 상기한 바와 같이, 제2 금속은 은으로 한정되지 않는다. 구리, 금, 플래티늄, 팔라듐, 니켈, 아연등이 단독 또는 혼합형태로의 제2 금속 입자로서 이용될 수 있다. 본 실시예에 있어, 상기 도전성 페이스트(150)의 금속 성분은 50중량%의 주석과 50중량%의 은이다. 제1 실시예에서와 마찬가지로, 금속 성분의 주석 함유량은 20 - 80%으로 하는 것이 바람직하다.
또한, 전술한 본 실시예에 있어, 일면 도체 패턴 필름(21)은 인쇄 배선 기판(100) 제조 공정에서 도 1d에 도시한 바와 같이 적층된다. 그러나, 적층 구성은 이 하나로 한정되지 않고, 층간 접속이 요구되는 다층 또는 양면 인쇄 배선기판을 제공하기 위한 구성이라면, 어떠한 다른 구성도 이용될 수 있다.
그 일예로, 도 7 에 도시한 구성이 가능하다. 이 구성에 있어, 다층 인쇄 배선 기판은, 그의 전체면을 피복하는 구리막 도체 패턴을 갖는 일면 도체 패턴 필름(71)과, 일면 도체 필름(21) 및 구리막(81)을 서로 적층하는 단계와, 이후, 이 적층된 유닛을 고온 가압하는 단계와, 다음으로 그의 양면에 상기 구리막을 형성하는 단계로 이루어진다.
도 8 에 도시한 다른 구성도 가능하다. 이 구성에 있어, 다층 인쇄 배선 기판은, 일면 도체 패턴 필름(21)과 양면 필름(91)을 함께 적층하는 단계와, 다음으로 상기 적층체를 고온 가압하는 단계로 이루어진다. 또한, 도9에 도시한 다른 구성도 가능하다. 이 구성에 있어, 다층 인쇄 배선 기판은, 양면 필름(91)의 양면에 수지 필름(23)을 적층하는 단계와, 이후 상기 적층된 유닛에 구리막(81)을 적층하는 단계와, 다음으로 최종 적층체를 고온 가압하는 단계로 이루어진다.
도 10 에 도시한 다른 구성도 가능하다. 이 구성에서, 다층 인쇄 배선 기판은, 수지 필름(23)에 구리막(81)을 적층하는 단계와, 이후 적층된 유닛을 고온 가압하는 단계와, 다음으로 양면에 상기 구리막을 형성하는 단계로 이루어진다.
도 11에 도시한 다른 구성도 가능하다. 이 구성에서, 다층 인쇄 배선 기판은, 일면 도체 패턴 필름(71)과 구리막(81)을 서로 적층하는 단계와, 이후 이 적층된 유닛을 고온 가압하는 단계와, 다음으로 양면에 상기 구리막을 형성하는 단계로 이루어진다.
전술한 실시예에 있어, 65 - 35%의 폴리에테르에테르케톤 수지 및 35 - 65%의 폴리에테르이미드 수지의 혼합물로 형성된 수지 필름이 수지 필름(23) 및 피복층(36a)(36b)으로서 이용된다. 상기 필름 대신에, 비 도전성 충전재를 폴리에테르에테르케톤 수지 및 폴리에테르이미드 수지에 첨가하여 형성된 수지를 이용할 수 있다. 또한, 폴리에테르에테르케톤(PEEK) 및 폴리에테르이미드(PEI) 중 하나만을 사용할 수 있다.
또한, 열가소성 폴리이미드 또는 액정 폴리머도 적용가능하다. 고온 가압 동안의 가열 온도에서 1 - 1000MPa의 탄성률을 가지며, 이후 공정인 납땜 공정등에서 필요한 내열성을 갖는 수지 필름을 이용하는 것이 바람직하다.
전술한 본 실시예에 있어, 구리는 도체 패턴(22)으로 형성된 메탈로서 이용된다. 그러나, 구리 이외, 도전성 조성물(51)내에 포함된 주석과 고체 상태에서 서로 확산하는 다른 금속을 이용할 수 있다. 또한, 상기 도체 패턴(22)은 반드시 도전성 조성물(51)내에 포함된 주석(제1 금속)과 서로 확산하는 금속으로 이루어질 필요가 없다. 상기 도전성 조성물(51)에 포함된 주석(제1 금속)과 서로 확산하는 은 및 금과 같은 금속으로 형성된 도금층을 갖는 도체 패턴이 이용될 수 있다. 비아 홀(24)에 대응하는 위치에서 상기 도전성 조성물(51)에 포함된 주석(제1 금속)과 서로 확산할 수 있는 금속을 갖는 패턴이면, 어떠한 다른 도체 패턴이 적용될 수 있다.
전술한 본 실시예에 있어, 상기 인쇄 배선 기판(100)은 4개층으로 구성된다. 그러나, 다수의 도체 패턴 층으로 구성되는 기판(100)이면, 그의 층수가 한정되지 않음은 당연한 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 따른 인쇄 배선 기판 및 그의 제조방법은 층간 접속의 신뢰성 저하를 확실하게 방지하여 확실한 층간 접속을 제공할 수 있는 효과가 있다.
도 1a 내지 도 1e 는 본 발명의 제1 실시예에 의한 인쇄 배선 기판의 제조 단계를 도시한 단계별 단면도.
도 2a 및 도 2b 는 본 발명의 제1 실시예에 의한, 비아 홀에 도전성 페이스트를 충전한 후 및 층간 접속 후의 인쇄 배선 기판을 개략적으로 도시한 요부 확대도.
도 3 은 본 발명의 제1 실시예에 의한 도전성 조성물의 형태를 개략적으로 도시한 요부 확대도.
도 4 는 도체 패턴을 형성하는 구리막과 도전성 조성물 사이의 부착 상태의 평가 결과를 도시한 그래프.
도 5 는 인쇄 배선 기판의 리플로우-솔더링 공정 이후, 인쇄 배선 기판의 비아 연결 저항의 변화율을 도시한 그래프.
도 6a 및 도 6b 는 본 발명의 제2 실시예에 의한, 비아 홀에 도전성 페이스트를 충전 한 후 및 층간 접속 후의 인쇄 배선 기판을 개략적으로 도시한 개략적인 요부 확대도.
도 7 은 다층 인쇄 배선 기판의 제2 실시예에 의한 적층 구성을 도시한 단면도.
도 8 은 다층 인쇄 배선 기판의 제3 실시예에 의한 적층 구성을 도시한 단면도.
도 9 는 다층 인쇄 배선 기판의 제4 실시예에 의한 적층 구성을 도시한 단면도.
도 10 은 다층 인쇄 배선 기판의 제5 실시예에 의한 적층 구성을 도시한 단면도.
도 11 은 다층 인쇄 배선 기판의 제6 실시예에 의한 적층 구성을 도시한 단면도.
도 12a 및 도 12b 는 종래 기술에 있어 각각 비아 홀내에 도전성 페이스트를 충전 한 후 및 층간 접속을 한 후의 인쇄 배선 기판을 개략적으로 도시한 요부 확대도.
* 도면의 주요부분에 대한 부호의 설명
21: 일면 도체 패턴 필름 22: 도체 패턴
23:수지 필름 24: 비아 홀
50, 150: 도전성 페이스트 51: 도전성 조성물
51a: 측벽 51b: 접속부
61: 주석 입자 62: 은 입자
100: 인쇄 배선 기판 162: 합금

Claims (23)

  1. 비아 홀을 구비하며, 제1면과 상기 제1면에 대향하는 제2면을 구비한 절연기판;
    상기 비아 홀을 커버하도록 상기 제1면 및 제2면에 각각 위치되며, 금속을 포함하는 제1 및 제2도체 패턴;
    상기 비아 홀에 제공되고, 제1금속 및 상기 제1 및 제2도체 패턴을 상호 접속하기 위해 요구되는 가열 온도보다 높은 융해점을 갖는 제2금속을 포함하는 일체화된 도전성 조성물; 및
    상기 제1 및 제2 도체 패턴의 금속 및 상기 제1 및 제2도체 패턴의 금속으로 확산되는 상기 일체화된 도전성 조성물의 금속으로부터 형성되고, 상기 일체화된 도전성 조성물과 제1 및 제2도체 패턴 사이에 위치되는 제1 및 제2고체상 확산층;
    을 포함하며,
    상기 비아 홀내의 상기 일체화된 도전성 조성물의 측벽은 상기 절연 기판의 제1면과 제2면 사이의 중간에서 상기 비아 홀의 중심축으로 가까워지는 오목한 형태로 이루어지고,
    상기 제1 및 제2도체 패턴은 상기 일체화된 도전성 조성물과, 상기 제1 및 제2고체상 확산층에 의하여 전기적으로 상호 접속되는
    인쇄 배선 기판.
  2. 제1항에 있어서,
    상기 도전성 조성물의 측벽은 상기 비아 홀의 중심축을 통과하는 단면 평면이 상기 제1 및 제2고체상 확산층 사이에서 아치 형태를 갖는
    인쇄 배선 기판.
  3. 삭제
  4. 제1항에 있어서,
    상기 일체화된 도전성 조성물은 금속 입자로 구성된 소결된 금속으로 이루어진
    인쇄 배선 기판.
  5. 제1항에 있어서,
    상기 제1금속은 주석이고, 상기 제2금속은 은인
    인쇄 배선 기판.
  6. 비아 홀을 구비하며, 제1면과 상기 제1면에 대향하는 제2면을 구비한 절연필름을 제공하고;
    상기 제1면 및 제2면에 각각 위치되며, 금속을 포함하는 제1 및 제2도체 패턴이 상기 비아 홀을 커버하고;
    제1금속 및 상기 제1 및 제2도체 패턴을 상호 접속하기 위해 요구되는 가열 온도보다 높은 융해점을 갖는 제2금속을 포함하는 층간접속재를 상기 비아 홀에 충전하며;
    상기 비아홀의 층간접속재를 고온 가압함으로써 형성된 일체화된 도전성 조성물과 상기 제1 및 제2도체 패턴이 전기적으로 상호접속되도록, 상기 제1 및 제2 도체 패턴의 금속 및 상기 제1 및 제2도체 패턴의 금속으로 확산되는 상기 일체화된 도전성 조성물의 금속으로부터 형성되고, 상기 일체화된 도전성 조성물과 제1 및 제2도체 패턴 사이에 제1 및 제2고체상 확산층이 위치되되;
    상기 비아 홀내의 상기 일체화된 도전성 조성물의 측벽은 상기 절연 필름의 제1면과 제2면 사이의 중간에서 상기 비아 홀의 중심축으로 가까워지는 오목한 형태로 이루어지고,
    상기 제1 및 제2도체 패턴은 상기 일체화된 도전성 조성물과, 상기 제1 및 제2고체상 확산층에 의하여 전기적으로 상호 접속되는
    인쇄 배선 기판의 제조방법.
  7. 제6항에 있어서,
    상기 조성물의 단면은 층간 접속 공정에서 비아 홀의 중심축을 통과하는 단면 평면 형태가 상기 제1 및 제2고체상 확산층 사이에서 아치 형태를 갖는
    인쇄 배선 기판의 제조방법.
  8. 제6항 또는 제7항에 있어서,
    상기 절연 필름은 열가소성 수지로 형성되는
    인쇄 배선 기판의 제조방법.
  9. 제8항에 있어서,
    상기 일체화된 도전성 조성물이 상기 층간 접속재를 고온 가압함으로써 형성될 때, 상기 일체화된 도전성 조성물의 체적은 층간접속재의 체적에 비하여 감소되는
    인쇄 배선 기판의 제조방법.
  10. 제9항에 있어서,
    상기 도전성 조성물 대 층간 접속재의 체적 감소율은 5%이상인
    인쇄 배선 기판의 제조방법.
  11. 제9항 또는 제10항에 있어서,
    상기 층간 접속재가 고온 가압될 때 상기 일체화된 조성물을 형성하도록 금속 입자를 소결하는
    인쇄 배선 기판의 제조방법.
  12. 제11항에 있어서,
    상기 층간 접속재를 포함하는 금속 입자는 상기 도체 패턴을 형성하는 금속과 제1 합금을 형성하는 제1 금속 입자와, 층간 상호 접속을 위한 가열 온도보다 높은 융해점을 가지며 상기 제1 금속 입자를 형성하는 금속과 제2 합금을 형성하는 제2 금속 입자로 이루어지며;
    제1 금속 입자와 제2 금속 입자로 각각 이루어진 두 금속 사이에 제2 금속 합금을 형성함으로써 소결되고 일체화된 도전성 조성물을 형성하고, 다수의 도체 패턴 사이에 개재된 층간 접속재를 고온 가압함을 통해 제1 금속 입자와 도체 패턴으로 각각 형성된 금속 사이에서 상호 고체상 확산을 진행시킴으로써 다수의 도체 패턴이 전기적으로 상호 접속되는
    인쇄 배선 기판의 제조 방법.
  13. 제6항에 있어서,
    상기 절연 필름은 열가소성 수지로 이루어지고, 상기 열가소성수지의 탄성률이 1 -1000MPa가 되는 온도로 상기 절연 필름을 가열하는
    인쇄 배선 기판의 제조 방법.
  14. 제12항에 있어서,
    상기 제1 금속입자는 주석이고, 20중량% 내지 80중량% 사이의 양으로 상기 층간 접속재내에 포함되는
    인쇄 배선 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 주석은 50중량% 양으로 포함되는
    인쇄 배선 기판의 제조 방법.
  16. 제1항에 있어서,
    상기 제1 및 제2고체상 확산층 사이에서 상기 일체화된 도전성 조성물의 측벽은, 상기 제1면과 제2면 가까이에서 상기 비아 홀의 중심축으로부터 가장 멀고, 상기 제1면과 제2면 사이의 중간에서 상기 비아 홀의 중심축에 가장 가깝도록 이루어진 상기 절연 기판의 볼록한 돌기를 따라 이루어진
    인쇄 배선 기판.
  17. 제1항에 있어서,
    상기 일체화된 도전성 조성물의 측벽은 상기 제1 및 제2도체 패턴에 대하여 경사지게 이루어져, 상기 제1 및 제2도체 패턴과 상기 일체화된 도전성 조성물 간의 전기적 접촉 부위에서 응력집중을 방지하는
    인쇄 배선 기판.
  18. 삭제
  19. 제1항에 있어서,
    상기 일체화된 도전성 조성물은 소결된 금속을 포함하는 합금으로 이루어진
    인쇄 배선 기판.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR10-2001-0084241A 2000-12-26 2001-12-24 인쇄배선기판 및 그의 제조방법 KR100529405B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000395601 2000-12-26
JPJP-P-2000-00395601 2000-12-26
JPJP-P-2001-00094176 2001-03-28
JP2001094176 2001-03-28
JP2001204024A JP3867523B2 (ja) 2000-12-26 2001-07-04 プリント基板およびその製造方法
JPJP-P-2001-00204024 2001-07-04

Publications (2)

Publication Number Publication Date
KR20020053002A KR20020053002A (ko) 2002-07-04
KR100529405B1 true KR100529405B1 (ko) 2005-11-17

Family

ID=27345550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0084241A KR100529405B1 (ko) 2000-12-26 2001-12-24 인쇄배선기판 및 그의 제조방법

Country Status (9)

Country Link
US (2) US6713687B2 (ko)
EP (1) EP1220589B1 (ko)
JP (1) JP3867523B2 (ko)
KR (1) KR100529405B1 (ko)
CN (1) CN1180666C (ko)
DE (1) DE60135082D1 (ko)
MX (1) MXPA01013268A (ko)
SG (1) SG108830A1 (ko)
TW (1) TWI290013B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP2002217510A (ja) * 2001-01-15 2002-08-02 Matsushita Electric Ind Co Ltd 基板の接続構造とその製造方法
WO2004022663A1 (ja) * 2002-09-04 2004-03-18 Namics Corporation 導電性接着剤およびそれを用いた回路
AU2003289277A1 (en) * 2002-12-09 2004-06-30 Matsushita Electric Industrial Co., Ltd. Electronic part with external electrode
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
DE10350568A1 (de) * 2003-10-30 2005-02-10 Ticona Gmbh Verfahren zur Herstellung von Folienkabeln und Leiterbahnträgern für gedruckte Schaltungen sowie damit erhältliche gedruckte Schaltungen und Folienkabel
JP3997991B2 (ja) * 2004-01-14 2007-10-24 セイコーエプソン株式会社 電子装置
US8257795B2 (en) 2004-02-18 2012-09-04 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
US20070183920A1 (en) * 2005-02-14 2007-08-09 Guo-Quan Lu Nanoscale metal paste for interconnect and method of use
KR100687394B1 (ko) * 2004-09-24 2007-02-27 산에이카가쿠 가부시키가이샤 다층회로기판과 그 제조방법
US20060042832A1 (en) * 2004-08-27 2006-03-02 Kiyoshi Sato Multilayer circuit board and method of producing the same
US7144779B2 (en) * 2004-09-01 2006-12-05 Micron Technology, Inc. Method of forming epitaxial silicon-comprising material
JP2006128519A (ja) * 2004-10-29 2006-05-18 Tdk Corp 多層基板の製造方法
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
KR100643934B1 (ko) * 2005-09-02 2006-11-10 삼성전기주식회사 인쇄회로기판의 회로패턴 형성방법
JP4647505B2 (ja) * 2006-01-26 2011-03-09 富士通株式会社 構造体および配線基板並びに配線付き構造体の製造方法
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
US8344523B2 (en) * 2006-05-08 2013-01-01 Diemat, Inc. Conductive composition
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
JP2010062339A (ja) * 2008-09-04 2010-03-18 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US8161637B2 (en) * 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board
JP5828203B2 (ja) * 2009-09-03 2015-12-02 大日本印刷株式会社 プリント配線板、プリント配線板の製造方法
JP5307669B2 (ja) 2009-09-09 2013-10-02 東京エレクトロン株式会社 半導体装置の製造方法及び電気的接続を得る方法
KR101153675B1 (ko) * 2009-09-14 2012-06-18 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US10544483B2 (en) 2010-03-04 2020-01-28 Lockheed Martin Corporation Scalable processes for forming tin nanoparticles, compositions containing tin nanoparticles, and applications utilizing same
KR101097670B1 (ko) * 2010-04-20 2011-12-22 서울대학교산학협력단 인쇄회로기판 및 이의 제조방법
KR101141385B1 (ko) 2010-08-13 2012-05-03 삼성전기주식회사 프로브 기판의 리페어 방법 및 이를 이용한 프로브 기판
US8572840B2 (en) * 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply
EP2656699A1 (en) * 2010-12-21 2013-10-30 Linxens Holding Method of manufacturing a surface mounted device and corresponding surface mounted device
US8785790B2 (en) * 2011-11-10 2014-07-22 Invensas Corporation High strength through-substrate vias
JP5699995B2 (ja) * 2012-07-02 2015-04-15 株式会社デンソー 電力変換装置
JP5874697B2 (ja) 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
WO2015170539A1 (ja) 2014-05-08 2015-11-12 株式会社村田製作所 樹脂多層基板およびその製造方法
KR101823194B1 (ko) * 2014-10-16 2018-01-29 삼성전기주식회사 칩 전자부품 및 그 제조방법
CN208159009U (zh) * 2015-11-10 2018-11-27 株式会社村田制作所 树脂多层基板
DE102015226607A1 (de) * 2015-12-23 2017-06-29 Robert Bosch Gmbh Verfahren zur Herstellung eines Leitungsabschnitts einer Hydraulikleitung
KR101832607B1 (ko) * 2016-05-13 2018-02-26 삼성전기주식회사 코일부품 및 그 제조방법
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
JP2019067994A (ja) * 2017-10-04 2019-04-25 トヨタ自動車株式会社 積層基板とその製造方法
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
JP7075785B2 (ja) * 2018-03-08 2022-05-26 スタンレー電気株式会社 回路基板、電子回路装置、および、回路基板の製造方法
TWI736421B (zh) * 2020-09-17 2021-08-11 欣興電子股份有限公司 電路板及其製造方法
CN114205989A (zh) * 2020-09-17 2022-03-18 欣兴电子股份有限公司 电路板及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350250A (ja) * 1993-06-07 1994-12-22 Toshiba Corp 印刷配線板の製造方法
KR19990006770A (ko) * 1997-06-03 1999-01-25 니시무로 타이조 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법
KR19990067668A (ko) * 1995-11-17 1999-08-25 니시무로 타이죠 다층배선기판, 다층배선기판의 프리패브 소재, 다층배선기판의제조방법, 전자부품, 전자부품 패키지 및 도전성 필러의 형성방법
JP2000049460A (ja) * 1998-07-31 2000-02-18 Kyocera Corp 配線基板
JP2000138457A (ja) * 1998-11-02 2000-05-16 Kyocera Corp 多層配線基板およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303715A (en) * 1977-04-07 1981-12-01 Western Electric Company, Incorporated Printed wiring board
US4221925A (en) * 1978-09-18 1980-09-09 Western Electric Company, Incorporated Printed circuit board
US5314788A (en) * 1986-01-24 1994-05-24 Canon Kabushiki Kaisha Matrix printed board and process of forming the same
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US5078372A (en) * 1989-10-12 1992-01-07 Fitzpatrick John P Quick change vise jaw
US5227588A (en) * 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
TW222736B (ko) * 1992-06-05 1994-04-21 Matsushita Electric Ind Co Ltd
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
DE69417684T2 (de) 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
FR2722639B1 (fr) * 1994-07-18 1996-08-30 Solaic Sa Procede pour etablir une liaison elextrique entre deux circuits imprimes situes sur les faces opposeees d'une plaquette, et carte electronique comportant une telle liaison
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
JPH08148828A (ja) 1994-11-18 1996-06-07 Hitachi Ltd 薄膜多層回路基板およびその製造方法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
CA2196024A1 (en) * 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
JPH1081857A (ja) 1996-09-05 1998-03-31 Hitachi Cable Ltd 両面接着テープ、リードフレーム及び集積回路装置
US5997490A (en) * 1997-02-12 1999-12-07 Exogen, Inc. Method and system for therapeutically treating bone fractures and osteoporosis
US5829762A (en) * 1997-04-21 1998-11-03 Power Tool Holders Incorporated Chuck with locking unit
JPH11204943A (ja) 1998-01-08 1999-07-30 Hitachi Ltd 電子回路基板およびその製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
US6196536B1 (en) * 1999-03-09 2001-03-06 Paul H. Hintze Grip set for an adjustable vice
JP2001077533A (ja) 1999-09-07 2001-03-23 Nitto Denko Corp 多層配線基板
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350250A (ja) * 1993-06-07 1994-12-22 Toshiba Corp 印刷配線板の製造方法
KR19990067668A (ko) * 1995-11-17 1999-08-25 니시무로 타이죠 다층배선기판, 다층배선기판의 프리패브 소재, 다층배선기판의제조방법, 전자부품, 전자부품 패키지 및 도전성 필러의 형성방법
KR19990006770A (ko) * 1997-06-03 1999-01-25 니시무로 타이조 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2000049460A (ja) * 1998-07-31 2000-02-18 Kyocera Corp 配線基板
JP2000138457A (ja) * 1998-11-02 2000-05-16 Kyocera Corp 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
EP1220589A3 (en) 2004-07-21
EP1220589A2 (en) 2002-07-03
US20040066633A1 (en) 2004-04-08
CN1180666C (zh) 2004-12-15
TWI290013B (en) 2007-11-11
SG108830A1 (en) 2005-02-28
JP3867523B2 (ja) 2007-01-10
US7188412B2 (en) 2007-03-13
JP2002359470A (ja) 2002-12-13
US6713687B2 (en) 2004-03-30
EP1220589B1 (en) 2008-07-30
US20020079135A1 (en) 2002-06-27
KR20020053002A (ko) 2002-07-04
MXPA01013268A (es) 2004-05-21
CN1361656A (zh) 2002-07-31
DE60135082D1 (de) 2008-09-11

Similar Documents

Publication Publication Date Title
KR100529405B1 (ko) 인쇄배선기판 및 그의 제조방법
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
US6641898B2 (en) Printed wiring board and method of manufacturing a printed wiring board
JP3969192B2 (ja) 多層配線基板の製造方法
KR100574847B1 (ko) 인쇄회로기판 및 그의 제조방법
US7286367B2 (en) Printed circuit board with a built-in passive device, manufacturing method of the printed circuit board, and elemental board for the printed circuit board
JP3849705B2 (ja) 配線基板および配線基板の接続構造
JP2001332866A (ja) 回路基板及びその製造方法
JP2006310627A (ja) 配線基板およびその製造方法
US20200203266A1 (en) Substrate, method of manufacturing substrate, and electronic device
JPH11204939A (ja) 多層回路基板及びその製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JP2004273575A (ja) 多層プリント配線基板及びその製造方法
JP2004111701A (ja) プリント配線板及びその製造方法
JP2005251949A (ja) 配線基板及びその製造方法
US20120132464A1 (en) Method for manufacturing printed wiring board, printed wiring board, and electronic device
JP2004179171A (ja) 配線基板
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
JP2007115955A (ja) 多層プリント配線基板及びその製造方法
JP2004031778A (ja) プリント基板およびプリント基板の製造方法
JP2005129725A (ja) 多層配線基板及びその製造方法
JP2006339502A (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2007141648A (ja) 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee