CN204927279U - 一种带有双圈焊凸点的无引脚csp堆叠封装件 - Google Patents

一种带有双圈焊凸点的无引脚csp堆叠封装件 Download PDF

Info

Publication number
CN204927279U
CN204927279U CN201520626553.8U CN201520626553U CN204927279U CN 204927279 U CN204927279 U CN 204927279U CN 201520626553 U CN201520626553 U CN 201520626553U CN 204927279 U CN204927279 U CN 204927279U
Authority
CN
China
Prior art keywords
chip
convex algorithm
circles
bonding
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520626553.8U
Other languages
English (en)
Inventor
邵荣昌
李习周
慕蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GANSU MICROELECTRONIC ENGINEERING RESEARCH INSTITUTE Co Ltd
Tianshui Huatian Technology Co Ltd
Original Assignee
GANSU MICROELECTRONIC ENGINEERING RESEARCH INSTITUTE Co Ltd
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GANSU MICROELECTRONIC ENGINEERING RESEARCH INSTITUTE Co Ltd, Tianshui Huatian Technology Co Ltd filed Critical GANSU MICROELECTRONIC ENGINEERING RESEARCH INSTITUTE Co Ltd
Priority to CN201520626553.8U priority Critical patent/CN204927279U/zh
Application granted granted Critical
Publication of CN204927279U publication Critical patent/CN204927279U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种带有双圈焊凸点的无引脚CSP堆叠封装件，包括堆叠设置的两个C芯片，下面的芯片下有粘片胶，该IC芯片周围有两圈由多个凸焊点组成的焊接点，两圈凸焊点分别与两个IC芯片相连，两个芯片相连，凸焊点的外表面和下面IC芯片下面的粘片胶位于塑封体外；也可以将第一IC芯片下面的粘片胶粘贴于芯片载体上，芯片载体均位于塑封体外。引线框架上下面均形成光刻胶层，曝光显影，半蚀刻出凹坑，凹坑内电镀金属化层，去除光刻胶，然后粘贴芯片、打键合线、塑封，化学蚀刻去除引线框架，制得带有双圈焊凸点的无引脚CSP堆叠封装件。该封装件中没有引线框架，同时，键合线较短及没有外引脚，使得封装件具有优异的电学性能。

Description

一种带有双圈焊凸点的无引脚CSP堆叠封装件
技术领域
本实用新型属于电子器件制造半导体封装技术领域，涉及一种带有双圈焊凸点的无引脚CSP堆叠封装件。
背景技术
自电子器件制造业产生以来，半导体行业提供了各种各样的封装件来包封芯片并为半导体管芯提供电连接。随着移动通讯设备等新兴科技的不断发展，要求半导体封装件能够提供越来越小的封装面积，并且容纳更多的半导体管芯。就SSOP（ShrinkSmallOutlinePackage，缩小型小尺寸封装）而言，其封装厚度≥1.27mm，引脚数在10～48之间，引脚节距为0.635mm、0.65mm或1.00mm，目前大多数SSOP产品引脚节距为0.635mm或0.65mm，只有SSOP10L产品引脚节距为1.00mm。以SSOP28L产品为例，其安装面积为9.90mm×6.00mm，封装厚度达1.40mm。而在一些特殊应用中使用和设计的集成电路，如无线通讯的便携式消费类电子产品，SSOP等小外形中低端封装已不能满足使用和设计要求，业界期望能够开发一种安装面积更小、成本更低的无引脚封装技术来代替传统的SSOP封装。同时，为了使封装件实现更多的功能，产生了许多新的堆叠封装技术，在集成电路封装面积越来越趋近芯片面积的情况下，叠层封装已成为未来集成电路封装技术的发展趋势，常用的方法是将裸芯片或封装体沿Z轴方向叠层在一起。
发明内容
本实用新型的目的是提供一种安装面积更小、成本更低、功能更多的带有双圈焊凸点的无引脚CSP堆叠封装件，用于一些特殊应用的集成电路中，替代SSOP等小外形中低端封装的无引脚堆叠封装件。
为实现上述目的，本实用新型所采用的技术方案是：一种带有双圈焊凸点的无引脚CSP堆叠封装件，包括第一IC芯片，第一IC芯片上粘贴有第二IC芯片，第一IC芯片下面粘贴有粘片胶，围绕第一IC芯片、沿远离第一IC芯片的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点组成，两圈凸焊点中远离第一IC芯片的一圈凸焊点与第二IC芯片相连，两圈凸焊点中靠近第一IC芯片的一圈凸焊点与第一IC芯片相连，第一IC芯片与第二IC芯片相连，第一IC芯片上封装有塑封体，凸焊点的外表面和第一IC芯片下面的粘片胶位于塑封体外。
或者，包括第一IC芯片，第一IC芯片上粘贴有第二IC芯片，第一IC芯片通过粘片胶粘贴于芯片载体上，围绕第一IC芯片、沿远离第一IC芯片的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点组成，两圈凸焊点中远离第一IC芯片的一圈凸焊点与第二IC芯片相连，两圈凸焊点中靠近第一IC芯片的一圈凸焊点与第一IC芯片相连，第一IC芯片与第二IC芯片相连，第一IC芯片上封装有塑封体，凸焊点的外表面、第一IC芯片下面的粘片胶和芯片载体均位于塑封体外。
本实用新型堆叠封装件是一种低引线数、低成本的ICCSP堆叠封装件，主要目标是在无线通信的便携式消费类电子产品中取代SSOP，并为其提供系统级的封装服务。本堆叠封装件的主要优点是结构简单紧凑，相对于同引脚数的SSOP、QFP等堆叠封装，需要的安装面积和封装体积更小。虽然本封装属于引线框架CSP的范畴，但在最终的封装中并没有引线框架，引线框架只作为一个形成底部引出端和形成与之有关的金属化层的中间工具。同时，由于键合线较短及没有外引脚，使得封装件具有优异的电学性能。
附图说明
图1是本实用新型堆叠封装件第一种实施例的剖面示意图。
图2是本实用新型堆叠封装件第二种实施例的剖面示意图。
图3是制造本实用新型堆叠封装件时，在光刻胶层上形成焊盘图形后的引线框架的剖面图。
图4是在图3所示的焊盘图形位置半蚀刻出凹坑的引线框架的剖面图。
图5是在图3所示凹坑表面沉积了金属化层的引线框架的剖面图。
图6是去掉图5中光刻胶层后的引线框架的剖面图。
图7是模塑料包封图6所示引线框架后封装件的剖面图。
图中：1.第一IC芯片，2.第二IC芯片，3.第一粘片胶，4.第一键合线，5.凸焊点，6.键合球，7.塑封体，8.金属化层，9.芯片载体，10.铜合金引线框架，11.光刻胶层，12.焊盘图形，13.凹坑，14.第二键合线，15.第三键合线，16.第二粘片胶。
具体实施方式
下面结合附图和具体实施方式对本实用新型作进一步说明。
如图1所示，本实用新型堆叠封装件第一种实施例，包括第一IC芯片1，第一IC芯片1上面通过粘片胶3粘贴有第二IC芯片2，第一IC芯片1下面粘贴有第二粘片胶16，围绕第一IC芯片1、沿远离第一IC芯片1的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点5组成，凸焊点5由键合球6和凹形的金属化层8组成，键合球6位于金属化层8的凹坑内，金属化层8的上端面与第二粘片胶16的下端面相平齐，两圈凸焊点5中远离第一IC芯片1的一圈凸焊点5中的键合球6通过第一键合线4与第二IC芯片2相连，两圈凸焊点5中靠近第一IC芯片1的一圈凸焊点5中的键合球6通过第二键合线14与第一IC芯片1相连，第一IC芯片1通过第三键合线15与第二IC芯片2相连，第一IC芯片1上封装有塑封体7，第一IC芯片1、第二IC芯片2、第一粘片胶3、第一键合线4、第二键合线14、第三键合线15、键合球6、金属化层8的凹坑以及金属化层8的上表面均位于塑封体7内。
如图2所示，本实用新型堆叠封装件第二种实施例，该第二种实施例的结构与第一种实施例的结构基本相同。两者之间的区别在于：第二种实施例中，第一IC芯片1通过第二粘片胶16粘贴于芯片载体9上，芯片载体9位于塑封体7外。
芯片载体9为金属层，芯片载体9作为芯片载体，一方面可以加强封装件的散热功能，另一方面可作为封装件的地线输出端。
本实用新型堆叠封装件采用以下方法制得：
步骤1：对于第一IC芯片1下面没有芯片载体9的堆叠封装件：在铜合金引线框架10的上表面和下表面均涂覆一层光刻胶，形成光刻胶层11，通过曝光显影在位于铜合金引线框架10上表面的光刻胶层11上形成焊盘图形12，如图3所示，然后，采用半蚀刻的方法在铜合金引线框架10上焊盘图形12所在位置刻蚀出凹坑13，如图4；采用电镀法在凹坑13表面依次沉积多层金属，形成凹形的金属化层8，例如，沿远离凹坑13表面的方向、在凹坑13表面依次沉积Pd层、Ni层、Pd层和Au层，形成Pd-Ni-Pd-Au金属化层8；最后去掉铜合金引线框架10上所有的光刻胶层11，如图6所示，将引线框架送入下一制造流程；
对于第一IC芯片1下面有芯片载体9的堆叠封装件：在铜合金引线框架10的上表面和下表面均涂覆一层光刻胶，形成光刻胶层11，通过曝光显影在位于铜合金引线框架10上表面的光刻胶层11上形成焊盘图形12，同时，通过曝光显影在位于铜合金引线框架10下表面的光刻胶层11上形成芯片载体图形，然后，采用半蚀刻的方法在铜合金引线框架10上焊盘图形12所在位置刻蚀出凹坑13，同时，采用半蚀刻的方法在铜合金引线框架10上芯片载体图形所在位置刻蚀出载体凹坑；采用电镀法在凹坑13表面依次沉积多层金属，形成凹形的金属化层8，例如，沿远离凹坑13表面的方向、在凹坑13表面依次沉积Pd层、Ni层、Pd层和Au层，形成Pd-Ni-Pd-Au金属化层8，同时，在载体凹坑的底面上电镀与凹坑13中的金属化层8完全相同的金属层；最后去掉铜合金引线框架10上所有的光刻胶层11，将引线框架送入下一制造流程；
步骤2：通过第二粘片胶16将第一IC芯片1粘贴在设有金属化层8的铜合金引线框架10的面上，再通过第二粘片胶3将第二IC芯片2粘贴在第一IC芯片1上，然后，烘烤固化；
步骤3：先在金属化层8的底面上预植一个键合球6，键合球6和金属化层8组成凸焊点5，然后采用铜丝拱丝拉弧依次完成第一IC芯片1与靠近第一IC芯片1的一圈键合球6之间、第二IC芯片2与远离第一IC芯片1的一圈键合球6之间、第一IC芯片1与第二IC芯片2之间的引线键合；在金属化层8内打线时，直接将键合线打在之前预植的键合球6上；对第一IC芯片1、第二IC芯片2和键合线进行模塑料包封，环氧树脂流入金属化层8内，如图7所示，之后进行高温固化；
步骤4：对于第一IC芯片1下面没有芯片载体9的堆叠封装件：采用只溶解铜的蚀刻剂，比如氨树胶溶液，化学蚀刻去掉引线框架，引线框架去掉之后就露出了金属化层8的底面和外侧面，制得图1所示的带有双圈焊凸点的无引脚CSP堆叠封装件；
对于第一IC芯片1下面有芯片载体9的堆叠封装件：采用只溶解铜的蚀刻剂，比如氨树胶溶液，化学蚀刻去掉引线框架，引线框架去掉之后就露出了金属化层8的底面和外侧面以及载体凹坑底部和该载体凹坑底部电镀的金属层，载体凹坑底部和该载体凹坑底部电镀的金属层构成芯片载体9，制得图2所示的带有双圈焊凸点的无引脚CSP堆叠封装件。
键合线用于实现芯片与芯片之间、芯片与凸焊点5之间的电连接；由于金属化层8的内部键合区域狭窄，键合时为了实现在金属化层8上打线，在金属化层8内需事先预植一键合球6。

Claims (2)

1.一种带有双圈焊凸点的无引脚CSP堆叠封装件，其特征在于，包括第一IC芯片（1），第一IC芯片（1）上粘贴有第二IC芯片（2），第一IC芯片（1）下面粘贴有粘片胶，围绕第一IC芯片（1）、沿远离第一IC芯片（1）的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点（5）组成，两圈凸焊点（5）中远离第一IC芯片（1）的一圈凸焊点（5）与第二IC芯片（2）相连，两圈凸焊点（5）中靠近第一IC芯片（1）的一圈凸焊点（5）与第一IC芯片（1）相连，第一IC芯片（1）与第二IC芯片（2）相连，第一IC芯片（1）上封装有塑封体（7），凸焊点（5）的外表面和第一IC芯片（1）下面的粘片胶位于塑封体（7）外；
或者，包括第一IC芯片（1），第一IC芯片（1）上粘贴有第二IC芯片（2），第一IC芯片（1）通过粘片胶粘贴于芯片载体（9）上，围绕第一IC芯片（1）、沿远离第一IC芯片（1）的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点（5）组成，两圈凸焊点（5）中远离第一IC芯片（1）的一圈凸焊点（5）与第二IC芯片（2）相连，两圈凸焊点（5）中靠近第一IC芯片（1）的一圈凸焊点（5）与第一IC芯片（1）相连，第一IC芯片（1）与第二IC芯片（2）相连，第一IC芯片（1）上封装有塑封体（7），凸焊点（5）的外表面、第一IC芯片（1）下面的粘片胶和芯片载体（9）均位于塑封体（7）外。
2.根据权利要求1所述的带有双圈焊凸点的无引脚CSP堆叠封装件，其特征在于，所述的凸焊点（5）由键合球（6）和凹形的金属化层（8）组成，键合球（6）位于金属化层（8）的凹坑内，金属化层（8）的上端面与第一IC芯片（1）下面的粘片胶的下端面相平齐，两圈凸焊点（5）中远离第一IC芯片（1）的一圈凸焊点（5）中的键合球（6）通过第一键合线（4）与第二IC芯片（2）相连，两圈凸焊点（5）中靠近第一IC芯片（1）的一圈凸焊点（5）中的键合球（6）通过第二键合线（14）与第一IC芯片（1）相连，第一IC芯片（1）通过第三键合线（15）与第二IC芯片（2）相连。
CN201520626553.8U 2015-08-19 2015-08-19 一种带有双圈焊凸点的无引脚csp堆叠封装件 Active CN204927279U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520626553.8U CN204927279U (zh) 2015-08-19 2015-08-19 一种带有双圈焊凸点的无引脚csp堆叠封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520626553.8U CN204927279U (zh) 2015-08-19 2015-08-19 一种带有双圈焊凸点的无引脚csp堆叠封装件

Publications (1)

Publication Number Publication Date
CN204927279U true CN204927279U (zh) 2015-12-30

Family

ID=54976387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520626553.8U Active CN204927279U (zh) 2015-08-19 2015-08-19 一种带有双圈焊凸点的无引脚csp堆叠封装件

Country Status (1)

Country Link
CN (1) CN204927279U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161475A (zh) * 2015-08-19 2015-12-16 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161475A (zh) * 2015-08-19 2015-12-16 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN105161475B (zh) * 2015-08-19 2017-12-22 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法

Similar Documents

Publication Publication Date Title
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN102005432B (zh) 四面无引脚封装结构及其封装方法
CN101252096B (zh) 芯片封装结构以及其制作方法
CN103681607B (zh) 半导体器件及其制作方法
CN102144291B (zh) 半导体基板、封装与装置
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN101656238A (zh) 先进四方扁平无引脚封装结构及制造方法
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
CN104576579B (zh) 一种三维叠层封装结构及其封装方法
CN104051443B (zh) 高密度可堆叠封装结构及制作方法
CN106816388A (zh) 半导体封装结构及其制作方法
US10163658B2 (en) Semiconductor package with multiple molding routing layers and a method of manufacturing the same
CN105304605A (zh) 一种芯片嵌入式封装结构及其封装方法
CN103887256B (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN204927279U (zh) 一种带有双圈焊凸点的无引脚csp堆叠封装件
CN102157477A (zh) 半导体装置的制造方法
CN106409785A (zh) 一种薄型阵列塑料封装件及其生产方法
CN109817530B (zh) 封装组件制造方法
CN206293435U (zh) 半导体器件与半导体封装件
CN201838581U (zh) 四面无引脚封装结构
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN206282839U (zh) 一种薄型阵列塑料封装件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant