CN101331814A - 多层印刷线路板及其制造方法 - Google Patents

多层印刷线路板及其制造方法 Download PDF

Info

Publication number
CN101331814A
CN101331814A CNA2006800473969A CN200680047396A CN101331814A CN 101331814 A CN101331814 A CN 101331814A CN A2006800473969 A CNA2006800473969 A CN A2006800473969A CN 200680047396 A CN200680047396 A CN 200680047396A CN 101331814 A CN101331814 A CN 101331814A
Authority
CN
China
Prior art keywords
mentioned
semiconductor element
multilayer printed
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800473969A
Other languages
English (en)
Other versions
CN101331814B (zh
Inventor
伊藤宗太郎
高桥通昌
三门幸信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101331814A publication Critical patent/CN101331814A/zh
Application granted granted Critical
Publication of CN101331814B publication Critical patent/CN101331814B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种多层印刷线路板及其制造方法，该多层印刷线路板中，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，导体电路之间通过导通孔而进行电连接，其中，在包围凹部的树脂绝缘层或凹部的内壁面形成屏蔽层，从而将半导体元件内置于该凹部内，该凹部用于收容半导体元件。

Description

多层印刷线路板及其制造方法
技术领域
本发明涉及内置有IC等电子部件(半导体元件)的多层印刷线路板，更加详细地说，涉及确保半导体元件的焊盘与多层印刷线路板的导体电路的电连接性、连接可靠性的多层印刷线路板及其制造方法。
背景技术
作为内置半导体元件的多层印刷线路板，例如有日本特开2001-339165号公报或日本特开2002-050874号公报中公开的多层印刷线路板。这些文献中公开的多层印刷线路板由基板、半导体元件、绝缘层、导体电路与导通孔构成，该基板形成有用于埋入半导体元件的凹部，该半导体元件埋入该基板的凹部内，该绝缘层以覆盖该半导体元件的方式形成在基板上，该导体电路形成在绝缘层的表面，该导通孔设置在绝缘层中来将该导体电路与半导体元件的焊盘电连接。
在这样的以往的多层印刷线路板中，使在多层印刷线路板最外层表面上设置外部连接端子(例如：PGA、BGA等)、并内置在基板中的半导体元件通过这些外部连接端子进行与外部的电连接。
但是，在上述那样的以往技术中，在埋入有半导体元件的基板中，也有时电特性不稳定。特别是配设于所埋入的半导体元件附近的导体电路处有时电特性不稳定，其结果，有时会发生信号延迟等问题。即，在树脂基板设置有用于内置半导体元件的凹部的情况下，有时由于半导体元件自身或内置半导体元件的周边导体电路而受到电磁干扰的影响，信号布线中的信号传递变得不稳定，其结果，有时引起信号延迟、误动作等，不能确保作为基板的功能。
作为这样的问题的一例子，在出现off信号时，由于来自外部的噪声，有时会弄错而误识别为on信号，受到引起误动作等影响。此外，在半导体元件中也有时会出现这样的情况，即由于噪声的影响，在出现off信号时，会弄错而误识别为on信号，其结果，受到引起误动作等影响。
发明内容
因此，本发明的目的是解决以往技术中存在的上述问题点，提供一种可确保内置半导体元件的基板的电连接性和连接可靠性的多层印刷线路板及其制造方法。
本发明人为了实现上述目的而进行深入研究，结果完成了以如下内容为主要构成的本发明。
即，本发明提供一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其中，
上述半导体元件内置在设于上述树脂绝缘层的凹部内，在包围该凹部的树脂绝缘层形成有电磁屏蔽层。
优选是上述电磁屏蔽层包围半导体元件，由侧面金属层和下部金属层形成。
此外，上述屏蔽层也可以由侧面金属层或下部金属层中任一方形成。
在本发明中，优选是在上述凹部底面形成下部金属层，半导体元件装配于下部金属层上。
在本发明中，上述电磁屏蔽层可以是在位于凹部外侧的树脂绝缘层形成的侧面金属层。
此外，上述电磁屏蔽层可以是由在位于凹部外侧的树脂绝缘层形成的多个柱状(圆柱、椭圆柱、多棱柱等)侧面金属层形成，各侧面金属层相互连结。
此外，上述电磁屏蔽层可以由在位于凹部底面或位于底面下方的树脂绝缘层上形成的下部金属层形成。
此外，上述电磁屏蔽层可以是由在位于凹部外侧的树脂绝缘层形成的相互连结的多个柱状侧面金属层、和在位于凹部底面或位于底面下方的树脂绝缘层上形成的下部金属层形成，上述柱状侧面金属层和上述下部金属层相连结。
此外，可以是上述下部金属层与上述多个柱状侧面金属层连结，起到电磁屏蔽层的作用。
此外，可以是上述下部金属层与在上述多个非贯通孔内壁覆盖了金属而成的侧面金属层连结、或与在非贯通孔内填充金属而成的侧面金属层连结，起到电磁屏蔽层的作用。
此外，上述电磁屏蔽层可以由形成于上述凹部内壁的金属层形成。
在本发明中，上述凹部可以是其侧面随着从底面向上方去逐渐扩口的锥形。
另外，在本发明中，可以在上述凹部内收容、固定的半导体元件的焊盘上形成柱状电极或中间层，通过该柱状电极或中间层将上述焊盘与导通孔电连接。
另外，本发明提供一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其中，
上述半导体元件内置在设于树脂绝缘层的凹部内，在包围该凹部的树脂绝缘层形成有侧面金属层作为电磁屏蔽层，该侧面金属层形成为从如下形态中选出的至少1种形态，即由金属覆盖多个非贯通孔的内壁表面的形态、在多个非贯通孔内填充了金属的形态、多个柱状体的形态。
上述侧面金属层优选是在多个非贯通孔内填充导电性金属而成的。作为导电性金属，可以使用镀层、膏等。
优选是，上述柱状体是自圆柱、椭圆柱、多棱柱中选择的至少一个形状。
优选是，上述电磁屏蔽层包括在位于上述凹部底面或位于凹部底面下方的树脂绝缘层形成的下部金属层。
优选是，上述侧面金属层是在多个非贯通孔的内壁表面覆盖了金属而成的形态、或在多个非贯通孔内填充了金属而成的形态、或由金属构成的多个柱状体的形态，其至少一部分相连结。
优选是，上述电磁屏蔽层是将上述侧面金属层和上述下部金属层相连结而成。
优选是，上述凹部是其侧面随着从底面向上方去逐渐扩口的锥形。
此外，本发明提供一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其中，
上述半导体元件内置在设于树脂绝缘层的凹部内，与半导体元件连接的导通孔形成为填充导电性材料而成的填充导通孔的形态，在包围上述凹部的树脂绝缘层形成有电磁屏蔽层。
此外，本发明提供一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其中，
上述半导体元件内置在设于上述树脂绝缘层的凹部内，上述其他树脂绝缘层含有纤维基材，且在该树脂绝缘层形成有与半导体元件连接的导通孔，在包围上述凹部的树脂绝缘层形成有电磁屏蔽层。
优选是，上述电磁屏蔽层由侧面金属层和下部金属层构成。
优选是，上述电磁屏蔽层由侧面金属层形成，该侧面金属层为由金属覆盖多个非贯通孔内壁的形态、或在多个非贯通孔内填充了金属的形态、或多个金属柱状体的形态。
优选是，上述侧面金属层是由导电性金属覆盖非贯通孔内壁、或在非贯通孔内填充了导电性金属的形态。
优选是，上述侧面金属层是在多个非贯通孔的内壁覆盖了金属而成的形态、或在多个非贯通孔内填充了金属而成的形态、或多个金属柱状体的形态，其至少一部分相连结。
优选是，上述柱状体是自圆柱、椭圆柱、多棱柱中选择的至少一个形状。
优选是，上述电磁屏蔽层包括在位于上述凹部底面或位于上述凹部底面下方的树脂绝缘层形成的下部金属层。
优选是，上述电磁屏蔽层是将上述侧面金属层和上述下部金属层相连结而成。
此外，本发明提供一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其中，
上述半导体元件内置在设于树脂绝缘层的凹部内，在包围该凹部的树脂绝缘层形成有电磁屏蔽层，该电磁屏蔽层由配置于半导体元件下部的下部金属层构成，该下部金属层的面积大于上述凹部的底面面积。
优选是，上述下部金属层由轧制铜箔形成。
优选是，上述电磁屏蔽层由侧面金属层和下部金属层构成。
优选是，上述电磁屏蔽层由侧面金属层形成，该侧面金属层为由金属覆盖多个非贯通孔内壁的形态、或在多个非贯通孔内填充了金属的形态、或多个金属柱状体的形态。
优选是，上述侧面金属层是由金属覆盖多个非贯通孔内壁的形态、或是在多个非贯通孔内填充了导电性金属的形态。
作为上述导电性金属，可以使用镀层、膏等。
优选是，上述侧面金属层是在多个非贯通孔的内壁覆盖了金属而成的形态、或在多个非贯通孔内填充了金属而成的形态、或多个金属柱状体的形态，其至少一部分相连结。
优选是，上述柱状体是自圆柱、椭圆柱、多棱柱中选择的至少一个形状。
优选是，上述电磁屏蔽层是将上述侧面金属层和上述下部金属层相连结而成。
此外，本发明提供一种多层印刷线路板的制造方法，该多层印刷线路板中，在收容半导体元件的树脂绝缘层上形成其他树脂绝缘层与导体电路，通过导通孔而进行电连接，在制造这样的多层印刷线路板时，至少包括如下工序：
形成第1绝缘性树脂基材，在该第1绝缘性树脂基材中，在树脂绝缘层的一面上至少形成导体电路和金属层，并在另一面上至少形成导体电路、和在该另一面的与上述金属层相对的位置形成非导体电路形成区域，而且，通过镀敷形成将上述一面的导体电路与上述另一面的导体电路电连接的导通孔，以及在上述另一面的非导体电路形成区域的外侧贯通树脂绝缘层而到达上述一面的金属层的导通孔；
将在树脂绝缘层的一面上贴附有铜箔的第2绝缘性树脂基材的树脂面压接在上述第1绝缘性树脂基材上而使它们一体化；
在上述第2绝缘性树脂基材上形成导体电路，并形成与该导体电路电连接的导通孔；
在上述第1绝缘性树脂基材的非导体电路形成区域由树脂绝缘层表面形成凹部；
将半导体元件收容在上述凹部内，使用粘接剂进行粘接；
覆盖上述半导体元件地形成其他树脂绝缘层，并形成导通孔。
此外，本发明提供一种多层印刷线路板的制造方法，该多层印刷线路板中，在收容半导体元件的树脂绝缘层上形成其他树脂绝缘层与导体电路，通过导通孔而进行电连接，在制造这样的多层印刷线路板时，至少包括如下工序：
形成第1绝缘性树脂基材，在该第1绝缘性树脂基材中，在树脂绝缘层的一面上至少形成导体电路和金属层，并在另一面上至少形成导体电路、和在该另一面的与上述金属层相对的位置形成非导体电路形成区域，并通过镀敷形成与导体电路电连接的导通孔；
将在树脂绝缘层的一面上贴附有铜箔的第2绝缘性树脂基材的树脂面压接在上述第1绝缘性树脂基材上而使它们一体化；
在上述第2绝缘性树脂基材的一面上形成导体电路，并通过镀敷形成将该导体电路与形成在上述第1绝缘性树脂基材上的导通孔电连接的导通孔；
在上述第1绝缘性树脂基材的非导体电路形成区域形成凹部；
通过镀敷形成覆盖上述凹部的金属层；
将半导体元件收容在上述凹部内，使用粘接剂将半导体元件固定在上述凹部的金属层上；
覆盖上述半导体元件地形成其他树脂绝缘层，并通过镀敷形成电连接的导通孔。
根据本发明，在设于树脂基板的树脂绝缘层上的凹部收容半导体元件，在该凹部周围形成电磁屏蔽层，从而可以对内置于凹部的半导体元件进行屏蔽，因此可以减少发生信号延迟、误动作等问题。
此外，根据本发明，通过在凹部底面形成金属层，容易使凹部深度均匀。尤其是在凹部为矩形截面的情况下，容易使四角附近的凹部深度也均匀。因此，在凹部收容半导体元件时，半导体元件倾斜的情况变少。由此，在树脂绝缘层形成与所收容的半导体元件焊盘连接的导通孔时，也可以形成所希望的导通孔形状。另外，由于金属层形成在树脂绝缘层内，因此，由于受到热应力、外部应力等的影响而产生翘起的情况变少，其结果，例如难以引起半导体元件的连接焊盘与导通孔等导体电路的连接不良，因此，电连接性、连接可靠性不易降低。
附图说明
图1(a)～(c)是表示本发明的多层印刷线路板中的电磁屏蔽层的实施方式的概略图。
图2是用于说明本发明的多层印刷线路板收容、埋入有半导体元件的凹部的锥形形状的概略剖视图。
图3是表示本发明的多层印刷线路板中的形成在半导体元件焊盘上的柱状电极的概略剖视图。
图4是表示本发明的多层印刷线路板中的形成在半导体元件焊盘上的中间层的概略剖视图。
图5(a)～(g)是表示制造本发明的实施例1-1的多层印刷线路板的工序的一部分的概略剖视图。
图6(a)～(d)是表示制造本发明的实施例1-1的多层印刷线路板的工序的一部分的概略剖视图。
图7(a)～(d)是表示制造本发明的实施例1-1的多层印刷线路板的工序的一部分的概略剖视图。
图8(a)～(g)是表示制造本发明的实施例3-1的多层印刷线路板的工序的一部分的概略剖视图。
图9(a)～(e)是表示制造本发明的实施例3-1的多层印刷线路板的工序的一部分的概略剖视图。
图10(a)～(d)是表示制造本发明的实施例3-1的多层印刷线路板的工序的一部分的概略剖视图。
具体实施方式
本发明的多层印刷线路板的一实施方式，在如下这样的多层印刷线路板中，即，在收容有半导体元件的树脂绝缘层上形成其他树脂绝缘层和导体电路，且通过导通孔进行电连接，其特征在于，上述半导体元件收容在设于树脂绝缘层的凹部内，在该凹部周围形成有电磁屏蔽层。
在本发明的实施方式中，用于收容半导体元件的“凹部周围”是指位于凹部侧面外侧的树脂绝缘层、与凹部底面接触或位于凹部底面正下方的树脂绝缘层、位于凹部开口周缘的树脂绝缘层或凹部内壁(底面+侧面)。
此外，“电磁屏蔽层”是指不与在基板内传递电信号的导体电路(包括导通孔)电连接的、电气上孤立的金属层，具有抑制半导体元件因其他半导体元件的起动而引起误动作等情况等保护半导体元件的屏蔽效果。此外，视情况不同，只要能够确保收容于凹部内的半导体元件的屏蔽性，电磁屏蔽层也可以具有电连接性。本申请中的屏蔽层优选是在半导体元件的周围由侧面金属层或下部金属层、或侧面金属层与下部金属层构成。
在本发明的实施方式中，作为电磁屏蔽层的一形态，是位于用于内置半导体元件的凹部的外侧的树脂绝缘层内的侧面金属层。
作为上述侧面金属层，可以通过在多个非贯通孔的内壁表面覆盖金属，或在多个非贯通孔内填充金属而形成。
此外，作为上述侧面金属层，可以形成为多个柱状体，该柱状体由形成于位于凹部外侧的树脂绝缘层上的金属构成。
作为上述非贯通孔的形成方法的一例子，可以是通过激光光刻等在位于凹部外侧的绝缘层设置开口、并用镀层等金属覆盖该开口内而形成上述非贯通孔，或通过用镀层、膏等导电性材料填充开口内而形成上述非贯通孔。作为这样的金属，可使用一种或多种金属。
作为上述柱状体的形成方法的一例子，可以通过如下等方法来实现，即，将金属体打入位于凹部外侧的绝缘层，或是在将该金属体预先排列后，再形成位于凹部外侧的绝缘层，上述金属体是预先将金属等形成为所希望的形状(圆柱、多棱的柱体)而成的。
上述电磁屏蔽层可以做成将形成为如下形态的各侧面金属层的至少一部分相互连接的结构，可以全部连接，也可以部分不连接。上述各侧面金属层的形态是在多个非贯通孔覆盖了金属的形态，或是在多个非贯通孔内填充了金属的形态，或是柱状体形态。
此外，形成为在多个非贯通孔覆盖了金属的形态、或是在多个非贯通孔内填充了金属的形态、或是柱状体形态的各侧面金属层可以彼此分离地存在。此外，根据需要，也可以使上述各形态的侧面金属层混合存在而构成电磁屏蔽层。
通过在用于收容半导体元件的凹部的外侧绝缘层形成侧面金属层，从而可以得到屏蔽效果。上述各侧面金属层可以具有电连接性，也可以不具有电连接性。
但是，形成为在多个非贯通孔的内壁覆盖了金属的形态、或是在多个非贯通孔内填充了金属的形态、或是柱状体形态的侧面金属层可以不与导体电路、导通孔电连接，也可以与导体电路、导通孔电连接，上述导体电路在基板内构成电路，上述导通孔将这些导体电路电连接。
以下，为了便于说明，将上述形态的侧面金属层称为“屏蔽孔(shield-via)”。利用该屏蔽孔，可以形成将内置于凹部内的半导体元件侧面包围这样的电磁屏蔽区域，因此，可以抑制电磁干扰的影响。
例如从基板上方看上述屏蔽孔时，该屏蔽孔沿与凹部的开口边缘部平行的方向直线排列。或者，使上述屏蔽孔相对于与凹部的开口边缘部平行的方向以锯齿状排列(交错排列)，从而来形成电磁屏蔽层。
此外，上述屏蔽孔优选是柱状。在该情况下，“柱状”是指圆柱形状(也包括横截面是椭圆形的形状)、多棱柱形状(也包括横截面为三角形、正方形、长方形、五边形、六边形、八边形等的形状)、其他的具有不规则横截面的细长筒形状。上述屏蔽孔尤其优选是形成为横截面是圆形(包括椭圆)、沿基板厚度方向为细长筒状的形态。这是因为，圆形截面、细长筒状的导体层可以形成可将与导体层同心圆状的区域都屏蔽的区域，因此不仅可以确保对半导体元件的厚度方向的均等电磁屏蔽区域，还可确保对宽度方向的均等电磁屏蔽区域。即，不仅容易得到对基板厚度方向的屏蔽效果，还可容易得到对宽度方向的屏蔽效果。此外，对于屏蔽孔，即使施加热等的应力，也容易消除应力集中的点，在该孔附近不易发生裂纹等问题。
此外，上述屏蔽孔无论是在非贯通孔上覆盖了金属的形态还是在非贯通孔内填充了金属的形态，都可取得与柱状体形态相同的效果。
另外，将上述多个屏蔽孔配置成相互连结的形态、且包围内置半导体元件的凹部的侧面，从而可以进一步提高对基板宽度方向的屏蔽效果。
如图1(a)所示，上述屏蔽孔的连结可以是以沿与凹部开口周缘平行的方向直线排列的状态连结。此外，如图1(b)所示，也可以是以相对于与凹部开口周缘平行的方向锯齿状排列的状态(交错排列)连结。
即，若要通过沿凹部开口周缘配置的多个屏蔽孔来形成电磁屏蔽层，可以通过连接相连续的屏蔽孔而形成为如一张金属板那样。或者，也可以通过使屏蔽孔交替地错开位置地排列(交错排列)来形成为如一张金属板那样。无论是上述这些形态中的哪一种形态，都可以通过以包围半导体元件周围的方式形成不具有电连接的金属层来形成电磁屏蔽层，因此可以得到对内置于凹部内的半导体元件的侧面方向的电磁屏蔽效果。
上述屏蔽孔的连结可以是使所有屏蔽孔连结的连续的连结构造，也可以是使部分屏蔽孔连结的部分连结构造。无论哪一种形态，与在埋入半导体元件的凹部周围未设置电磁屏蔽层的安装基板相比，都可以得到半导体元件侧面方向的电磁屏蔽效果。
在本发明的实施方式中，作为电磁屏蔽层的其他形态，优选是在位于内置半导体元件的凹部底面的树脂绝缘层内形成的下部金属层或在位于凹部底面正下方的树脂绝缘层内形成的下部金属层。更优选是这些金属层为片状。
这样的片状电磁屏蔽层优选是形成为具有与内置半导体元件的凹部底面相等的尺寸、或比底面面积稍大的尺寸或面积。由此，可得到半导体元件的底面方向的电磁屏蔽效果。
该片状屏蔽层优选是形成于凹部侧面外侧的电磁屏蔽层、即与屏蔽孔相连接(参照图1(a)～图1(b))。
由此，可得到半导体元件侧面方向及底面方向的屏蔽效果。其结果，可更有效地抑制电磁干扰的影响，能够抑制发生误动作等问题。
另外，除了上述那样的在非贯通孔填充导电性材料而成的屏蔽孔形态的电磁屏蔽层、片状电磁屏蔽层之外，也可以形成为在有时设于基板的贯通孔内填充导电性材料而成的形态、夹设金属板而成的形态等。
此外，在本发明的实施方式中，如图1(c)所示，作为电磁屏蔽层的其他形态，可以是在内置半导体元件的凹部的至少内壁上所形成的金属层的形态。即，电磁屏蔽层构成为如下形态：覆盖凹部的底面和侧面的金属层的形态，或除了覆盖凹部底面和侧面的金属层之外、还从凹部侧面上端沿开口周缘延伸的金属层的形态。由于上述电磁屏蔽层包围内置于凹部内的半导体元件的封装树脂层的整个外侧表面(除了设有连接焊盘的上表面之外)，因此，可同时得到半导体元件的侧面方向和底面方向的电磁屏蔽效果。
作为形成上述电磁屏蔽层所使用的金属，优选是使用镍、铜、铬中任一种金属、或配合两种以上的金属。
作为这些金属的一例子，可列举出铜、铜-铬合金、铜-镍合金、镍、镍-铬合金、铬等，但也可以使用除这些以外的金属。
上述金属层的厚度优选是5μm～20μm。其原因在于，若金属层厚度小于5μm，则有时会抵消作为屏蔽层的效果。另一方面，若金属层厚度超过20μm，则有时不能提高屏蔽层的效果。
作为这些金属层的形成方法，优选是无电解镀敷、电解镀敷、溅镀、蒸镀等。其原因在于，容易形成膜厚均匀的金属膜，因此，更容易得到电磁波屏蔽效果。
通过这些方法形成的屏蔽层，可以形成为单层或2层以上的多层。在屏蔽层形成为多层的情况下，可以采用同一方法形成，也可采用不同方法形成。可根据形成屏蔽层的金属层的种类、厚度等来适当进行。由此，不会戏剧化地降低电磁波屏蔽效果。
在本发明的实施方式中，优选是在内置半导体元件的凹部的底面形成金属层，隔着金属层内置半导体元件。其原因在于，可使凹部深度均匀，从而不会以半导体元件在凹部内倾斜的状态收容、内置该半导体元件。因此，即使用于收容半导体元件的基板是树脂制，在树脂绝缘层形成与半导体元件连接焊盘连接的导通孔时，可以形成所希望的导通孔形状，并在树脂绝缘层内形成金属层，因此，由于热应力、外部应力等的影响而产生翘起的状况变少。其结果，可容易确保半导体元件的连接焊盘与导体电路的电连接性、连接可靠性，该导体电路包括与半导体元件的连接焊盘连接的导通孔。
此外，作为下部金属层，可以具有平坦表面。由此，容易确保凹部形状的保持性以及与粘接剂的粘接性。也可根据需要而在下部金属层形成粗化面。由于这些粗化面，下部金属层与粘接剂紧密附着，因此，有时容易确保粘接性。
此外，下部金属层优选是由铜形成。是由于采用蚀刻等进行加工的加工性优良等。其中，优选是使用轧制铜箔形成金属层。这样容易确保下部金属层的平坦性，并容易确保该金属层对装配于下部金属层上的半导体元件的收纳性、该金属层与半导体元件的表层平坦性。
进一步详细地进行说明，形成用于收容半导体元件的凹部的树脂基板主要是由在玻璃环氧树脂等中含有玻璃纤维布等纤维基材、即增强材料而成的树脂材料形成。因此，在通过锪孔加工等形成了凹部时，在该凹部底面，因位置不同而形成不规则的凹凸。
其结果，凹部深度容易不均匀。尤其是，在截面为大致矩形的凹部的四角附近，与其他部分相比，凹部的深度容易变浅。因此，如本发明这样，通过在凹部底面形成金属层，容易使凹部深度均匀。尤其是在凹部为矩形截面的情况下，在四角附近的凹部深度也容易均匀。
因此，在凹部收容半导体元件时，半导体元件倾斜的状况变少。因此，在树脂绝缘层形成用于与所收容的半导体元件的焊盘连接的导通孔时，也可形成所希望的导通孔形状。另外，金属层形成为收容于树脂绝缘层内，因此，因热应力、外部应力等的影响而发生翘起的状况变少。其结果，例如难以引起半导体元件的连接焊盘与导通孔等导体电路之间的连接不良，因此，电连接性、连接可靠性不易降低。
此外，由于容易使设置在半导体元件与金属层之间的粘接剂层的厚度均匀，因此，使半导体元件的紧密附着性均等，即使进行热循环试验等可靠性试验，也容易长期确保紧密附着性。
另外，可以使上述下部金属层的面积大于凹部底面面积，并形成于凹部侧面的外侧。因此，这样形成的下部金属层可发挥对内置于基板的半导体元件的底面方向的屏蔽效果。此外，优选是并列设置作为侧面金属的屏蔽孔形态的电磁屏蔽层。也可根据需要而使侧面金属层与下部金属层连接。由此，容易确保作为电磁屏蔽层的效果。
可以通过激光处理使上述下部金属层露出。由此，容易使凹部厚度均匀。
上述凹部内的下部金属层的表层优选是光泽面。这是由于，若下部金属层的表层是光泽面，则容易确保下部金属层与半导体元件的紧密附着性，并容易确保半导体元件与形成于其他树脂绝缘层的导通孔之间的连接性和可靠性。此外，容易使设置在下部金属层与半导体元件之间的粘接剂层的厚度均匀，容易确保使半导体元件的紧密附着均等之类的紧密附着性和电连接性。
此外，优选是粘接剂层与半导体元件的底面及侧面的底部周缘接触。这是由于通过使粘接剂层与半导体元件的底面及侧面的底部周缘接触，容易确保半导体元件的紧密附着性。
此外，对于用于收容半导体元件的凹部，如图2所示，优选是其侧面形成为锥形形状。其原因在于，收容于凹部内的半导体元件即使受到侧面方向的应力(例如热应力、外部应力等)，也可以由锥形上部、即树脂材料缓和该应力。此外，这样也使得向凹部内插入半导体元件变得容易。
凹部的锥形形状优选是侧面与底面所成角度中的较小的角度为约60度以上、小于约90度。这样可由锥形上部、即树脂材料缓和应力。此外，这样也使向凹部内插入半导体元件变得容易。
此外，优选是在由凹部壁面和半导体元件侧面构成的间隙中填充树脂层。通过填充树脂，使半导体元件稳定，从而容易确保半导体元件的连接性、可靠性。
另外，也可以在由凹部壁面和半导体元件侧面构成的间隙中填充树脂层，并与树脂绝缘层一体化。
由此，若形成有导通孔的其他树脂绝缘层以及填充于由凹部壁面和半导体元件侧面构成的间隙中填充的树脂绝缘层为相同材料，则会抑制发生因材料之间的热膨胀系数之差等引起的热应力，抑制在半导体端部发生裂纹等问题，确保耐久性。其结果，容易确保半导体元件的连接性、可靠性。
此外，在本发明的实施方式中，优选是在半导体元件的焊盘上形成如图3或图4所示那样的柱状电极或中间层。这样可容易进行半导体元件的焊盘与导通孔之间的电连接。
半导体元件的焊盘通常是用铝等制造的，但特别是在焊盘上未形成任何金属层等的铝焊盘的状态下，有时会引起以下问题。在通过光刻(经曝光、显影的工序)而使层间绝缘层形成导通孔的情况下，在曝光、显影后，在焊盘表层容易残留树脂。此外，除此之外，有时会由于附着显影液等、后工序的药液(例如镀敷液、酸、碱等的溶液)而引起焊盘变色。因此，有时难以确保该半导体元件的焊盘与导通孔之间的电连接性和连接可靠性。
另一方面，在通过激光形成导通孔的情况下，有可能烧损铝制焊盘。此外，在不烧损的条件下进行激光照射时，有时在焊盘上会残留树脂。此外，当经后工序(是指例如浸渍于酸、氧化剂或蚀刻液中的浸渍工序、各种退火工序等)时，则有时会发生半导体元件的焊盘变色或溶解。由于上述原因，难以确保在半导体元件的焊盘周边的电连接性和连接可靠性。
另外，为了将半导体元件的焊盘做成直径40μm左右，将导通孔直径要做成比焊盘直径大，容易引起错位等，容易发生焊盘与导通孔的未连接等问题。因此，有时难以确保该半导体元件的焊盘与导通孔之间的电连接性和连接可靠性。
对此，在半导体元件的焊盘上设置由铜等构成的中间层，从而可消除形成导通孔时的问题，可使用溶剂，因此可防止在焊盘上残留树脂，并且即使经过后工序，也不会发生焊盘变色或溶解。由此，不易降低焊盘与导通孔之间的电连接性和连接可靠性。另外，通过夹设直径比半导体元件的芯片焊盘大的中间层，可以使焊盘与导通孔可靠地连接。
另外，通过设置中间层，可以在将半导体元件埋入、收容印刷线路板时，在收容之前，或在收容之后容易进行半导体元件的工作确认和电气检查。其理由是，由于形成了比半导体元件焊盘大的中间层，因此检测用探针容易接触。由此，可以预先判定是否成为产品，在生产性和成本方面也可得到提高。此外，不易发生由探针引起的焊盘损失或划伤等。因此，通过在半导体元件的焊盘上形成过渡层，可较佳地将半导体元件埋入并收容于印刷线路板。
作为在本发明中所使用的收容半导体元件的树脂绝缘层，可以使用从玻璃布环氧树脂基材、酚醛树脂基材、玻璃布双马来酰亚胺三嗪树脂基材、玻璃布聚亚苯基甲醚树脂基材、芳香族聚酰胺无纺布-环氧树脂基材、芳香族聚酰胺无纺布-聚酰亚胺树脂基材等中选择的硬质积层基材等。除此之外，也可以使用通常的印刷线路板所使用的材料。例如，可以使用双面或单面覆铜层叠板、或不具有金属膜的树脂板、树脂膜或它们的复合材料。
上述树脂基材的厚度优选是在20～350μm的范围。其理由是因为：若厚度在这样的范围内，容易确保层间绝缘层的绝缘性，并且容易得到层间连接性。若树脂基材厚度小于20μm，则难以确保层间绝缘层的绝缘性。另一方面，若树脂基材厚度大于350μm，则不能得到层间连接性。
在本发明的实施方式中，作为导体电路、用于收容半导体元件的金属层、以及形成电磁波屏蔽的金属层优选是使用铜箔。其理由主要是因为外形加工优良，电特性也优良。
用于形成上述导体电路的铜箔的厚度优选是在5～20μm的范围。其理由是因为：若铜箔的厚度在这样的范围内，则使用如后述那样的激光加工，在绝缘性树脂基材上形成导通孔形成用开口时，开口周边的铜箔的变形变少，并且容易形成导体电路。此外还容易通过蚀刻形成微细线宽的导体电路图案。若铜箔厚度小于5μm，则使用如后述那样的激光加工来在绝缘性树脂基材上形成导通孔形成用开口时，开口周缘的铜箔有可能发生变形。或者，难以形成导体电路。另一方面，若铜箔厚度大于20μm，则难以通过蚀刻形成微细线宽的导体电路图案。
在本发明中所使用的铜箔可以是通过半蚀刻处理调整其厚度的铜箔。在该情况下，贴附在树脂绝缘层上的铜箔的厚度为比上述数值大的数值，蚀刻后的铜箔的厚度优选是调整为5～20μm。
另外，在为双面覆铜层叠板时，铜箔厚度在上述范围内，但铜箔在两面的厚度也可以不同。由此，可以确保强度、不阻碍后工序。
另外，作为形成在上述凹部底面的金属层的铜箔厚度优选为5～20μm。其理由是，若铜箔的厚度在这样的范围内，则在进行空腔的外形加工时，贯通该铜箔的危险变少，因此，能减少妨碍在凹部底面形成金属层的情况。而且，还容易通过蚀刻进行金属层的加工形成。
作为设置在上述凹部底面的金属层，除了可以使用铜之外，还可使用镍、铁、钴等金属。
此外，作为形成电磁屏蔽层的片状金属层的铜箔的厚度优选为5～20μm。其理由是，若铜箔的厚度在这样的范围内，则容易确保屏蔽效果。
另外，作为上述绝缘性树脂基材与铜箔，特别优选是使用通过层叠预浸树脂布与铜箔并对其加热加压而得到的单面或双面覆铜层叠板，该预浸树脂布是将环氧树脂浸渗在玻璃纤维布中并做成B阶(B-staer)而成的。其理由是因为：在蚀刻铜箔后的处理中，布线图案或导通孔位置不会偏移，位置精度优良。
在本发明中，为收容半导体元件而设置于树脂绝缘层上的凹部可以通过锪孔加工、冲压、激光加工等形成。特别优选是通过激光加工形成凹部。由此，与其他加工相比，容易形成均匀深度的凹部。
在通过激光加工形成上述凹部时，有时由于激光照射的加热而在金属层(铜箔)表面形成氧化膜，可提高紧密附着性。此外，激光加工也容易将凹部加工为锥形形状。
另外，通过锪孔加工形成凹部时，形成在凹部底面的金属层起到止挡件的作用，因此，可以使凹部深度均匀。
上述凹部的深度，取决于所收容的半导体元件自身的厚度、柱状电极或中间层的厚度和粘接剂层的厚度等，该柱状电极或中间层有时形成在该半导体元件的连接焊盘上。而且，由于在凹部底部形成有金属层，因此，容易使设置在半导体元件与树脂绝缘层之间的粘接剂层的厚度均匀。其结果，可以在收容了半导体元件时，减少半导体元件的倾斜等。
此外，由于可以保持半导体元件与树脂绝缘层的紧密附着性均匀。因此，即使进行热循环试验等可靠性试验，在长期内紧密附着性也不易降低。
此外，优选是用于收容半导体元件的凹部形成为具有其侧面随着从底面向上方去逐渐扩展那样的锥形的形状。通过做成这样的形状，收容在凹部内的半导体元件即使受到侧面方向的应力(例如：热应力、外部应力等)，也可缓和该应力。而且，为了固定半导体元件而设置在半导体元件底面的粘接剂由于毛细管现象沿着凹部侧面流动的情况变少，因此，半导体元件向凹部底部的紧密附着性难以降低。
如图2所示，在本发明中，以凹部的侧面与底面所成的外角来定义锥形角度，该锥形角度优选是60度以上小于90度，更为优选是60度～85度的范围。其理由是，若锥形角度在这样的范围内，则抵消因半导体元件侧面的应力而抑制移动的情况变少，因此，在进行可靠性试验时，不易引起导通孔的连接不良。若锥形角度小于60度，则有时会抵消因半导体元件侧面的应力而抑制移动的情况，因此，当进行可靠性试验时，有时会在早期引起导通孔的连接不良。
在本发明中，作为收容半导体元件的树脂绝缘层的一实施方式，使用2片如上所述的绝缘性树脂基材，即，层叠第1绝缘性树脂基材与第2绝缘性树脂基材，该第1绝缘性树脂基材在一表面上形成有金属层，该金属层的尺寸大于半导体元件收容用凹部的底面尺寸，该第2绝缘性树脂基材层叠在该第1绝缘性树脂基材的形成有金属层一侧的表面上。对第1绝缘性树脂基材另一表面照射激光，形成到达金属层的半导体元件收容用凹部及在该凹部侧面外侧形成屏蔽孔形成用的多个非贯通孔，从而使得从该凹部底面及非贯通孔底面露出金属层，然后在非贯通孔内填充金属镀层，从而形成在凹部侧面外侧形成有作为电磁屏蔽层的屏蔽孔的半导体元件收容用基板。
另外，作为另一实施方式，也可以层叠第1绝缘性树脂基材与第2绝缘性树脂基材，该第1绝缘性树脂基材在一表面上形成有金属层，该金属层的尺寸大于半导体元件收容用凹部的底面尺寸，该第2绝缘性树脂基材在与金属层对应的区域形成有大小与半导体元件尺寸大致相当的开口，形成封闭了开口一端而成的半导体元件收容用凹部，然后对第1绝缘性树脂基材另一表面照射激光，形成到达金属层的多个非贯通孔，从而使得从该非贯通孔底面露出金属层，然后在非贯通孔内填充金属镀层，从而形成在凹部侧面外侧形成有作为电磁屏蔽层的屏蔽孔的半导体元件收容用基板。
另外，作为另一实施方式，也可以层叠第1绝缘性树脂基材与第2绝缘性树脂基材，该第1绝缘性树脂基材在一表面上形成有金属层，该金属层的尺寸大于半导体元件收容用凹部的底面尺寸，该第2绝缘性树脂基材层叠在该第1绝缘性树脂基材的形成有金属层一侧的表面上。对第1绝缘性树脂基材另一表面照射激光，形成到达金属层的半导体元件收容用凹部，从而使得从该凹部底面露出金属层，然后通过镀敷或溅镀在该凹部的整个内壁面形成金属覆盖层，从而形成形成了电磁屏蔽层的半导体元件收容用基板。
在这样的实施方式中，优选是第1绝缘性树脂基材和第2绝缘性树脂基材的厚度为20～350μm。其理由是因为：若厚度在这样的范围内，则容易确保层间绝缘层的绝缘性，并且，容易形成进行层间连接的导通孔，引起电连接性降低的情况变少。
另外，作为各绝缘性树脂基材可以使用由单层形成的树脂基材，也可以使用多层化为多层的树脂基材。
在上述半导体元件收容基板的凹部内埋入、收容了半导体元件之后，在半导体元件收容用基板的单面或双面形成层间树脂绝缘层，接着，在该层间树脂绝缘层上形成导体电路之后，再通过交替层叠其他层间树脂绝缘层与导体电路，从而可以制造本发明的多层印刷线路板，上述导体电路包括与半导体元件进行电连接的导通孔。
作为埋入上述半导体元件收容基板的凹部内的半导体元件，可以使用在体元件的连接焊盘上预先形成有柱状电极的半导体元件、或形成有覆盖连接焊盘的中间层的半导体元件的任何一种。这些半导体元件通过柱状电极或中间层与设置在层间树脂绝缘层中的导通孔电连接。
以下，对(1)具有柱状电极的半导体元件与(2)具有中间层的半导体元件的制造方法进行说明。
(1)具有柱状电极的半导体元件的制造方法
在本发明中所使用的具有柱状电极的半导体元件是指具有柱状电极或再布线的半导体元件。
如图3所示，准备下述材料：在晶圆状态的半导体元件1(硅基板)上形成由铝等形成的连接焊盘2，且在其上表面的除了连接焊盘2中央部之外的部分形成有保护膜3(钝化膜)。在该状态下，连接焊盘2的表面露出未由保护膜3覆盖的中央部。
接着，半导体元件1的整个上表面形成底层金属层4。作为底层金属层可以使用铬、铜、镍等。
接着，底层金属层4上表面形成由液状阻镀剂形成的阻镀层，在阻镀层的与半导体元件连接焊盘对应的部分形成开口部。
接着，通过以底层金属层4作为镀敷电流路进行电解镀敷，在阻镀层开口部内的底层金属层的上表面形成柱状电极5。然后，剥离阻镀层，并以柱状电极5作为掩模蚀刻除去底层金属层的不需要部分，仅残留在柱状电极下的底层金属层4。
进一步在半导体元件1的上表面侧形成由环氧树脂或聚酰亚胺等形成的封闭膜6。在该状态下，由封闭膜6覆盖柱状电极5的上表面时，通过适当研磨表面，露出柱状电极5的上表面。接着，经过切割工序，可得到各个半导体芯片(具有柱状电极的半导体元件)。
(2)具有中间层的半导体元件的制造方法
在本发明中所使用的中间层是指设置在半导体元件焊盘上的用于与导通孔进行电连接的夹层。
如图4所示，对内置的半导体元件10的整面进行蒸镀、溅镀等，在整面上形成导电性金属层12(第1薄膜层)。作为该金属可以是锡、铬、钛、镍、锌、钴、金、铜等。作为厚度可以形成在0.001～2.0μm之间。其理由是因为：若金属层厚度在这样的范围内，容易在整面上形成均匀膜厚的金属层，产生膜厚不均的情况较少。
由上述第1薄膜层12覆盖连接焊盘14，可以提高中间层20与半导体元件连接焊盘14的分界面的紧密附着性。另外，通过用这些金属覆盖半导体元件10的连接焊盘14，可以防止湿气向分界面侵入，防止焊盘的溶解、腐蚀，不易使可靠性降低。
作为第1薄膜层12的金属优选是使用铬、镍、钛中的任何一种金属。其理由是因为：连接焊盘14与金属层12的紧密附着性较好，而且，容易防止湿气向分界面侵入。
在第1薄膜层12上通过溅镀、蒸镀或无电解镀敷形成第2薄膜层17。作为该金属可为镍、铜、金、银等。从电特性、经济性或在后工序形成的加厚层主要由铜形成方面来考虑，优选是第2薄膜层17也使用铜形成。
在此，设置第2薄膜层17的理由是因为，若仅是第1薄膜层12，难以取得用于形成后述的加厚层的电解镀敷用的引线。第2薄膜层17用作加厚的引线。
第2薄膜层17的厚度优选是在0.01～5.0μm的范围。其理由是因为：若厚度在这样的范围内，则可以起到作为引线的作用，并且在蚀刻时，下层的第1薄膜层切削较多而形成间隙的情况较少，湿气难以侵入，因此不易导致可靠性降低。
在上述第2薄膜层17上通过无电解镀敷或电解镀敷进行加厚。作为形成的金属种类有镍、铜、金、银、锌、铁等。从电特性、经济性、作为中间层的强度或结构上的耐性、或在后工序中形成的加厚(build-up)布线层的导体层主要是由铜形成这些方面来考虑，优选是通过电解镀铜形成。
加厚电解镀铜层18的厚度优选是在1～20μm的范围。其理由是，若厚度在这样的范围内，则降低与上层导通孔的连接可靠性的情况较少，而且，蚀刻时产生凹坑(unde rcut)的情况较少，因此，可以抑制在形成的中间层与导通孔的分界面产生间隙。
然后，形成抗蚀层，进行曝光、显影，使中间层以外部分的金属露出来进行蚀刻，在半导体元件的焊盘上形成由第1薄膜层12、第2薄膜层17、加厚层18形成的中间层20。
除了上述的中间层的制造方法之外，也可以在基板的凹部内内置了半导体元件之后形成中间层，也可以在形成在半导体元件与芯基板上的金属膜上形成干膜抗蚀剂，除去该与中间层相当的部分，由电解镀敷加厚后，剥离抗蚀剂，由蚀刻液同样在半导体元件的芯片焊盘上形成中间层。
接着，对制造本发明的多层印刷线路板的方法的一个例子进行具体说明。
A、制作半导体元件收容用基板
当制造本发明的多层印刷线路板时，作为构成多层印刷线路板的半导体元件收容用基板使用下述形态的基板，即，层叠了在绝缘性树脂基材的单面或双面贴附有铜箔的第1绝缘性树脂基材与第2绝缘性树脂基材而成的基板。
(1)上述第1绝缘性树脂基材例如可以由双面覆铜层叠板形成。在这样的双面覆铜层叠板的一表面进行激光照射，形成导通孔形成用开口和屏蔽孔形成用开口，该导通孔形成用开口和屏蔽孔形成用开口贯通第1绝缘性树脂基材的一铜箔表面和树脂绝缘层而到达另一铜箔。
此时，屏蔽孔形成用开口形成于如后述那样的半导体元件收容用凹部的形成区域的外侧，形成为相邻的开口彼此相连结的形态。
上述激光照射使用脉冲振荡型二氧化碳气体激光加工装置来进行，其加工条件优选是：脉冲能量为0.5～100mJ，脉冲宽度为1～100μs，脉冲间隔为0.5ms以上，频率为2000～3000Hz，射击次数在1～5的范围内。
在这样的加工条件下形成得到的开口直径优选是20～250μm。其理由是，若开口直径在这样的范围内，则技术上容易形成导通孔，引起电连接性降低的情况较少。此外，由于容易进行镀敷填充，因此，引起电连接性降低的情况较少，容易实现布线的高密度化。若开口直径小于20μm，则技术上难以形成导通孔，难以确保电连接性。另一方面，若开口直径大于250μm，则有时难以确保镀敷的填充性，难以确保电连接性，而且有时妨碍布线的高密度化。
另外，通过激光照射在覆铜层叠板上形成导通孔形成用开口及屏蔽孔形成用开口的方法有：照射激光以使在铜箔与绝缘性树脂基材上同时形成开口的直接激光(direct laser)法，和在预先通过蚀刻除去与导通孔形成用开口相当的铜箔部分之后、在绝缘性树脂基材上进行光束照射的保形法，可以使用其中任何一种方法。
(2)为了除去在上述工序中形成的开口内残留的树脂残渣，优选是进行去污处理(desmear)。
该去污处理通过酸或氧化剂(例如：铬酸、高锰酸)的药液处理等湿式处理、氧等离子放电处理、电晕放电处理、紫外线激光处理或受激准分子激光器处理等干式处理来进行。
选择这些去污处理的方法为根据由绝缘性树脂基材的种类、厚度、开口直径、激光条件等预计残留的污垢量来选择。
(3)对上述去污处理后的基板的导通孔形成用开口及作为侧面金属层的屏蔽孔形成用开口实施以铜箔作为镀敷引线的电解镀铜处理，在导通孔形成用开口及屏蔽孔形成用开口内完全填充电解镀铜，形成导通孔(填充导通孔)及屏蔽孔。
另外，也可以根据情况，在电解镀铜处理后，通过砂带研磨机研磨、抛光研磨、蚀刻等除去在基板的开口上部隆起的电解镀铜，使其平坦化。
(4)上述第1绝缘性树脂基材的两面上形成抗蚀层，经过曝光、显影工序，对未形成抗蚀层的部分通过由氯化铜等形成的蚀刻液进行蚀刻处理。其后，通过剥离抗蚀层，在第1绝缘性树脂基材的一表面上形成包括导通孔连接盘的导体电路、对位用的定位掩模等，在另一表面上形成具有与半导体元件相关的尺寸的金属层、包括导通孔连接盘的导体电路、对位用的定位掩模等。
另外，多个屏蔽孔形成为相互连结的形态，其一端在第1绝缘性树脂基材的一表面露出，另一端与金属层表面连接，形成电磁屏蔽层。
(5)在上述第1绝缘性树脂基材的形成了金属层一侧的表面上层叠第2绝缘性树脂基材。
例如，通过在作为粘接剂层的预浸树脂布上叠合铜箔来形成第2绝缘性树脂基材，通过将第2绝缘性树脂基材加热压接在第1绝缘性树脂基材的单面上进行层叠，从而形成层叠体。
(6)在构成上述层叠体的第1绝缘性树脂基材的设置了金属层的面上与上述(1)同样地进行激光照射，形成导通孔形成用开口，该导通孔形成用开口贯通第2绝缘性树脂基材的铜箔表面并且穿过树脂层、到达导体电路，该导体电路包括形成在第1绝缘性树脂基材上的导通孔连接盘。
该导通孔形成用开口的加工条件优选是：脉冲能量为0.5～100mJ，脉冲宽度为1～100μs，脉冲间隔为0.5ms以上，频率为2000～3000Hz，射击次数在1～10的范围内。
另外，在上述加工条件下形成得到的导通孔形成用开口的口径优选是20～250μm。其理由是：若开口直径在这样的范围内，则在技术上容易形成导通孔，引起电连接性降低的情况较少。此外，由于容易进行镀敷填充，因此，引起电连接性降低的情况较少，容易实现布线的高密度化。
(7)为了除去在上述工序(6)中形成的导通孔形成用开口内残留的树脂残渣，与上述(2)同样地进行去污处理。
(8)接着，在由保护膜覆盖上述第1绝缘性树脂基材的表面的状态下，对上述去污处理后的基板的铜箔面实施以该铜箔为镀敷引线的电解镀铜处理，在开口内完全填充电解镀铜，形成填充导通孔。
另外，也可以根据情况，在电解镀铜处理后，通过砂带研磨机研磨、抛光研磨、蚀刻等除去在基板的导通孔形成用开口的上部隆起的电解镀铜，使其平坦化。
另外，也可以经过无电解镀敷，形成无电解镀敷膜。此时，无电解镀敷膜也可以使用铜、镍、银等金属。
(9)在上述电解镀铜膜上形成抗蚀层。抗蚀层可以用涂布或预先做成膜状再贴附的任何一种方法来形成。在该抗蚀层上装配预先描绘有电路的掩模，进行曝光、显影处理，形成抗蚀层，蚀刻未形成抗蚀层的部分的金属层，形成包括导通孔连接盘在内的导体电路，然后，剥离在上述工序(8)中贴附的保护膜。
作为该蚀刻液优选是从硫酸-过氧化氢、过硫酸盐、氯化铜、氯化亚铁的水溶液中选择至少1种水溶液。
作为蚀刻上述铜箔而形成导体电路的前处理，为了容易形成精细图案，也可以预先蚀刻铜箔的整个表面来调整厚度。
作为上述导体电路的一部分的导通孔连接盘优选是：其内径与导通孔口径大致相同，但将其外径形成为大于导通孔直径，连接盘的直径形成在50～350μm的范围。其理由是：若连接盘直径在这样的范围内，则妨碍导通孔与连接盘连接的情况较少，并且妨碍高密度化的情况较少。
(10)接着，在第1绝缘性树脂基材的与设置了金属层的面相反一侧的表面区域(收容半导体元件区域)，例如，通过激光加工形成贯通树脂层到达金属层表面的开口，形成从该开口露出金属层表面那样的凹部，做成半导体元件收容用基板。也可以根据需要，经过抗蚀层形成工序、蚀刻处理工序，来形成露出金属层那样的凹部。
例如，在上述第1绝缘性树脂基材与第2绝缘性树脂基材的层叠体上，通过使用脉冲振荡型二氧化碳气体激光加工装置进行激光照射而形成开口，从而形成收容或内置半导体元件的凹部，该开口从第1绝缘性树脂基材的表面贯通树脂层到达金属层表面。
收容上述半导体元件的凹部的加工条件优选是：脉冲能量为0.5～100mJ，脉冲宽度为1～100μs，脉冲间隔为0.5ms以上，频率为2000～3000Hz，射击次数在1～10的范围内。
通过这样的激光加工，形成用于内置半导体元件的凹部，在该凹部底面露出金属层(此时指铜箔)。
B、半导体元件的收容、埋入
(11)在由上述A的工序(1)～(10)得到的半导体元件收容用基板中埋入半导体元件。
如上所述，作为该埋入的半导体元件可以使用预先在连接焊盘上形成有柱状电极的半导体元件、或形成有覆盖连接焊盘的中间层的半导体元件的任何一种，在此对使用后者的情况进行说明。
该中间层是为了直接连接半导体元件焊盘与印刷线路板的包括导通孔的导体电路而设置的中间层，优选是由通过在芯片焊盘上设置薄膜层、再在该薄膜层上设置加厚层形成该中间层，由至少两层以上的金属层形成该中间层。
另外，该中间层优选是形成为比半导体元件的芯片焊盘大的尺寸。通过做成这样的尺寸，可使与芯片焊盘的对位变得容易，其结果，提高与芯片焊盘的电连接性，并且可以不对芯片焊盘造成损伤地通过激光照射或光刻进行导通孔加工。因此，可以可靠地进行半导体元件向印刷线路板埋入、收容与电连接。
另外，可以在中间层上直接形成成为印刷线路板导体电路的金属层。
另外，除了上述的制造方法之外，也可以这样形成中间层：在半导体元件的连接焊盘的整个表面或金属膜上形成由干膜形成的抗蚀层，该金属膜形成在埋入了半导体元件的半导体元件收容用基板上，在除去了该与中间层相当的部分后，通过电解镀敷加厚，其后，剥离抗蚀层，由蚀刻液同样地在半导体元件的连接焊盘上形成中间层。
(12)在设置了绝缘树脂层后，在收容、内置了半导体元件的基板上进行与上述A的(1)～(4)同样的处理，由此，可以形成与在内置的半导体元件的连接焊盘上形成的中间层电连接的导通孔、与包括形成在半导体收容用基板上的导通孔在内的导体电路电连接的导通孔、以及外侧的导体电路。另外，层叠绝缘树脂层和铜箔，通过重复进行与上述A的(1)～(4)同样的处理，进一步可得到多层化的印刷线路板。
上述方法是通过逐次层叠绝缘树脂层的层叠体来进行绝缘树脂层的多层化，但是也可以根据需要，通过将绝缘树脂层为1单位的电路基板层叠到2层以上，并一起加热压接，从而做成使绝缘树脂层多层化那样的多层印刷线路板。
(13)接着，分别在最外侧的电路基板的表面形成阻焊层。此时，在电路基板的整个外表面涂布阻焊层组成物，使该涂膜干燥后，通过在该涂膜上装配描绘有焊锡焊盘开口部的光掩模薄膜，进行曝光、显影处理，分别形成焊锡焊盘开口，该焊锡焊盘开口使位于导体电路的导通孔正上方的导电性焊盘部分露出。此时，也可以贴附使阻焊层为干膜的构件，通过曝光、显影处理或激光加工来形成开口。
在从在未形成上述掩模层的部分露出的焊锡焊盘上，形成镍-金等耐腐蚀层。此时，镍层的厚度优选是1～7μm，金层的厚度优选是0.01～0.1μm。
除此之外，也可形成镍-钯-金、金(单层)、银(单层)等。形成了耐腐蚀层后，剥离掩模层。由此，成为形成有耐腐蚀层的焊锡焊盘与未形成耐腐蚀层的焊锡焊盘混合存在的印刷线路板。
(14)向从在上述工序(13)中得到的阻焊层开口露出到导通孔正上方的焊锡焊盘部分供给焊锡体，通过该焊锡体的熔融与固化形成了焊锡凸块，从而形成多层电路基板。或者也可以使用导电性粘接剂或焊锡层而使导电性球或导电性销与焊盘部接合来形成多层电路基板。
作为上述焊锡体及焊锡层的供给方法，可以使用焊锡转印法、印刷法。
在此，焊锡转印法是指：在预浸树脂布上贴合焊锡箔，通过仅留下与开口部分相当的部位地蚀刻该焊锡箔，从而形成焊锡图案，做成焊锡载体膜，在基板的阻焊层开口部分涂布了焊剂后，层叠该焊锡载体膜，使焊锡图案与焊盘接触，对其进行加热来进行转印。
另一方面，印刷法是指在基板上装配下述印刷掩模(金属掩模)，印刷焊锡膏并进行加热处理的方法，上述印刷掩模在与焊盘相当的部位设有开口。作为形成这样的焊锡凸块的焊锡可以使用Sn/Ag焊锡、Sn/In焊锡、Sn/Zn焊锡、Sn/Bi焊锡等，优选是，它们的熔点低于连接层叠的各电路基板的导电性凸块的熔点。
实施例1-1
(1)准备基材
首先，制作构成半导体元件收容用基板的印刷基板。该印刷基板由第1绝缘性基材30与第2绝缘性基材40形成，并层叠这些基材而形成该印刷基板。作为印刷基板的材质的一个例子，使用双面覆铜层叠板作为初始材料，该双面覆铜层叠板是通过层叠预浸树脂布与铜箔并进行加热加压而得到的，该预浸树脂布是将环氧系树脂浸渗在玻璃布中做成B阶而成的。
作为上述第1绝缘性基材30使用双面覆铜层叠板，该双面覆铜层叠板是在厚度为60μm的树脂绝缘层32的两面上贴附有厚度为15μm的铜箔34而成的。该层叠板的铜箔32可以使用比15μm厚的铜箔，通过蚀刻处理，将铜箔的厚度调整到15μm(参照图5(a))。
(2)形成导通孔形成用开口及屏蔽孔形成用开口
在上述第1绝缘性基材30的一铜箔表面上进行二氧化碳气体激光照射，形成贯通铜箔34及树脂绝缘层32而到达另一铜箔表面的导通孔形成用开口36以及屏蔽孔形成用开口37(参照图5(b))。
此时，屏蔽孔形成用开口37(非贯通孔)形成于后述的半导体元件收容用凹部的形成区域的外侧，形成为相邻的开口彼此串联相连结的形态。
另外，进一步用高锰酸的药液处理对该开口内进行去污处理。
在该实施例中，导通孔形成用开口36及屏蔽孔形成用开口37的形成使用日立via社制的高峰值短脉冲振荡型二氧化碳气体激光加工机，对基材厚度60μm的玻璃布环氧树脂基材、铜箔直接以如下照射条件照射激光束，以100孔/秒的速度形成直径75μm的导通孔形成用开口36及屏蔽孔形成用开口37。
照射条件
脉冲能量：50～100mJ
脉冲宽度：1～100μs
脉冲间隔：0.7ms
频率：    2000Hz
(3)形成电解镀铜膜
在去污处理结束后的第1绝缘性基材30的设置了导通孔形成用开口36及屏蔽孔形成用开口37的铜箔面上，以如下条件施加以铜箔为镀敷引线的电解镀铜处理。
电解镀敷液
硫酸                  2.24mol/l
硫酸铜                0.26mol/l
添加剂A(促进反应剂)   11.0ml/l
添加剂B(抑制反应剂)    10.0ml/l
电解镀敷条件
电流密度               1A/dm2
时间                   65分钟
温度                   22±2℃
通过这样的镀敷处理，由添加剂A促进形成开口内的电解镀铜膜，相反，由添加剂B主要附着在铜箔部分而抑制形成镀敷膜。另外，若用电解镀铜填充开口内，并使其与铜箔大致高度相同，则由于附着添加剂B，因此与铜箔部分同样地抑制形成镀敷膜。由此，在开口内完全填充电解镀铜，并且，大致平坦地形成从开口露出的电解镀铜与铜箔(参照图5(c))。
另外，也可以通过对由铜箔和电解镀铜膜形成的导体层进行蚀刻来调整厚度。也可以根据情况，通过砂带研磨机研磨和抛光研磨的物理方法来调整导体层的厚度。
(4)形成导体电路(包括填充导通孔)、屏蔽孔及金属层
在经过上述工序(3)的第1绝缘性基材30的铜箔34和镀铜膜上，使用感光性干膜形成抗蚀层(省略图示)。即，第1绝缘性基材30的两面铜箔面上形成了抗蚀层。该抗蚀层的厚度为15～20μm范围，使用描绘有导体电路及金属层的掩模，经过曝光、显影，在铜箔上形成不形成抗蚀层的部分，该导体电路包括填充导通孔的连接盘，该金属层的尺寸与半导体元件的尺寸相关。
接着，用由过氧化氢水/硫酸形成的蚀刻液对不形成抗蚀层的部分进行蚀刻，除去与该不形成抗蚀层的部分相当的镀铜膜及铜箔。
然后，通过用碱液剥离抗蚀层，形成导体电路41、金属层42和屏蔽孔47，该导体电路41包括填充导通孔39的连接盘。也可以根据需要，形成虚设图案或校准掩模、制品识别标记等。
另外，在该工序中，多个屏蔽孔47形成为如图1(a)所示那样的串联连结的形态，与金属层42表面连接，形成电磁屏蔽层。
由此，在第1绝缘性基材30的正面与反面形成导体电路41，并且，形成与这些导体电路41电连接的填充导通孔39。进而得到形成有与半导体元件接触的金属层42、且形成有与金属层42表面连接而构成电磁屏蔽层的屏蔽孔47的电路基板。
另外，形成在该电路基板上的金属层42形成在第1绝缘性基材的反面，通过蚀刻除去与形成用于收容半导体元件的凹部的区域相当的电路基板表面的铜箔部分(参照图5(d))。
(5)层叠第1绝缘性基材与第2绝缘性基材
作为层叠在上述第1绝缘性基材30上的第2绝缘性基材40使用单面覆铜层叠板，该单面覆铜层叠板是在厚度为60μm的树脂绝缘层43的单面上贴附有厚度为15μm的铜箔44而成的。
这样的第2绝缘性基材40的未形成铜箔一侧的表面在与第1绝缘性基材30的形成有金属层42的表面接触的状态下层叠。第1绝缘性基材30与第2绝缘性基材40的层叠通过在如下的条件下热压接两者来进行(参照图5(e))。
压接条件
温度：      150～180℃
加压压力：  100～200kgf/cm2
压接时间：  5～10分钟
另外，在该实施例中，以单层形成第1绝缘性基材30和第2绝缘性基材40，但是，也可以形成为2层以上的多层。
(6)形成导通孔形成用开口
对上述第2绝缘性基材40的铜箔形成面进行二氧化碳气体激光照射，形成贯通铜箔44并穿过树脂绝缘层43而到达导体电路41表面的导通孔形成用开口46(参照图5(f))，该导体电路41包括设置在上述第1绝缘性基材30上的填充导通孔39的导通孔连接盘。另外，通过高锰酸的药液处理对这些开口内进行去污处理。
在该实施例中，在第2绝缘性基材40上形成导通孔形成用开口46，使用日立via社制的高峰值短脉冲振荡型二氧化碳气体激光加工机。对贴附在第2绝缘性基材40的基材厚度为60μm的玻璃布环氧树脂基材43上的铜箔44以如下照射条件直接照射激光束，以100孔/秒的速度形成直径75μm的导通孔形成用开口46。
照射条件
脉冲能量：0.5～100mJ
脉冲宽度：1～100μs
脉冲间隔：0.7ms
频率：    2000Hz
(7)形成电解镀铜膜
在贴附保护膜48来覆盖了上述第1绝缘性基材30的表面之后，在结束了对开口内的去污处理的第2绝缘性基材40的铜箔面上，使用如下组成的电解镀敷溶液来实施以铜箔为镀敷引线的电解镀铜处理。
电解镀敷液
硫酸                  2.24mol/l
硫酸铜                0.26mol/l
添加剂A(促进反应剂)   11.0ml/l
添加剂B(抑制反应剂)   10.0ml/l
电解镀敷条件
电流密度    1A/dm2
时间性      65分钟
温度        22±2℃
在这样的镀敷处理中，由添加剂A促进形成开口内的电解镀铜膜，与此相反，由添加剂B主要附着在铜箔部分而抑制形成镀敷膜。另外，若用电解镀铜填充开口内，并使其与铜箔大致高度相同，则由于附着添加剂B，因此与铜箔部分同样地抑制形成镀敷膜。由此，在开口内完全填充电解镀铜，并且，大致平坦地形成从开口露出的电解镀铜膜与铜箔。
另外，也可以通过对由铜箔、电解镀敷膜形成的导体层进行蚀刻来调整厚度。也可以根据情况，通过砂带研磨机研磨和抛光研磨的物理方法来调整导体层的厚度。
(8)形成导体电路和填充导通孔
在经过上述工序(7)的第2绝缘性基材40的铜箔44和镀铜膜上，使用感光性干膜形成抗蚀层(省略图示)。该抗蚀层的厚度为15～20μm范围，使用描绘有导体电路的掩模，经过曝光、显影，在铜箔上形成不形成抗蚀层的部分，该导体电路包括填充导通孔的连接盘。
接着，用由过氧化氢水/硫酸形成的蚀刻液对不形成抗蚀层的部分进行蚀刻，除去该与不形成抗蚀层的部分相当的镀铜膜及铜箔。
然后，通过用碱液剥离抗蚀层，再通过剥离由上述工序(7)贴附在第1绝缘性基材30表面上的保护膜48，从而在第2绝缘性基材40的单面上形成导体电路50，并且形成填充导通孔52(参照图5(g))，该填充导通孔52使这些导体电路与设置在第1绝缘性基材30上的填充导通孔39的连接盘41电连接。也可以根据需要，形成虚设图案或校准掩模、制品识别标记等。
(9)形成半导体元件收容用凹部
在上述工序(4)中，对通过蚀刻除去了铜箔部分的树脂部分进行二氧化碳气体激光照射，形成贯通树脂层而到达金属层表面的开口。使该开口内露出金属层，形成凹部54(参照图6(a))，该凹部54用于利用该开口的侧面与金属层表面(底面)内置半导体元件55。
在该实施例中，在第1绝缘性基材30中形成半导体元件收容用凹部54时使用日立via社制的高峰值短脉冲振荡型二氧化碳气体激光加工机，相对于第1绝缘性基材表面的除去了铜箔的区域，对基材厚度60μm的玻璃布环氧树脂基材以如下照射条件照射激光束，以比应收容的半导体元件的尺寸稍大的尺寸形成深度约为100μm那样的半导体元件收容用凹部54。
照射条件
脉冲能量：0.5～100mJ
脉冲宽度：1～100μs
脉冲间隔：0.7ms
频率：    2000Hz
另外，通过激光加工形成的半导体元件收容用凹部54为在其底面露出金属层42的状态，凹部54的深度大致均匀，四角的形状也未成为圆弧状。
(10)收容具有柱状电极的半导体元件
作为被收容、内置在按照上述工序(1)～(9)制作出的半导体元件收容用基板的凹部54中的半导体元件55，使用通过以下工序(a)～(d)制作的具有柱状电极的半导体元件。
(a)准备硅基板
准备如下这样的硅基板：在晶圆状态的硅基板(半导体基板)上形成连接焊盘，在其上表面的除了连接焊盘中央部以外的部分形成了保护膜(钝化膜)，通过形成在保护膜上的开口部露出连接焊盘的中央部。
(b)形成底层金属层
在硅基板的整个上表面通过溅镀形成由厚度为2μm的铜形成的底层金属层。
(c)形成柱状电极
接着，在底层金属层的上表面层压由碱系树脂等感光性树脂形成的干膜阻镀层，形成厚度为110μm的阻镀层。设定要形成的柱状电极的高度为100μm左右。
接着，在阻镀层的与焊盘对应的部分使用描绘有开口的掩模，经过曝光、显影，在阻镀层上形成开口部。
另外，通过以底层金属层作为镀敷电流路来进行电解镀铜，从而在阻镀层开口部内的底层铜层的上表面形成由铜形成的柱状电极。
最后，剥离阻镀层，以柱状电极为掩模蚀刻除去底层金属层的不需要部分，仅在柱状电极下残留底层金属层。
(d)形成封闭膜
在上述(c)中得到的硅基板的上表面侧形成由环氧树脂或聚酰亚胺等形成的绝缘树脂的封闭膜。在该状态下，在柱状电极的上表面由封闭膜覆盖时，通过对表面进行适当研磨，使柱状电极的上表面露出。
接着，通过切割工序得到各个半导体芯片(半导体器件)。此时，具有柱状电极的半导体元件的厚度形成为100μm。
在通过上述工序(a)～(d)制作的半导体元件55的下表面侧施加热固化型粘接剂，作为其一例子，由使环氧树脂的一部分碱化而成的热固化型树脂形成的粘接剂，形成厚度为30～50μm的粘接剂层56。
然后，在收容于半导体元件收容用凹部54之后，在100～200度之间进行热处理，使粘接剂层56固化。由此，得到内置了半导体元件55的基板60(参照图6(b))。
此时，半导体元件的柱状电极58的前端和基板的上表面处于大致相同平面上。即，半导体元件55未倾斜
(11)层叠工序
在上述(10)中得到的基板60上夹持预浸树脂布等粘接层62，在其上层叠在厚度为60μm的树脂绝缘层64的单面上贴附有厚度为15μm的铜箔66而成的单面覆铜层叠板(参照图6(c))，以如下条件沿箭头方向进行加热加压而进行多层化(参照6(d))。
加压条件
温度：    80～250℃
压力：    1.0～5.0kgf/cm2
加压时间：10～60分钟
(12)形成导通孔形成用开口
与上述工序(6)相同，形成贯通铜箔66并穿过树脂绝缘层64而分别到达导体电路41和柱状电极58的导通孔形成用开口70、72(参照图7(a))，该导体电路41包括形成在成为半导体元件收容用基板的第1绝缘性基材上的导通孔，该柱状电极58设置在半导体元件上的焊盘上。此时的激光照射条件与上述工序(6)相同。另外，用高锰酸的药液处理对这些开口内进行去污处理。
(13)形成电解镀铜膜
在对结束了开口内的去污处理的铜箔面，使用如下组成的电解镀铜溶液实施以铜箔作为镀敷引线的电解镀铜处理。
电解镀敷液
硫酸                  2.24mol/l
硫酸铜                0.26mol/l
添加剂A(促进反应剂)   10.0ml/l
添加剂B(抑制反应剂)   10.0ml/l
电解镀敷条件
电流密度              1A/dm2
时间性                65分钟
温度                  22±2℃
在这样的镀敷处理中，由添加剂A促进形成开口内的电解镀铜膜，与此相反，由添加剂B主要附着在铜箔部分来抑制形成镀敷膜。另外，若用电解镀铜填充开口内，并使其与铜箔大致高度相同，则因为附着添加剂B，因此与铜箔部分同样地抑制形成镀敷膜。由此，在开口内完全填充电解镀铜，并大致平坦地形成从开口露出的电解镀铜膜与铜箔。
另外，也可以通过对由铜箔、电解镀铜膜形成的导体层进行蚀刻来调整厚度。也可以根据情况，通过砂带研磨机研磨和抛光研磨的物理方法来调整导体层的厚度。
由此，在开口内完全填充电解镀铜而形成连接导体电路的导通孔、和与半导体元件主机连接的导通孔。
(14)形成导体电路
在经过了上述工序(13)的铜箔和镀铜膜上使用感光性干膜而形成抗蚀层。该抗蚀层的厚度为15～20μm范围，使用描绘有导体电路的掩模，经过曝光、显影，在铜箔上形成不形成抗蚀层的部分，该导体电路包括填充导通孔的连接盘。
接着，用由过氧化氢水/硫酸形成的蚀刻液对不形成抗蚀层的部分进行蚀刻，除去该与不形成抗蚀层的部分相当的镀铜膜及铜箔。
然后，通过用碱液剥离抗蚀层，在覆盖半导体元件收容用基板地设置的树脂绝缘层46上形成导体电路74，并且，分别形成填充导通孔76与填充导通孔78，该填充导通孔76使上述导体电路74与设置在半导体元件内置基板60上的填充导通孔的连接盘41电连接，该填充导通孔78与设置在半导体元件55的焊盘上的柱状电极58电连接。另外，也可以根据需要，形成虚设图案或校准掩模、制品识别标记等。
另外，根据需要，重复进行上述工序(11)～(14)，可得到更多层化了的印刷线路板。
另外，在这样的层叠化中，可以层叠为导通孔的朝向呈相同方向，也可层叠为导通孔的朝向呈相反方向。另外，也可通过除这些之外的组合来进行多层化。
(15)形成阻焊层
在位于由上述工序(1)～(14)得到的多层化基板的最上层和最下层的电路基板的表面上形成阻焊层80。通过贴附薄膜化了的阻焊层、或通过涂布预先调整了粘度的清漆而在基板上形成厚度为20～30μm的阻焊层80。
接着，在进行了70℃下20分钟、100℃下30分钟的干燥处理之后，对钠玻璃基板以使形成有铬层的一侧紧密附着在阻焊层的方式用1000mJ/cm2的紫外线进行曝光、DMTG显影处理，该钠玻璃基板厚度为5mm、由铬层描绘有阻焊层开口部的圆图案(掩模图案)。进而，在120℃下1小时、150℃下3小时的条件下进行加热处理，形成阻焊层80(厚度为20μm)，该阻焊层80具有与焊盘部分对应的开口82(开口直径200μm)。
另外，在位于多层化基板的最上层和最下层的电路基板的表面上形成阻焊层之前，也可以根据需要设置粗化层。
在该情况下，在阻焊层上形成由感光性树脂形成的干膜状掩模层。贴附薄膜化了的掩模层，或涂布由预先调整了粘度的清漆而在阻焊层上形成厚度为10～20μm的掩模层。
接着，在进行了80℃下30分钟的干燥处理之后，对钠玻璃基板以使形成有铬层的一侧紧密附着在阻焊层的方式用800mJ/cm2的紫外线进行曝光、DMTG显影处理，该钠玻璃基板厚度为5mm、由铬层描绘有掩模层形成圆图案(掩模图案)。进而，在120℃下1小时的条件下进行加热处理，形成阻焊层(厚度为20μm)。
(16)形成耐腐蚀层
接着，将形成了阻焊层80的基板浸渍在无电解镀镍液中20分钟，在开口部形成厚度为5μm的镀镍层，该无电解镀镍液由氯化镍30g/l、次亚磷酸钠10g/l、柠檬酸钠10g/l形成，其pH＝5。
另外，将该基板在93℃的条件下浸渍在无电解镀金液中23秒，在镀镍层上形成厚度为0.03μm左右的镀金层，形成由镀镍层与镀金层形成的覆盖金属层(省略图示)，该无电解镀金液由氰化金钾2g/l、氯化铵75g/l、柠檬酸钠50g/l、次亚磷酸钠10g/l形成。
(17)形成焊锡层
然后，对于从最上层的覆盖多层电路基板的阻焊层80的开口82露出的焊锡焊盘印刷由熔点为183℃的Sn/Pb焊锡或Sn/Ag/Cu形成的焊锡膏，在183℃进行回流焊，从而形成焊锡层84。
实施例1-2
除了将由以下工序(a)～(c)制作的具有中间层的半导体元件55埋入半导体元件收容用基板的凹部42之外，其余与实施例1-1进行同样的处理，制造多层印刷线路板。
(a)通过溅镀对半导体元件上的整面范围在真空室内连续形成铬薄膜与该铬薄膜之上的铜薄膜层这两层膜，该半导体元件在连接焊盘和布线图案上形成有保护膜，该铬薄膜的厚度为0.1μm，该铜薄膜层的厚度为0.5μm。
(b)然后，在薄膜层上形成使用了干膜的阻镀层。将描绘有用于形成中间层的部分的掩模装配在该阻镀层上，经过曝光、显影，形成不形成阻镀层的部分。实施电解镀铜而在不形成阻镀层的部分设置厚度为9μm左右的加厚层(电解镀铜膜)。
(c)用碱溶液等除去了阻镀层之后，通过由蚀刻液除去阻镀层下的金属膜，从而在半导体元件的焊盘上形成中间层。
由此，得到纵向5mm×横向5mm、厚度为100μm的半导体元件。
实施例1-3
除了将屏蔽孔形成为如图1(c)所示那样的锯齿排列(交错排列)之外，进行与实施例1-1同样的处理，制造多层印刷线路板。
实施例1-4
除了将屏蔽孔形成为如图1(c)所示那样的锯齿排列(交错排列)、并将具有中间层的半导体元件55埋入半导体元件收容用基板的凹部42之外，进行与实施例1-1同样的处理，制造多层印刷线路板。
实施例2-1
在实施例1-1的上述工序(9)中、以如下的激光照射条件在半导体元件收容用凹部的侧面形成85度的锥形，除此之外，进行与实施例1-1同样的处理，制造多层印刷线路板。
照射条件
脉冲能量：95mJ
脉冲宽度：90μs
脉冲间隔：0.7ms
频率：    2000Hz
实施例2-2
在实施例1-1的上述工序(9)中、以如下的激光照射条件在半导体元件收容用凹部的侧面形成85度的锥形、并将具有中间层的半导体元件55埋入半导体元件收容用基板的凹部42，除此之外，进行与实施例1-1同样的处理，制造多层印刷线路板。
照射条件
脉冲能量：80mJ
脉冲宽度：100μs
脉冲间隔：0.7ms
频率：    2000Hz
实施例2-3
除了将屏蔽孔形成为如图1(c)所示那样的锯齿排列(交错排列)之外，进行与实施例2-1同样的处理，制造多层印刷线路板。
实施例2-4
除了将屏蔽孔形成为如图1(c)所示那样的锯齿排列(交错排列)、并将具有中间层的半导体元件55埋入半导体元件收容用基板凹部42之外，进行与实施例2-1同样的处理，制造多层印刷线路板。
实施例3-1
(1)除了不形成屏蔽孔之外，进行与实施例1-1的工序(1)～(9)同样的处理，制作出在第1绝缘性基材30上形成有半导体元件收容用凹部45的基板(参照图8(a)～图9(a))。
(2)对上述基板的两面层压厚度为15μm的干膜阻镀剂而形成阻镀层49，形成露出了设于第1绝缘性基材30的凹部54及其开口周缘部的不形成阻镀剂的部分。
(3)通过在上述不形成阻镀剂的部分施加钯催化剂，从而使催化剂核附着于凹部54的内壁面及其开口周缘部表面。
(4)接着，将在上述工序施加了催化剂的基板浸渍在以下组成的无电解镀铜水溶液中，在凹部54的内壁面及其开口周缘部的表面形成了厚度为0.5～3.0μm的无电解镀铜膜57a。
无电解镀铜溶液
硫酸铜：         0.03mol/L
EDTA：           0.200mol/L
HCHO：           0.18g/L
NaOH：           0.100mol/L
α、α’-联吡啶：100mg/L
聚乙二醇：       0.10g/L
镀敷条件
在34℃的液温下进行40分钟
(5)接着，以如下组成的电解镀铜水溶液及镀敷条件实施电解镀铜，在不形成阻镀剂的部分形成了电解镀铜膜57b。
电解镀铜液
硫酸：    2.24mol/L
硫酸铜：  0.26mol/L
添加剂：  19.5ml/L
(ァトテックジャパン(Atotech Japan)社制、カパラシドGL)
电解镀敷条件
电流密度：1A/dm2
时间：    35±5分钟
温度：22±2℃
(6)其后，利用碱剥离除去阻镀剂49，在凹部的内壁面(底面及侧面)及凹部的开口周缘部形成了由无电解镀铜膜57a和电解镀铜膜57b构成的屏蔽用金属层57(参照图9(b))。
另外，在凹部底面露出的具有平坦表面的金属层42的表面被无电解镀铜膜57a覆盖，在该无电解镀铜膜57a上形成电解镀铜膜57b而形成屏蔽用金属层57。
(7)进一步，进行与实施例1-1的工序(10)～(17)同样的处理，制作多层印刷线路板(参照图9(c)～图10(d))。
实施例3-2
除了将具有中间层的半导体元件55埋入半导体元件收容用基板的凹部42之外，进行与实施例3-1同样的处理，制造多层印刷线路板。
实施例3-3
除了由镍形成屏蔽用金属层、并将具有中间层的半导体元件55埋入半导体元件收容用基板的凹部42之外，进行与实施例3-1同样的处理，制造多层印刷线路板。
实施例3-4
除了由银形成屏蔽用金属层、并将具有中间层的半导体元件55埋入半导体元件收容用基板凹部42之外，进行与实施例3-1同样的处理，制造多层印刷线路板。
实施例4-1
在上述工序(9)中、以如下的激光照射条件在半导体元件收容用凹部的侧面形成85度的锥形，除此之外，进行与实施例3-1同样的处理，制造多层印刷线路板。
实施例4-2
在上述工序(9)中、以如下的激光照射条件在半导体元件收容用凹部的侧面形成85度的锥形、并将具有中间层的半导体元件55埋入半导体元件收容用基板凹部42，除此之外，进行与实施例3-1同样的处理，制造多层印刷线路板。
实施例4-3
除了由镍形成屏蔽用金属层、并将具有中间层的半导体元件55埋入凹部42之外，进行与实施例4-1同样的处理，制造多层印刷线路板。
实施例4-4
除了由银形成屏蔽用金属层、并将具有中间层的半导体元件55埋入凹部42之外，进行与实施例4-1同样的处理，制造多层印刷线路板。
比较例1-1
由锪孔加工形成设置在第1绝缘性树脂基材中的凹部，该凹部底面做成为未到达第2绝缘性树脂基材那样的形状，在凹部底部未形成表面平坦的金属层，并且未形成屏蔽孔，除此之外，进行与实施例1-1同样的处理，制造多层印刷线路板。
比较例1-2
由锪孔加工形成设置在第1绝缘性树脂基材中的凹部，该凹部底面做成为未到达第2绝缘性树脂基材那样的形状，在凹部底部未形成表面平坦的金属层，并且未形成屏蔽孔，除此之外，进行与实施例1-2同样的处理，制造多层印刷线路板。
对按照上述各实施例1-1～4-4和比较例1-1～1-2制作成的多层印刷线路板进行以下项目A～C的评价试验。各评价试验的结果如表1所示。
A、驱动试验
驱动半导体元件，测定1GHz下的信号线的波形。自驱动开始后，确认在最初的20分钟期间的波形是否有紊乱。该信号线的波形紊乱，表示在半导体元件发生了误动作，本试验也可称为确认半导体元件的误动作的试验。
该试验结果根据有无波形紊乱而如下这样评价。
20分钟期间无波形紊乱：○
15分钟以后确认到波形紊乱：Δ
15分钟以前确认到波形紊乱：×
B、可靠性试验I
在以下这样的试验条件下进行高温高湿偏压试验，在试验结束后，放置2小时，然后进行导通试验，评价半导体元件有无误动作。
试验条件
温度：    85℃
湿度：    85％RH
引火电压：5.5V
试验时间：500小时、1000小时、1500小时
C、可靠性试验II
以130℃/3分钟-55℃/3分钟作为一个循环，进行这样循环的循环试验到2000次。在1000次循环之后每200次循环时、在实验结束后、在试验结束后放置了2小时后，进行导通试验，测定有无电阻变化率(将在进行可靠性试验之前测定的电阻值作为初始值，按百分率算出其变化)超过20％的电路，比较超过了20％的循环次数。
表1
Figure A20068004739600581
从上述各试验结果可以确认到：在上述各实施例中，与比较例相比，可确保电连接性和连接可靠性。
产业上的可应用性
如以上说明，本发明的多层印刷线路板，将用于收容半导体元件的凹部形成在基板内，在包围该凹部的树脂绝缘层形成了电磁屏蔽层，可以有效地对内置于凹部内的半导体元件进行电磁波屏蔽，因此，可适用于可减少发生信号延迟、误动作等问题的半导体元件安装基板。

Claims (41)

1.一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其特征在于，
上述半导体元件内置在设于上述树脂绝缘层的凹部内，在包围该凹部的树脂绝缘层形成有电磁屏蔽层。
2.根据权利要求1所述的多层印刷线路板，其特征在于，在上述凹部底面形成有下部金属层，半导体元件装配于下部金属层上。
3.根据权利要求1所述的多层印刷线路板，其特征在于，上述电磁屏蔽层是形成为从如下形态中选出的至少1种形态的侧面金属层，上述形态是由金属覆盖多个非贯通孔的内壁表面的形态、在多个非贯通孔内填充了金属的形态、多个柱状体的形态。
4.根据权利要求1所述的多层印刷线路板，其特征在于，上述电磁屏蔽层包括在位于上述凹部底面的树脂绝缘层形成的下部金属层，或在位于凹部底面下方的树脂绝缘层形成的下部金属层。
5.根据权利要求1所述的多层印刷线路板，其特征在于，上述电磁屏蔽层是将上述侧面金属层和上述下部金属层相连结而成。
6.根据权利要求3所述的多层印刷线路板，其特征在于，上述下部金属层与上述侧面金属层相连结，起到电磁屏蔽层的作用。
7.根据权利要求1所述的多层印刷线路板，其特征在于，上述电磁屏蔽层由形成于上述凹部内壁的金属层构成。
8.根据权利要求1所述的多层印刷线路板，其特征在于，上述凹部具有其侧面随着从底面向上方去逐渐扩口的锥形。
9.一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其特征在于，
上述半导体元件内置在设于树脂绝缘层的凹部内，在包围该凹部的树脂绝缘层形成有侧面金属层作为电磁屏蔽层，该侧面金属层形成为从如下形态中选出的至少1种形态，上述形态是由金属覆盖多个非贯通孔的内壁的形态、在多个非贯通孔内填充了金属的形态、多个金属柱状体的形态。
10.根据权利要求9所述的多层印刷线路板，其特征在于，上述侧面金属层的至少一部分互相连结。
11.根据权利要求9所述的多层印刷线路板，其特征在于，上述柱状体是自圆柱、椭圆柱、多棱柱中选择的至少一个形状。
12.根据权利要求9所述的多层印刷线路板，其特征在于，上述电磁屏蔽层包括在位于上述凹部底面的树脂绝缘层形成的下部金属层，或在位于上述凹部底面下方的树脂绝缘层形成的下部金属层。
13.根据权利要求12所述的多层印刷线路板，其特征在于，上述电磁屏蔽层是将上述侧面金属层和上述下部金属层相连结而成。
14.根据权利要求9所述的多层印刷线路板，其特征在于，上述凹部具有其侧面随着从底面向上方去逐渐扩口的锥形。
15.一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其特征在于，
上述半导体元件内置在设于树脂绝缘层的凹部内，与半导体元件连接的导通孔形成为填充导电性材料而成的填充导通孔的形态，在包围上述凹部的树脂绝缘层形成有电磁屏蔽层。
16.根据权利要求15所述的多层印刷线路板，其特征在于，上述填充导通孔的表面大致平坦。
17.根据权利要求15所述的多层印刷线路板，其特征在于，上述电磁屏蔽层由侧面金属层和下部金属层构成。
18.根据权利要求15所述的多层印刷线路板，其特征在于，上述电磁屏蔽层是形成为从如下形态中选出的至少1种形态的侧面金属层，上述形态是由金属覆盖多个非贯通孔的内壁表面的形态、在多个非贯通孔内填充了金属的形态、多个柱状体的形态。
19.根据权利要求18所述的多层印刷线路板，其特征在于，上述侧面金属层的至少一部分互相连结。
20.根据权利要求18所述的多层印刷线路板，其特征在于，上述柱状体是自圆柱、椭圆柱、多棱柱中选择的至少一个形状。
21.根据权利要求17所述的多层印刷线路板，其特征在于，上述电磁屏蔽层包括位于上述凹部底面的下部金属层，或在位于上述凹部底面下方的树脂绝缘层形成的下部金属层。
22.根据权利要求17所述的多层印刷线路板，其特征在于，上述电磁屏蔽层是将上述侧面金属层和上述下部金属层相连结而成。
23.一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其特征在于，
上述半导体元件内置在设于上述树脂绝缘层的凹部内，上述其他树脂绝缘层含有纤维基材，且形成有与半导体元件连接的导通孔，在包围上述凹部的树脂绝缘层形成有电磁屏蔽层。
24.根据权利要求23所述的多层印刷线路板，其特征在于，上述填充导通孔的表面大致平坦。
25.根据权利要求23所述的多层印刷线路板，其特征在于，上述电磁屏蔽层由侧面金属层和下部金属层构成。
26.根据权利要求23所述的多层印刷线路板，其特征在于，上述电磁屏蔽层是形成为从如下形态中选出的至少1种形态的侧面金属层，上述形态是由金属覆盖多个非贯通孔的内壁表面的形态、在多个非贯通孔内填充了金属的形态、多个柱状体的形态。
27.根据权利要求26所述的多层印刷线路板，其特征在于，上述侧面金属层的至少一部分互相连结。
28.根据权利要求26所述的多层印刷线路板，其特征在于，上述柱状体是自圆柱、椭圆柱、多棱柱中选择的至少一个形状。
29.根据权利要求23所述的多层印刷线路板，其特征在于，上述电磁屏蔽层包括在位于上述凹部底面的树脂绝缘层形成的下部金属层，或在位于上述凹部底面下方的树脂绝缘层形成的下部金属层。
30.根据权利要求23所述的多层印刷线路板，其特征在于，上述电磁屏蔽层是将上述侧面金属层和上述下部金属层相连结而成。
31.一种多层印刷线路板，在收容有半导体元件的树脂绝缘层上形成有其他树脂绝缘层与导体电路，通过导通孔而进行电连接，其特征在于，
上述半导体元件内置在设于树脂绝缘层的凹部内，在包围该凹部的树脂绝缘层形成有电磁屏蔽层，在半导体元件的下部配置有下部金属层作为电磁屏蔽层，该下部金属层的面积大于上述凹部的底面面积。
32.根据权利要求31所述的多层印刷线路板，其特征在于，上述填充导通孔的表面大致平坦。
33.根据权利要求31所述的多层印刷线路板，其特征在于，上述下部金属层由轧制铜箔形成。
34.根据权利要求31所述的多层印刷线路板，其特征在于，上述电磁屏蔽层由侧面金属层和下部金属层构成。
35.根据权利要求31所述的多层印刷线路板，其特征在于，上述电磁屏蔽层是形成为从如下形态中选出的至少1种形态的侧面金属层，上述形态是由金属覆盖多个非贯通孔的内壁表面的形态、在多个非贯通孔内填充了金属的形态、多个柱状体的形态。
36.根据权利要求35所述的多层印刷线路板，其特征在于，上述侧面金属层的至少一部分互相连结。
37.根据权利要求35所述的多层印刷线路板，其特征在于，上述柱状体是自圆柱、椭圆柱、多棱柱中选择的至少一个形状。
38.根据权利要求31所述的多层印刷线路板，其特征在于，上述电磁屏蔽层包括在位于上述凹部底面的树脂绝缘层形成的下部金属层、或在位于上述凹部底面下方的树脂绝缘层形成的下部金属层。
39.根据权利要求34所述的多层印刷线路板，其特征在于，上述电磁屏蔽层是将上述侧面金属层和上述下部金属层相连结而成。
40.一种多层印刷线路板的制造方法，该多层印刷线路板中，在收容半导体元件的树脂绝缘层上形成其他树脂绝缘层与导体电路，通过导通孔而进行电连接，在制造这样的多层印刷线路板时，至少包括如下工序：
形成第1绝缘性树脂基材，在该第1绝缘性树脂基材中，在树脂绝缘层的一面上至少形成导体电路和金属层，并在其另一面上至少形成导体电路以及在该另一面的与上述金属层相对的位置形成非导体电路形成区域，而且，通过镀敷形成将上述一面的导体电路与上述另一面的导体电路电连接的导通孔，以及在上述另一面的非导体电路形成区域的外侧贯通树脂绝缘层而到达上述一面的金属层的导通孔；
将在树脂绝缘层的一面上贴附有铜箔的第2绝缘性树脂基材的树脂面压接在上述第1绝缘性树脂基材上而使它们一体化；
在上述第2绝缘性树脂基材上形成导体电路，并形成与该导体电路电连接的导通孔；
在上述第1绝缘性树脂基材的非导体电路形成区域从树脂绝缘层表面形成凹部；
将半导体元件收容在上述凹部内，使用粘接剂进行粘接；
覆盖上述半导体元件地形成其他树脂绝缘层，并形成导通孔。
41.一种多层印刷线路板的制造方法，该多层印刷线路板中，在收容半导体元件的树脂绝缘层上形成其他树脂绝缘层与导体电路，通过导通孔而进行电连接，在制造这样的多层印刷线路板时，至少包括如下工序：
形成第1绝缘性树脂基材，在该第1绝缘性树脂基材中，在树脂绝缘层的一面上至少形成导体电路和金属层，并在其另一面上至少形成导体电路以及在该另一面的与上述金属层相对的位置形成非导体电路形成区域，通过镀敷形成与导体电路电连接的导通孔；
将在树脂绝缘层的一面上贴附有铜箔的第2绝缘性树脂基材的树脂面压接在上述第1绝缘性树脂基材上而使它们一体化；
在上述第2绝缘性树脂基材的一面上形成导体电路，并通过镀敷形成将该导体电路与形成在上述第1绝缘性树脂基材上的导通孔电连接的导通孔；
在上述第1绝缘性树脂基材的非导体电路形成区域形成凹部；
通过镀敷形成覆盖上述凹部的金属层；
将半导体元件收容在上述凹部内，使用粘接剂将半导体元件固定在上述凹部的金属层上；
覆盖上述半导体元件地形成其他树脂绝缘层，并通过镀敷形成进行电连接的导通孔。
CN2006800473969A 2005-12-16 2006-12-15 多层印刷线路板及其制造方法 Expired - Fee Related CN101331814B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP364088/2005 2005-12-16
JP2005364088 2005-12-16
PCT/JP2006/325571 WO2007069789A1 (ja) 2005-12-16 2006-12-15 多層プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101331814A true CN101331814A (zh) 2008-12-24
CN101331814B CN101331814B (zh) 2012-06-27

Family

ID=38163087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800473969A Expired - Fee Related CN101331814B (zh) 2005-12-16 2006-12-15 多层印刷线路板及其制造方法

Country Status (7)

Country Link
US (4) US7957154B2 (zh)
EP (1) EP1962569A1 (zh)
JP (1) JP5188816B2 (zh)
KR (2) KR101049390B1 (zh)
CN (1) CN101331814B (zh)
TW (1) TW200733842A (zh)
WO (1) WO2007069789A1 (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693962A (zh) * 2011-03-22 2012-09-26 精材科技股份有限公司 具有电磁屏蔽作用的集成电路晶圆及其制造方法
CN102820284A (zh) * 2011-06-09 2012-12-12 索尼公司 半导体器件和半导体器件的制造方法
CN102845140A (zh) * 2010-04-13 2012-12-26 At&S奥地利科技及系统技术股份公司 用于将电子部件集成到印刷电路板中的方法以及具有在其中集成的电子部件的印刷电路板
CN103140126A (zh) * 2011-11-24 2013-06-05 大自达电线股份有限公司 屏蔽膜、屏蔽印刷电路板以及屏蔽膜的制造方法
CN103178044A (zh) * 2012-06-14 2013-06-26 珠海越亚封装基板技术股份有限公司 具有一体化金属芯的多层电子支撑结构
CN103582301A (zh) * 2012-07-26 2014-02-12 先丰通讯股份有限公司 具有内埋元件的电路板
CN103904048A (zh) * 2012-12-27 2014-07-02 欣兴电子股份有限公司 内置式芯片封装结构
WO2014146469A1 (zh) * 2013-03-20 2014-09-25 深南电路有限公司 一种封装基板及其制作方法和基板组件
WO2014153999A1 (zh) * 2013-03-26 2014-10-02 深南电路有限公司 一种封装基板单元及其制作方法和基板组件
WO2014154000A1 (zh) * 2013-03-29 2014-10-02 深南电路有限公司 一种封装基板及其制作方法和基板组件
CN104206037A (zh) * 2011-12-28 2014-12-10 At&S奥地利科技及系统技术股份公司 用于制造包括至少两个电路板区域的电路板的方法以及电路板
CN104979311A (zh) * 2012-06-22 2015-10-14 英飞凌科技股份有限公司 监视器结构及其形成方法
CN105027692A (zh) * 2013-05-17 2015-11-04 株式会社村田制作所 元器件内置多层基板的制造方法以及元器件内置多层基板
CN106231787A (zh) * 2016-09-22 2016-12-14 深圳市迅捷兴科技股份有限公司 电磁局部屏蔽的印制电路板结构及其制作方法
CN106257654A (zh) * 2015-06-18 2016-12-28 三星电机株式会社 半导体封装件及其制造方法
CN107342236A (zh) * 2016-04-28 2017-11-10 株式会社吉帝伟士 半导体封装件的制造方法
CN108701527A (zh) * 2016-02-16 2018-10-23 株式会社村田制作所 电感器部件以及电感器部件的制造方法
CN110769665A (zh) * 2018-07-27 2020-02-07 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN112153883A (zh) * 2019-06-28 2020-12-29 鹏鼎控股(深圳)股份有限公司 电路板制造方法以及电路板
CN113597093A (zh) * 2021-07-01 2021-11-02 Oppo广东移动通信有限公司 电子设备及其组合式电路板
CN114788420A (zh) * 2020-05-13 2022-07-22 住友电工印刷电路株式会社 高频电路

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5188816B2 (ja) 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US8030768B2 (en) * 2007-04-24 2011-10-04 United Test And Assembly Center Ltd. Semiconductor package with under bump metallization aligned with open vias
TWI340450B (en) * 2007-08-28 2011-04-11 Unimicron Technology Corp Packaging substrate structure with capacitor embedded therein and method for fabricating the same
WO2009051239A1 (ja) * 2007-10-18 2009-04-23 Kyocera Corporation 配線基板、実装構造体、並びに配線基板の製造方法
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
JP5078683B2 (ja) * 2008-03-11 2012-11-21 パナソニック株式会社 プリント基板、及び表面実装デバイスの実装構造体
US7901057B2 (en) * 2008-04-10 2011-03-08 Eastman Kodak Company Thermal inkjet printhead on a metallic substrate
WO2009136495A1 (ja) * 2008-05-09 2009-11-12 国立大学法人九州工業大学 チップサイズ両面接続パッケージ及びその製造方法
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
US8334590B1 (en) 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101111930B1 (ko) * 2008-09-30 2012-02-14 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
KR100985844B1 (ko) * 2008-10-07 2010-10-08 주식회사 애트랩 근접 센서를 구비하는 휴대 장치
FR2937796A1 (fr) * 2008-10-29 2010-04-30 St Microelectronics Grenoble Dispositif semi-conducteur a ecran de protection
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
IT1395368B1 (it) * 2009-08-28 2012-09-14 St Microelectronics Srl Schermatura elettromagnetica per il collaudo di circuiti integrati
US8432022B1 (en) * 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
JP2013033776A (ja) * 2009-12-04 2013-02-14 Panasonic Corp 回路基板、回路モジュール、及び電子機器
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
JP5740820B2 (ja) * 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
TWI530241B (zh) * 2010-03-16 2016-04-11 A multi - layer circuit board manufacturing method for embedded electronic components
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US9269691B2 (en) 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
CN101937855B (zh) * 2010-08-10 2012-09-26 日月光半导体制造股份有限公司 元件内埋式封装结构的制作方法及其封装结构
US8927339B2 (en) 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8343808B2 (en) 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US20120126399A1 (en) 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8841171B2 (en) 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JPWO2012117872A1 (ja) * 2011-02-28 2014-07-07 株式会社村田製作所 部品内蔵樹脂基板
JP5725152B2 (ja) * 2011-03-10 2015-05-27 株式会社村田製作所 電気素子内蔵型多層基板およびその製造方法
WO2012132524A1 (ja) * 2011-03-31 2012-10-04 株式会社村田製作所 フレキシブル多層基板
WO2012137548A1 (ja) * 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法
US20120281377A1 (en) * 2011-05-06 2012-11-08 Naveen Kini Vias for mitigating pad delamination
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
US20130075923A1 (en) * 2011-09-23 2013-03-28 YeongIm Park Integrated circuit packaging system with encapsulation and method of manufacture thereof
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
TWI476841B (zh) * 2012-03-03 2015-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块
US9064878B2 (en) * 2012-08-14 2015-06-23 Bridge Semiconductor Corporation Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
CN103635036A (zh) * 2012-08-22 2014-03-12 富葵精密组件(深圳)有限公司 柔性多层电路板及其制作方法
CN103633060B (zh) * 2012-08-24 2016-08-17 钰桥半导体股份有限公司 具有内嵌元件及电磁屏障的线路板
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US9265147B2 (en) 2012-11-14 2016-02-16 Fujikura Ltd. Multi-layer wiring board
TWI473544B (zh) * 2012-12-17 2015-02-11 Unimicron Technology Corp 內置式晶片封裝結構
US9324664B2 (en) 2013-02-22 2016-04-26 Unimicron Technology Corp. Embedded chip package structure
US8736033B1 (en) * 2013-03-13 2014-05-27 Unimicron Technology Corp. Embedded electronic device package structure
US8916471B1 (en) * 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US9474148B2 (en) 2013-09-26 2016-10-18 Trumpet Holdings, Inc. Stacked circuit board assembly with compliant middle member
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
TWI482541B (zh) * 2013-12-10 2015-04-21 Subtron Technology Co Ltd 線路板及其製作方法
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US20150245548A1 (en) * 2014-02-26 2015-08-27 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US10070547B2 (en) * 2014-02-26 2018-09-04 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
KR20150114663A (ko) * 2014-04-02 2015-10-13 삼성전기주식회사 반도체 칩, 반도체 칩의 실장 기판 및 반도체 웨이퍼의 절단 방법
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
WO2015198870A1 (ja) * 2014-06-23 2015-12-30 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
JP5832607B1 (ja) * 2014-08-12 2015-12-16 ファナック株式会社 プリント配線板
CN104241219B (zh) 2014-08-26 2019-06-21 日月光半导体制造股份有限公司 元件嵌入式封装结构和其制造方法
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
KR102016487B1 (ko) * 2014-10-28 2019-09-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102333097B1 (ko) * 2014-11-17 2021-12-02 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20160211221A1 (en) * 2015-01-16 2016-07-21 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR101665228B1 (ko) * 2015-01-16 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20160234941A1 (en) * 2015-02-10 2016-08-11 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, semiconductor package and method of manufacturing the same
US20160307881A1 (en) 2015-04-20 2016-10-20 Advanced Semiconductor Engineering, Inc. Optical sensor module and method for manufacturing the same
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US9984979B2 (en) * 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
JP6631138B2 (ja) * 2015-10-01 2020-01-15 住友電気工業株式会社 光学装置、プリント回路基板
JP6558192B2 (ja) 2015-10-01 2019-08-14 住友電気工業株式会社 光学装置
DE112016006695T5 (de) * 2016-04-01 2018-12-06 Intel IP Corporation Gehäuse auf Antennengehäuse
DE102016107031B4 (de) * 2016-04-15 2019-06-13 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102016207307A1 (de) * 2016-04-28 2017-11-02 Carl Zeiss Smt Gmbh Optisches Element und optische Anordnung damit
US10045443B2 (en) 2016-08-29 2018-08-07 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Matching inclination of cavity sidewall and medium supply device for manufacturing component carrier
US10068855B2 (en) * 2016-09-12 2018-09-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, method of manufacturing the same, and electronic device module
JP6766946B2 (ja) * 2017-02-28 2020-10-14 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP2020113559A (ja) * 2017-03-30 2020-07-27 株式会社村田製作所 回路モジュール
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US20180374717A1 (en) * 2017-06-23 2018-12-27 Powertech Technology Inc. Semiconductor package and method of forming the same
US11393692B2 (en) * 2017-08-17 2022-07-19 Semiconductor Components Industries, Llc Semiconductor package electrical contact structures and related methods
US10548249B2 (en) * 2017-09-27 2020-01-28 Intel Corporation Shielding in electronic assemblies
KR101912290B1 (ko) 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7006229B2 (ja) * 2017-12-15 2022-01-24 住友金属鉱山株式会社 両面銅張積層板の製造方法
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
CN108172553A (zh) * 2018-01-17 2018-06-15 杭州暖芯迦电子科技有限公司 一种视网膜假体植入芯片的封装结构及其封装方法
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
KR102063470B1 (ko) 2018-05-03 2020-01-09 삼성전자주식회사 반도체 패키지
JP2019197785A (ja) * 2018-05-08 2019-11-14 三菱電機株式会社 プリント配線板
CN213662042U (zh) * 2018-05-10 2021-07-09 株式会社村田制作所 树脂多层基板、电子部件用封装件及光学部件用封装件
KR102635183B1 (ko) 2018-11-20 2024-02-08 삼성전자주식회사 패키지 모듈
KR20200067462A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 전자소자 내장 인쇄회로기판
US11605576B2 (en) * 2019-06-25 2023-03-14 Semiconductor Components Industries, Llc Via for semiconductor devices and related methods
DE102019117534B4 (de) * 2019-06-28 2022-03-03 Infineon Technologies Ag Anorganisches Verkapselungsmittel für eine elektronische Komponente mit Haftvermittler
JP7249907B2 (ja) * 2019-08-08 2023-03-31 新光電気工業株式会社 配線基板の製造方法及び積層構造
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
KR20210111003A (ko) * 2020-03-02 2021-09-10 삼성전자주식회사 반도체 패키지
KR20220010280A (ko) * 2020-07-17 2022-01-25 삼성전기주식회사 전자부품 내장기판
CN112103269B (zh) * 2020-08-07 2022-09-20 珠海越亚半导体股份有限公司 一种具有屏蔽腔的嵌入式封装结构及其制造方法
CN114582828A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 封装基板及通信设备
CN112770542B (zh) * 2020-12-10 2021-10-29 珠海越亚半导体股份有限公司 实现立体封装的基板制作方法
CN114205997B (zh) * 2021-12-27 2023-08-01 武汉华星光电半导体显示技术有限公司 柔性电路板及显示模组

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8614393D0 (en) * 1986-06-13 1986-07-16 British Railways Board Train communication system
GB9122438D0 (en) * 1991-10-23 1991-12-04 Westinghouse Brake & Signal Railway track circuits
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
GB2278219B (en) * 1993-05-20 1997-01-22 Westinghouse Brake & Signal Railway track circuits
JP2605654B2 (ja) * 1995-03-31 1997-04-30 日本電気株式会社 複合マイクロ波回路モジュール及びその製造方法
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
JP2000312063A (ja) 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP4592891B2 (ja) 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4854847B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP2002016327A (ja) 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP4248157B2 (ja) 2000-12-15 2009-04-02 イビデン株式会社 多層プリント配線板
JP2002353633A (ja) * 2001-05-25 2002-12-06 Shin Kobe Electric Mach Co Ltd 多層プリント配線板の製造法及び多層プリント配線板
JP2003100937A (ja) 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
DE10225431A1 (de) 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP2004064052A (ja) * 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
JP4103549B2 (ja) 2002-10-31 2008-06-18 株式会社デンソー 多層配線基板の製造方法及び多層配線基板
JP2004221176A (ja) * 2003-01-10 2004-08-05 Matsushita Electric Ind Co Ltd 固体電解コンデンサ内蔵配線基板およびその製造方法
JP3864927B2 (ja) * 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005072328A (ja) 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
JP2005101031A (ja) 2003-09-22 2005-04-14 Rohm Co Ltd 半導体集積回路装置、及び電子機器
JP3904541B2 (ja) * 2003-09-26 2007-04-11 沖電気工業株式会社 半導体装置内蔵基板の製造方法
JP2005183466A (ja) 2003-12-16 2005-07-07 Ibiden Co Ltd 多層プリント配線板
JP2006019441A (ja) 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5188816B2 (ja) 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
US7884461B2 (en) * 2008-06-30 2011-02-08 Advanced Clip Engineering Technology Inc. System-in-package and manufacturing method of the same

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102845140A (zh) * 2010-04-13 2012-12-26 At&S奥地利科技及系统技术股份公司 用于将电子部件集成到印刷电路板中的方法以及具有在其中集成的电子部件的印刷电路板
US9674960B2 (en) 2010-04-13 2017-06-06 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board comprising an electronic component integrated therein
CN102845140B (zh) * 2010-04-13 2016-01-27 At&S奥地利科技及系统技术股份公司 用于将电子部件集成到印刷电路板中的方法以及具有在其中集成的电子部件的印刷电路板
US9055706B2 (en) 2010-04-13 2015-06-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
CN102693962A (zh) * 2011-03-22 2012-09-26 精材科技股份有限公司 具有电磁屏蔽作用的集成电路晶圆及其制造方法
CN102820284A (zh) * 2011-06-09 2012-12-12 索尼公司 半导体器件和半导体器件的制造方法
US10051765B2 (en) 2011-11-24 2018-08-14 Tatsuta Electric Wire & Cable Co., Ltd. Shield film, shielded printed wiring board, and method for manufacturing shield film
CN103140126A (zh) * 2011-11-24 2013-06-05 大自达电线股份有限公司 屏蔽膜、屏蔽印刷电路板以及屏蔽膜的制造方法
TWI596998B (zh) * 2011-11-24 2017-08-21 Tatsuta Electric Wire & Cable Co Ltd A mask film, a mask printed circuit board, and a mask film
US10015915B2 (en) 2011-11-24 2018-07-03 Tatsuta Electric Wire & Cable Co., Ltd. Shield film, shielded printed wiring board, and method for manufacturing shield film
CN104206037B (zh) * 2011-12-28 2018-01-12 At&S奥地利科技及系统技术股份公司 用于制造包括至少两个电路板区域的电路板的方法以及电路板
CN104206037A (zh) * 2011-12-28 2014-12-10 At&S奥地利科技及系统技术股份公司 用于制造包括至少两个电路板区域的电路板的方法以及电路板
CN103178044B (zh) * 2012-06-14 2016-04-06 珠海越亚封装基板技术股份有限公司 具有一体化金属芯的多层电子支撑结构
CN103178044A (zh) * 2012-06-14 2013-06-26 珠海越亚封装基板技术股份有限公司 具有一体化金属芯的多层电子支撑结构
CN104979311A (zh) * 2012-06-22 2015-10-14 英飞凌科技股份有限公司 监视器结构及其形成方法
US10014230B2 (en) 2012-06-22 2018-07-03 Infineon Technologies Ag Monitor structures and methods of formation thereof
CN103582301A (zh) * 2012-07-26 2014-02-12 先丰通讯股份有限公司 具有内埋元件的电路板
CN103904048A (zh) * 2012-12-27 2014-07-02 欣兴电子股份有限公司 内置式芯片封装结构
CN103904048B (zh) * 2012-12-27 2017-03-01 欣兴电子股份有限公司 内置式芯片封装结构
WO2014146469A1 (zh) * 2013-03-20 2014-09-25 深南电路有限公司 一种封装基板及其制作方法和基板组件
WO2014153999A1 (zh) * 2013-03-26 2014-10-02 深南电路有限公司 一种封装基板单元及其制作方法和基板组件
WO2014154000A1 (zh) * 2013-03-29 2014-10-02 深南电路有限公司 一种封装基板及其制作方法和基板组件
CN105027692B (zh) * 2013-05-17 2018-01-30 株式会社村田制作所 元器件内置多层基板的制造方法以及元器件内置多层基板
CN105027692A (zh) * 2013-05-17 2015-11-04 株式会社村田制作所 元器件内置多层基板的制造方法以及元器件内置多层基板
CN106257654B (zh) * 2015-06-18 2021-05-04 三星电机株式会社 半导体封装件及其制造方法
CN106257654A (zh) * 2015-06-18 2016-12-28 三星电机株式会社 半导体封装件及其制造方法
CN108701527A (zh) * 2016-02-16 2018-10-23 株式会社村田制作所 电感器部件以及电感器部件的制造方法
CN108701527B (zh) * 2016-02-16 2021-06-18 株式会社村田制作所 电感器部件以及电感器部件的制造方法
CN107342236A (zh) * 2016-04-28 2017-11-10 株式会社吉帝伟士 半导体封装件的制造方法
CN106231787A (zh) * 2016-09-22 2016-12-14 深圳市迅捷兴科技股份有限公司 电磁局部屏蔽的印制电路板结构及其制作方法
CN106231787B (zh) * 2016-09-22 2019-03-08 深圳市迅捷兴科技股份有限公司 电磁局部屏蔽的印制电路板结构及其制作方法
CN110769665A (zh) * 2018-07-27 2020-02-07 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN112153883A (zh) * 2019-06-28 2020-12-29 鹏鼎控股(深圳)股份有限公司 电路板制造方法以及电路板
CN112153883B (zh) * 2019-06-28 2022-12-06 鹏鼎控股(深圳)股份有限公司 电路板制造方法以及电路板
CN114788420A (zh) * 2020-05-13 2022-07-22 住友电工印刷电路株式会社 高频电路
CN113597093A (zh) * 2021-07-01 2021-11-02 Oppo广东移动通信有限公司 电子设备及其组合式电路板

Also Published As

Publication number Publication date
US20100159647A1 (en) 2010-06-24
JPWO2007069789A1 (ja) 2009-05-28
US7929313B2 (en) 2011-04-19
KR101049390B1 (ko) 2011-07-14
US20080007927A1 (en) 2008-01-10
US7957154B2 (en) 2011-06-07
TWI354522B (zh) 2011-12-11
US20130033837A1 (en) 2013-02-07
EP1962569A1 (en) 2008-08-27
KR20080064899A (ko) 2008-07-09
US8320135B2 (en) 2012-11-27
CN101331814B (zh) 2012-06-27
TW200733842A (en) 2007-09-01
WO2007069789A1 (ja) 2007-06-21
KR101049389B1 (ko) 2011-07-14
US8705248B2 (en) 2014-04-22
KR20110031249A (ko) 2011-03-24
US20110176284A1 (en) 2011-07-21
JP5188816B2 (ja) 2013-04-24

Similar Documents

Publication Publication Date Title
CN101331814B (zh) 多层印刷线路板及其制造方法
CN101288350B (zh) 多层印刷线路板及其制造方法
CN101653053B (zh) 多层线路板及其制造方法
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
CN101112141A (zh) 多层印刷线路板
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2005064498A (ja) 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
CN1980523A (zh) 金属芯子、封装板、及其制造方法
US9596765B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
KR20100077055A (ko) 다층 프린트 배선판
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2002176232A (ja) アライメントマーク
JP2006245204A (ja) 配線基板およびその製造方法
JP2007019358A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20161215

CF01 Termination of patent right due to non-payment of annual fee