JP3864927B2 - 配線基板と回路モジュール - Google Patents

配線基板と回路モジュール Download PDF

Info

Publication number
JP3864927B2
JP3864927B2 JP2003108544A JP2003108544A JP3864927B2 JP 3864927 B2 JP3864927 B2 JP 3864927B2 JP 2003108544 A JP2003108544 A JP 2003108544A JP 2003108544 A JP2003108544 A JP 2003108544A JP 3864927 B2 JP3864927 B2 JP 3864927B2
Authority
JP
Japan
Prior art keywords
shield
wiring
wiring board
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003108544A
Other languages
English (en)
Other versions
JP2004319605A (ja
Inventor
宗太郎 塚本
聡 黒宮
信洋 花井
真人 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003108544A priority Critical patent/JP3864927B2/ja
Priority to US10/807,195 priority patent/US7122881B2/en
Priority to MYPI20041061A priority patent/MY139471A/en
Priority to KR1020040024802A priority patent/KR101087733B1/ko
Priority to TW093110272A priority patent/TWI241878B/zh
Priority to CNB2004100329797A priority patent/CN100433955C/zh
Publication of JP2004319605A publication Critical patent/JP2004319605A/ja
Application granted granted Critical
Publication of JP3864927B2 publication Critical patent/JP3864927B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G25/00—Shores or struts; Chocks
    • E04G25/04—Shores or struts; Chocks telescopic
    • E04G25/06—Shores or struts; Chocks telescopic with parts held together by positive means
    • E04G25/061—Shores or struts; Chocks telescopic with parts held together by positive means by pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、複数層の配線膜が層間絶縁膜を介して形成され、異なる層の配線膜間が上記層間絶縁膜を貫通する層間接続導電膜を介して電気的に接続され、少なくともベアの半導体集積回路装置を内蔵した配線基板と、更にその配線基板に別の半導体集積回路装置及び受動部品を搭載した回路モジュールに関する。
【０００２】
【従来の技術】
高周波信号の送受信をする無線通信ＩＣ（半導体集積回路装置）や高速ディジタル信号を処理するＩＣは、周囲からの放射雑音を受けやすいし、また、自身が他に対する放射雑音の発生源ともなる。
そこで、従来において、そのようなＩＣに対しては、導電性のシールドキャップでそのＩＣを覆い、それを例えばグランドラインに接続（即ち、接地）し、そのＩＣを他から静電的に遮蔽するということが行われた。
【０００３】
図３はそのように高周波信号の送受信等或いは高速ディジタル信号の処理等を行うＲＦ−ＩＣを備え、そのＲＦ−ＩＣに対してシールドキャップを設けて静電シールドした回路モジュールの一例を示す。
ａは配線基板、ｂはその層間絶縁膜で、例えば合成樹脂からなる。ｃは例えば銅等の導電体からなる配線膜、ｄは層間絶縁膜ｂを貫通して層の異なる配線膜間を電気的に層間接続する層間接続導電膜で、ビアホール或いはスルーホール等と称される。本明細書では、以後、「ビアホール」と称することとする。
【０００４】
ｅは配線基板ａの一方の表面に搭載されたＩＣ、ｆは配線基板ａの該一方の表面に搭載された受動部品（例えば、抵抗、コンデンサ、バラン回路、水晶発振子、フィルタ等）、ｇは高周波信号の送受信等を行うＲＦ−ＩＣであり、上述したようにシールドキャップｈにより上及び周囲（側方）が静電シールドされている。このシールドキャップｈはシールド用電位点、例えばグランドラインに接続されていることはいうまでもない。
このような高周波回路モジュールによれば、周囲からの雑音がＲＦ−ＩＣ１２に侵入すること及びＲＦ−ＩＣｇが他に対する雑音放射源になることを、シールドキャップｈにより防止することができる。
【０００５】
また、特開２００１−７７５３７号公報に紹介されたように、配線基板の内部にベアのＩＣを収納する収納空間を設け、更に、配線基板内部であってその収納空間の上側及び下側にシールド用の配線膜を形成し、そのシールド用の配線膜をグランドラインに接続し、上記収納空間内のＩＣをそれに対する上及び下から上記シールド配線膜により静電シールドする技術もある。
【０００６】
【発明が解決しようとする課題】
ところで、図３に示した従来技術によれば、静電シールドのためにＩＣ（ＲＦ−ＩＣ等）ｇを覆うシールドキャップｈを取り付ける必要があるので、小型化が難しくなるという問題がある。特に、携帯電話機等、携帯電子機器は小型化に対する要求が強いので、それに用いられる高周波モジュール等に対しても小型化の要求が強い。従って、シールドキャップｈの取付が必要となる図３に示す技術は、小型化の要求に応えることが難しいので、無視できない問題を有すると言える。
また、そのシールドキャップｈの取付に手間とコストがかかり、低コスト化の要求にも応えることが難しいという問題もあった。
また、シールドキャップｈはＩＣｇの下側を静電シールドすることができないという欠点もある。
【０００７】
一方、特開２００１−７７５３７号公報に紹介された技術によれば、シールドキャップｈの取付が必要ではなくなり、ＲＦ−ＩＣ等のＩＣを配線基板内の収納空間に収納させ、配線基板の配線膜により静電シールドするようにするので、小型化が容易であり、また、キャップ取付工程も必要ではないので、手間とコストについては図３に示す従来技術よりも少なく、低い。
また、ＩＣの上のみならず下側も静電シールドすることができるので、その点でも優れていると言える。
【０００８】
しかしながら、特開２００１−７７５３７号公報に紹介された技術によれば、ＲＦ−ＩＣｇにその側面から侵入する雑音に対しては静電シールドするものがなく、静電シールド効果は充分とは言えなかった。
本発明はこのような問題点を解決すべく為されたものであり、大型化、手間、コストの増大を伴うことなく配線基板内にベアのＩＣ、例えば高周波信号の送受信等に用いられるＩＣ或いは或いは高速ディジタル信号の処理等を行うＩＣをより完全に静電シールドして収納できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
請求項１の配線基板は、内部のベアの半導体集積回路装置（ＩＣ）の上側及び下側にシールド配線膜を設け、更に、上記ＩＣを取り囲むところの複数のシールドスルーホール（或いはビアホール）を設けたことを特徴とする。このとき、ベアのＩＣがその上側又は下側のシールド配線膜に直接マウントされるように構成する。
従って、請求項１の配線基板によれば、上記ベアのＩＣの上側及び下側を上記上側及び下側シールド配線膜により静電シールドすることができるのみならず、上記ベアのＩＣの側面はそのＩＣを取り囲む複数のシールドビアホール（或いはシールドスルーホール）により静電シールドすることができる。また、シールド配線膜に直接マウントされたＩＣの素子形成部から素子形成面と反対側の面への放熱性を高めることができる。
また、シールドキャップを取り付ける必要がないので、大型化、手間、コストの増大を伴うことなく静電シールド効果を高めることができる。
【００１１】
尚、ＩＣをシールド体で完全に遮蔽することは、ベアのＩＣの一部にグランドラインの電位を近づけてはならないところがあり、切り欠き（孔）を形成する必要がある。また、ＩＣの電極をシールド体の外部に引き出す必要がある。
従って、ＩＣの上、下側の配線膜に切り欠きを設けたり、シールド用のスルーホール（或いはビアホール）を或る程度の間隔を置いて設けたりすることが必要である。
【００１２】
しかし、その間隔がＩＣ動作時に放射する主要電磁波の波長λｇの２分の１以上だとその切り欠き等の間隔のある部分がスリット・アンテナとして機能し、放射する。
依って、切り欠き、間隙があってもそれが、λｇの２分の１以下になるようにすれば、そのような放射は生じない。
ここで、管内波長λｇをより詳しく説明すると次の通りである。ベアのＩＣが動作時放射する電磁波のスペクトルを測定し、無視できないスプリアス雑音（例えば、無線通信用ＩＣであれば、例えば２０ｄＢＣ以上の高調波やイメージ周波数雑音等）の中で最も高い周波数成分の波長のことであり、当然、λｇは、基板の誘電率による空気長の圧縮も考慮した値（＝λｏ／（εｒ）1/2 ；λｏは真空中の管内波長、εｒは基板の比誘電率）である。
【００１３】
また、シールド（遮蔽）籠、即ち前記上下のシールド配線膜と複数のシールドビアホールとに囲まれたシールド（遮蔽）籠の直方体形状の内部空間の高さａ、横幅ｂ、縦長さｃ（但し、ａ≦ｂ≦ｃ）が、放射防止対象の電磁波の波長をλｇとしたとき、λｇ＞２／〔｛（１／ｂ）2＋（１／ｃ）2｝1/2 ］を満足するようにすると良い。というのは、空洞共振の基本モードであるＴＥ101共振を防ぐことができるからである。尚、シールド（遮蔽）籠の内面のａ、ｂ、ｃの定義については後で図１（Ｂ）、（Ｃ）を参照して詳細に説明する。
【００１４】
請求項５の回路モジュールは、本発明配線基板の前記ベアのＩＣとは別のＩＣと、受動部品を搭載してなることを特徴とする。
従って、請求項５の回路モジュールによれば、本発明配線基板に前記ベアのＩＣとは別のＩＣ、受動部品等を搭載して回路モジュールを構成してなるので、本発明配線基板の持つ上述した各効果を享受することができる。
【００１５】
【発明の実施の形態】
本発明は、基本的には、基板内のベアのＩＣの上側及び下側に位置するシールド配線膜と、上記ＩＣを取り囲むところの、上記層間絶縁膜を貫通して上記シールド配線膜に電気的に層間接続された複数のシールドビアホールとからなるシールド（遮蔽）籠により上記ベアのＩＣを静電的にシールドするようにしたものであるが、上側と下側のシールド配線膜のいずれかにベアのＩＣを直接マウントするようにすると良い。その場合、そのベアのＩＣを直接マウントするシールド配線膜はマウント手段と静電シールド手段を兼用することになる。
【００１６】
また、ベアのＩＣの素子形成面（表側の面）側のシールド配線膜（ベアのＩＣの素子形成面が上向きの場合には上側シールド配線膜、下向きの場合には下側シールド配線膜）に、孔を形成する必要がある場合がある。ＩＣの活性面近傍にグランドラインがあると、そのグランドラインの電位がＩＣの特性に影響を及ぼす場合がそれである。その場合においても、放射防止のために、その孔の長辺或いは径はλｇ／２以下にすることが好ましいこと前述の通りである。
尚、静電シールドされるＩＣの例としては、高周波信号の送受信を行うＲＦ−ＩＣや、高速ディジタル信号の処理等を行う高速ディジタルＩＣ等が挙げられるが、どのようなＩＣであっても本発明を適用することができる。次の実施例の項においては高周波信号の送受信を行うＲＦ−ＩＣを静電シールドすることとしている。
【００１７】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。
図１（Ａ）〜（Ｃ）は本発明回路モジュールの第１の実施例を示すもので、（Ａ）は断面図、（Ｂ）はその回路モジュールを構成する配線基板のシールド（遮蔽）籠を抽出して示す斜視図、（Ｃ）は同じくそのシールド籠の平面断面図である。
図面において、２は回路モジュール［例えばＢｌｕｅｔｏｏｔｈのようなＩＳＭバンド（２．４ＧＨｚ帯）小電力無線通信用のモジュール）、４は配線基板で、ＩＣ収納空間６を有し、そのＩＣ収納空間６内にＲＦ−ＩＣ（例えば、トランシーバＭｏｄｅｍを成すＩＣ）８が収納されている。
【００１８】
１０は上記配線基板４の配線膜で、金属、例えば銅からなる。１２は絶縁層で、樹脂からなる。１４は層間絶縁膜ｂを貫通して層の異なる配線膜間を電気的に層間接続するビアホールである。
１６は配線基板４の一方の表面に搭載されたＩＣ（例えば制御部であるベースバンドＩＣ）、１８は配線基板１４の該一方の表面に搭載された受動部品（例えば、抵抗、コンデンサ、バラン回路、水晶発振子、フィルタ等）である。
【００１９】
図１（Ｂ）、（Ｃ）に示す２０は、上記ＲＦ−ＩＣ８を静電シールドするシールド籠（遮蔽籠）である。
該シールド籠２０は、下面に該ＲＦ−ＩＣ８がマウントされた平板状の上側シールド配線膜１０ｕと、そのＲＦ−ＩＣ８より下側にて該上側シールド配線膜１０ｕと平行に位置する下側シールド配線膜１０ｄと、該上側シールド配線膜１０ｕ・下側シールド配線膜１０ｄの周辺部間に配置されてその間を電気的に接続するシールドビアホール１４ｓ、１４ｓ、・・・とからなる。
ｄは各隣接シールドビアホール１４ｓ・１４ｓ、１４ｓ・１４ｓ、・・・間の間隔である。該シールド籠２０には、ＲＦ−ＩＣ８の電極を外部に引き出す等のために間隙が必要であり、完全にＲＦ−ＩＣ８を密閉することはできない。本実施例においては、各隣接シールドビアホール１４ｓ・１４ｓ、１４ｓ・１４ｓ、・・・間を、電極を引き出すため間隙として用いるのであり、その間隙の大きさがｄなのである。
【００２０】
ａは上記上側シールド配線膜１０ｕと、下側シールド配線膜１０ｄとの間の間隔、ｂはシールド籠２０の内面の短片、ｃはシールド籠２０の内面の長辺である。ここで、シールド籠２０の内面とは、上記上側シールド配線膜１０ｕと、下側シールド配線膜１０ｄとの間であって、全シールドビアホール１４ｓ、１４ｓ、・・・で囲まれた図１（Ｃ）に２点鎖線で示す部分（符号として「２２」が付されている。）であり、この短片（横幅）がｂ、長辺（縦長さ）がｃなのである。
【００２１】
上記シールド籠２０を構成する上記上側シールド配線膜１０ｕ、下側シールド配線膜１０ｄ及びシールドビアホール１４ｓ・１４ｓ、・・・は、シールド用電位点、例えばグランドラインに接続（接地）されていることはいうまでもない。
このような回路モジュール２によれば、ＲＦ−ＩＣ８がシールド籠２０によって静電的にシールドされているので、他からの雑音が侵入することを防止することができる。
また、シールドキャップを取り付ける必要がないので、大型化、手間、コストの増大を伴うことなく静電シールド効果を高めることができる。
そして、ＲＦ−ＩＣ８を上側シール配線膜１０ｕに直接マウントしたので、ＲＦ−ＩＣ８の素子形成部から素子形成面と反対側の面への放熱性を高めることができる。
【００２２】
尚、放射防止対象の電磁波の波長をλｇとしたとき、λｇ＞２／〔｛（１／ｂ）2＋（１／ｃ）2｝1/2 ］を満足するようにすると良い。というのは、空洞共振の基本モードであるＴＥ101共振を防ぐことができるからである。
また、スリット・アンテナとして機能して放射をしないように、ｄ（但し、ｄ＞ａ）をλｇ／２以下にすることが好ましいといえる。
【００２３】
図２（Ａ）、（Ｂ）は本発明回路モジュールの第２の実施例を示すもので、（Ａ）は断面図、（Ｂ）はその回路モジュールを構成する配線基板のシールド（遮蔽）籠を抽出して上下逆さにして示す斜視図である。２ａは本実施例の回路モジュールであり、本回路モジュール２ａは、図１に示した回路モジュール２とは、下側シールド配線膜１０ｕに孔２４が形成されている点でのみ異なり、それ以外の点では共通する。
該孔２４は、ＩＣの活性面近傍にグランドラインがありその電位がＩＣの特性に影響を及ぼす場合においてその影響がＩＣに及ばないようにするために形成されたものである。しかし、その孔の長辺はλｇ／２以上だと上述したようにスリットアンテナとして機能し、反射が生じる。従って、長辺がλｇ／２以下になるようにすることが好ましい。
【００２４】
尚、２６は回路モジュール２ａが搭載されたプリント配線基板、２８は該プリント配線基板２６の内部のグランドラインを成す配線膜、３０はスルーホールである。
このような回路モジュール２ａによれば、図１に示した回路モジュール２と同様の効果を奏するのみならず、シールド配線膜１０ｄのＲＦ−ＩＣ８の活性部と対応する部分に孔２４があるので、グランドラインの電位のＲＦ−ＩＣ８の活性部への影響をなくす或いは軽減することができる。
また、孔２４の長径をλｇ／２以下にした場合には、上述したように、スリットアンテナとして機能して反射が生じるおそれがない。
【００２５】
【発明の効果】
請求項１の配線基板によれば、ベアのＩＣの上側及び下側を上記上側及び下側シールド配線膜により静電シールドすることができるのみならず、上記ベアのＩＣの側面はそのＩＣを取り囲む複数のシールドビアホールにより静電シールドすることができる。また、ベアのＩＣの素子形成部から素子形成面と反対側の面への放熱性を高めることができる。
また、シールドキャップを取り付ける必要がないので、大型化、手間、コストの増大を伴うことなく静電シールド効果を高めることができる。
【００２６】
請求項２の配線基板によれば、ベアのＩＣの上下のシールド配線膜間の間隔ａが放射防止対象の電磁波の波長λｇの半分（λｇ／２）より短いので、その間隔によってスリットアンテナが機能して放射が生じるおそれがない。
【００２７】
請求項３の配線基板によれば、シールド配線膜に孔を設けることにより、グランドライン等のシールド用電位点の電位がベアのＩＣの特性に影響を及ぼすことを回避することが可能となる。
そして、その孔の径又は長辺が放射防止対象の電磁波の波長λｇの半分（λｇ／２）より短いので、その孔によってスリットアンテナが機能するおそれを回避することができる。
【００２８】
請求項４の配線基板によれば、ベアのＩＣを静電シールドするシールド（遮蔽）籠の直方体形状の内部空間の高さａ、横幅ｂ、縦長さｃ（但し、ａ≦ｂ≦ｃ）が、放射防止対象の電磁波の波長をλｇとしたとき、λｇ＞２／〔｛（１／ｂ）２＋（１／ｃ）２｝１／２］を満足するので、空洞共振の基本モードであるＴＥ１０１共振を防ぐことができる。
請求項５の回路モジュールによれば、前記請求項１、２、３又は４に記載の配線基板に、前記ベアのＩＣとは別のＩＣと、受動部品を搭載してなるので、該請求項１、２、３又は４に記載の配線基板の利点を享受することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は本発明回路モジュールの第１の実施例を示すもので、（Ａ）は断面図、（Ｂ）はその回路モジュールを構成する配線基板のシールド（遮蔽）籠を抽出して示す斜視図、（Ｃ）は同じくそのシールド籠の平面断面図である。
【図２】（Ａ）、（Ｂ）は本発明回路モジュールの第２の実施例を示すもので、（Ａ）は断面図、（Ｂ）はその回路モジュールを構成する配線基板のシールド（遮蔽）籠を抽出して上下逆さにして示す斜視図である。
【図３】回路モジュールの従来例を示す断面図である。
【符号の説明】
２、２ａ・・・回路モジュール、４・・・配線基板、６・・・ＩＣ収納空間、
８・・・ベアの半導体集積回路装置（ＲＦ−ＩＣ）、１０・・・配線膜、
１０ｕ・・・上側シールド配線膜、１０ｄ・・・下側シールド配線膜、
１２・・・層間絶縁膜、１４・・・間接続導電膜（ビアホール）、
１４ｓ・・・シールドビアホール、１６・・・ＩＣ、１８・・・受動部品、
２０・・・シールド（遮蔽）籠、２４・・・孔。

Claims (5)

  1. 複数層の配線膜が層間絶縁膜を介して形成され、異なる層の配線膜間が上記層間絶縁膜を貫通する層間接続導電膜を介して電気的に接続され、少なくともベアの半導体集積回路装置を内蔵した配線基板であって、
    上記半導体集積回路装置が直接マウントされたシールド配線膜と、
    上記半導体集積回路装置の上記シールド配線膜と反対側に設けられたシールド配線膜と、
    上記半導体集積回路装置の周囲を取り囲むところの、上記層間絶縁膜を貫通して上記二つのシールド配線膜と電気的に層間接続された複数のシールド層間接続導電膜と、
    を有することを特徴とする配線基板。
  2. 前記半導体集積回路装置の上下のシールド配線膜間の間隔が放射防止対象の電磁波の波長λｇの半分（λｇ／２）より短い
    ことを特徴とする請求項１に記載の配線基板。
  3. 前記シールド配線膜の少なくとも一つに、孔を有し、
    その孔の径又は長辺が放射防止対象の電磁波の波長λｇの半分（λｇ／２）より短い
    ことを特徴とする請求項１又は２に記載の配線基板。
  4. 前記上下のシールド配線膜と複数のシールド層間接続導電膜とに囲まれたシールド（遮蔽）籠の直方体形状の内部空間の高さａ、横幅ｂ、縦長さｃ（但し、ａ≦ｂ≦ｃ）が、放射防止対象の電磁波の波長をλｇとしたとき、下記の式
    λｇ＞２／〔｛（１／ｂ）２＋（１／ｃ）２｝１／２ ］
    を満足する
    ことを特徴とする請求項１、２又は３に記載の配線基板。
  5. 前記請求項１、２、３又は４に記載の配線基板上に、少なくとも、前記ベアの半導体集積回路装置とは別の半導体集積回路装置及び／又は受動部品を搭載してなる
    ことを特徴とする回路モジュール。
JP2003108544A 2003-04-14 2003-04-14 配線基板と回路モジュール Expired - Fee Related JP3864927B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003108544A JP3864927B2 (ja) 2003-04-14 2003-04-14 配線基板と回路モジュール
US10/807,195 US7122881B2 (en) 2003-04-14 2004-03-24 Wiring board and circuit module
MYPI20041061A MY139471A (en) 2003-04-14 2004-03-25 Wiring board and circuit module
KR1020040024802A KR101087733B1 (ko) 2003-04-14 2004-04-12 배선기판과 회로모듈
TW093110272A TWI241878B (en) 2003-04-14 2004-04-13 Wiring board and circuit module
CNB2004100329797A CN100433955C (zh) 2003-04-14 2004-04-14 布线板和电路模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003108544A JP3864927B2 (ja) 2003-04-14 2003-04-14 配線基板と回路モジュール

Publications (2)

Publication Number Publication Date
JP2004319605A JP2004319605A (ja) 2004-11-11
JP3864927B2 true JP3864927B2 (ja) 2007-01-10

Family

ID=33469975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003108544A Expired - Fee Related JP3864927B2 (ja) 2003-04-14 2003-04-14 配線基板と回路モジュール

Country Status (6)

Country Link
US (1) US7122881B2 (ja)
JP (1) JP3864927B2 (ja)
KR (1) KR101087733B1 (ja)
CN (1) CN100433955C (ja)
MY (1) MY139471A (ja)
TW (1) TWI241878B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601715B1 (ko) 2004-12-22 2006-07-18 삼성전자주식회사 인쇄회로기판
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP5188816B2 (ja) * 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
KR100898247B1 (ko) 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 ｒｆ소자
FR2937796A1 (fr) * 2008-10-29 2010-04-30 St Microelectronics Grenoble Dispositif semi-conducteur a ecran de protection
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP5724214B2 (ja) * 2010-05-24 2015-05-27 日本電気株式会社 通信モジュール
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
CN102740583B (zh) * 2011-03-31 2015-05-27 富士康(昆山)电脑接插件有限公司 电路板
KR101228731B1 (ko) * 2011-09-15 2013-02-01 삼성전기주식회사 전자 부품 모듈 및 그의 제조 방법
US9368457B2 (en) * 2012-03-07 2016-06-14 Mitsubishi Electric Corporation High-frequency package
JP6343871B2 (ja) * 2013-04-04 2018-06-20 大日本印刷株式会社 部品実装多層配線基板
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
TWI575695B (zh) * 2014-10-21 2017-03-21 瑞昱半導體股份有限公司 電子裝置和電磁輻射抑制方法
CN105555108B (zh) * 2014-10-28 2018-09-04 瑞昱半导体股份有限公司 电子装置和电磁辐射抑制方法
CN105072881B (zh) * 2015-08-17 2019-03-15 深圳星联天通科技有限公司 一种电磁屏蔽结构
WO2017093281A1 (en) 2015-11-30 2017-06-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic component packaged in component carrier serving as shielding cage
CN105636336B (zh) * 2015-12-29 2018-07-06 广东欧珀移动通信有限公司 印刷电路板和移动终端
CN107072131A (zh) * 2017-06-27 2017-08-18 苏州交运电子科技有限公司 电子设备静电放电解决方法和应用其的电子设备
US10573602B2 (en) * 2018-06-22 2020-02-25 Nanya Technology Corporation Semiconductor device and method of forming the same
CN111278210A (zh) 2018-12-04 2020-06-12 三星电机株式会社 印刷电路板
WO2024024278A1 (ja) * 2022-07-28 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0758487A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
JPH0758488A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP2809122B2 (ja) * 1994-12-26 1998-10-08 日本電気株式会社 半導体集積回路の配線構造およびその製造方法
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
JP3464116B2 (ja) * 1997-04-22 2003-11-05 京セラ株式会社 高周波用伝送線路の結合構造およびそれを具備する多層配線基板
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP3684524B2 (ja) * 1998-02-05 2005-08-17 ユーディナデバイス株式会社 高周波集積回路装置
JP2000040895A (ja) * 1998-07-24 2000-02-08 Sumitomo Metal Electronics Devices Inc 高周波用基板
JP2001077537A (ja) 1999-09-02 2001-03-23 Sony Corp 多層プリント配線板
JP2001237586A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
JP3821630B2 (ja) * 2000-03-31 2006-09-13 株式会社東芝 高周波シールド構造

Also Published As

Publication number Publication date
KR101087733B1 (ko) 2011-11-30
TWI241878B (en) 2005-10-11
JP2004319605A (ja) 2004-11-11
CN100433955C (zh) 2008-11-12
MY139471A (en) 2009-10-30
US7122881B2 (en) 2006-10-17
US20040245640A1 (en) 2004-12-09
TW200425818A (en) 2004-11-16
KR20040089558A (ko) 2004-10-21
CN1543297A (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
JP3864927B2 (ja) 配線基板と回路モジュール
JP3973402B2 (ja) 高周波回路モジュール
US6974724B2 (en) Shielded laminated structure with embedded chips
US20030206084A1 (en) Radio frequency circuit module on multi-layer substrate
JP4634836B2 (ja) 高周波パッケージ、送受信モジュールおよび無線装置
US8890309B1 (en) Circuit module and method of producing circuit module
US9553383B2 (en) Transmission module, transmission cable, and connector
JP2003318311A (ja) 半導体装置及びその製造方法
JP4634837B2 (ja) 高周波パッケージ、送受信モジュールおよび無線装置
JP2008244289A (ja) 電磁シールド構造
JPWO2020130004A1 (ja) 回路基板及び電子機器
JP4269540B2 (ja) 携帯端末用無線モジュール
US12127330B2 (en) Electronic control device
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
JP5307664B2 (ja) 多層基板および電子機器
JP2008103870A (ja) 携帯無線機
JP2003031987A (ja) 電磁界遮蔽キャップ
KR101535914B1 (ko) 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
JPH09252191A (ja) 回路基板装置
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
JP6970262B2 (ja) 無線通信モジュール、プリント基板、および製造方法
US20220132665A1 (en) Electronic device module and method of manufacturing electronic device module
US20240188266A1 (en) Electronic assembly with electromagnetic shielding
JP2004214534A (ja) シールドボックスおよび電子機器
TW202414901A (zh) 電子裝置及天線模組

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041007

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees