CN111278210A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN111278210A
CN111278210A CN201910862547.5A CN201910862547A CN111278210A CN 111278210 A CN111278210 A CN 111278210A CN 201910862547 A CN201910862547 A CN 201910862547A CN 111278210 A CN111278210 A CN 111278210A
Authority
CN
China
Prior art keywords
pattern
shield
cavity
insulating layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910862547.5A
Other languages
English (en)
Inventor
朴丽日
李用悳
郑相镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN111278210A publication Critical patent/CN111278210A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种印刷电路板，所述印刷电路板包括：第一绝缘层，具有腔；金属图案，包括设置在所述腔的内壁上的第一屏蔽图案和与所述第一屏蔽图案间隔开并覆盖所述第一屏蔽图案的第二屏蔽图案；电子器件，布置在所述腔中并被所述第一屏蔽图案和所述第二屏蔽图案围绕；以及第二绝缘层，堆叠在所述第一绝缘层上并使所述电子器件嵌在所述第二绝缘层中。

Description

印刷电路板
本申请要求于2018年12月4日在韩国知识产权局提交的第10-2018-0154346号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本公开涉及一种具有嵌入式电子器件的印刷电路板。
背景技术
在信息技术(IT)领域中，对诸如移动电话的电子设备存在更纤薄和重量更轻的技术需求。根据这样的技术需求，可能需要用于将诸如集成芯片(IC)、有源元件或无源元件的电子组件插入板中的技术。因此，近年来，已开发了用于将电子组件嵌在板中的各种技术。
然而，在嵌在板中的组件之间可能发生由于电磁波导致的电磁干扰(EMI)，并引起组件的驱动特性的问题。
以上信息仅作为背景信息呈现以帮助理解本公开内容。对于以上的任意项是否可适于作为关于公开内容的现有技术，未做出决定并且未做出断言。
发明内容
提供本发明内容以按照简化的形式介绍所选择的构思，并在下面的具体实施方式中进一步描述所述构思。本发明内容既不意在确定所要求保护主题的关键特征或必要特征，也不意在用作帮助确定所要求保护主题的范围。
在一个总体方面，一种印刷电路板包括：第一绝缘层，具有腔；金属图案，包括设置在所述腔的内壁上的第一屏蔽图案和与所述第一屏蔽图案间隔开并覆盖所述第一屏蔽图案的第二屏蔽图案；电子器件，布置在所述腔中并被所述第一屏蔽图案和所述第二屏蔽图案围绕；以及第二绝缘层，堆叠在所述第一绝缘层上并使所述电子器件嵌在所述第二绝缘层中。
所述金属图案还可包括第三屏蔽图案，所述第三屏蔽图案设置在所述第二绝缘层上并布置为覆盖所述腔的敞开的表面。
所述第三屏蔽图案可连接到所述第一屏蔽图案和所述第二屏蔽图案中的一个或更多个以形成围绕所述电子器件的屏蔽罩结构。
所述金属图案还可包括用作接地电路的接地图案，并且所述第一屏蔽图案、所述第二屏蔽图案和所述第三屏蔽图案中的一个或更多个可连接到所述接地图案。
所述第一绝缘层可以是芯层并且所述腔可贯穿所述芯层，并且所述第二绝缘层可堆叠在所述第一绝缘层的两个表面中的每个上并可填充所述腔。
在另一总体方面，一种印刷电路板包括：腔；电子器件，设置在所述腔中；以及金属图案，包括第一屏蔽图案和第二屏蔽图案，所述第一屏蔽图案与所述第二屏蔽图案间隔开并围绕所述第二屏蔽图案，所述第二屏蔽图案又与所述电子器件间隔开并围绕所述电子器件。
所述印刷电路板还可包括包含所述腔的第一绝缘层。
所述印刷电路板还可包括第二绝缘层，所述第二绝缘层将所述电子器件嵌在所述腔、所述第一屏蔽图案和所述第二屏蔽图案中，所述第一屏蔽图案设置在所述腔的壁上。
所述金属图案还可包括第三屏蔽图案，所述第三屏蔽图案设置在所述第二绝缘层上并布置为覆盖所述腔的一个或更多个敞开的表面。
所述第三屏蔽图案可包括多层结构，其中，所述多层结构中的层通过所述第二绝缘层彼此间隔开并通过所述第二绝缘层与所述电子器件间隔开。
所述第三屏蔽图案可连接到所述第一屏蔽图案和所述第二屏蔽图案中的一个或更多个以形成围绕所述电子器件的屏蔽罩结构。
所述金属图案还可包括用作接地电路的接地图案，并且所述第一屏蔽图案、所述第二屏蔽图案和所述第三屏蔽图案中的一个或更多个可连接到所述接地图案。
所述第一绝缘层可以是芯层并且所述腔贯穿所述芯层，并且所述第二绝缘层可堆叠在所述第一绝缘层的两个表面中的每个上并可填充所述腔。
在另一总体方面，一种印刷电路板包括：腔；电子器件，设置在所述腔中；以及金属图案，包括：侧屏蔽图案和端屏蔽图案，所述侧屏蔽图案设置在所述腔的壁上，与所述电子器件间隔开并围绕所述电子器件，所述端屏蔽图案连接到所述侧屏蔽图案以形成围绕所述电子器件的屏蔽罩结构，其中，所述端屏蔽图案包括多层结构，其中，所述多层结构中的层彼此间隔开并与所述电子器件间隔开。
所述侧屏蔽图案可包括第一屏蔽图案和第二屏蔽图案，所述第一屏蔽图案与所述第二屏蔽图案间隔开并围绕所述第二屏蔽图案，所述第二屏蔽图案又与所述电子器件间隔开并围绕所述电子器件。
通过以下具体实施方式、附图和权利要求，其他特征和方面将是明显的。
附图说明
图1是示出根据一个或更多个示例的具有嵌入式电子器件的印刷电路板的示图。
图2至图9是示出制造根据一个或更多个示例的具有嵌入式电子器件的印刷电路板的方法的连续工艺的示图。
在整个附图和具体实施方式中，相同的附图标记表示相同的元件。附图可不按比例绘制，并且为了清楚、说明和方便起见，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或系统的全面理解。然而，这里所描述的方法、设备和/或系统的各种改变、修改及等同物在理解本公开内容之后将是显而易见的。例如，这里所描述的操作的顺序仅是示例，并不限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，可做出在理解本公开内容之后将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略对本领域中已知的特征的描述。
这里所描述的特征可按照不同的形式呈现，并且将不被解释为局限于这里所描述的示例。更确切地说，已经提供这里所描述的示例仅为示出在理解本公开内容之后将是显而易见的实现这里所描述的方法、设备和/或系统的许多可行方式中的一些可行方式。在下文中，尽管将参照附图详细地描述本公开的实施例，但应注意，示例不限于此。
在整个说明书中，当元件(诸如层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。如在这里所使用的元件的“部分”可包括全部元件或少于全部元件。
如在这里所使用的，术语“和/或”包括相关所列项中的任意一项和任意两项或更多项的任意组合；同样地，“……中的至少一个”包括相关所列项中的任意一项和任意两项或更多项的任意组合。
尽管这里可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受限于这些术语。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，这里所描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可称为第二构件、第二组件、第二区域、第二层或第二部分。
为了便于描述，这里可使用诸如“上方”、“上面”、“下方”和“下面”的空间相对术语，以描述如图中所示的一个元件与另一元件的关系。这样的空间相对术语意图包含除了图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则描述为相对于另一元件位于“上方”或“上面”的元件于是将相对于另一元件位于“下方”或“下面”。因此，术语“上方”根据装置的空间方位包含上方和下方两种方位。装置也可按照其他方式(例如，旋转90度或处于其他方位)定位，并且这里所使用的空间相对术语将被相应地解释。
这里所使用的术语仅用于描述各种示例，并不用于限制本公开。除非上下文另有明确说明，否则冠词“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。术语“包含”、“包括”和“具有”说明存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，附图中示出的形状可能出现变化。因此，这里所描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状变化。
这里所描述的示例的特征可按照在理解本公开内容之后将显而易见的各种方式组合。此外，尽管这里所描述的示例具有各种构造，但在理解本公开内容之后将显而易见的其他构造是可行的。
这里，注意的是，关于示例的术语“可”的使用(例如，关于示例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例，而所有的示例不限于此。
本公开是针对一种能够屏蔽在嵌入式电子器件之间发生的电磁干扰(EMI)的具有嵌入式电子器件的印刷电路板。
图1是示出根据一个或更多个示例的具有嵌入式电子器件的印刷电路板的示图。参照图1，根据一个或更多个示例的具有嵌入式电子器件的印刷电路板可包括第一绝缘层110、金属图案120、电子器件130和第二绝缘层140。
第一绝缘层110可使印刷电路板的电路图案电绝缘。第一绝缘层110可利用树脂材料形成。第一绝缘层110可利用诸如环氧树脂的热固性树脂或诸如聚酰亚胺(PI)的热塑性树脂形成。第一绝缘层110可形成为具有半固化片(PPG)或积聚膜的形式。
第一绝缘层110可具有电子器件130插入其中的腔112。腔112可以是形成在第一绝缘层110中的槽，并可具有容纳电子器件130的空间。
参照图1，本示例的第一绝缘层110可以是设置在印刷电路板的中央处的芯层。这里，腔112可形成为贯穿芯层。
在本示例中，贯穿型的腔112形成在第一绝缘层110中，但不限于此。腔可形成为在第一绝缘层110的一个表面中具有凹入槽的形状，并且凹入槽具有封闭的底部。
金属图案120可形成在第一绝缘层110和第二绝缘层140中的每个上。金属图案120可利用诸如铜的金属形成，并形成在第一绝缘层110和第二绝缘层140中的每个的一个表面、另一表面或内部上。例如，金属图案120可包括设置有过孔、焊盘等的电路图案，过孔贯穿第一绝缘层110和/或第二绝缘层140，焊盘连接到过孔。
例如，本示例的金属图案120可包括以双重结构形成的第一屏蔽图案122和第二屏蔽图案124。第一屏蔽图案122可形成在腔112的内壁上，第二屏蔽图案124可形成为与第一屏蔽图案122间隔开。这里，第二屏蔽图案124可形成为覆盖第一屏蔽图案122的部分(例如，第一屏蔽图案122的全部)。因此，第一屏蔽图案122和第二屏蔽图案124可在腔112的侧表面上以双重屏蔽结构形成。
参照图1，第一屏蔽图案122可形成在第一绝缘层110的贯穿型的腔112的侧壁上。这里，第一屏蔽图案122可沿着腔112的侧壁连续地形成以围绕腔112的内部空间。
另外，在被第一屏蔽图案122所围绕的空间中，第二屏蔽图案124可布置为像按照预定间隔与第一屏蔽图案122间隔开的壁。因此，可形成双重壁结构，在双重壁结构中，腔112的中央空间首先被第二屏蔽图案124所围绕，然后再被第一屏蔽图案122所围绕。
此外，本示例示出了第一屏蔽图案122和第二屏蔽图案124在贯穿型的腔112的侧壁上以双重结构形成；然而，本示例不限于此。在具有凹入槽结构的腔中，第一屏蔽图案122和第二屏蔽图案124可在腔的底表面上以双重结构形成。
电子器件130可指诸如集成芯片(IC)、有源元件或无源元件的电子组件。电子器件130可插入并布置在第一绝缘层110的腔112中，然后嵌在第二绝缘层140中。
参照图1，布置在第一绝缘层110的腔112中的电子器件130可具有被第一屏蔽图案122和第二屏蔽图案124双重围绕的每个侧表面。
第二绝缘层140可使金属图案120与电子器件130电绝缘。第二绝缘层140可使用与第一绝缘层110类似的材料形成为具有半固化片(PPG)或积聚膜的形式。可选地，第二绝缘层140可利用与第一绝缘层110的材料不同的材料形成或通过与形成第一绝缘层110的方法不同的方法形成。
第二绝缘层140可堆叠在第一绝缘层110上并可使电子器件130嵌在其中。例如，第二绝缘层140可填充电子器件130插入其中的腔112，从而将电子器件130嵌在其中。
参照图1，第二绝缘层140可堆叠在形成有贯穿型的腔112的芯层的两个表面中的每个上，并且第二绝缘层140可被引入到腔112中以将电子器件130嵌在其中。在被引入到腔112中的第二绝缘层140中，第一屏蔽图案122、第二屏蔽图案124和电子器件130可彼此间隔开地依次布置。
另外，金属图案120还可包括第三屏蔽图案126，第三屏蔽图案126布置为覆盖腔112的一个或更多个敞开的表面。第三屏蔽图案126可形成在堆叠在第一绝缘层110上的第二绝缘层140上。
参照图1，在本示例的芯层中，腔112可向上敞开和向下敞开，并且一对第三屏蔽图案126可形成在腔112的敞开的上表面和下表面上，以覆盖腔112的上表面和下表面。因此，电子器件130的侧表面以及上表面和下表面可被第一屏蔽图案122、第二屏蔽图案124和第三屏蔽图案126完全覆盖，因此，可屏蔽从电子器件130发射的电磁波。
这里，第三屏蔽图案126可连接到第一屏蔽图案122和第二屏蔽图案124中的一个或更多个。例如，第三屏蔽图案126可通过过孔连接到第一屏蔽图案122或第二屏蔽图案124。因此，电子器件130的所有的侧表面以及上表面和下表面可被单个所连接的金属结构所围绕，因此，可在印刷电路板中形成围绕电子器件130的屏蔽罩结构。
此外，金属图案120还可包括用作接地电路的接地图案。这里，第一屏蔽图案122、第二屏蔽图案124和第三屏蔽图案126中的至少一个可连接到接地图案，使得利用屏蔽图案122、124和126形成的屏蔽罩结构可接地。
此外，根据电子器件135的特性，可在腔113中仅形成第一屏蔽图案122，并且第三屏蔽图案127和128可形成为多层结构，在该多层结构中，第三屏蔽图案127和128的层可彼此间隔开并通过第二绝缘层140与电子器件135间隔开，并且覆盖腔113的敞开的表面。
图2至图9是示出制造根据一个或更多个示例的具有嵌入式电子器件的印刷电路板的方法的连续工艺的示图。
参照图2，可通过在第一绝缘层110中执行孔加工来形成腔112和113以及通路孔114。
参照图3，可通过在第一绝缘层110上首先执行镀覆来形成过孔121和第一屏蔽图案122，过孔121在通路孔114中贯穿第一绝缘层110，第一屏蔽图案122在腔112的内壁上形成。
参照图4和图5，可分别在第一绝缘层110的腔113和112中布置电子器件135和虚设体131，此后，可首先在电子器件135和虚设体131上堆叠绝缘材料142。以这种方式，电子器件135和虚设体131可分别嵌在腔113和112中。可将绝缘材料142引入到腔112和113中，从而虚设体131和电子器件135可在与第一屏蔽图案122间隔开的状态下分别固定在腔112和113中。
这里，可将虚设体131插入到将形成第二屏蔽图案124的腔112中，并且可堆叠绝缘材料142。虚设体131可使绝缘材料142以平坦的方式堆叠在第一绝缘层110上。
参照图6，可在腔112中通过在将形成第二屏蔽图案124的腔112中的绝缘材料142中执行孔加工而形成通孔143。也可在孔加工中去除虚设体131。
参照图7，可在绝缘材料142中形成的通孔143中通过第二次执行镀覆而形成第二屏蔽图案124。这里，也可形成包括过孔、焊盘等的电路图案。另外，也可在仅形成第一屏蔽图案122的腔113中形成覆盖腔113的上表面和下表面的第三屏蔽图案127。
参照图8，可通过将电子器件130布置在通孔143中并第二次堆叠绝缘材料来形成第二绝缘层140。可将第二次堆叠的绝缘材料引入到通孔143中，并且第二次堆叠的绝缘材料可在电子器件130与第二屏蔽图案124间隔开的状态下将电子器件130嵌在其中。
参照图9，可通过第三次执行镀覆，在第二绝缘层140的腔112的上表面和下表面上形成第三屏蔽图案126。这里，也可形成包括过孔、焊盘等的电路图案。此外，可在仅形成第一屏蔽图案122的腔113上另外形成第三屏蔽图案128，从而第三屏蔽图案127和128可形成为多层结构。
虽然以上已示出并描述了特定的示例，但是在理解本申请的公开内容之后将明显的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式和细节上的各种改变。这里所描述的示例将仅被视为描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、架构、装置或电路中的组件，和/或由其他组件或它们的等同物替换或补充描述的系统、架构、装置或电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有变形将被解释为包括在本公开中。

Claims (18)

1.一种印刷电路板，包括：
第一绝缘层，包括腔；
金属图案，包括设置在所述腔的内壁上的第一屏蔽图案和与所述第一屏蔽图案间隔开并覆盖所述第一屏蔽图案的第二屏蔽图案；
电子器件，布置在所述腔中并被所述第一屏蔽图案和所述第二屏蔽图案围绕；以及
第二绝缘层，堆叠在所述第一绝缘层上并使所述电子器件嵌在所述第二绝缘层中。
2.根据权利要求1所述的印刷电路板，其中，所述金属图案还包括第三屏蔽图案，所述第三屏蔽图案设置在所述第二绝缘层上并布置为覆盖所述腔的敞开的表面。
3.根据权利要求2所述的印刷电路板，其中，所述第三屏蔽图案连接到所述第一屏蔽图案和所述第二屏蔽图案中的一个或更多个以形成围绕所述电子器件的屏蔽罩结构。
4.根据权利要求3所述的印刷电路板，
其中，所述金属图案还包括用作接地电路的接地图案，并且
所述第一屏蔽图案、所述第二屏蔽图案和所述第三屏蔽图案中的一个或更多个连接到所述接地图案。
5.根据权利要求1所述的印刷电路板，
其中，所述第一绝缘层是芯层并且所述腔贯穿所述芯层，并且
所述第二绝缘层堆叠在所述第一绝缘层的两个表面中的每个上并填充所述腔。
6.一种印刷电路板，包括：
腔；
电子器件，设置在所述腔中；以及
金属图案，包括：第一屏蔽图案和第二屏蔽图案，所述第一屏蔽图案与所述第二屏蔽图案间隔开并围绕所述第二屏蔽图案，所述第二屏蔽图案又与所述电子器件间隔开并围绕所述电子器件。
7.根据权利要求6所述的印刷电路板，所述印刷电路板还包括包含所述腔的第一绝缘层。
8.根据权利要求7所述的印刷电路板，所述印刷电路板还包括第二绝缘层，所述第二绝缘层将所述电子器件嵌在所述腔、所述第一屏蔽图案和所述第二屏蔽图案中，
其中，所述第一屏蔽图案设置在所述腔的壁上。
9.根据权利要求8所述的印刷电路板，其中，所述金属图案还包括第三屏蔽图案，所述第三屏蔽图案设置在所述第二绝缘层上并布置为覆盖所述腔的一个或更多个敞开的表面。
10.根据权利要求9所述的印刷电路板，其中，所述第三屏蔽图案包括多层结构，其中，所述多层结构中的层通过所述第二绝缘层彼此间隔开并通过所述第二绝缘层与所述电子器件间隔开。
11.根据权利要求9所述的印刷电路板，其中，所述第三屏蔽图案连接到所述第一屏蔽图案和所述第二屏蔽图案中的一个或更多个以形成围绕所述电子器件的屏蔽罩结构。
12.根据权利要求9所述的印刷电路板，其中，所述金属图案还包括用作接地电路的接地图案，并且
所述第一屏蔽图案、所述第二屏蔽图案和所述第三屏蔽图案中的一个或更多个连接到所述接地图案。
13.根据权利要求8所述的印刷电路板，
其中，所述第一绝缘层是芯层并且所述腔贯穿所述芯层，并且
所述第二绝缘层堆叠在所述第一绝缘层的两个表面中的每个上并填充所述腔。
14.一种印刷电路板，包括：
腔；
电子器件，设置在所述腔中；以及
金属图案，包括：侧屏蔽图案，设置在所述腔的壁上，与所述电子器件间隔开并围绕所述电子器件；以及端屏蔽图案，连接到所述侧屏蔽图案以形成围绕所述电子器件的屏蔽罩结构，
其中，所述端屏蔽图案包括多层结构，其中，所述多层结构中的层彼此间隔开并与所述电子器件间隔开。
15.根据权利要求14所述的印刷电路板，其中，所述侧屏蔽图案包括第一屏蔽图案和第二屏蔽图案，所述第一屏蔽图案与所述第二屏蔽图案间隔开并围绕所述第二屏蔽图案，所述第二屏蔽图案又与所述电子器件间隔开并围绕所述电子器件。
16.根据权利要求14所述的印刷电路板，所述印刷电路板还包括：第一绝缘层，包括所述腔；以及第二绝缘层，堆叠在所述第一绝缘层上并使所述电子器件嵌在所述第二绝缘层中。
17.根据权利要求14所述的印刷电路板，其中，所述金属图案还包括用作接地电路的接地图案，并且
所述侧屏蔽图案和所述端屏蔽图案中的一个或更多个连接到所述接地图案。
18.根据权利要求16所述的印刷电路板，
其中，所述第一绝缘层是芯层并且所述腔贯穿所述芯层，并且
所述第二绝缘层堆叠在所述第一绝缘层的两个表面中的每个上并填充所述腔。
CN201910862547.5A 2018-12-04 2019-09-12 印刷电路板 Pending CN111278210A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0154346 2018-12-04
KR1020180154346A KR20200067462A (ko) 2018-12-04 2018-12-04 전자소자 내장 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN111278210A true CN111278210A (zh) 2020-06-12

Family

ID=70849587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910862547.5A Pending CN111278210A (zh) 2018-12-04 2019-09-12 印刷电路板

Country Status (3)

Country Link
US (1) US10779396B2 (zh)
KR (1) KR20200067462A (zh)
CN (1) CN111278210A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114040571A (zh) * 2021-10-13 2022-02-11 华为数字能源技术有限公司 基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610577A (zh) * 2011-01-18 2012-07-25 索尼公司 用于嵌入一个或多个电子构件的封装的制造方法
US8736033B1 (en) * 2013-03-13 2014-05-27 Unimicron Technology Corp. Embedded electronic device package structure
CN107818954A (zh) * 2016-09-12 2018-03-20 三星电机株式会社 半导体封装件、制造其的方法以及电子装置模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
JP3864927B2 (ja) 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
TW200733842A (en) * 2005-12-16 2007-09-01 Ibiden Co Ltd Multilayer printed wiring board and method for producing the same
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610577A (zh) * 2011-01-18 2012-07-25 索尼公司 用于嵌入一个或多个电子构件的封装的制造方法
US8736033B1 (en) * 2013-03-13 2014-05-27 Unimicron Technology Corp. Embedded electronic device package structure
CN107818954A (zh) * 2016-09-12 2018-03-20 三星电机株式会社 半导体封装件、制造其的方法以及电子装置模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114040571A (zh) * 2021-10-13 2022-02-11 华为数字能源技术有限公司 基板及其制作方法

Also Published As

Publication number Publication date
US20200178385A1 (en) 2020-06-04
US10779396B2 (en) 2020-09-15
KR20200067462A (ko) 2020-06-12

Similar Documents

Publication Publication Date Title
US11058007B2 (en) Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
US11763975B2 (en) Inductor built-in substrate and method for manufacturing the same
CN108305868A (zh) 具有电磁干扰屏蔽的半导体封装及其制造方法
US20160155713A1 (en) Semiconductor package and method of manufacturing the same
US20150213946A1 (en) Printed wiring board
US10109595B2 (en) Double-sided package module and substrate strip
CN214154935U (zh) 电子组件
KR20160114792A (ko) 코일 내장 집적회로 기판 및 그 제조 방법
US20160105967A1 (en) Embedded board and method of manufacturing the same
CN109392238B (zh) 嵌入部件承载件中的不均匀磁箔
US10779396B2 (en) Printed circuit board having embedded electronic device
US11127689B2 (en) Segmented shielding using wirebonds
US9837343B2 (en) Chip embedded substrate
EP3796562B1 (en) Wireless transmission module and fabrication method therefor
US7755909B2 (en) Slim design main board
JP2015204428A (ja) プリント配線板及びプリント配線板の製造方法
US20200335257A1 (en) Inductor built-in substrate
US11121467B2 (en) Semiconductor package with compact antenna formed using three-dimensional additive manufacturing process
US20090166059A1 (en) Circuit board and process thereof
CN112135440A (zh) 用于制造印刷电路板的方法及印刷电路板
US11558961B2 (en) Printed circuit board
JP2021090037A (ja) 立体配線構造体及びその製造方法
JP6160796B1 (ja) 無線通信デバイス及びその製造方法、並びに、樹脂成型体
JP6135837B1 (ja) 無線通信デバイス及びその製造方法、並びに、樹脂成型体
EP3005243B1 (en) Laser ablating structures for antenna modules for dual interface smartcards

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination